JP2009158537A - Package for housing semiconductor element - Google Patents

Package for housing semiconductor element Download PDF

Info

Publication number
JP2009158537A
JP2009158537A JP2007331934A JP2007331934A JP2009158537A JP 2009158537 A JP2009158537 A JP 2009158537A JP 2007331934 A JP2007331934 A JP 2007331934A JP 2007331934 A JP2007331934 A JP 2007331934A JP 2009158537 A JP2009158537 A JP 2009158537A
Authority
JP
Japan
Prior art keywords
semiconductor element
external lead
ceramic frame
package
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007331934A
Other languages
Japanese (ja)
Inventor
Keiji Narushige
恵二 成重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2007331934A priority Critical patent/JP2009158537A/en
Publication of JP2009158537A publication Critical patent/JP2009158537A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inexpensive package for housing a semiconductor element, which is excellent in reliability in connection of a bonding wire and allows a high-frequency signal to pass at a high speed. <P>SOLUTION: The package for housing a semiconductor element 10 is provided with a cavity portion 14, formed by brazing a ceramic frame 13 on a heat sink plate 12 and used to mount a semiconductor element 11; and an external lead terminals 18 brazed on the upper surface of the ceramic frame 13 and having the upper surface as a connection portion to be connected to the semiconductor element 11 via bonding wires 21, and having the other terminal protruding to the outside. At least the semiconductor element 11, in the vicinity of the upper surface of the one terminal side of the brazed external lead terminals 18, is connected to the ceramic frame 13 via the bonding wire 21, wherein a connection portion in an electrically continuous state has a surface roughness of ≤0.1 μm for the center line average roughness as prescribed in JIS B0601. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、高周波用等の半導体素子と、外部リード端子間をボンディングワイヤを介して接続し、電気的に導通状態とすることができるヒートシンク板、セラミック枠体、及び外部リード端子の接合体からなる半導体素子収納用パッケージに関する。   The present invention includes a heat sink plate, a ceramic frame, and an external lead terminal assembly that can connect a semiconductor element for high frequency use and external lead terminals via a bonding wire to be electrically conductive. The present invention relates to a package for housing a semiconductor element.

従来から、例えば、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）基地局用等のシリコンや、ガリウム砒素電界効果トランジスタ等の高周波、高出力の半導体素子を搭載されるための半導体素子収納用パッケージは、半導体素子の作動時の発熱が大きいので、発生する熱を大気中に良好に放散させなければ、装置を正常に作動させることができなくなる恐れがある。また、上記の半導体素子収納用パッケージは、搭載された半導体素子の高周波の信号を高速で通過させるために、半導体素子と、外部リード端子との間をできるだけ近接させることができるようにすると共に、外部リード端子の上面をボンディングパッドとしてボンディングワイヤを直接接続させることで特性インピーダンスの不整合を発生させないようにして半導体素子と、外部リード端子との間の距離をできるだけ短くできるようにしている。   2. Description of the Related Art Conventionally, for example, silicon for RF (Radio Frequency) base stations and high-frequency, high-power semiconductor elements such as gallium arsenide field effect transistors are mounted on a semiconductor element storage package. Since the generated heat is large, if the generated heat is not dissipated well into the atmosphere, the apparatus may not be able to operate normally. In addition, the above-mentioned package for housing a semiconductor element allows a semiconductor element and an external lead terminal to be as close as possible in order to pass a high-frequency signal of the mounted semiconductor element at high speed, A bonding wire is directly connected using the upper surface of the external lead terminal as a bonding pad so as not to cause mismatch in characteristic impedance, so that the distance between the semiconductor element and the external lead terminal can be made as short as possible.

図２（Ａ）、（Ｂ）に示すように、従来の半導体素子収納用パッケージ５０は、半導体素子５１を載置する部分となるヒートシンク板５２を、後述するセラミック枠体５３のセラミックと熱膨張係数が近似し、しかも熱伝導率の高い、例えば、銅タングステン（Ｃｕ−Ｗ）系の略長方形状をした高放熱特性を有する複合金属板で設けている。また、この半導体素子収納用パッケージ５０は、半導体素子５１を囲繞して収納するためのキャビティ部５４を形成するためにヒートシンク板５２の上面に接合されるセラミック枠体５３を、アルミナ（Ａｌ２Ｏ３）や、窒化アルミニウム（ＡｌＮ）等のセラミックで形成している。そして、上記のキャビティ部５４は、セラミック枠体５３の下面に形成されたタングステン（Ｗ）や、モリブデン（Ｍｏ）等の高融点金属からなるメタライズ膜５５、更にこの上に形成された第１のＮｉめっき被膜５６と、ヒートシンク板５２との間にＡｇろう等のろう材５７を挟み込んで加熱してろう付け接合することで形成している。 As shown in FIGS. 2A and 2B, the conventional package 50 for housing a semiconductor element includes a heat sink plate 52, which is a part on which the semiconductor element 51 is placed, and a thermal expansion of the ceramic frame 53 described later. It is provided with a composite metal plate having a high heat dissipation characteristic, for example, a copper-tungsten (Cu-W) -based, substantially rectangular shape, having a similar coefficient and high thermal conductivity. In addition, the semiconductor element storage package 50 is made of an alumina (Al 2 O 2 ) ceramic body 53 bonded to the upper surface of the heat sink plate 52 to form a cavity portion 54 for surrounding and storing the semiconductor element 51. 3 ) and ceramics such as aluminum nitride (AlN). The cavity 54 is formed of a metallized film 55 made of refractory metal such as tungsten (W) or molybdenum (Mo) formed on the lower surface of the ceramic frame 53, and further formed on the metallized film 55. It is formed by sandwiching a brazing material 57 such as Ag brazing between the Ni plating film 56 and the heat sink plate 52 and heating and brazing.

また、セラミック枠体５３の上面側には、そこに形成されたタングステン（Ｗ）や、モリブデン（Ｍｏ）等の高融点金属からなるメタライズ膜５５ａ、更にこの上に形成された第１のＮｉめっき被膜５６と、ＫＶ（Ｆｅ−Ｎｉ−Ｃｏ系合金、商品名「Ｋｏｖａｒ（コバール）」）や、４２アロイ（Ｆｅ−Ｎｉ系合金）等の金属部材からなる外部リード端子５８の一方の端子側の下面との間にＡｇろう等のろう材５７を挟み込んで加熱してろう付け接合している。そして、半導体素子収納用パッケージ５０は、外部リード端子５８の他方の端子側をセラミック枠体５３から外部側に突出させると共に、ヒートシンク板５２、セラミック枠体５３、及び外部リード端子５８の接合体の外部に露出する全ての金属表面に、第２のＮｉめっき被膜５９、及びＡｕめっき被膜６０が施されることでパッケージとされている。上記の半導体素子収納用パッケージ５０には、キャビティ部５１に半導体素子５１が搭載され、半導体素子５１と外部リード端子５８の一方の端子側の上面との間をボンディングワイヤ６１で接続した後、蓋体６２を接合させることでキャビティ部５４内の半導体素子５１を中空状態にして気密に封止するようになっている。   Further, on the upper surface side of the ceramic frame 53, a metallized film 55a made of a refractory metal such as tungsten (W) or molybdenum (Mo) formed thereon, and further a first Ni plating formed thereon. One terminal side of the external lead terminal 58 made of a coating 56 and a metal member such as KV (Fe—Ni—Co alloy, trade name “Kovar”) or 42 alloy (Fe—Ni alloy). A brazing material 57 such as Ag brazing is sandwiched between the lower surface and heated to be joined by brazing. The semiconductor element storage package 50 projects the other terminal side of the external lead terminal 58 from the ceramic frame 53 to the outside, and is a joined body of the heat sink plate 52, the ceramic frame 53, and the external lead terminal 58. The second Ni plating film 59 and the Au plating film 60 are applied to all the metal surfaces exposed to the outside to form a package. In the semiconductor element storage package 50, the semiconductor element 51 is mounted in the cavity portion 51, and the semiconductor element 51 and the upper surface on one terminal side of the external lead terminal 58 are connected by the bonding wire 61, and then the lid By joining the body 62, the semiconductor element 51 in the cavity portion 54 is made hollow and hermetically sealed.

従来の半導体素子収納用パッケージには、外部リード端子と、ヒートシンク板との間にＡｇろう材のデントライトによる短絡が発生しないようにするために、セラミック枠体の上面に形成するメタライズ膜を外周側部分と内周側部分に分ける絶縁帯を設け、外周側部分で外部リード端子を接合するパッケージが提案されている（例えば、特許文献１参照）。
また、従来の半導体素子収納用パッケージには、外部リード端子のメタライズ膜に対するろう付け接合強度を向上させるために、メタライズ膜の表面粗さを中心線平均粗さ（Ｒａ）で０．５μｍ≦Ｒａ≦１μｍ、最大高さ（Ｒｍａｘ）で２μｍ≦Ｒｍａｘ≦４μｍとするパッケージが提案されている（例えば、特許文献２参照）。 A conventional package for housing a semiconductor element has a metallized film formed on the upper surface of a ceramic frame so as not to cause a short circuit due to dent light of an Ag brazing material between an external lead terminal and a heat sink plate. A package has been proposed in which an insulating band is provided that is divided into a side portion and an inner peripheral portion, and external lead terminals are joined at the outer peripheral portion (see, for example, Patent Document 1).
Further, in the conventional package for housing semiconductor elements, the surface roughness of the metallized film is 0.5 μm ≦ Ra in terms of the center line average roughness (Ra) in order to improve the brazing joint strength of the external lead terminal to the metallized film. There has been proposed a package satisfying ≦ 1 μm and a maximum height (Rmax) of 2 μm ≦ Rmax ≦ 4 μm (see, for example, Patent Document 2).

特開２００３−３１８３０５号公報JP 2003-318305 A 特開平９−９２７６８号公報JP-A-9-92768

しかしながら、前述したような従来の半導体素子収納用パッケージは、次のような問題がある。
（１）従来の半導体素子収納用パッケージの外部リード端子の上面には、セラミック枠体に外部リード端子の下面を、例えば、Ａｇろう材を用いてろう付け接合するときのろう材が外部リード端子の表面を流れるようにして這い上がってくる。この這い上がりによって、外部リード端子の上面は、表面が凸凹状態となり、例えこの上面に第２のＮｉめっき被膜、及びＡｕめっき被膜を形成したとしてもめっき被膜は薄いので、這い上がったろう材の凸凹状態がそのまま外部リード端子の上面の表面状態となっている。この外部リード端子上面の凸凹表面状態の所に、例えば、Ａｕ線や、Ａｌ線等からなるボンディングワイヤを接続させようとする場合には、ボンディングワイヤ接合部の状態が不安定となり、接合強度の信頼性が低くなっている。
（２）特開２００３−３１８３０５号公報で開示される半導体素子収納用パッケージは、セラミック枠体のメタライズ膜上面にろう材流れのないボンディングパッドを設けているので、ボンディングワイヤ接合部の状態が安定しており、接合強度の信頼性を確保することができる。しかしながら、外部リード端子は、接合面積が小さくなるので、接合強度の信頼性が低くなっている。また、半導体素子と、外部リード端子の間は、屈折した電気的な導通状態となるので、半導体素子の高周波の信号を高速で通過させるのに問題を有している。
（３）特開平９−９２７６８号公報で開示される半導体素子収納用パッケージは、外部リード端子を接合するためのメタライズ膜の表面を特段の表面粗さとしてろう付け接合するときの接合強度の信頼性を向上させている。しかしながら、この半導体素子収納用パッケージは、同一平面上に２種類の表面粗さとなるメタライズ膜を形成する必要があり、形成方法が難しく半導体素子収納用パッケージのコストアップとなっている。
本発明は、かかる事情に鑑みてなされたものであって、ボンディングワイヤの接合信頼性に優れ、高周波の信号を高速で通過させることができる安価な半導体素子収納用パッケージを提供することを目的とする。 However, the conventional package for housing a semiconductor element as described above has the following problems.
(1) On the upper surface of the external lead terminal of the conventional package for housing a semiconductor element, the lower lead of the external lead terminal is bonded to the ceramic frame, for example, by brazing using an Ag brazing material. It crawls up as it flows on the surface. Due to this scooping up, the top surface of the external lead terminal becomes uneven, and even if the second Ni plating film and Au plating film are formed on this top surface, the plating film is thin. The state is the surface state of the upper surface of the external lead terminal as it is. For example, when a bonding wire made of, for example, Au wire or Al wire is to be connected to the uneven surface state on the upper surface of the external lead terminal, the bonding wire bonding portion becomes unstable and the bonding strength is reduced. Reliability is low.
(2) Since the semiconductor element storage package disclosed in Japanese Patent Application Laid-Open No. 2003-318305 is provided with a bonding pad without brazing material flow on the upper surface of the metallized film of the ceramic frame, the bonding wire bonding portion is stable. Therefore, the reliability of the bonding strength can be ensured. However, since the external lead terminal has a small bonding area, the reliability of the bonding strength is low. Further, since the semiconductor element and the external lead terminal are in a refracted electrical conduction state, there is a problem in passing a high frequency signal of the semiconductor element at a high speed.
(3) The package for housing a semiconductor element disclosed in Japanese Patent Application Laid-Open No. 9-92768 is reliable in bonding strength when the surface of a metallized film for bonding external lead terminals is brazed and bonded to a special surface roughness. Improves sex. However, this semiconductor element storage package requires the formation of two types of metallized films having the same surface roughness on the same plane, which is difficult to form and increases the cost of the semiconductor element storage package.
The present invention has been made in view of such circumstances, and an object thereof is to provide an inexpensive package for housing a semiconductor element, which has excellent bonding reliability of bonding wires and can pass high-frequency signals at high speed. To do.

前記目的に沿う本発明に係る半導体素子収納用パッケージは、ヒートシンク板上に窓枠状のセラミック枠体がろう付け接合されヒートシンク板上に半導体素子をセラミック枠体で囲繞して搭載するためのキャビティ部を設けると共に、セラミック枠体の上面に一方の端子側の下面がろう付け接合され上面が半導体素子とボンディングワイヤを介して接続するための接続部位となり、他方の端子側がセラミック枠体から外部側に突出する平板状の金属板からなる外部リード端子を設ける半導体素子収納用パッケージにおいて、セラミック枠体にろう付け接合される外部リード端子の一方の端子側の上面周辺部の少なくとも半導体素子とボンディングワイヤを介して接続し電気的に導通状態とするための接続部位の表面粗さがＪＩＳ Ｂ０６０１で規定される中心線平均粗さで０．１μｍ以下からなる。   A package for housing a semiconductor device according to the present invention that meets the above-described object is a cavity for mounting a semiconductor frame on a heat sink plate by brazing a window frame-shaped ceramic frame on the heat sink plate. A lower surface on one terminal side is brazed to the upper surface of the ceramic frame body, and the upper surface serves as a connection part for connecting to the semiconductor element via a bonding wire, and the other terminal side is connected to the outside from the ceramic frame body. In a package for housing a semiconductor element in which an external lead terminal made of a flat metal plate projecting on the surface is provided, at least a semiconductor element and a bonding wire at the periphery of the upper surface of one terminal side of the external lead terminal to be brazed to the ceramic frame The surface roughness of the connection part for connecting through the connector and making it electrically conductive is JIS B0601. Consisting 0.1μm or less in the center line average roughness defined.

請求項１記載の半導体素子収納用パッケージは、セラミック枠体にろう付け接合される外部リード端子の一方の端子側の上面周辺部の少なくとも半導体素子とボンディングワイヤを介して接続し電気的に導通状態とするための接続部位の表面粗さがＪＩＳ Ｂ０６０１で規定される中心線平均粗さで０．１μｍ以下からなるので、外部リード端子の一方の端子側の上面周辺部の少なくとも半導体素子とボンディングワイヤを介して接続し電気的に導通状態とするための接続部位へのろう付け接合時のろう材流れを防止して、ボンディングワイヤ接合部の状態を安定化でき、ボンディングワイヤの接合強度の信頼性を向上させることができる。また、この半導体素子収納用パッケージは、従来からの形状に変化がなく、設計的な無理がないので、外部リード端子の接合強度を維持できると共に、半導体素子の高周波の信号を高速で通過させることができる。更に、この半導体素子収納用パッケージは、外部リード端子の製造段階で容易に表面の表面粗さをよくすることができるので、特段のコストアップを招くことなく安価な半導体素子収納用パッケージを提供することができる。   The package for housing a semiconductor element according to claim 1 is electrically connected to at least a semiconductor element at the periphery of the upper surface of one terminal side of the external lead terminal brazed to the ceramic frame through a bonding wire. Since the surface roughness of the connecting portion for the purpose of the above is 0.1 μm or less in the center line average roughness defined by JIS B0601, at least the semiconductor element and the bonding wire at the periphery of the upper surface on one terminal side of the external lead terminal This prevents the flow of brazing material during brazing and joining to the connection site for electrical connection and electrical connection, stabilizes the state of the bonding wire joint, and improves the bonding strength of the bonding wire Can be improved. In addition, the semiconductor element storage package has no change in the conventional shape, and there is no unreasonable design, so that the bonding strength of the external lead terminal can be maintained and the high frequency signal of the semiconductor element can be passed at high speed. Can do. Furthermore, since this semiconductor element storage package can easily improve the surface roughness of the external lead terminals in the manufacturing stage, it is possible to provide an inexpensive semiconductor element storage package without causing a particular increase in cost. be able to.

続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図１（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形態に係る半導体素子収納用パッケージの説明図である。 Subsequently, embodiments of the present invention will be described with reference to the accompanying drawings to provide an understanding of the present invention.
1A and 1B are explanatory views of a package for housing a semiconductor element according to an embodiment of the present invention.

図１（Ａ）、（Ｂ）に示すように、本発明の一実施の形態に係る半導体素子収納用パッケージ１０は、実装される半導体素子１１から発生する高温、且つ大量の熱を放熱するための熱伝導率の高い高放熱特性を有する略長方形板状の金属板からなるヒートシンク板１２を有している。このヒートシンク板１２は、Ｃｕ、Ｃｕ合金、又はＣｕと他の金属の複合体、例えば、Ｃｕ−Ｗ（銅タングステン）からなる金属板で、しかもＣｕ合金、又はＣｕと他の金属の複合体からなる金属板には、Ｃｕめっき被膜を有するのがよい。ヒートシンク板１２がＣｕ、Ｃｕ合金、又はＣｕと他の金属の複合体からなる金属板である場合には、熱伝導率が高いので、半導体素子１１からの発熱を速やかに外部に伝熱させて放熱させることができる。また、ヒートシンク板１２の表面がＣｕ層で形成されている場合には、例えば、ＢＡｇ−８（Ａｇが７２％と、残部がＣｕからなる共晶合金）等のＡｇろう系のろう材のろう材流れを抑制するように作用させることができる。   As shown in FIGS. 1A and 1B, a semiconductor element storage package 10 according to an embodiment of the present invention radiates a high temperature and a large amount of heat generated from a semiconductor element 11 to be mounted. The heat sink plate 12 is formed of a substantially rectangular metal plate having a high heat conductivity and high heat dissipation characteristics. This heat sink plate 12 is a Cu, Cu alloy, or a composite of Cu and another metal, for example, a metal plate made of Cu-W (copper tungsten), and from a Cu alloy or a composite of Cu and another metal. The resulting metal plate should have a Cu plating film. When the heat sink plate 12 is a metal plate made of Cu, Cu alloy, or a composite of Cu and another metal, the heat conductivity is high, so heat generated from the semiconductor element 11 can be quickly transferred to the outside. Heat can be dissipated. In the case where the surface of the heat sink plate 12 is formed of a Cu layer, for example, a brazing material of an Ag brazing material such as BAg-8 (eutectic alloy consisting of 72% Ag and the balance Cu). It can be made to act so as to suppress the material flow.

上記の半導体素子収納用パッケージ１０は、ヒートシンク板１２の上面に半導体素子１１を囲繞して収納するためのキャビティ部１４を形成するために窓枠状のセラミック枠体１３がろう付け接合されている。このセラミック枠体１３は、アルミナや、窒化アルミニウム等のセラミックからなり、ろう付け接合される前の下面側のヒートシンク板１２との接合部分には、タングステンや、モリブデン等の高融点金属からなるメタライズ膜１５の表面に、例えば、Ｎｉや、Ｎｉ−Ｃｏ等からなる第１のＮｉめっき被膜１６を設けている。そして、セラミック枠体１３は、第１のＮｉめっき被膜１６の表面と、ヒートシンク板１２との間に、例えば、ＢＡｇ−８等のＡｇろう系のろう材１７を挟んで加熱してヒートシンク板１２と、セラミック枠体１３をろう付け接合している。   In the semiconductor element storage package 10 described above, a window frame-shaped ceramic frame body 13 is brazed and joined to form a cavity portion 14 for surrounding and storing the semiconductor element 11 on the upper surface of the heat sink plate 12. . The ceramic frame 13 is made of a ceramic such as alumina or aluminum nitride, and a metallization made of a refractory metal such as tungsten or molybdenum is formed at a joint portion with the heat sink plate 12 on the lower surface before brazing and joining. A first Ni plating film 16 made of, for example, Ni or Ni—Co is provided on the surface of the film 15. The ceramic frame 13 is heated by sandwiching an Ag brazing filler material 17 such as BAg-8 between the surface of the first Ni plating film 16 and the heat sink plate 12, for example. The ceramic frame 13 is brazed and joined.

また、この半導体素子収納用パッケージ１０は、セラミック枠体１３の上面に、半導体素子１１をキャビティ部１４に搭載して電気的に接続し、外部との電気的導通を行うためのＫＶや、４２アロイ等の金属部材からなり、平板状の外部リード端子１８の一方の端子側の下面が上記と同様のろう材１７をセラミック枠体１３との間に挟んで加熱してろう付け接合されるようになっている。この外部リード端子１８がろう付け接合される前のセラミック枠体１３の上面側には、外部リード端子１８との接合部分に上記と同様のタングステンや、モリブデン等の高融点金属からなるメタライズ膜１５ａ、及びメタライズ膜１５ａ上に、例えば、上記と同様のＮｉや、Ｎｉ−Ｃｏ等からなる第１のＮｉめっき被膜１６が設けられている。   Further, the semiconductor element storage package 10 has a KV 42 for mounting the semiconductor element 11 on the upper surface of the ceramic frame 13 in the cavity portion 14 for electrical connection, and electrical connection with the outside. It is made of a metal member such as an alloy, and the lower surface of one terminal side of the flat external lead terminal 18 is brazed and joined by heating with the brazing material 17 similar to the above between the ceramic frame 13. It has become. On the upper surface side of the ceramic frame 13 before the external lead terminals 18 are brazed and bonded, a metallized film 15a made of a refractory metal such as tungsten or molybdenum similar to the above is formed at a joint portion with the external lead terminals 18. On the metallized film 15a, for example, a first Ni plating film 16 made of Ni, Ni-Co or the like is provided.

そして、セラミック枠体１３の上面に外部リード端子１８の一方の端子側の下面がろう付け接合され、外部リード端子１８の他方の端子側をセラミック枠体５３から外部側に突出させたヒートシンク板１２、セラミック枠体１３、及び外部リード端子１８の接合体は、外部に露出する全ての金属表面に、第２のＮｉめっき被膜１９、及びＡｕめっき被膜２０が施されることで半導体素子収納用パッケージ１０としている。この半導体素子収納用パッケージ１０は、外部リード端子１８の一方の端子側の上面を、キャビティ部１４に搭載される半導体素子１１とボンディングワイヤ２１を介して接続するための接続部位としている。   The heat sink plate 12 is formed by brazing and joining the lower surface of one terminal side of the external lead terminal 18 to the upper surface of the ceramic frame body 13 and projecting the other terminal side of the external lead terminal 18 from the ceramic frame body 53 to the outside. The joined body of the ceramic frame 13 and the external lead terminal 18 is provided with the second Ni plating film 19 and the Au plating film 20 on all metal surfaces exposed to the outside, so that the package for housing a semiconductor element is provided. 10 is set. In the semiconductor element storage package 10, the upper surface on one terminal side of the external lead terminal 18 is used as a connection part for connecting the semiconductor element 11 mounted in the cavity portion 14 via the bonding wire 21.

上記の半導体素子収納用パッケージ１０を構成する外部リード端子１８は、セラミック枠体１３にろう付け接合される一方の端子側の上面周辺部の少なくとも半導体素子１１とボンディングワイヤ２１を介して接続し、電気的に導通状態とするための接続部位の表面粗さがＪＩＳ Ｂ０６０１：２００１で規定される中心線平均粗さで０．１μｍ以下からなっている。この外部リード端子１８の表面粗さを０．１μｍ以下とするための作製方法は、特に限定するものではないが、例えば、外部リード端子１８の金属素材を板状にするときの圧延機のローラーの表面状態が外部リード端子１８の表面に大きく影響するので、このローラーの表面状態を管理することで作製することができる。また、作製方法には、外部リード端子１８のボンディングワイヤ接合部にコイニングプレス加工を行って、表面粗さをよくすることもできる。更には、作製方法には、外部リード端子１８の全体表面、あるいは必要部分表面を研磨することで、表面粗さをよくすることもできる。   The external lead terminal 18 constituting the semiconductor element storage package 10 is connected to at least the semiconductor element 11 at the periphery of the upper surface on one terminal side to be brazed to the ceramic frame 13 via the bonding wire 21, The surface roughness of the connecting part for making it electrically conductive is a center line average roughness defined by JIS B0601: 2001 of 0.1 μm or less. A manufacturing method for setting the surface roughness of the external lead terminal 18 to 0.1 μm or less is not particularly limited. For example, a roller of a rolling mill when the metal material of the external lead terminal 18 is formed into a plate shape. Since the surface state greatly affects the surface of the external lead terminal 18, it can be produced by managing the surface state of this roller. Further, in the manufacturing method, the surface roughness can be improved by performing coining press processing on the bonding wire joint portion of the external lead terminal 18. Further, in the manufacturing method, the surface roughness can be improved by polishing the entire surface of the external lead terminal 18 or the surface of a necessary portion.

上記の表面粗さがＪＩＳ Ｂ０６０１：２００１で規定される中心線平均粗さで０．１μｍ以下の場合には、外部リード端子１８の一方の端子側の上面周辺部のボンディングワイヤ接合部のろう材流れを表面張力を利用して防止できるので、ボンディングワイヤの接続状態を安定化でき、接合強度の信頼性を向上させることができる。表面粗さがＪＩＳ Ｂ０６０１：２００１で規定される中心線平均粗さで０．１μｍを超える場合には、外部リード端子１８の表面が粗くなって表面張力を受ける力が小さくなり、ろう材流れの範囲がボンディングワイヤ接合部にまで拡大してボンディングワイヤの接続状態が不安定となり、接合強度の信頼性が低下する。   When the surface roughness is 0.1 μm or less in the centerline average roughness defined by JIS B0601: 2001, the brazing material of the bonding wire bonding portion around the upper surface of one terminal side of the external lead terminal 18 Since the flow can be prevented by utilizing the surface tension, the connection state of the bonding wire can be stabilized and the reliability of the bonding strength can be improved. When the surface roughness exceeds 0.1 μm in the centerline average roughness defined by JIS B0601: 2001, the surface of the external lead terminal 18 becomes rough, and the force receiving the surface tension is reduced. The range extends to the bonding wire bonding portion, the bonding state of the bonding wire becomes unstable, and the reliability of the bonding strength decreases.

本発明者は、ＫＶからなる外部リード端子の表面粗さを０．０８μｍＲａ、０．１０μｍＲａ、０．１２μｍＲａ、とするそれぞれ３０個の外部リード端子のサンプルを準備した。それぞれの外部リード端子のサンプルは、セラミック枠体の上面との間にＢＡｇ−８からなるＡｇろうを挟み込み、同一加熱条件下でろう付け接合した。そして、外部リード端子１８の一方の端子側の上面周縁から上面周辺部に流れたろう流れ幅を測定した。その結果を表１に示す。   The inventor prepared samples of 30 external lead terminals, each having a surface roughness of KV external lead terminals of 0.08 μmRa, 0.10 μmRa, and 0.12 μmRa. Each external lead terminal sample was brazed and joined under the same heating condition by sandwiching an Ag solder made of BAg-8 between the upper surface of the ceramic frame. The width of the brazing flow that flowed from the peripheral edge of the upper surface of one of the external lead terminals 18 to the peripheral portion of the upper surface was measured. The results are shown in Table 1.

Figure 2009158537
Figure 2009158537

ろう流れ幅は、外部リード端子の表面粗さを小さくすることで小さくなることが確認された。また、ろう流れ幅は、ボンディングワイヤを接続させるときの接続エリアを確保するために０．８ｍｍ以下が必要となっているので、外部リード端子の表面粗さが中心線平均粗さで０．１μｍ以下必要であることが確認された。なお、ろう流れ幅は、半導体素子収納用パッケージの寸法精度バラツキ、及びワイヤボンダの精度バラツキ等の大きさを安全側に考慮して、好ましくは、０．５ｍｍ以下がよく、この場合には外部リード端子の表面粗さを０．０８μｍＲａ以下とするのが好ましい。   It was confirmed that the brazing flow width was reduced by reducing the surface roughness of the external lead terminals. In addition, the brazing flow width is required to be 0.8 mm or less in order to secure a connection area when bonding wires are connected, so that the surface roughness of the external lead terminal is 0.1 μm in terms of centerline average roughness. The following were confirmed to be necessary. The solder flow width is preferably 0.5 mm or less, taking into account the size of the dimensional accuracy variation of the semiconductor element storage package and the accuracy variation of the wire bonder, etc., and preferably 0.5 mm or less. The surface roughness of the terminals is preferably 0.08 μmRa or less.

次いで、上記の半導体素子収納用パッケージ１０の製造方法を説明する。
先ず、半導体素子収納用パッケージ１０を構成するのに用いられる各部材の内のセラミック枠体１３は、アルミナや、窒化アルミニウム等からなるセラミックから形成されている。セラミック枠体１３がセラミックの一例であるアルミナからなる場合には、先ず、Ａｌ２Ｏ３粉末にマグネシア、シリカ、カルシア等の焼結助剤を適当量加えた粉末に、ジオクチルフタレート等の可塑剤と、アクリル樹脂等のバインダー、及びトルエン、キシレン、アルコール類等の溶剤を加え、十分に混練し、脱泡して粘度２０００〜４００００ｃｐｓのスラリーを作製している。次いで、ドクターブレード法等によって、例えば、厚み０．２５ｍｍのロール状のシートを形成し、適当なサイズの矩形状に切断したセラミックグリーンシートを作製している。 Next, a method for manufacturing the semiconductor element storage package 10 will be described.
First, the ceramic frame 13 among the members used to configure the semiconductor element storage package 10 is formed of a ceramic made of alumina, aluminum nitride, or the like. When the ceramic frame 13 is made of alumina which is an example of ceramic, first, a plasticizer such as dioctyl phthalate is added to a powder obtained by adding an appropriate amount of a sintering aid such as magnesia, silica, and calcia to Al 2 O 3 powder. Then, a binder such as an acrylic resin and a solvent such as toluene, xylene, and alcohols are added, kneaded sufficiently, and defoamed to prepare a slurry having a viscosity of 2000 to 40000 cps. Next, for example, a roll-like sheet having a thickness of 0.25 mm is formed by a doctor blade method or the like, and a ceramic green sheet cut into a rectangular shape having an appropriate size is produced.

１又は複数枚のセラミックグリーンシートには、例えば、枠体状になるように中空部を打ち抜き加工すると共に、タングステンや、モリブデン等の高融点金属からなる金属導体ペーストを用いて、セラミック枠体１３の下面側が一方の主面、上面側が他方の主面となるようにスクリーン印刷してそれぞれろう付け接合用の導体パターンを形成する。また、セラミックグリーンシートが複数枚の場合には、積層して積層体の一方の主面、及び他方の主面が導体パターンとなるようにスクリーン印刷して形成する。そして、導体パターンが形成されたセラミックグリーンシートは、高融点金属とセラミックグリーンシートを還元雰囲気中で同時焼成して両表面にメタライズ膜１５、１５ａを有するセラミック枠体１３を作製する。なお、下面のメタライズ膜１５は、ヒートシンク板１２とろう付け接合するために、例えば、窓枠状の下面全周面に形成されており、上面のメタライズ膜１５ａは、外部リード端子１８とろう付け接合するために、例えば、窓枠状の上面周面に部分的に形成されている。更に、セラミック枠体１３のメタライズ膜１５、１５ａの表面には、例えば、Ｎｉや、Ｎｉ−Ｃｏ等のＮｉ合金等からなる第１のＮｉめっき被膜１６が電解めっき法や、無電解めっき法で形成されている。   For example, a hollow part is punched into one or more ceramic green sheets so as to form a frame, and a metal conductor paste made of a refractory metal such as tungsten or molybdenum is used to form a ceramic frame 13. A conductor pattern for brazing and joining is formed by screen printing so that the lower surface side is one main surface and the upper surface side is the other main surface. Further, when there are a plurality of ceramic green sheets, they are laminated and screen-printed so that one main surface and the other main surface of the laminated body become conductor patterns. The ceramic green sheet on which the conductor pattern is formed is fired simultaneously with a refractory metal and a ceramic green sheet in a reducing atmosphere to produce a ceramic frame 13 having metallized films 15 and 15a on both surfaces. The metallized film 15 on the lower surface is formed on the entire peripheral surface of the lower surface of the window frame, for example, for brazing and joining to the heat sink plate 12, and the metallized film 15 a on the upper surface is brazed to the external lead terminal 18. For joining, for example, it is partially formed on the upper peripheral surface of the window frame shape. Further, a first Ni plating film 16 made of, for example, Ni or a Ni alloy such as Ni-Co is applied to the surfaces of the metallized films 15 and 15a of the ceramic frame 13 by an electrolytic plating method or an electroless plating method. Is formed.

次に、ヒートシンク板１２は、熱伝導率の高い高放熱特性を有する、例えば、Ｃｕや、Ｃｕ合金からなる金属板や、熱膨張係数をセラミックの熱膨張係数と近似させ、熱伝導率の比較的高い高放熱特性を有する、例えば、ポーラス状のタングステン（Ｗ）に銅（Ｃｕ）を含浸させたりして作製されるＣｕ−Ｗ系の複合金属板や、Ｃｕとモリブデン（Ｍｏ）からなるＣｕ−Ｍｏ系の合金金属板や、Ｃｕ−Ｍｏ系複合金属板の両面にＣｕ板をクラッドしたＣｕ／Ｃｕ−Ｍｏ／Ｃｕの接合板等から形成されている。ヒートシンク板１２の選定には、放熱特性を向上させるために、熱伝導性のよいＣｕの比率を高めたものを用いることが有効であるが、Ｃｕは熱膨張係数が高いので、セラミックとの熱膨張係数の整合性を図るためのＣｕ以外の材料選定や、Ｃｕと他の金属との板材としての構造が重要となる。そして、ヒートシンク板１２は、切削加工や、粉末冶金等の手法を用いて基台にねじ止め固定するための取り付け部２２を設けて、実質的に長方形状に形成されている。なお、因みに、ヒートシンク板１２がＣｕ−Ｗの場合は、熱伝導率が２２０Ｗ／ｍ・Ｋ程度、熱膨張係数が７．８×１０−６／Ｋ（３０〜８００℃）程度であり、Ｃｕ／Ｃｕ−Ｍｏ／Ｃｕ（厚さ比率＝２：３：２）の場合は、熱伝導率が２６０Ｗ／ｍ・Ｋ程度、熱膨張係数が９．２×１０−６／Ｋ（３０〜８００℃）程度である。 Next, the heat sink plate 12 has a high heat dissipation and high heat dissipation characteristic, for example, a metal plate made of Cu or Cu alloy, or the thermal expansion coefficient is approximated to the thermal expansion coefficient of ceramic to compare the thermal conductivity. For example, Cu-W based composite metal plates made by impregnating copper (Cu) with porous tungsten (W), Cu made of Cu and molybdenum (Mo), etc. -Mo type alloy metal plates, Cu / Cu-Mo / Cu bonding plates, etc., in which a Cu plate is clad on both sides of a Cu-Mo type composite metal plate. In selecting the heat sink plate 12, it is effective to use a material having a high thermal conductivity Cu ratio in order to improve heat dissipation characteristics. However, since Cu has a high thermal expansion coefficient, Material selection other than Cu for achieving consistency of expansion coefficients, and a structure as a plate material of Cu and another metal are important. The heat sink plate 12 is formed in a substantially rectangular shape by providing an attachment portion 22 for screwing and fixing to the base using a technique such as cutting or powder metallurgy. Incidentally, when the heat sink plate 12 is Cu—W, the thermal conductivity is about 220 W / m · K, the thermal expansion coefficient is about 7.8 × 10 −6 / K (30 to 800 ° C.), and Cu / Cu—Mo / Cu (thickness ratio = 2: 3: 2), the thermal conductivity is about 260 W / m · K, and the thermal expansion coefficient is 9.2 × 10 −6 / K (30 to 800 ° C. )

次に、外部リード端子１８は、ＫＶ（Ｆｅ−Ｎｉ−Ｃｏ系合金、商品名「Ｋｏｖａｒ（コバール）」）や、４２アロイ（Ｆｅ−Ｎｉ系合金）等のセラミックと熱膨張係数が近似する金属部材からなり、切削加工や、エッチング加工や、打ち抜き加工等で１つの半導体素子収納用パッケージ１０に備える複数の外部リード端子１８をタイバー部で支え持つようにしたリードフレーム形状に形成されている。外部リード端子１８の表面粗さは、金属部材を圧延する段階で、例えば、圧延機のローラーの表面状態を管理して形成している。あるいは、外部リード端子１８の表面粗さは、金属部材の段階や、外部リード端子１８の形状に加工された後に、例えば、研磨することで形成している。更には、外部リード端子１８の表面粗さは、外部リード端子１８の形状に加工された後に、例えば、外部リード端子１８のボンディングワイヤ接合部にコイニングプレス加工を行って形成している。なお、因みに、外部リード端子１８を構成するＫＶの熱膨張係数は、５．３×１０−６／Ｋ程度であり、セラミックの熱膨張係数に近似させている。 Next, the external lead terminal 18 is a metal whose thermal expansion coefficient is close to that of a ceramic such as KV (Fe—Ni—Co alloy, trade name “Kovar”) or 42 alloy (Fe—Ni alloy). It is formed of a member and is formed in a lead frame shape in which a plurality of external lead terminals 18 provided in one semiconductor element storage package 10 are supported by a tie bar portion by cutting, etching, punching, or the like. The surface roughness of the external lead terminal 18 is formed, for example, by managing the surface state of the roller of the rolling mill at the stage of rolling the metal member. Alternatively, the surface roughness of the external lead terminal 18 is formed by, for example, polishing after the metal member stage or processing into the shape of the external lead terminal 18. Further, the surface roughness of the external lead terminal 18 is formed by, for example, performing coining press processing on the bonding wire joint portion of the external lead terminal 18 after being processed into the shape of the external lead terminal 18. Incidentally, this connection, the thermal expansion coefficient of the KV constituting the external lead terminal 18 is about 5.3 × 10 -6 / K, which is approximated to the thermal expansion coefficient of the ceramic.

次いで、ヒートシンク板１２と、セラミック枠体１３、及び外部リード端子１８をろう付け接合して形成する接合体の作製方法を説明する。先ず、ヒートシンク板１２の平面形状からなる上面と、セラミック枠体１３のメタライズ膜１５の第１のＮｉめっき被膜１６との間には、例えば、ＢＡｇ−８等からなるＡｇ系のろう材１７を挟み込み、非酸化性雰囲気中、約７８０〜９００℃で加熱してろう材１７を溶融し、ヒートシンク板１２とセラミック枠体１３をろう付け接合している。次に、セラミック枠体１３の上面のメタライズ膜１５ａの第１のＮｉめっき被膜１６の上面と、外部リード端子１８の一方の端子側の下面との間には、例えば、ＢＡｇ−８等のＡｇ系のろう材１７を挟み込み、非酸化性雰囲気中、約７８０〜９００℃で加熱してろう材１７を溶融し、セラミック枠体１３と外部リード端子１８をろう付け接合して接合体を形成している。なお、この接合体の形成は、ヒートシンク板１２と、セラミック枠体１３の接合、及びセラミック枠体１３と、外部リード端子１８の接合を同時に行って形成することもできる。   Next, a method for producing a joined body in which the heat sink plate 12, the ceramic frame 13 and the external lead terminal 18 are joined by brazing will be described. First, an Ag-based brazing material 17 made of, for example, BAg-8 or the like is placed between the upper surface of the heat sink plate 12 having a planar shape and the first Ni plating film 16 of the metallized film 15 of the ceramic frame 13. The brazing material 17 is melted by sandwiching and heating at about 780 to 900 ° C. in a non-oxidizing atmosphere, and the heat sink plate 12 and the ceramic frame 13 are brazed and joined. Next, between the upper surface of the first Ni plating film 16 of the metallized film 15a on the upper surface of the ceramic frame 13 and the lower surface on one terminal side of the external lead terminal 18, for example, Ag such as BAg-8. A brazing filler metal 17 is sandwiched and heated at about 780 to 900 ° C. in a non-oxidizing atmosphere to melt the brazing filler metal 17 and braze the ceramic frame 13 and the external lead terminal 18 to form a joined body. ing. The joined body can be formed by simultaneously joining the heat sink plate 12 and the ceramic frame 13 and joining the ceramic frame 13 and the external lead terminal 18 at the same time.

次に、接合体の外表面に露出する全金属表面上には、例えば、Ｎｉや、Ｎｉ−Ｃｏ等のＮｉ合金等からなる第２のＮｉめっき被膜１９が施され、更に、この第２のＮｉめっき被膜１９上にＡｕめっき被膜２０が施されることで半導体素子収納用パッケージ１０が作製される。上記のようにして形成された半導体素子収納用パッケージ１０は、キャビティ部１４に、例えば、高周波用等の半導体素子１１が搭載され、半導体素子１１と、外部リード端子１８をボンディングワイヤ２１で電気的に接続し、外部リード端子１８を含めたセラミック枠体１３上に蓋体２３を接合させることで半導体素子１１を気密に封止するようになっている。   Next, on the entire metal surface exposed on the outer surface of the joined body, for example, a second Ni plating film 19 made of Ni, a Ni alloy such as Ni-Co, or the like is applied. By applying the Au plating film 20 on the Ni plating film 19, the semiconductor element storage package 10 is manufactured. In the semiconductor element storage package 10 formed as described above, the semiconductor element 11 for high frequency, for example, is mounted in the cavity portion 14, and the semiconductor element 11 and the external lead terminal 18 are electrically connected by the bonding wire 21. The semiconductor element 11 is hermetically sealed by bonding a lid 23 on the ceramic frame 13 including the external lead terminals 18.

本発明の半導体素子収納用パッケージは、例えば、シリコンや、ガリウム砒素電界効果トランジスタ等の高周波、高出力の半導体素子を実装でき、例えば、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）基地局用等のために用いることができる。   The semiconductor element storage package of the present invention can mount a high-frequency, high-power semiconductor element such as silicon or gallium arsenide field effect transistor, and is used for, for example, an RF (Radio Frequency) base station. it can.

（Ａ）、（Ｂ）はそれぞれ本発明の一実施の形態に係る半導体素子収納用パッケージの説明図である。(A), (B) is explanatory drawing of the package for semiconductor element accommodation which concerns on one embodiment of this invention, respectively. （Ａ）、（Ｂ）はそれぞれ従来の半導体素子収納用パッケージの説明図である。(A), (B) is explanatory drawing of the package for the conventional semiconductor element accommodation, respectively.

符号の説明Explanation of symbols

１０：半導体素子収納用パッケージ、１１：半導体素子、１２：ヒートシンク板、１３：セラミック枠体、１４：キャビティ部、１５、１５ａ：メタライズ膜、１６：第１のＮｉめっき被膜、１７：ろう材、１８：外部リード端子、１９：第２のＮｉめっき被膜、２０：Ａｕめっき被膜、２１：ボンディングワイヤ、２２：取り付け部、２３：接合材、２４：蓋体   10: Semiconductor element storage package, 11: Semiconductor element, 12: Heat sink plate, 13: Ceramic frame, 14: Cavity, 15, 15a: Metallized film, 16: First Ni plating film, 17: Brazing material, 18: external lead terminal, 19: second Ni plating film, 20: Au plating film, 21: bonding wire, 22: attachment portion, 23: bonding material, 24: lid

Claims (1)

ヒートシンク板上に窓枠状のセラミック枠体がろう付け接合され前記ヒートシンク板上に半導体素子を前記セラミック枠体で囲繞して搭載するためのキャビティ部を設けると共に、前記セラミック枠体の上面に一方の端子側の下面がろう付け接合され上面が前記半導体素子とボンディングワイヤを介して接続するための接続部位となり、他方の端子側が前記セラミック枠体から外部側に突出する平板状の金属板からなる外部リード端子を設ける半導体素子収納用パッケージにおいて、
前記セラミック枠体に前記ろう付け接合される前記外部リード端子の一方の端子側の上面周辺部の少なくとも前記半導体素子とボンディングワイヤを介して接続し電気的に導通状態とするための接続部位の表面粗さがＪＩＳ Ｂ０６０１で規定される中心線平均粗さで０．１μｍ以下からなることを特徴とする半導体素子収納用パッケージ。 A window frame-shaped ceramic frame is brazed and joined on the heat sink plate, and a cavity is provided on the heat sink plate to surround and mount the semiconductor element with the ceramic frame, and one side is provided on the upper surface of the ceramic frame. The lower surface of the terminal side is brazed and joined, and the upper surface becomes a connection part for connecting to the semiconductor element via a bonding wire, and the other terminal side is made of a flat metal plate protruding outward from the ceramic frame. In the package for housing semiconductor elements that provide external lead terminals,
The surface of the connection portion for connecting to at least the semiconductor element via a bonding wire at the periphery of the upper surface of one terminal side of the external lead terminal to be brazed and joined to the ceramic frame and making it electrically conductive A package for housing a semiconductor element, characterized in that the roughness is 0.1 μm or less in terms of the center line average roughness defined by JIS B0601.
JP2007331934A 2007-12-25 2007-12-25 Package for housing semiconductor element Pending JP2009158537A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007331934A JP2009158537A (en) 2007-12-25 2007-12-25 Package for housing semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007331934A JP2009158537A (en) 2007-12-25 2007-12-25 Package for housing semiconductor element

Publications (1)

Publication Number Publication Date
JP2009158537A true JP2009158537A (en) 2009-07-16

Family

ID=40962275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007331934A Pending JP2009158537A (en) 2007-12-25 2007-12-25 Package for housing semiconductor element

Country Status (1)

Country Link
JP (1) JP2009158537A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113196475A (en) * 2018-12-11 2021-07-30 阿莫善斯有限公司 Semiconductor package device, base substrate for RF transistor, and method for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62224636A (en) * 1986-03-26 1987-10-02 Nippon Steel Corp Manufacture of fe-ni alloy sheet having superior suitability to blanking and plating
JPH1030155A (en) * 1996-07-17 1998-02-03 Nikko Kinzoku Kk Iron-nickel alloy stock excellent in press formability, and its production
JPH1112714A (en) * 1997-06-25 1999-01-19 Dowa Mining Co Ltd Copper and copper base alloy excellent in direct bonding property and soldering property and production thereof
JPH11274177A (en) * 1998-03-25 1999-10-08 Toppan Printing Co Ltd Lead frame and its manufacture
JP2003037201A (en) * 2001-07-25 2003-02-07 Kyocera Corp Package for accommodating semiconductor element
JP2007115793A (en) * 2005-10-19 2007-05-10 Sumitomo Metal Electronics Devices Inc High heat-dissipation package for housing electronic part

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62224636A (en) * 1986-03-26 1987-10-02 Nippon Steel Corp Manufacture of fe-ni alloy sheet having superior suitability to blanking and plating
JPH1030155A (en) * 1996-07-17 1998-02-03 Nikko Kinzoku Kk Iron-nickel alloy stock excellent in press formability, and its production
JPH1112714A (en) * 1997-06-25 1999-01-19 Dowa Mining Co Ltd Copper and copper base alloy excellent in direct bonding property and soldering property and production thereof
JPH11274177A (en) * 1998-03-25 1999-10-08 Toppan Printing Co Ltd Lead frame and its manufacture
JP2003037201A (en) * 2001-07-25 2003-02-07 Kyocera Corp Package for accommodating semiconductor element
JP2007115793A (en) * 2005-10-19 2007-05-10 Sumitomo Metal Electronics Devices Inc High heat-dissipation package for housing electronic part

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113196475A (en) * 2018-12-11 2021-07-30 阿莫善斯有限公司 Semiconductor package device, base substrate for RF transistor, and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP5091459B2 (en) Manufacturing method of high heat radiation type electronic component storage package
JP6274358B1 (en) Semiconductor device
JP4926033B2 (en) Circuit board, package using the same, and electronic device
JP2015204426A (en) Electronic component accommodation package
JP3816821B2 (en) High frequency power module substrate and manufacturing method thereof
JP2005150133A (en) Container for housing semiconductor element
JP2007115793A (en) High heat-dissipation package for housing electronic part
JP2009158537A (en) Package for housing semiconductor element
JP6317178B2 (en) Circuit board and electronic device
US20210066159A1 (en) Heat dissipation board and electronic apparatus
JP5721359B2 (en) Semiconductor device substrate and semiconductor device including the same
JP2005252121A (en) Package for storing semiconductor element and method for manufacturing the same
JP2009277794A (en) Package for semiconductor element storage
JP3695706B2 (en) Semiconductor package
JP3984107B2 (en) Manufacturing method of high-frequency semiconductor element storage package
JP2000340716A (en) Wiring substrate
JP2020004801A (en) Heat sink, semiconductor package, and semiconductor device
JP2014086581A (en) Package for housing semiconductor element
JP2005285872A (en) Package for accommodating semiconductor element and semiconductor device
JP2011035340A (en) High heat dissipation-type package for housing electronic component
JPH01151252A (en) Ceramic package and its manufacture
JP4430477B2 (en) High heat dissipation type electronic component storage package
JP2008159975A (en) Package for housing semiconductor element, and method of manufacturing the same
JP4167576B2 (en) Semiconductor element storage package and semiconductor device
JP2017126648A (en) Electronic module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206