JP2009151018A - ドライバ回路 - Google Patents

Abstract

【課題】レイアウト面積が狭いゲートドライバ回路を提供する。
【解決手段】ドレインが第１の電力線１１に接続され、ゲートが第１のクロック線１３に接続される第１のＰ型薄膜トランジスタ２１、ドレインが第２のクロック線１２に接続され、ソースが出力端１０に接続される第２のＰ型薄膜トランジスタ２２、ソースが第２の電力線１５に接続され、ゲートが１つ前の回路の出力端に接続される第１のＮ型薄膜トランジスタ２３、ソースが第３の電力線１７に接続され、ゲートが第３のクロック線１６に接続され、ドレインが第３の出力端１８に接続される第２のＮ型薄膜トランジスタ２４、および１つの端子が第２の電力線１５に接続され、他方の端子が前記第１のＰ型薄膜トランジスタのソース、前記第１のＮ型薄膜トランジスタのドレインおよび前記第２のＰ型薄膜トランジスタのゲートに接続されるコンデンサー２５を含む。
【選択図】図１

Description

本発明は液晶表示装置等に使用されるドライバ回路に関し、特に、低温ポリシリコン液晶表示装置（ＬＴＰＳＬＣＤ）に使用されるレイアウトの幅が狭くて済むゲートドライバ回路に関するものである。

液晶表示装置は、２枚の透明基板を平行に配置し、その対向する面上に画素電極を設け、２枚の透明基板の間隙に液晶層を配置したものである。液晶表示装置のうち、アクティブマトリックス型の液晶表示装置は、画素電極をマトリックス状に配列して画素を表示するものであり、一方、透明基板上の各画素電極の近傍には、ＯＮ、ＯＦＦするためのスイッチング素子が配置されている。

図６は従来の低温ポリシリコン液晶表示装置（ＬＴＰＳ ＬＣＤ）の構成図である、この図を用いて従来の液晶表示装置の構成と動作について説明すると、液晶パネル１はアクティブマトリックス型液晶パネルであり、画素電極３０、走査信号線３１、データ信号線３２、スイッチング素子３３、対向電極３４を有している。

画素電極３０は行方向と列方向に対してマトリックス状に配置された電極である。走査信号線３１は同一方向の画素を選択する走査信号線であり、液晶パネルの列方向に沿ってＰ本設けられているとする。データ信号線３２は同一列方向の画素に表示データに応じた印加電圧を伝達するデータ信号線であり、液晶パネルの行方向に沿ってｑ本設けられているとする、スイッチング素子３３は走査信号によりデータ信号線のデータを液晶セルの画素に伝えるスイッチング素子で、例えばＴＦＴで構成される。対向電極１４は各液晶セルの共通電圧を供給するための電極である。画素電極３０と対向電極３４の間に液晶セルを挿んでいる。１組の画素電極３０と対向電極３４の間に液晶セルを挿んでいる。１組の画素電極３０と対向電極３４と間に挿む液晶セルを画素と呼ぶ。

液晶セルは画素電極３０と対向電極３４間の印加電圧によって、光を調節するシャッターの役目を果たす。画素を規則的にＲＧＢに割り当て、対向電極３４側にＲＧＢのカラーフィルタを設ければ、人間の目には、ＲＧＢの光が合成されてカラー画像が認識される。画素のＲＧＢ配列に基づき、データ線３２にＲＧＢデータを割り当てる。

ゲートドライバ２は液晶パネル１内の走査信号線３１にＰ本の走査信号Ｘ１、Ｘ２、・・・ＸＰを順次印加する回路である。ソースドライバ３は液晶パネル１内のデータ信号線３２に表示データに応じた印加電圧を生成し、この電圧を画素信号Ｙ１、Ｙ２、・・・Ｙｑとして出力する回路である。信号処理回路４は外部から映像信号を入力し、ソースドライバ３に対して表示データを出力すると共に、ゲートドライバ２及びソースドライバ３に制御信号を出力する回路である。

次に液晶パネル１に画像を表示する動作について説明する。信号処理回路４は制御信号によりゲートドライバ２を制御して、液晶パネル１の任意の行の走査信号線３１に走査信号を印加する。するとその行のスイッチング素子３３はオン状態となり、各列のデータ線３２と画素電極３０とが導通する。信号処理回路４は、走査信号を供給している行の各列の画素に与えるデータを、予めソースドライバ３に供給しておく。そしてソースドライバ３はスイッチング素子３３がオン状態となっている間に表示データを各画素電極３０の印加電圧に変換して出力する。そして信号処理回路４は、例えば液晶パネル１の最上行（ｉ＝１）から最下行（ｉ＝Ｐ）にかけて順次走査を行うことで、全ての画素電極３０に表示データを供給する。

このような従来のゲートドライバのレイアウトの幅は７００〜１０００μｍを有していた。しかしながら、ゲートドライバは表示装置の周辺部に配置されているため、他の周辺部に位置する回路を組み込もうとすると、ゲートドライバのスペースによって制限されてしまうか、または周辺部の回路スペースが広くなりその分表示面積が狭くなってしまう。特に、小型の携帯型の表示装置においては、周辺回路スペースをいかに狭くするかが重要なファクターであり、広い周辺回路スペースは大きな欠点となる。

例えば、下記の特許文献１においては、図７で示されるシフトレジスタからなるゲートドライバが提案されており、特許文献２においては、図８で示されるシフトレジスタからなるゲートドライバが提案されている。このような従来のシフトレジスタをLTＰS液晶表示装置に使用することは可能であるが、これら従来の回路ではスペース的に大きな割合を占めるコンデンサーを2つ以上使用するため、全体のスペースが大きくなってしまう。
米国特許第６０５２４２６号明細書 米国特許第６０６４７１３号明細書

本発明の目的は低温ポリシリコン液晶表示装置（ＬＴＰＳ ＬＣＤ）等に使用される狭い面積に納めることが可能なドライバ回路を提供することにある。特に、ゲートドライバのスペースが非常に狭いことが要求される小型表示装置や、センサーなどの他の機能が付加されているためにスペースが制限されている装置において有用なゲートドライバを提供することにある。

本発明は、原則としてコンデンサーを１つしか使用しないドライバ回路を提案する。すなわち、本発明は、次の構成のシフトレジストからなるドライバ回路によって、上記目的を達成する。
（１）ドライバ回路であって、
ドレインが第１の電力線に接続され、ゲートが第1のクロック線に接続される第１のＰ型薄膜トランジスタ、
ドレインが第２のクロック線に接続され、ソースが出力端に接続される第２のＰ型薄膜トランジスタ、
ソースが第２の電力線に接続され、ゲートが１つ前の列の回路の出力端に接続される第１のＮ型薄膜トランジスタ、
ソースが第３の電力線に接続され、ゲートが第３のクロック線に接続され、ドレインが出力端に接続される第２のＮ型薄膜トランジスタ、および
１つの端子がＶＤＤ電力線に接続され、他方の端子が前記第１のＰ型薄膜トランジスタのソース、前記第１のＮ型薄膜トランジスタのドレインおよび前記第２のＰ型薄膜トランジスタのゲートに接続されるコンデンサーを含むドライバ回路。
（２）前記第１Ｎ型薄膜トランジスタのゲートに２方向選択機能が付加されている上記（１）に記載のドライバ回路。
（３）前記第２のＰ型薄膜トランジスタおよび／または前記第２のＮ型薄膜トランジスタはダブルゲート薄膜トランジスタである上記（１）または（２）に記載のドライバ回路。
（４）前記出力端にイネーブル機能が付加されている上記（１）ないし（３）のいずれかに記載のドライバであって、前記出力端は次の列の回路の入力端に接続され、前記イネーブル機能の出力端よりドライバ信号が出力されることを特徴とするドライバ回路。
（５）前記ドライバ回路はゲートドライバ回路であることを特徴とする上記（１）ないし（４）のいずれかに記載のドライバ回路。
（６）上記（５）に記載のドライバ回路を有するディスプレイ装置。
（７）上記（１）ないし（６）のいずれかのドライバ回路を有する電子装置。
（８）上記（７）に記載の電子装置であって、携帯電話、デジタルカメラ、ＰＤＡ（パーソナルデジタルアシスタント）、自動車用ディスプレイ、航空用ディスプレイ、デジタルフォトフレーム、またはポータブルＤＶＤプレーヤである電子装置。

本発明のドライバ回路によれば、これまで冗長であったゲートドライバやＣＳドライバのシフトレジスタが占めるスペースを狭くすることができ、レイアウトの縮小ができ、液晶表示装置の小型化やセンサー機能など多機能を付加しても画面を有効に活用することができる。

本発明のドライバ回路の動作は、以下に示す実施例に基づいて説明されるが、これらは例示であって、本発明はこのようなゲートドライバに限定されるものではなく、ＣＳドライバ等の他のドライバ回路にも応用されることはいうまでもない。

図１には、出力線がディスプレイの１つの列のゲート線に接続される本発明のゲートドライバ回路が示されている。通常は、下記に示される回路が複数続いてゲートドライバを構成し、制御信号によって出力パルスが第１列から最終列まで伝達される。

図１の回路は次のように構成されている。第1のＰ型薄膜トランジスタ（２１）のドレインはＶＧＨ電力線（１１）に接続され、ゲートが第１のクロック線（１３）に接続されている。第２のＰ型薄膜トランジスタ（２２）のドレインは第２のクロック線（１２）に接続され、ソースが出力端に接続されている。第１のＮ型薄膜トランジスタ（２３）のソースがＶＤＤ電力線（１５）に接続され、ゲートが１つ前のＮ−１番目の回路の出力端に接続されている。第２のＮ型薄膜トランジスタ（２４）のソースがＶＧＬ電力線（１７）に接続され、ゲートが第３のクロック線（１６）に接続され、ドレインが出力端（１８）に接続されている。また、コンデンサー（２５）の１つの端子がＶＤＤ低電力線（１５）に接続され、他方の端子が前記第１のＰ型薄膜トランジスタ（２１）のソース、前記第１のＮ型薄膜トランジスタ（２３）のドレイン及び前記第２のＰ型薄膜トランジスタ（２２）のゲートに接続されている。

図１の回路の動作を図２のタイミングチャートを参照することにより説明する。まず、ＶＧＨ電力線（１１）に１０Ｖ、ＶＤＤ電力線（１５）に５Ｖ、ＶＧＬ電力線（１７）に−７．５Ｖの電圧を印加して、結節点（Ｎｏｄｅ）（１０）には１０Ｖまで電圧が充電される。第１のＮ型薄膜トランジスタのゲート（１４）にＮ−１番目の回路の出力電圧ＶＧＨが印加されると、コンデンサー（２５）が放電され、ＶＤＤが５Ｖであるため、結節点（Ｎｏｄｅ）（１０）の電圧は５Ｖとなる。したがって、Ｐ１クロック信号が高く（例えば、１０Ｖ）なると、第２のＰ型薄膜トランジスタ（２２）のゲート電位は負電位となり、オンされる。これによって出力端に高電位（１０Ｖ）が出力され、この列の全ての画素の薄膜トランジスタのゲートに出力電圧が入力され、この列（Ｎ番目）の全ての画素がオンとなる。

次いで、Ｐ１の電圧が低いレベルにもどると、第２のＰ型薄膜トランジスタ（２２）はオフとなり出力端を放電し、この列の全ての画素はオフとなる。

そして、Ｌ１クロック線（１３）が低電圧レベルになると、コンデンサー（２５）は再び充電されて結節点（Ｎｏｄｅ）（１０）は第１のＰ型ＴＦＴを通じて１０Ｖに充電される。次の段階においては、結節点（Ｎｏｄｅ）（１０）の電位は１０Ｖに維持されているので、たとえＰ１クロック線が高レベルになっても、第２のＰ型薄膜トランジスタはオフ状態に保持されており、出力端（１８）は充電されず、低電圧が維持される。

一方、出力端に出力された高電位（１０Ｖ）は、同時に次のＮ＋１番目の第１のＰ型トランジスタのゲートにも入力される。したがって、Ｎ＋１番目のゲートドライバ回路においても、上記と同様の動作が繰り返される。以下、同様に最後のゲートドライバ回路まで順次繰り返され、出力Ｎ，出力Ｎ＋１・・・には、順次に高電圧が出力されていく。

以上のように、図１に示される回路構成とすることにより、各ゲートドライバ回路のコンデンサーはそれぞれ１個ですみ、全体として、非常に大きなスペースを節約することができる。

図３（Ａ）および（Ｂ）に示される回路図は、図１に示されるゲートドライバ回路において、第2のＰ型薄膜トランジスタ（２６）および第２のＮ型薄膜トランジスタ（２７）をそれぞれダブルゲート型の薄膜トランジスタとしたものである。このような実施例においては、ゲートにかかる電圧を通常の半分にすることができ、高電圧駆動の際の薄膜トランジスタの劣化を防止することができる。

図４に示される回路図は、図１に示されるゲートドライバ回路において、第１のＮ型薄膜トランジスタのゲート部、すなわち１番前の出力電圧が入力されるゲート部に２方向選択スイッチ機能（２８）が付加されたものである。これによって、画素を上の列から順次オンにするか下の列から順次オンにするかを選択できるようにしたものである。

図５に示される回路図は、図１に示されるゲートドライバ回路において、出力端にイネーブル機能が付加（２９）されたものである。例えば、Ｐ１_{ｅＮａｂｌｅ}電力線（１３）を低電圧のままとすることにより、Ｎ番目の出力端には高電位は出力されずＮ列の画素は全てオフとなる。一方、例えば、Ｐ１電力線（１２）が高電圧となれば、Ｎ＋１番目の入力端には高電圧が入力され、通常のようにＮ＋１列の画素は全てオンとなる。このように、Ｐ１電圧とＰ１_{ｅＮａｂｌｅ}電圧との関係を適宜選択することにより、画素列の部分駆動が可能となる。

本発明のゲートドライバの回路図を示す。 図１のゲート回路のタイミングチャートを示す。 ダブルゲート薄膜トランジスタを用いたゲートドライバの回路図を示す。 ダブルゲート薄膜トランジスタを用いたゲートドライバの回路図を示す。 ２方向選択機能を有するゲートドライバの回路図を示す。 イネーブル機能を有するゲートドライバの回路図を示す。 従来の液晶表示装置の構成図を示す。 従来のゲートドライバの回路図を示す。 従来のゲートドライバの回路図を示す。

符号の説明

１ 液晶パネル
２ ゲートドライバ
３ ソースドライバ
４ 信号処理装置
１０ 結節点（Ｎｏｄｅ）
１１ ＶＧＨ電力線
１２ 第２のクロック線
１３ 第１のクロック線
１４ 入力端
１５ ＶＤＤ電力線
１６ 第３のクロック線
１７ ＶＧＬ電力線
１８ 出力端
２０ 出力端
２１ 第１のＰ型薄膜トランジスタ
２２ 第２のＰ型薄膜トランジスタ
２３ 第１のＮ型薄膜トランジスタ
２４ 第２のＮ型薄膜トランジスタ
２６ ダブルゲート型薄膜トランジスタ
２７ ダブルゲート型薄膜トランジスタ
２８ ２方向スイッチ機能
２９ イネーブル機能
３０ 画素電極
３１ 走査信号線
３２ データ信号線
３３ スイッチング素子
３４ 対向電極

Claims (8)

1. ドライバ回路であって、
   ドレインが第１の電力線に接続され、ゲートが第１のクロック線に接続される第１のＰ型薄膜トランジスタ、
   ドレインが第２のクロック線に接続され、ソースが出力端に接続される第２のＰ型薄膜トランジスタ、
   ソースが第２の電力線に接続され、ゲートが１つ前の列の回路の出力端に接続される第１のN型薄膜トランジスタ、
   ソースが第３の電力線に接続され、ゲートが第３のクロック線に接続され、ドレインが出力端に接続される第２のＮ型薄膜トランジスタ、および
   １つの端子がＶＤＤ電力線に接続され、他方の端子が前記第１のＰ型薄膜トランジスタのソース、前記第１のＮ型薄膜トランジスタのドレインおよび前記第２のＰ型薄膜トランジスタのゲートに接続されるコンデンサーを含むドライバ回路。
2. 前記第１Ｎ型薄膜トランジスタのゲートに２方向選択機能が付加されている請求項１に記載のドライバ回路。
3. 前記第２のＰ型薄膜トランジスタおよび／または前記第２のＮ型薄膜トランジスタはダブルゲート薄膜トランジスタである請求項１または２に記載のドライバ回路。
4. 前記出力端にイネーブル機能が付加されている請求項１ないし３のいずれかに記載のドライバであって、前記出力端は次の列の回路の入力端に接続され、前記イネーブル機能の出力端よりドライバ信号が出力されることを特徴とする請求項１ないし３のいずれかに記載のドライバ回路。
5. 前記ドライバ回路はゲートドライバ回路であることを特徴とする請求項１ないし４のいずれかに記載のドライバ回路。
6. 請求項５に記載のドライバ回路を有するディスプレイ装置。
7. 請求項１ないし６のいずれかに記載のドライバ回路を有する電子装置。
8. 請求項７に記載の電子装置であって、携帯電話、デジタルカメラ、ＰＤＡ（パーソナルデジタルアシスタント）、自動車用ディスプレイ、航空用ディスプレイ、デジタルフォトフレーム、またはポータブルＤＶＤプレーヤである電子装置。