JP2009142566A - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP2009142566A JP2009142566A JP2007325096A JP2007325096A JP2009142566A JP 2009142566 A JP2009142566 A JP 2009142566A JP 2007325096 A JP2007325096 A JP 2007325096A JP 2007325096 A JP2007325096 A JP 2007325096A JP 2009142566 A JP2009142566 A JP 2009142566A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- area
- address
- command
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pinball Game Machines (AREA)
- Slot Machines And Peripheral Devices (AREA)
Abstract
【解決手段】 パチンコ機1の主制御基板において、CPU111からIOにアクセスするためのイン/アウトコマンドが出力された時、エリア区分判定部120が、アドレス値に応じて、アクセス先をIO、RAM116のいずれかに切り換え、その結果に応じてIO識別信号またはチップセレクタ信号MCS0をアクティブにする。この構成によれば、イン/アウトコマンドを用いてRAM116の一部(疑似RAM領域)にアクセス可能となる。この時、RAM116の先頭アドレスを含む連続領域にワークおよび疑似RAM領域を割り当てるとともに、終端アドレスを開始点としてアドレスが小さくなる側に順次データが蓄積されるようにスタックを割り当てる。こうすることによって、疑似RAM領域をワークへのアクセスに無駄なく活用することが可能となる。
【選択図】 図2
Description
例えば、パチンコ機においては、従来、第1種と呼ばれる機種においては乱数を用いた電子的な抽選を行い、第2種と呼ばれる機種においては機械的な可動部を動作させ、可動部上の遊技球の動きによって当たりか否かを決める方法での抽選を行ってきた。これに対し、近年では、複合機と呼ばれる機種が登場し、上述の第1種および第2種を合わせた抽選を行うようになっている。この場合、主制御基板には、第1種および第2種の双方の抽選を行える制御プログラムを用意しておく必要がある。
本発明は、こうした課題に鑑み、遊技機のプログラム容量を削減可能にすることを目的とする。
遊技機は、遊技の進行を統合制御する主制御装置を有している。この他、遊技中に視聴覚的な演出を行うための演出装置と、所定の条件下で遊技媒体を遊技者に払い出す払出装置とを備えている。演出装置としては、例えば、音声出力用のスピーカ、ランプ、画像表示装置などが含まれる。遊技機には、主制御装置からの指示情報に従って演出および払出の少なくとも一部を制御する下位制御装置が備えられている。下位制御装置としては、音声出力や表示を制御する演出制御装置などが挙げられる。下位制御装置は、主制御装置とは別のハードウェアとして構成されており、後述する入出力ポートを介して主制御装置からの指示情報を受け取る。また、遊技機の種類によっては、遊技媒体の払出しを制御する払出制御装置を下位制御装置の一つとして設けても良い。
主制御装置には、統合制御において、下位制御装置を含む外部との間で信号を入出力するための入出力ポートも設けられている。入出力ポートとは、ここでは、外部との信号線を接続する端子、その端子から入出力される信号を一時的に蓄積しておくバッファ、各信号の入出力先を切り換えるデコーダなどの総称として用いる。信号の入出力先は、メモリと同様、アドレスによって指定可能である。
Z80(商標)というCPUに即して説明すれば、ロード/ストアコマンドがメモリアクセスコマンドに相当し、イン/アウトコマンドが入出力ポートアクセスコマンドに相当する。ロード/ストアコマンドでは2バイトでアドレスが指定され、イン/アウトコマンドでは1バイトで指定される。
CPUからは、入出力ポートアクセスコマンドに応じて稼働すべき対象を指定する入出力ポートリクエスト信号が、エリア区分判定部に入力されている。従って、エリア区分判定部の上述の機能は、CPUがイン/アウトコマンドなど入出力ポートアクセスコマンドを出力した時に有効となる。
また、主制御装置には、メモリエリアデコード部も設けられているため、メモリアクセスコマンドによってもRAMへのアクセスが可能となる。疑似RAM領域は、入出力ポート用のアドレス空間の一部に過ぎないが、メモリアクセスコマンドを利用すれば、全領域にアクセス可能となる。従って、入出力ポートアクセスコマンドによるRAMへのアクセスでプログラム容量の削減を図りつつ、メモリアクセスコマンドによってRAMの領域を無駄なく活用することが可能となる。
以上より、本発明の主制御装置では、RAM領域は、メモリアクセスコマンドおよび入出力ポートアクセスコマンドの双方によってアクセス可能な疑似RAM領域と、メモリアクセスコマンドのみによってアクセス可能な領域とに分けられることになる。
まず、先頭アドレスを含む所定の連続領域をワークに割り当てることにより、ワークの空き領域を悪用した不正を防止することができる。
また、ワークとの干渉を避けるようにスタックを配置した上で、スタックの少なくとも一部を避けて疑似RAM領域を配置することにより、疑似RAM領域を効果的に使用することができる利点がある。つまり、CPUは、スタックへのアクセスには、入出力ポートアクセスコマンドは利用できず、メモリアクセスコマンドを利用するのが一般的である。従って、疑似RAM領域をスタックに割り当てたとしても、入出力ポートアクセスコマンドを活用することによるプログラムサイズ削減効果を得ることはできないため、この意味で、スタックに割り当てられた疑似RAM領域は無駄になってしまう。これに対し、スタックを避けて疑似RAM領域を設けておけば、疑似RAMを無駄なくプログラム容量の削減効果に結びつけることが可能となる。
かかる場合には、スタックはRAMの終端アドレスを開始点として設定しておくことが好ましい。つまり、RAMの終端から始まる可変領域がスタックに割り当てられることになる。
こうすることにより、スタックが拡張された場合でも、ワークとの干渉をほぼ確実に回避することができる。また、疑似RAM領域もスタックを十分に回避して設定することが可能となる。
先に説明した通り、本発明の遊技機では、ワークとして使用するRAM領域を先頭アドレスから空き領域(未使用領域)を設けることなく連続して設定することによって、不正防止を図っている。このため、上述の態様では、疑似RAM領域をRAM領域の先頭アドレスから設けることによって、疑似RAM領域をワークとして無駄なく活用することが可能となる。
エリア区分データとしては、例えば、疑似RAM領域の境界アドレスを用いることができる。例えば、境界の先頭アドレス、最終アドレスを用いてもよい。また、先頭アドレスと、疑似RAM領域の容量を用いても良い。疑似RAM領域が先頭アドレスから開始することが既知の場合には、最終アドレスまたは疑似RAM領域の容量のみをエリア区分データとして用いることもできる。
エリア区分データをソフトウェア的に設定可能としておけば、機種や処理内容に応じて、比較的容易に最適サイズで疑似RAM領域を設けることができる利点がある。
こうすることによって、メモリアクセスコマンドによって入出力ポートからの信号授受が可能となる。入出力ポートの一部または全部を、メモリアクセスコマンドでアクセスするものとすれば、その分、入出力ポートアクセスコマンドによってアクセス可能となる疑似RAM領域を増やすことができる。入出力ポート全部をメモリアクセスコマンドでアクセスするものとすれば、入出力ポートアクセスコマンドによって指定可能な全アドレス空間を疑似RAM領域とすることが可能となる。この態様によれば、プログラムサイズの削減効果上、最も効果的な疑似RAM領域のサイズを、柔軟に設定することが可能となるのである。
A.装置構成:
B.主制御基板110の回路構成:
B1.ハードウェア構成:
B2.RAM116へのワークの割り当て:
C.制御処理:
C1.主制御側電源投入時処理:
C2.RAMの全領域クリア処理:
C3.主制御側タイマ割り込み処理:
C4.サブ統合側処理:
C5.払出制御基板の制御処理:
D.プログラム容量削減効果:
E.主制御基板110の変形例:
実施例では、パチンコ機として構成した場合の例を示す。
実施例としてのパチンコ機は、遊技媒体に相当する遊技球を、発射し、遊技盤に設けられた入賞口に入賞させることによって、賞球の払出を受ける遊技機である。
パチンコ機が、第1種または複合機と呼ばれる機種の場合、始動入賞口と呼ばれる入賞口に遊技球が入賞すると、乱数を用いた電子的な抽選が行われる。抽選の結果、大当たりとなると、遊技盤に設けられた大入賞口が所定期間、所定回数、開閉し、賞球の払出を受けやすい有利な遊技状態(以下、「大当たり遊技」という)に移行する。
パチンコ機が、第2種または複合機の場合には、遊技球の動きによって機械的に抽選の当落を決定する機構が備えられている。この場合でも、大当たりが発生すると、機種に応じた大当たり遊技に移行する。
本実施例では、サブ制御基板310と装飾図柄制御基板350とは別基板として構成しているが、両者を統合した基板としてもよい。この場合、サブ制御基板310の機能と装飾図柄制御基板350の機能を、複数のCPUの分散処理で実現してもよいし、単独のCPUで実現する構成としてもよい。
また、主制御基板110と払出制御基板210も別基板とせず、両者を統合した基板として構成することもできる。
払出制御基板210、サブ制御基板310は、それぞれ主制御基板110からのコマンドに応じて動作する。装飾図柄制御基板350は、サブ制御基板310からのコマンドに応じて動作する。
図示しないが、主制御基板110は、この他にも、普通図柄表示装置、特別図柄保留ランプ、普通図柄保留ランプ、大当り種類表示ランプ、状態表示ランプなどの表示を制御することができる。
払出制御基板210は、遊技中の遊技球の発射および払い出しを次の手順で制御する。
遊技球の発射は、直接的には発射制御基板47によって制御される。即ち、遊技者が、遊技機正面に備えられた発射用のハンドルを操作すると、発射制御基板47は操作に応じて発射モータ49を制御し、遊技球を発射する。遊技球の発射は、タッチ検出部48によって、ハンドルに遊技者が触れていることが検出されている状況下でのみ行われる。払出制御基板210は、発射制御基板47に対して、発射可否の制御信号を送出することで、間接的に球の発射を制御する。
音声およびランプ点灯はサブ制御基板310が直接制御するが、LCD16の表示については、装飾図柄制御基板350を介して制御する。
図示を省略したが、スピーカ29を制御するため、サブ制御基板310には、音源ICおよびアンプが備えられている。CPUが、スピーカ29から出力する音声を決めて音声出力コマンドを出力すると、音源ICが予め用意された音源データから指定されたものを再生し、アンプで増幅してスピーカ29から出力する。
警報音には、例えば、遊技中の効果音とは明らかに異なるブザー音を用いることができる。警告用のランプ点灯としては、例えば、遊技盤の周囲全体を赤く点滅させるなど、遊技中とは明らかに異なる態様での点灯・点滅をさせることができる。
B1.ハードウェア構成:
図2は主制御基板110の回路構成を示す説明図である。先に説明した通り、主制御基板110には、CPU111、RAM116、ROM114を備えるワンチップマイクロコンピュータが実装されている。図中には、CPU111が、RAM116、ROM114にアクセスするための回路、および外部入出力(I/O)を行うための回路を示した。
本実施例では、CPU111には、セキュリティ機能が備えられている。セキュリティ機能としては、例えば、内蔵されたROMが正規の認証を受けたROMであるかを判定する機能、予め定められたエリア以外へのアクセスが行われた場合に、内部的にリセットを発生させる機能、CPUの外部に設けられた端子から、内蔵のIDコードや、ROMに格納されたデータ等を読み出すことができる機能などが挙げられる。
また、遊技機の規格上、プログラム容量は3KB以下、データ容量は3KB以下という厳しい制限下で動作するよう構成されている。
本実施例の回路は、CPU111がRAM116にアクセスするために、ロード/ストアコマンドと呼ばれる通常のメモリ領域へのアクセス用のコマンドの他、イン/アウトコマンドというI/Oにアクセスするためのコマンドも使用可能な構成となっている。以下では、まず回路構成について概要を示した後、その動作について説明する。
エリア区分判定部120からは、I/Oデコーダ122をアクティブにするためのIOエリア識別信号、およびRAM116へのチップセレクタ信号MCS0が出力される。
受信バッファ123rは、シリアル入出力制御部124内に構成されたSP(シリアル/パラレル)変換部124sに接続され、送信バッファ123sは、PS(パラレル/シリアル)変換部124pに接続されている。外部からシリアル入力する際には、データは、SP変換部124sによって8ビットのパラレルデータに変換され、受信バッファ123rに蓄積される。CPU111は、インコマンドによって、受信バッファ123rのデータを読み取ればよい。また、外部にシリアル出力する際には、CPU111は、アウトコマンドによって送信バッファ123sにデータを格納すればよい。このデータは8ビットのパラレルデータとしてPS変換部124pに伝達され、シリアルデータに変換されて、出力される。
ROM114へのアクセスが指定されている場合には、ROM114に対応するチップセレクタ信号MCS2をアクティブにする。この結果、ROM114内において、A12〜A0で指定された領域に格納されているデータが読み出される。
RAM116へのアクセスが指定されている場合には、RAM116に対応するチップセレクタ信号MCS1をアクティブにする。この結果、RAM116内において、下位アドレスで指定された領域に格納されているデータが読み出される。この場合、CPU111は、RAM116のメモリ領域(アドレス00H〜FFH)のうち任意の領域にアクセス可能である。RAM116のメモリ領域は設定により512バイトおよび256バイトに切り換えることが可能であるが、本実施例では、256バイトと設定されている場合を例にとって説明する。
エリア区分判定部120は、エリア区分データに基づいて、アクセス先が、RAMかIOかを判別する(処理S4)。
例えば、図中のRAM116内のハッチングの領域(00H〜**H)(以下、この領域を「擬似RAM領域」と呼ぶこともある)がIN命令でもアクセス可能な領域として設定されているとする。エリア区分判定部120は、下位アドレスA7〜A0が、「00H〜**H」に含まれる場合には、アクセス先は擬似RAM領域であると判断し、その他の場合にはIOであると判断する。
アクセス先がIOであると判断される場合には、エリア区分判定部120は、IOエリア識別信号をアクティブにする。この結果、IOデコーダ122が稼働し、下位アドレスA7〜A0に基づいてIO選択し、対応するチップセレクタ信号IOCS1、IOCS2等をアクティブにする(処理S5)。
擬似RAM領域へのアクセスには、下位アドレスA7〜A0をそのまま利用することができる点で、擬似RAM領域は、RAM116の先頭アドレスから設定することが好ましい。
図4はRAM116へのワークの割り当て方法を示す説明図である。ワークとは、CPU111が種々の制御処理を実行する際に、制御処理間で受け渡すべき情報や、制御処理を繰り返し実行する際に次回まで保持しておくべき情報などを格納しておくべき領域を言う。本実施例では、ワークを構成する各変数は、RAM116の所定のアドレスに格納されるものとしたが、格納先のアドレスが不定のワークを設けても良い。
遊技機では、不正防止を図るため、ワークとして使用するRAM領域を先頭アドレスから空き領域を設けることなく連続して設定することが要求されている。
スタックへのデータの格納状態は、スタックポインタで管理される。スタックポインタは、上述のデータをスタックに順次、格納・読み出し可能とするために、スタック中での最新の情報の格納場所を表している。本実施例では、スタックにデータが格納される度に、スタックポインタのアドレスを「−1」ずつ変化させ、データが読み出される度に、スタックポインタのアドレスを「+1」ずつ変化させる方法を採った。
RAM領域の下位アドレスを、先頭アドレス00H〜終端アドレスFFHとする。図4(a)の例では、擬似RAM116Aを先頭アドレス00Hから任意のアドレスzzHの範囲に設定した。また、ワーク116Wは先頭アドレス00Hから連続した領域に設定した。図中には、ワーク116Wのサイズが、擬似RAM116Aの領域を超えている例を示した。
擬似RAM領域を十分に確保可能であれば、ワークへのアクセス時に入出力ポートアクセスコマンドを利用することによるプログラム削減効果を十分に得るために、擬似RAM116Aをワーク116Wと同等以上とすることが好ましい。
図4(b)に、比較例として擬似RAM領域を先頭アドレスからずらしたアドレス「xxH」〜「yyH」に設けた場合を示した。このように設けた場合でも、ワーク116WはRAM116の先頭アドレスから連続した領域に設ける必要がある。図4(b)では、先頭アドレス「00H」〜「xxH」に配置されるワークへのアクセスにはメモリアクセスコマンドが利用される。擬似RAM領域によるプログラムサイズ削減効果が得られるのは、アドレス「xxH」以降に配置される一部のワークに対してのみである。擬似RAM領域とワーク116Wのサイズによっては、図4(b)に示すように、擬似RAM領域の終端がワーク116Wよりはみ出す可能性があり、このはみ出した部分については、プログラム削減効果を得ることができなくなる。
これに対し、図4(a)のように先頭アドレスから擬似RAM領域を配置すれば、ワーク116Wと擬似RAM領域のサイズの関係に依らず、プログラム削減効果を十分に得ることが可能となる。
もっとも、図4(a)の設定が必須という訳ではなく、プログラム削減効果を重視しない場合には、図4(b)のように擬似RAM領域を設定しても差し支えない。
かかる作用を奏するため、隔離領域は、一切、データ書き込みが不能な領域としておけばよい。例えば、メモリエリアデコーダ113およびエリア区分判定部120において、隔離領域に対応するアドレスについては、チップセレクタ信号を出力しないように構成する方法を採ることができる。
かかる場合には、図4(c)に示すように、終端アドレスからずらした位置にスタック116Sを設定することが好ましい。この場合でも、擬似RAM領域とスタック116Sおよびワーク116Wとは重ならないように配置することが好ましいから、スタック116Sは、擬似RAM領域の終端アドレスおよびワーク116Wの終端アドレスの大きい方よりも、アドレスが大きい側に配置することが好ましい。
C1.主制御側電源投入時処理:
図5および図6は主制御側電源投入時処理の一例を示すフローチャートである。主制御基板110のCPU111が電源投入による復電をトリガとして開始・実行する処理である。「復電」は、電源を遮断した状態から電源を投入した状態、停電又は瞬停からその後の電力の復旧した状態も含む。
エリア区分データは、先に説明した通り、擬似RAM領域を規定するためのデータである。本実施例では、予めROM114に擬似RAM領域の境界となる値、即ち図3の例では、アドレス「**H」を記憶させておき、上記ステップS10の処理でこれを読み出して、エリア区分判定部120に設定するものとした。このデータはブート時に設定することもできる。ブート時に設定されている場合には、ステップS10の処理では、エリア区分データの設定を省略することもできる。
このように、所定の待機時間を経た後に停電予告信号を確認するのは、停電予告信号が、停電又は瞬停によってパチンコ機1への供給電圧が所定の停電予告電圧より低くなった時に出力されるため、電源投入時に遊技機への供給電圧が所定電圧に達するまでは、一定の時間を要するためである。これにより、供給電圧が不安定な状態で、主制御基板の遊技機の制御に関する処理(ループ処理、タイマ割込処理)を実行しないようにすることが可能となる。
本実施例においても、ウェイトタイマ処理2の後にRAMクリアスイッチの操作の有無を検出する方法を採ることも可能である。ただし、この場合には、RAMクリアスイッチの操作が検出される前に、遊技場の係員が押下を中断してしまうおそれがあり、遊技場の係員はRAMクリアを行ったつもりでいても、結果としてRAMクリア処理が行われないまま遊技機の制御処理が開始されるおそれもある。ウェイトタイマ処理2の前にRAMクリアスイッチの操作を検出することによって、こうした弊害を回避することができる。
かかる弊害を回避するため、ウェイトタイマ処理2(ステップS26)が完了した後に、再度、RAMクリアスイッチの操作を検出するようにしてもよい。例えば、後述するステップS28とS30の間に検出処理を設ける方法が考えられる。こうすることによって、RAMクリアスイッチの操作が電源投入から若干、遅れて行われた場合でも、RAMクリアを行うことが可能となる。
RAMクリアスイッチの操作の検出タイミングは、このように種々の設定が可能である。本実施例のように、ウェイトタイマ処理2の前でのみ検出するようにしてもよい。また、ウェイトタイマ処理2の後にのみ行うようにしてもよいし、ウェイト処理2を挟む前後で行うようにしてもよい。
また、ウェイトタイマ処理2の期間中、RAMクリアスイッチを継続的に監視し、RAMクリアスイッチの操作が検出された場合には、所定のフラグをオンにするなどの方法で検出結果を示すようにしてもよい。この場合、RAMクリアスイッチの操作が検出されたか否かに関わらず、ウェイトタイマ処理2で規定された待ち時間が確保されるよう、プログラムを構成しておくことが好ましい。
CPU111は、RAMクリア報知フラグRCLが値0である時(図6のステップS28)、即ちRAMクリアスイッチが操作されていない時には、RAM116に記憶されている遊技情報のチェックサムを算出する(ステップS30)。そして、チェックサムの値が前回の電源断時に予め算出されバックアップされていたチェックサムの値と一致しているか否かを判定する(ステップS32)。本実施例では、電源断時におけるチェックサムの算出と、電源投入時におけるチェックサムの算出(ステップS30)とは共通のサブルーチンで行うものとした。こうすることにより、チェックサムの算出自体の差異によるエラーの発生を回避できるからである。
チェックサムが一致しているときには、バックアップフラグBKが値1であるか否かを判定する(ステップS34)。バックアップフラグBKは、前回の電源断時に、遊技情報、チェックサムの値などが正常にバックアップされていることを表すフラグである。
バックアップフラグBKが値1であるときには、CPU111はバックアップフラグBKに値0をセットし、RAM116にROM114から読み出した復電時の設定を行う(ステップS36)。また、電源投入時コマンド作成処理、つまりバックアップされていた遊技情報に応じた各種コマンドをRAM116の所定記憶領域に記憶させる処理を行う(ステップS38)。
RAM116の初期化として、CPU111は、RAMの全領域クリア処理、つまり、RAM116の全領域に値00Hを書き込むことによって、RAM116をクリアする処理を行う(ステップS40)。この処理によって、大当たり判定用乱数や初期値更新型のカウンタ等の値は初期値0にセットされる。RAMの全領域クリア処理の処理方法は後述する。
そして、CPU111はRAMクリア報知を行う(ステップS44)。RAMクリア報知とは、RAMクリアが行われたことを報知する音声出力を指示するRAMクリア報知コマンドをサブ制御基板310に出力する処理である。
CPU111が割り込み許可設定を行うと(ステップS48)、上述の割り込み周期でタイマ割り込み処理が繰り返し行われるようになる。
この処理は、ウォッチドッグタイマ初期化レジスタ(以下、単に「WCL」と称する場合もある)に予め設定された値Aをセットする(ステップS50)。これはウォッチドックタイマを初期化するために必要な処理の一つである。本実施例では、この値Aの他、後述する主制御タイマ割り込み処理において、値B、値Cが順次、設定された時に、ウォッチドックタイマが初期化されるように構成されている。
図示する通り、主制御側メイン処理はループを構成しているため、この処理が正常に繰り返されるとともに、主制御タイマ割り込み処理が周期的に行われる限り、WCLには、値A、B、Cが順に設定され、ウォッチドッグタイマは常に初期化され続ける。これに対し、CPU111の処理に異常が生じると、WCLの初期化が規定通りに正しく行われなくなるため、CPU111にリセットがかかり、CPU111は電源投入時の処理(ステップS10)から再度実行することになる。
CPU111は、主制御側メイン処理として、以上で説明したステップS50〜ステップS54を繰り返し行う。
CPU111は、次に停電クリア信号を出力する(ステップS58)。また、遊技盤面に設置された種々のソレノイドやランプ等に出力している駆動信号を停止する。
そして、RAM116の遊技情報に基づいてチェックサムを算出し(ステップS60)、バックアップフラグBKに値1をセットする(ステップS62)。これによりバックアップ情報の記憶が完了する。
チェックサムは、種々の方法で算出可能である。また、精度向上を図るため、異なる2種類以上の演算方法を併用するようにしてもよい。例えば、加算、減算を交互に繰り返す方法を採ることができる。別の態様として、加算方式でチェックサムを算出し、結果が一致していた場合には、減算方式など別の方法で算出して、再度、確認するようにしてもよい。
また、主制御側電源断時処理の実行タイミングが一定ではなく、ノン・マスカブル・インタラプトによって不定期に実行される場合のように、主制御側電源断時処理の実行時にレジスタの情報もRAM116のスタックに退避しておく場合には、ワークとスタックエリア用の双方の情報を利用してチェックサムを算出することが好ましい。例えば、ワークの情報と、スタックエリアの情報を用いて、それぞれチェックサムを算出してもよいし、双方の情報を混在させてチェックサムを算出してもよい。
バックアップ領域には、例えば、ワーク等の情報を、ビット反転させて格納してもよい。こうすることによって、本来のワークの値と、バックアップ領域の値との排他的論理和(XOR)がFFHとなれば、これらのデータは正常であると容易に判断することが可能となる。
主制御側メイン処理のループ内でバックアップ情報の格納を行う場合、無駄な処理を抑制するため、一旦、バックアップ情報の格納が行われた後は、主制御側タイマ割り込み処理が行われるまで、情報の格納を省略するようにしてもよい。同様の効果を、比較的簡易な制御処理で実現するため、主制御側メイン処理のループ内での情報の格納に代えて、主制御側タイマ割り込み処理が行われた後、主制御側メイン処理に復帰する直前にバックアップ情報を格納するようにしてもよい。こうすれば、主制御側タイマ割り込み処理が行われる度に、バックアップ情報を更新することが可能となる。
電源投入時には、CPUはメインワークの内容、サブワークの内容が正常か否かを、それぞれチェックサムによって確認する(図6のステップS30、S32)。メインワークの内容が正常な場合には、そのまま制御処理を続ければよい。メインワークが誤っており、サブワークが正しい場合には、サブワークの内容をメインワークに上書きして制御処理を続ける。メインワークおよびサブワークの双方が誤っている場合には、RAMクリアを行う(図6のステップS40)。
こうすることによって、サブワークの情報を制御処理に有効活用することが可能となる。
サブワークの情報をメインワークに上書きした場合、サブワークの情報はそのまま放置してもよい。CPU111は、制御処理においてサブワークの情報を直接参照することはないからである。ただし、ノイズ等の影響で、CPU111が、サブワークに記憶されている情報を誤って参照してしまい処理に悪影響を受けるおそれが、ないとは言えないため、サブワークは初期化しておいた方が好ましい。
図7はRAMの全領域クリア処理のフローチャートである。主電源側電源投入時処理(図5、図6)のステップS40の処理内容に相当する。
説明の便宜上、図7ではRAMの全領域クリア処理が一つのサブルーチンであるかのように記載しているが、本実施例では、サブルーチンではなく、図6のステップS40内で、これらの処理を実行する形を取っている。この処理は、図示する通り、比較的単純な処理であるため、サブルーチン化した場合、サブルーチンの実行時に、サブルーチン終了後の戻りアドレスをスタックに記憶させるなどの処理が必要となり、RAMの全領域クリア処理に時間を要するからである。サブルーチンによらずに、ステップS40内で行うようにすれば、こうした無駄を抑制でき、効率的にRAM116をクリアすることが可能となる。
もっとも、本実施例は、RAMクリア処理をサブルーチンで実行することを排除するものではない。RAMクリア処理をサブルーチンで実行する場合には、上述の通り、サブルーチン終了後の戻りアドレスをスタックに記憶されるとともに、この値を保持するため、スタックを除く領域についてのみ初期化値を書き込むものとする必要がある。
上述の処理は、次の手順で行われる。CPU111は、クリアアドレスとして擬似RAM領域の終端アドレスの次のアドレスである「**H+1」を設定する(ステップS41g)。また、ループ回数として、RAM領域の終端アドレスと擬似RAM領域の終端アドレスとの差である「FFH−**H」を設定する(ステップS41h)。
この書き込みの状態を図の右側に模式的に示した。RAM116には、図7の例と同様、擬似RAM領域116Aが設けられている。但し、変形例では、先頭アドレス00Hから終端アドレスFFHまで、一貫してメモリアクセスコマンドを用いて書き込みを行うのである。メモリアクセスコマンドを用いるという意味で、全領域を白抜きで示した。
もっとも、変形例(図8)では、ストア命令で書き込みを行う範囲が図7よりも広がっている。しかし、これはクリアアドレスおよびループ回数の設定値が変わるだけのことであり、書き込み処理自体のプログラムサイズは増加しない。従って、コマンド単体のバイト長は、ストア命令の方がアウト命令よりも長いにも関わらず、全体にストア命令を用いた方が、全領域クリア処理の全体のプログラムサイズを減少させることが可能となるのである。
例えば、図4で説明したように未使用領域や隔離領域が含まれている場合には、これらの領域は、RAMクリア処理の対象外としてもよい。
また、RAMクリア処理は、ワーク(図4参照)を対象として行うことが好ましいが、この際、スタックをRAMクリアの対象に含めても良いし、除外してもよい。
制御処理上、許容される場合には、ワークの一部のみを初期化の対象としてもよい。例えば、特別図柄、普通図柄、特別電動役物制御、普通電動役物制御など遊技の動作を決定する主要なワークのみを初期化対象とすることが考えられる。
図9は主制御側タイマ割り込み処理のフローチャートである。主制御基板110のCPU111によって、所定の割り込み周期(本実施形態では、4ms)ごとに繰り返し行われる処理である。
処理を開始すると、CPU111は、レジスタを退避してから(ステップS70)ウォッチドックタイマクリアレジスタWCLに値Bをセットし(ステップS72)、割り込みフラグをクリアする(ステップS74)。レジスタの退避は、擬似RAM以外の領域に行う。本実施例では、スタックに退避するものとした。
以下、CPU111は、図示する各処理を順次、実行する。これらの処理の実行順序は、図示した順序に限らない。
ここで更新される乱数としては、例えば、大当たりの判定に使用される大当たり判定用の乱数などが挙げられる。また普通図柄に関しては、普通図柄の当たり判定に使用される普通図柄当り判定用乱数などが挙げられる。
本実施例では、CPU111は、上述の各処理の実行時には、それぞれ出力すべき情報およびコマンドを設定してRAM116に記憶させておき、ポート出力処理およびサブ統合基板コマンド送信処理において、RAM116から情報・コマンドを読み出して出力する方法をとっている。
サブ制御基板310は、主制御基板110からのコマンドに応じて、種々の演出制御を行う。
図示を省略するが、サブ制御基板310が実行する処理も、主制御側メイン処理(図6)と同様のループと、主制御側タイマ割り込み処理(図9)と同様の割込処理から構成される。サブ制御基板310は2ms周期で割り込み処理を実行するとともに、16ms周期で「16ms定常処理」を実行する。
この16ms定常処理では、主制御基板110からの各種コマンドを解析するコマンド解析処理、パネル装飾ランプ12、枠装飾ランプ31(図1参照)の点灯制御を行うランプ処理、演出用の音声や警報音などの出力処理、装飾図柄制御基板350を介してLCD16に演出用の画面を表示させる処理、CPUが正常に動作していることを示すウォッチドックタイマ処理、および役物の駆動パターンをスケジューラにセットする処理等を行う。
払出制御基板210は、主制御基板110からの指示に従って、遊技媒体の払い出しを制御する。
払出制御基板210が実行する制御処理は、主制御基板110と同様、ループ状のメイン処理とタイマ割込処理とから構成することも可能であるが、本実施例では、メイン処理内で払出に必要な処理を繰り返し実行するものとした。
実施例で説明した種々の制御処理において、主制御基板110が出力する種々のコマンドは、一旦、RAM116に蓄えられた後、所定のタイミングでRAM116から読み出されて出力される。また、制御処理で用いられる種々のフラグや、情報もRAM116上に構築されたワークを利用して管理されている。
このように、実施例の制御処理では、RAM116に頻繁にアクセスが行われる。
最上段は、擬似RAMを設けない場合である。つまり、RAMへのアクセスは、全てロード/ストアコマンドによって行われる場合を示している。この時の容量は550バイト強となっている。
2〜4段目は、擬似RAMを設けた場合である。それぞれ擬似RAMの容量を64バイト、128バイト、192バイトに変化させた場合を示した。図示する通り、プログラムの容量は、擬似RAMが64バイトの場合に10%、128バイトの場合に18%、192バイトの場合に31%削減される。
このように、本実施例によれば、イン/アウトコマンドでRAMへのアクセスを可能とする回路、つまりエリア区分判定部120を設けることによって、プログラムの容量を削減することが可能となる。RAMへのアクセスコマンド一つ当たりの削減量は1バイトに過ぎないが、頻繁に使用されるコマンドであるため、制御プログラム全体では、大きな削減効果を生むことができるのである。
(1) パチンコ機1の制御基板の回路構成は、以下に示す通り、種々の変形例が可能である。ここでは、主制御基板110の変形例を示すが、払出制御基板210についても同様の変形例が適用可能である。
図11は主制御基板の変形例を示す説明図である。実施例では、IOにアクセスするためのアドレス空間を確保しておく必要上、擬似RAM領域は、8ビットのアドレス空間の一部にとどまる例を示した。変形例では、8ビットのアドレス空間全体を擬似RAM領域とすることができる回路例を示す。
メモリエリアデコーダ113Aは、アドレスに基づいてアクセス先がROM、RAM、IO領域(受信バッファ123r、送信バッファ123s)のいずれに当たるかを判断し、それぞれチップセレクタ信号MCS2、MCS1、およびMIOCS1、MIOCS2を出力する。ここでは2種類のIOを備える例を示したが、更に多くのIOを設けても良い。この場合には、メモリエリアデコーダ113Aから、各IOに対してチップセレクタ信号が接続される。
この時、IOへのアクセスはロード/ストアコマンドによって確保される。メモリエリアデコーダ113Aにおいて、RAMの全領域を除く範囲にIO領域を設定しておけばよい。具体的には、アドレス空間の上位の所定ビットの差異によって、RAM116、ROM114、IO領域を規定することになる。こうしておけば、RAM116,IOのそれぞれに対して、下位8ビット分のアドレスを確保することができる。
また、実施例と同様、RAM116の一部が擬似RAM領域となるようエリア区分判定部120のエリア区分データ121において設定しておけば、擬似RAM領域に対しては、イン/アウトコマンドでアクセス可能となる。この時、擬似RAM領域に割り当てられなかった領域、つまり8ビットのアドレス空間の最後の方の領域は、イン/アウトコマンドでアクセス可能なIO領域となる。
このように設定することにより、RAM116およびIOそれぞれの一部について、ロード/ストアコマンドおよびイン/アウトコマンドの双方でアクセスすることが可能となる。
実施例では、パチンコ機1への適用例を示したが、本発明はスロットマシンへの適用も可能である。
また、実施例では、主制御基板110に擬似RAM領域を設ける構成を示したが、主制御基板110に代えて、または主制御基板110と共に、この構成を払出制御基板210に適用してもよい。
4a…表示部
4b…操作スイッチ
12…パネル装飾ランプ
16…LCD
20…賞球払出装置
21…払出モータ
22…払出球検出器
23…モータ駆動センサ
29…スピーカ
31…枠装飾ランプ
32、34…ランプ中継基板
41…特別図柄表示装置
42…入賞検出器
43…大入賞口ソレノイド
47…発射制御基板
48…タッチ検出部
49…発射モータ
110…主制御基板
111…CPU
112…バスバッファ
113、113A、113B…メモリエリアデコーダ
113d…エリア区分データ
114…ROM
115…選択部
116…RAM
116A…擬似RAM
116W…ワーク
116S…スタック
120…エリア区分判定部
121…エリア区分データ
122…IOデコーダ
123…パラレル入出力ポート
123s…送信バッファ
123r…受信バッファ
124…シリアル入出力制御部
124s…SP変換部
124p…PS変換部
210…払出制御基板
310…サブ制御基板
350…装飾図柄制御基板
Claims (3)
- 所定の遊技媒体を用いて遊技を行う遊技機であって、
前記遊技の進行を統合制御する主制御装置と、
前記遊技中に視聴覚的な演出を行うための演出装置と、
所定の条件下で、前記遊技媒体を遊技者に払い出す払出装置と、
前記主制御装置からの指示情報に従って、前記演出および払出しの少なくとも一方を制御する下位制御装置とを有し、
前記主制御装置は、
前記統合制御を実行するためのCPUと、
前記CPUが実行するプログラムを格納するためのメモリとしてのROMと、
前記統合制御に用いられる種々の情報を格納するためのメモリとしてのRAMと、
前記統合制御において、前記主制御装置と前記下位制御装置を含む外部との間で信号を入出力するための入出力ポートとを有し、
前記CPUは、メモリへのアクセスに使用されるコマンドであって2バイト以上のアドレス値を含むコマンド体系を有するメモリアクセスコマンドと、外部との信号の入出力に使用されるコマンドであって入出力先を指定するためのアドレス値が前記メモリアクセスコマンドよりも1バイト以上少ないコマンド体系を有する入出力ポートアクセスコマンドとを使用可能であり、
前記入出力ポートアクセスコマンドで指定されるアドレス値に基づいて、アクセス先を前記RAMおよび入出力ポートに切り換え、前記RAMおよび入出力ポートのいずれかをアクティブにするセレクタ信号を出力するエリア区分判定部と、
前記メモリアクセスコマンドで指定されるアドレス値の上位所定桁に基づいて、アクセス先となる前記ROMおよびRAMのいずれかをアクティブにするためのメモリセレクト信号を出力するメモリエリアデコード部とを有し、
前記入出力ポートアクセスコマンドに応じて稼働すべき対象を指定する入出力ポートリクエスト信号は、前記CPUから前記エリア区分判定部に入力されており、
前記メモリアクセスコマンドに応じて稼働すべき対象を指定するメモリリクエスト信号は、前記CPUから前記メモリエリアデコード部に入力されており、
前記RAMの先頭アドレスから連続する所定範囲は、前記CPUが前記ROMに格納されているコンピュータプログラムに基づく制御処理を実行する際に使用する情報を格納しておくためのワークに割り当てられており、
前記RAMのうち前記ワークを除く領域には、前記CPUが前記コンピュータプログラムを実行する際に一時的にデータを格納しておくための可変サイズのスタックが、前記ワークと干渉しないように割り当てられており、
前記RAMのうち前記エリア区分判定部を介してアクセス可能な疑似RAM領域は、前記スタックよりもアドレスが小さい側に、該スタックの少なくとも一部を避けるようにして設定されている
遊技機。 - 請求項1記載の遊技機であって、
前記スタックは、データを格納するたびに、アドレスが小さくなる側に領域が拡張するよう構成されており、
前記スタックは、前記RAMの終端アドレスを開始点として設定されている遊技機。 - 請求項1または2記載の遊技機であって、
前記疑似RAM領域は、前記RAMの先頭アドレスを含む連続領域である遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007325096A JP5120932B2 (ja) | 2007-12-17 | 2007-12-17 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007325096A JP5120932B2 (ja) | 2007-12-17 | 2007-12-17 | 遊技機 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012216148A Division JP5463401B2 (ja) | 2012-09-28 | 2012-09-28 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009142566A true JP2009142566A (ja) | 2009-07-02 |
JP5120932B2 JP5120932B2 (ja) | 2013-01-16 |
Family
ID=40913888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007325096A Expired - Fee Related JP5120932B2 (ja) | 2007-12-17 | 2007-12-17 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5120932B2 (ja) |
Cited By (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012120551A (ja) * | 2010-12-04 | 2012-06-28 | Heiwa Corp | 遊技機 |
JP2012249991A (ja) * | 2011-06-07 | 2012-12-20 | Fujishoji Co Ltd | 遊技機 |
JP2013000471A (ja) * | 2011-06-20 | 2013-01-07 | Olympia:Kk | 遊技機 |
JP2013029939A (ja) * | 2011-07-27 | 2013-02-07 | Kyocera Document Solutions Inc | 制御装置 |
JP2013107017A (ja) * | 2013-03-14 | 2013-06-06 | Fujishoji Co Ltd | 遊技機 |
JP2014223425A (ja) * | 2014-07-11 | 2014-12-04 | 株式会社ソフイア | 遊技機 |
JP2016209035A (ja) * | 2015-04-28 | 2016-12-15 | サミー株式会社 | 遊技機 |
JP2016209189A (ja) * | 2015-05-01 | 2016-12-15 | 株式会社三共 | 遊技機 |
JP2017035546A (ja) * | 2016-11-04 | 2017-02-16 | 株式会社三共 | 遊技機 |
JP2017035545A (ja) * | 2016-11-04 | 2017-02-16 | 株式会社三共 | 遊技機 |
JP2017094214A (ja) * | 2017-02-24 | 2017-06-01 | 株式会社ソフイア | 遊技機 |
JP2017121513A (ja) * | 2017-03-02 | 2017-07-13 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP2018027107A (ja) * | 2016-08-15 | 2018-02-22 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP2018057978A (ja) * | 2018-01-23 | 2018-04-12 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP2018102963A (ja) * | 2018-03-05 | 2018-07-05 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP2019005231A (ja) * | 2017-06-23 | 2019-01-17 | サミー株式会社 | ぱちんこ遊技機 |
JP2019005227A (ja) * | 2017-06-23 | 2019-01-17 | サミー株式会社 | ぱちんこ遊技機 |
JP2019005230A (ja) * | 2017-06-23 | 2019-01-17 | サミー株式会社 | ぱちんこ遊技機 |
JP2019005228A (ja) * | 2017-06-23 | 2019-01-17 | サミー株式会社 | ぱちんこ遊技機 |
JP2019005226A (ja) * | 2017-06-23 | 2019-01-17 | サミー株式会社 | ぱちんこ遊技機 |
JP2019005229A (ja) * | 2017-06-23 | 2019-01-17 | サミー株式会社 | ぱちんこ遊技機 |
JP2019005554A (ja) * | 2017-06-23 | 2019-01-17 | サミー株式会社 | ぱちんこ遊技機 |
JP2019013574A (ja) * | 2017-07-07 | 2019-01-31 | サミー株式会社 | ぱちんこ遊技機 |
JP2019013734A (ja) * | 2017-07-07 | 2019-01-31 | サミー株式会社 | ぱちんこ遊技機 |
JP2019013573A (ja) * | 2017-07-07 | 2019-01-31 | サミー株式会社 | ぱちんこ遊技機 |
JP2019013735A (ja) * | 2017-07-07 | 2019-01-31 | サミー株式会社 | ぱちんこ遊技機 |
JP2019013575A (ja) * | 2017-07-07 | 2019-01-31 | サミー株式会社 | ぱちんこ遊技機 |
JP2019013733A (ja) * | 2017-07-07 | 2019-01-31 | サミー株式会社 | ぱちんこ遊技機 |
JP2019042433A (ja) * | 2017-09-07 | 2019-03-22 | サミー株式会社 | ぱちんこ遊技機 |
JP2019069119A (ja) * | 2017-10-11 | 2019-05-09 | サミー株式会社 | ぱちんこ遊技機 |
JP2019069120A (ja) * | 2017-10-11 | 2019-05-09 | サミー株式会社 | ぱちんこ遊技機 |
JP2019069118A (ja) * | 2017-10-11 | 2019-05-09 | サミー株式会社 | ぱちんこ遊技機 |
JP2019072019A (ja) * | 2017-10-12 | 2019-05-16 | サミー株式会社 | ぱちんこ遊技機 |
JP2019072016A (ja) * | 2017-10-12 | 2019-05-16 | サミー株式会社 | ぱちんこ遊技機 |
JP2019072013A (ja) * | 2017-10-12 | 2019-05-16 | サミー株式会社 | ぱちんこ遊技機 |
JP2019072017A (ja) * | 2017-10-12 | 2019-05-16 | サミー株式会社 | ぱちんこ遊技機 |
JP2019072018A (ja) * | 2017-10-12 | 2019-05-16 | サミー株式会社 | ぱちんこ遊技機 |
JP2019072015A (ja) * | 2017-10-12 | 2019-05-16 | サミー株式会社 | ぱちんこ遊技機 |
JP2019072014A (ja) * | 2017-10-12 | 2019-05-16 | サミー株式会社 | ぱちんこ遊技機 |
JP7483268B2 (ja) | 2021-12-17 | 2024-05-15 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002200234A (ja) * | 2001-01-09 | 2002-07-16 | Sankyo Kk | 遊技機 |
JP2004229938A (ja) * | 2003-01-30 | 2004-08-19 | Sankyo Kk | 遊技機 |
JP2007050189A (ja) * | 2005-08-19 | 2007-03-01 | Daiichi Shokai Co Ltd | 遊技機 |
-
2007
- 2007-12-17 JP JP2007325096A patent/JP5120932B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002200234A (ja) * | 2001-01-09 | 2002-07-16 | Sankyo Kk | 遊技機 |
JP2004229938A (ja) * | 2003-01-30 | 2004-08-19 | Sankyo Kk | 遊技機 |
JP2007050189A (ja) * | 2005-08-19 | 2007-03-01 | Daiichi Shokai Co Ltd | 遊技機 |
Cited By (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012120551A (ja) * | 2010-12-04 | 2012-06-28 | Heiwa Corp | 遊技機 |
JP2012249991A (ja) * | 2011-06-07 | 2012-12-20 | Fujishoji Co Ltd | 遊技機 |
JP2013000471A (ja) * | 2011-06-20 | 2013-01-07 | Olympia:Kk | 遊技機 |
JP2013029939A (ja) * | 2011-07-27 | 2013-02-07 | Kyocera Document Solutions Inc | 制御装置 |
JP2013107017A (ja) * | 2013-03-14 | 2013-06-06 | Fujishoji Co Ltd | 遊技機 |
JP2014223425A (ja) * | 2014-07-11 | 2014-12-04 | 株式会社ソフイア | 遊技機 |
JP2016209035A (ja) * | 2015-04-28 | 2016-12-15 | サミー株式会社 | 遊技機 |
JP2016209189A (ja) * | 2015-05-01 | 2016-12-15 | 株式会社三共 | 遊技機 |
JP2018027107A (ja) * | 2016-08-15 | 2018-02-22 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP2017035546A (ja) * | 2016-11-04 | 2017-02-16 | 株式会社三共 | 遊技機 |
JP2017035545A (ja) * | 2016-11-04 | 2017-02-16 | 株式会社三共 | 遊技機 |
JP2017094214A (ja) * | 2017-02-24 | 2017-06-01 | 株式会社ソフイア | 遊技機 |
JP2017121513A (ja) * | 2017-03-02 | 2017-07-13 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP2019005229A (ja) * | 2017-06-23 | 2019-01-17 | サミー株式会社 | ぱちんこ遊技機 |
JP2019005554A (ja) * | 2017-06-23 | 2019-01-17 | サミー株式会社 | ぱちんこ遊技機 |
JP2019005231A (ja) * | 2017-06-23 | 2019-01-17 | サミー株式会社 | ぱちんこ遊技機 |
JP2019005227A (ja) * | 2017-06-23 | 2019-01-17 | サミー株式会社 | ぱちんこ遊技機 |
JP2019005230A (ja) * | 2017-06-23 | 2019-01-17 | サミー株式会社 | ぱちんこ遊技機 |
JP2019005228A (ja) * | 2017-06-23 | 2019-01-17 | サミー株式会社 | ぱちんこ遊技機 |
JP2019005226A (ja) * | 2017-06-23 | 2019-01-17 | サミー株式会社 | ぱちんこ遊技機 |
JP2019013574A (ja) * | 2017-07-07 | 2019-01-31 | サミー株式会社 | ぱちんこ遊技機 |
JP2019013734A (ja) * | 2017-07-07 | 2019-01-31 | サミー株式会社 | ぱちんこ遊技機 |
JP2019013573A (ja) * | 2017-07-07 | 2019-01-31 | サミー株式会社 | ぱちんこ遊技機 |
JP2019013735A (ja) * | 2017-07-07 | 2019-01-31 | サミー株式会社 | ぱちんこ遊技機 |
JP2019013575A (ja) * | 2017-07-07 | 2019-01-31 | サミー株式会社 | ぱちんこ遊技機 |
JP2019013733A (ja) * | 2017-07-07 | 2019-01-31 | サミー株式会社 | ぱちんこ遊技機 |
JP2019042433A (ja) * | 2017-09-07 | 2019-03-22 | サミー株式会社 | ぱちんこ遊技機 |
JP2019069118A (ja) * | 2017-10-11 | 2019-05-09 | サミー株式会社 | ぱちんこ遊技機 |
JP2019069120A (ja) * | 2017-10-11 | 2019-05-09 | サミー株式会社 | ぱちんこ遊技機 |
JP2019069119A (ja) * | 2017-10-11 | 2019-05-09 | サミー株式会社 | ぱちんこ遊技機 |
JP2019072019A (ja) * | 2017-10-12 | 2019-05-16 | サミー株式会社 | ぱちんこ遊技機 |
JP2019072016A (ja) * | 2017-10-12 | 2019-05-16 | サミー株式会社 | ぱちんこ遊技機 |
JP2019072013A (ja) * | 2017-10-12 | 2019-05-16 | サミー株式会社 | ぱちんこ遊技機 |
JP2019072017A (ja) * | 2017-10-12 | 2019-05-16 | サミー株式会社 | ぱちんこ遊技機 |
JP2019072018A (ja) * | 2017-10-12 | 2019-05-16 | サミー株式会社 | ぱちんこ遊技機 |
JP2019072015A (ja) * | 2017-10-12 | 2019-05-16 | サミー株式会社 | ぱちんこ遊技機 |
JP2019072014A (ja) * | 2017-10-12 | 2019-05-16 | サミー株式会社 | ぱちんこ遊技機 |
JP2018057978A (ja) * | 2018-01-23 | 2018-04-12 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP2018102963A (ja) * | 2018-03-05 | 2018-07-05 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP7483268B2 (ja) | 2021-12-17 | 2024-05-15 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
JP5120932B2 (ja) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5120932B2 (ja) | 遊技機 | |
JP5120931B2 (ja) | 遊技機 | |
JP5463400B2 (ja) | 遊技機 | |
JP5463401B2 (ja) | 遊技機 | |
JP2009165581A (ja) | 遊技機用制御プログラムの開発支援方法 | |
JP5654941B2 (ja) | 遊技機 | |
JP6371956B1 (ja) | 遊技機 | |
JP6349528B1 (ja) | 遊技機 | |
JP5589174B2 (ja) | 遊技機 | |
JP2023021377A (ja) | 遊技機 | |
JP2022173541A (ja) | 遊技機 | |
JP5589173B2 (ja) | 遊技機 | |
JP2010004981A (ja) | 弾球遊技機 | |
JP5238951B2 (ja) | 遊技機 | |
JP2009112437A (ja) | 遊技機 | |
JP2015051195A (ja) | ぱちんこ遊技機 | |
JP6184893B2 (ja) | ぱちんこ遊技機 | |
JP7230970B2 (ja) | 遊技機 | |
JP7205583B2 (ja) | 遊技機 | |
JP7230972B2 (ja) | 遊技機 | |
JP6371955B1 (ja) | 遊技機 | |
JP6248313B2 (ja) | 遊技台 | |
JP2023021374A (ja) | 遊技機 | |
JP2004016603A (ja) | 遊技機 | |
JP2014158841A (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090324 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121018 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5120932 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |