JP2009141200A - 巻き線型のインダクタ及び電源回路 - Google Patents
巻き線型のインダクタ及び電源回路 Download PDFInfo
- Publication number
- JP2009141200A JP2009141200A JP2007317320A JP2007317320A JP2009141200A JP 2009141200 A JP2009141200 A JP 2009141200A JP 2007317320 A JP2007317320 A JP 2007317320A JP 2007317320 A JP2007317320 A JP 2007317320A JP 2009141200 A JP2009141200 A JP 2009141200A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- core
- terminal
- substrate
- drum core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 230000001105 regulatory effect Effects 0.000 claims abstract description 5
- 238000004804 winding Methods 0.000 claims description 36
- 229910000679 solder Inorganic materials 0.000 claims description 26
- 238000002844 melting Methods 0.000 claims description 17
- 230000008018 melting Effects 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 6
- 230000004907 flux Effects 0.000 abstract description 12
- 238000007667 floating Methods 0.000 abstract description 10
- 230000002093 peripheral effect Effects 0.000 abstract description 10
- 238000009826 distribution Methods 0.000 abstract description 6
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000005669 field effect Effects 0.000 description 6
- 229910000859 α-Fe Inorganic materials 0.000 description 6
- 238000005452 bending Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000006247 magnetic powder Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Abstract
【課題】閉磁路構造を用いないで磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減できるようにすると共に、表面実装面積の小型化を実現できるようにする。
【解決手段】ドラム型コア26を支持する第1の端子27aは、このドラム型コア26に接合される接合部32aと、基板に表面実装される実装部31aとの間に実装高さを規制する所定の長さを有するものである。同様に、第2の端子27bも、ドラム型コア26に接合される接合部32bと、基板に表面実装される実装部31bとの間に実装高さを規制する所定の長さを有するものである。これにより、ドラム型コア26を基板から浮かせて表面実装することができると共に、磁力線の分布を高い位置に移動できる。
【選択図】図1
【解決手段】ドラム型コア26を支持する第1の端子27aは、このドラム型コア26に接合される接合部32aと、基板に表面実装される実装部31aとの間に実装高さを規制する所定の長さを有するものである。同様に、第2の端子27bも、ドラム型コア26に接合される接合部32bと、基板に表面実装される実装部31bとの間に実装高さを規制する所定の長さを有するものである。これにより、ドラム型コア26を基板から浮かせて表面実装することができると共に、磁力線の分布を高い位置に移動できる。
【選択図】図1
Description
本発明は、携帯型の電子機器端末の集積回路に適用可能な巻き線型のインダクタ及び電源回路に関するものである。詳しくは、インダクタ本体を支持する脚部が、インダクタ本体に接合される接合部と、基板に表面実装される実装部との間に実装高さを規制する所定の長さを有することで、このインダクタ本体を基板から浮かせて表面実装できるようにすると共に、閉磁路構造を用いなくても磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減できるようにしたものである。
近年、携帯型の様々な電子機器端末では、多層基板を用いて表面実装により高密度に部品実装して全体形状を小型化するようになされている。このような表面実装に係るインダクタについては、インダクタ自体の小型・薄型化が急速に進んでいる。
このようにインダクタの小型化が進む中で、スイッチング方式等のDC−DCコンバータで使用するインダクタには積層型や薄膜型のインダクタでは大電流が流せないことから巻き線型のインダクタが適用されている。
この巻き線型のインダクタは基板に対し、コイルの軸が垂直、又は平行になるように実装するものである。巻き線型のインダクタは、その構造上、積層型や薄膜型のインダクタほどの小型・薄型化が困難である。
また、コイルの性質上、インダクタに流れる電流の変化によりその周辺に磁界が生じ、隣接する周辺パターン、主にインダクタ実装面の下層パターンに他の電源パターン、信号パターンがある場合はノイズを誘導して電子回路に妨害を与えることが多い(電磁干渉)。
この電磁干渉を防ぐために、例えば図9に示す巻き線型のインダクタ600がある。図9は、従来例に係る巻き線型のインダクタ600の構成例を示す断面図である。図9に示すインダクタ600は、フェライト製のドラム型コア60を備えている。このドラム型コア60は、上鍔部60a、下鍔部60b及び芯部60cを備えている。ドラム型コア60の芯部60cには、巻き線61が巻回されている。
ドラム型コア60の上鍔部60aと下鍔部60bとの間に介在する磁気ギャップからの磁束漏れを防止し、透磁率を上げるため、そのギャップの外周に同心状にフェライト製のリングコア62が被着されている。
ドラム型コア60の下鍔部60bの側面と底面に渡って「L」字板状に電極28a及び28bが形成されている。これらの電極28a及び28bは、二点鎖線で示す基板35上の導体パターン36に半田37により半田付けされる。
ところで、ドラム型コア60の上下鍔部60a及び60bとリングコア62との間には、一定以上の隙間(ギャップ)を設ける必要がある。その理由は、フェライトで形成されたドラム型コア60およびリングコア62は共に透磁率が高い為、このギャップの間隔が小さ過ぎると磁気飽和を起こしてしまい、所定のインダクタンス値が得られないからである。
しかし、上記リングコア62には製造時の寸法公差がある為、このリングコア62をドラム型コア60の外周に同心状に装着固定する際に、両者を精度よく位置決めすることが極めて困難である。その結果、インダクタンス素子毎に上記ギャップの間隔がばらつき、素子毎に、その電気的特性がばらつくという問題がある。
上述したようなインダクタンス素子の問題を解決し得る技術として、下記特許文献1に記載された高周波変成器が知られている。この特許文献1に記載された高周波変成器は、ドラムコアと端子板、および該端子板とホルダを、それぞれ所定の嵌合形状により位置決めする。この位置決めがなされた状態で、ホルダの貫通孔にリングコアが挿通されるように構成しているので、上述ギャップの間隔がばらつき、素子毎に、その電気的特性がばらつくという問題を解決することができる。
しかし、このような特許文献1に記載された高周波変成器は、ドラムコアを載置した端子板から、より離れた鍔部(上鍔)とリングコアの上端部を接着剤を用いて接合するとともに、ドラムコアとリングコアとを保持するためのホルダを用いて組み立て作業を行うこととなる為、部品点数が多くなるとともに、製造工程が複雑になるという問題がある。
上述したような問題のあるリングコアに替えてテープ状の磁性体を用いるようにし、上記ドラムコアの上下鍔部間に架け渡しつつ巻回することで、該ドラムコアの上記磁気ギャップの外周側を被覆するようにしたものが知られている(特許文献2参照)。
また、フェライト粉末を混入した合成樹脂からなる硬質なカバーを、そのばね状弾性を利用して、コイルが巻回された磁性体コア部上に被せるようにしたものが知られている(特許文献3参照)。
上述のように磁束漏れの防止の為にコイルの部分を周辺からフェライト材などで遮蔽している構造は閉磁路構造と呼ばれている。また、従来の表面実装型のインダクタはインダクタ本体を誘電体基板やプリント回路基板等へ密着させて実装することによってインダクタのQ値が低下してしまうという問題点がある。
この問題を解決し得る技術として特許文献4に記載された、絶縁基板の一側面に一対の電極を設けると共に上記一側面と対向する面に巻き線が施されたコアを設けたものが知られている。
しかし、このような特許文献4に記載された技術は、下面の外部接続用電極に巻き線部のリード線を半田で接続固定している為、電極部のリード線接続用に付着した半田の量が不均等になり易く半田の盛り上がりが不整いとなる。この為、基板等に実装した場合、インダクタ本体が傾いたり、取り付け位置が不正確・不安定となることがある。更に、基板実装時に電極部の半田の溶解によってせっかく接続したリード線が外れる事故も危惧され、構造自体複雑でありそれゆえ製造コストの負担が増大する問題がある。
このような欠点を改良する外部接続電極部に凹みを設け、その凹み内でコイルリード線を接続する方法が知られている(特許文献5参照)。
また、外部電極と実装基板との間にスペーサーを介在させて、半田によってインダクタを基板に実装することによりインダクタの巻き線部と誘電体基板やプリント回路基板等との間に距離をとり、インダクタのQ値の低下を抑制し得る方法が知られている(特許文献6参照)。
しかしながら、上記特許文献2に記載の従来技術は、テープ状の磁性体をドラムコアの上下鍔部間に架け渡しつつ巻回するという作業を要するので、特に、上下の鍔部間が数mm程度以下の微小なインダクタンス素子においては、組み立て作業が容易ではない。
また、上記特許文献3に記載の従来技術は、磁性体粉末を混入してなるカバーにより、磁性体コア部外面の大部分を覆うようにしているので、特に、磁性体コア部が上下に鍔部を有するものに適用した場合には、素子全体のサイズが大きくなってしまうという問題がある。以上のように閉磁路構造では電気的特性のばらつき、製造難易度が高くなったり、製造コストの負担が増大したり、素子サイズが大きくなるなどの問題が生じるおそれがある。
また、特許文献5に記載の従来の技術は、コイルリードを下面外部電極の凹み内で接続する為、インダクタ自身の小型時には凹み内は狭小となり、リード線接続時にリード線のショートの可能性があり、インダクタの小型化の弊害となる問題がある。
また、特許文献6に記載の従来技術は、インダクタ本体と実装基板との間にスペーサーを介在させて実装する為、実装基板と電極との距離分を埋めるべく半田が多量に必要となり、更にはその実装方法自体、技術的に難易度が高くて製造工程が複雑になるという問題がある。
そこで、本発明はこのような従来例に係る課題を解決したものであって、閉磁路構造を用いないで磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減できるようにすると共に、表面実装面積の小型化を実現できるようにした巻き線型のインダクタ及び電源回路を提供することを目的とする。
上述した課題を解決するために、本発明に係る巻き線型のインダクタは、導線をらせん状に巻いた巻き線型のインダクタにおいて、インダクタ本体と、前記インダクタ本体を支持する脚部とを備え、前記脚部は、前記インダクタ本体に接合される接合部と、基板に表面実装される実装部とを有し、前記接合部と前記実装部との間に実装高さを規制する所定の長さを有していることを特徴とするものである。
本発明に係る巻き線型のインダクタによれば、インダクタ本体を支持する脚部は、インダクタ本体に接合される接合部と、基板に表面実装される実装部との間に実装高さを規制する所定の長さを有している。例えば、この脚部は、第1及び第2の端子から構成され、インダクタ本体の電極に当該端子の接合部が高融点半田により接合された「L」字形状の金属部材である。インダクタ本体は、芯部と上下鍔部とを有したドラム型コアと、このドラム型コアの芯部に巻回された巻き線から構成されている。この例で、ドラム型コアの芯部が基板と略垂直に配置される場合であって、「L」字形状の第1の端子は、ドラム型コアの下鍔部から当該ドラム型コアを基板から離反させる離反方向に延在されると共に巻き線の一端が接続されている。「L」字形状の第2の端子は、第1の端子と略対峙した位置の下鍔部から前記離反方向に延在されると共に巻き線の他端が接続されている。これにより、インダクタ本体を基板から浮かせて表面実装することができる。従って、磁力線の分布を高い位置に移動できるので、閉磁路構造を用いなくても磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減することができる。
上述した課題を解決するために、本発明に係る電源回路は、所定の入力電圧を変換して所定の出力電圧に変換する単一出力及びマルチ出力の電源回路において、スイッチング方式のDC−DCコンバータで充放電現象を利用する為の巻き線型のインダクタを有し、前記インダクタは、インダクタ本体と、前記インダクタ本体を支持する脚部とを備え、前記脚部は、前記インダクタ本体に接合される接合部と、基板に表面実装される実装部とを有し、前記接合部と前記実装部との間に実装高さを規制する所定の長さを有していることを特徴とするものである。
本発明に係る電源回路によれば、スイッチング方式のDC−DCコンバータで充放電現象を利用する為の巻き線型のインダクタは、インダクタ本体を支持する脚部が、インダクタ本体に接合される接合部と、基板に表面実装される実装部との間に実装高さを規制する所定の長さを有している。これにより、インダクタ本体を基板から浮かせて表面実装することができるので、磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減することができる。
本発明に係る巻き線型のインダクタ及び電源回路によれば、インダクタ本体を支持する脚部は、インダクタ本体に接合される接合部と、基板に表面実装される実装部との間に実装高さを規制する所定の長さを有するものである。
この構成によって、インダクタ本体を基板から浮かせて表面実装することができる。これにより、磁力線の分布を高い位置に移動できるので、閉磁路構造を用いなくても磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減することができる。
以下、図面を参照しながら、本発明に係る巻き線型のインダクタ及び電源回路の実施形態を説明する。
図1は、本発明に係る巻き線型のインダクタ100の構成例を示す斜視図である。図1に示すインダクタ100は、基板上の導体パターンに実装される表面実装型のインダクタ仕様である。このインダクタ100は、ドラム型コア26、第1の端子27a、第2の端子27b、第1の電極28a、第2の電極28b及び巻き線30を備えている。
インダクタ100の第1の端子27a(脚部の一例)は、ドラム型コア26に接合される接合部32aと、基板に表面実装される実装部31aとを有し、この接合部32aと実装部31aとの間に実装高さを規制する所定の長さを有している。
同様に、第2の端子27b(脚部の一例)は、ドラム型コア26に接合される接合部32bと、基板に表面実装される実装部31bとを有し、この接合部32bと実装部31bとの間に実装高さを規制する所定の長さを有している。
ドラム型コア26はインダクタ本体の一例であり、フェライト素材などから形成され、円盤状の上鍔部26a、円盤状の下鍔部26b及び棒状の芯部26c(図3参照)から構成されている。この芯部26cの一端に上鍔部26aが設けられ、芯部26cの他端に下鍔部26bが設けられている。この芯部26cには、巻き線30が巻回されている。このドラム型コア26は、例えば磁束漏れ防止用のリングコアが設けられておらず、このリングコアなどを適用した閉磁路構造を用いていない。これにより、当該リングコアをドラム型コア26の外周に同心状に装着固定する手間を省くことができるので製造工程を簡素化できる。
ドラム型コア26の下鍔部26bの側面には、第1の電極28aと、この電極28aと相対する位置に第2の電極28bが半田付けされている。第1の電極28aには、巻き線30の一端が結合され、第2の電極28bには、巻き線30の他端が結合されている。
第1の電極28aには第1の端子27aの接合部32aが高融点半田により半田付けされている。この端子27aの実装部31aは、長方形状の金属版材(金属部材)が略直角に折り曲げられて略「L」字形状に形成され、接合部32aは、下鍔部26bの円弧形状に倣って湾曲形成されている。第1の端子27aは、ドラム型コア26の下鍔部26bから当該ドラム型コア26を基板から離反させる離反方向に延在されると共に巻き線30の一端が接続されている。
また、第2の電極28bには第2の端子27bの接合部32bが高融点半田により半田付けされている。この端子27bの実装部31bも同様に、長方形状の金属版材が略直角に折り曲げられて略「L」字形状に形成され、接合部32bも、下鍔部26bの円弧形状に倣って湾曲形成されている。第2の端子27bは、第1の端子27aと略対峙した位置の下鍔部26bから上記離反方向に延在されると共に巻き線30の他端が接続されている。
ドラム型コア26の芯部26cが基板と略垂直に配置される場合であって、インダクタ100は、折り曲げられた実装部31a及び31bの底面が基板の導体パターンに半田付けされて表面実装される。これにより、当該インダクタ100のドラム型コア26を基板表面から浮かせて表面実装することができる。従って、磁力線の分布を高い位置に移動できるので、閉磁路構造を用いなくても磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減することができる。
また、第1の端子27aの実装部31aは、内側を向いてドラム型コア26の下方に位置している。同様に、第2の端子27bの実装部31bも、内側を向いてドラム型コア26の下方に位置している。このように、これらの端子27a及び27bは、ドラム型コア26の外周から飛び出さないように形成されている。これにより、インダクタ100の実装面積を殆ど増加することなく、当該インダクタ100を基板上の導体パターンに実装できる。
すなわち、例えば端子27a及び27bを用いないで、ドラム型コア26を単体で当該ドラム型コア26の電極28a及び28bを用いて表面実装する場合と略同一の部品間隔により、インダクタ100を実装できるようになる。
なお、端子27a及び27bは、インダクタ100のリフローにおける半田付け温度に比べて、充分に融点温度の高い高融点半田によりドラム型コア26の電極28a及び28bに半田付けされている。これにより、インダクタ100においては、簡易な手法により端子27a及び27bを接続して、リフローにより半田付けして基板に実装する場合でも、ドラム型コア26の端面から端子27a及び27bが脱落しない。
また、ドラム型コア26は、巻き線型のインダクタであり、閉磁路構造を採用していない。例えば、端子27a及び27bを取り付けていない状態のドラム型コア26の単体を、当該ドラム型コア26の単体の電極28a及び28bにより、図3に示す直接基板35の導体パターン36に半田付けして表面実装してもよい。
図2Aは、インダクタ100の構成例を示す正面図である。図2Bは、インダクタ100の構成例を示す上面図である。図2Aに示すインダクタ100は、インダクタ100の第1の端子27aの接合部32aと実装部31aとの間に実装高さを規制する長さHを有している。また、第2の端子27bの接合部32bと実装部31bとの間にも実装高さを規制する長さHを有している。これにより、ドラム型コア26を基板から浮かせて表面実装できるようになる。この長さHは、磁力線の分布に基づいて数ミリメートルに設定する。
また、インダクタ100は、磁気ギャップPを有して上鍔部26aと下鍔部26bとが設けられている。このインダクタ100は、その下鍔部26bの側面と底面に渡って「L」字板状に電極28a及び28bが形成されている。第1の端子27aの接合部32aは、第1の電極28aの側面に半田付けされている。また、第2の端子27bの接合部32bは、第2の電極28bの側面に半田付けされている。
この例で、第1の端子27aを図3に示す基板35の導体パターン36へ実装する位置及び面積と、この第1の端子27aを用いないで第1の電極28aを用いて基板35の導体パターン36へ実装する位置及び面積とが略同一に設定されている。さらに、第2の端子27bを基板35の導体パターン36へ実装する位置及び面積と、この第2の端子27bを用いないで第2の電極28bを用いて基板35の導体パターン36へ実装する位置及び面積とが略同一に設定されている。
すなわち、第1の端子27aの実装部31aの底面34aの大きさは、電極28aの底面33aの大きさと略同一である。また、第2の端子27bの実装部31bの底面34bの大きさは、電極28bの底面33bの大きさと略同一である。
これにより、ドラム型コア26の単体の電極28a及び28bを用いて実装して、電磁干渉による電子回路の不具合が発生した際に、何らパターン形状を変更することなく、当該ドラム型コア26の単体に代えて、本発明に係るインダクタ100の端子27a及び27bを用いて実装して電磁干渉を防止・軽減できる。これは、上述したように端子27a及び27bは、先端が折り曲げられた実装部31a及び31bの底面の大きさが、ドラム型コア26の電極28a及び28bの対応する面の大きさと略一致するように形成されているからである。
図3は、インダクタ100の構成例を示す図2BのX−X矢視断面図である。図3に示すインダクタ100は、一端に上鍔部26aが設けられて他端に下鍔部26bが設けられた芯部26cには、巻き線30が所定の厚みを有して巻回されている。
図3に示すインダクタ100は、二点鎖線で示す基板35上に半田付けされている。このように、インダクタ100を基板35上に半田付けするためには、当該基板35上に形成された導体パターン36に、例えば不図示のスクリーンによってペースト状の半田37を印刷する。印刷後、不図示の自動実装機により、インダクタ100の端子27a及び27bを当該半田37上に当接して、当該インダクタ100を基板35上に実装する。実装後、自動実装機のリフロー炉内で熱風などにより半田37を加熱して当該半田37を溶融する。この場合、例えばリフロー処理時の温度は200℃〜220℃程度に設定し、リフロー処理の時間は8分〜12分程度に設定する。このようにして、インダクタ100を基板35に実装する。
なお、ドラム型コア26の端面から端子27a及び27bが脱落しないように、当該端子27a及び27bは、当該リフロー処理における半田付け温度に比べて、充分に融点温度の高い高融点半田によりドラム型コア26の電極28a及び28bに半田付けされている。
続いて、インダクタ100をデジタルスチルカメラ19に適用した応用例を説明する。図4は、デジタルスチルカメラ19の電源系統の一例を示すブロック図である。このデジタルスチルカメラ19は、バッテリー1の電源により動作する。このバッテリー1には、電源回路2〜8が接続されている。これらの電源回路2〜8は、所定の入力電圧を変換して所定の出力電圧に変換する単一出力及びマルチ出力の電源回路であって、DC−DCコンバータとして機能して各デバイス9〜18に電源を供給する。当該デバイスは、MPU9、SDRAM10、FLASHメモリ11、MS12、Motorドライバ13、PANELドライバ14、AD変換TG15、映像素子16、Video−AMP17、Audio−AMP18から構成されている。
この例で電源回路2は、バッテリー1の電源より電圧「3.0V」の電源を生成して、MPU9、SDRAM10、FLASHメモリ11、MS12、Motorドライバ13、PANELドライバ14、AD変換TG15、Video−AMP17及びAudio−AMP18に供給する。
電源回路3は、バッテリー1の電源より電圧「1.2V」の電源を生成してMPU9に供給する。電源回路4は、バッテリー1の電源より電圧「−7.5V」の電源を生成し、電源回路5はバッテリー1より電圧「12V」の電源を生成する。これらの電圧「−7.5V」と電圧「12V」の電源をAD変換TG15、映像素子16等の集積回路に供給するようになされている。
また、電源回路6は、バッテリー1の電源より電圧「1.8V」の電源を生成してFLASHメモリ11に供給する。電源回路7は、バッテリー1の電源より電圧「22V」程度の電源を生成してPANELドライバ14等に使用されるバックライト用LED等に供給する。
また、電源回路8は、バッテリー1の電源より電圧「5V」の電源を生成してレンズ等のMotorドライバ13に供給する。これらの電源回路2〜8は、スイッチングレギュレーターによるDC−DCコンバータにより構成されるようになされている。
図5は、電源回路2〜8に係るDC−DCコンバータ20の構成例を示すブロック図である。図5に示すDC−DCコンバータ20は、図4に示した電源回路3、電源回路6を構成するチョッパ型の降圧スイッチングコンバータである。図4に示した電源回路2〜8においては、各系統の出力電圧に応じて設定が異なる点を除いて、ほぼ同一に構成される。従って、以下の説明においては、このDC−DCコンバータ20の構成を説明し、電源回路3及び6以外の個々の説明は省略する。
図5に示すDC−DCコンバータ20は、バッテリー1とインダクタ100との間に、電界効果型トランジスタ21が直列に接続されている。この電界効果型トランジスタ21は、制御回路25の制御により、オンオフ動作するようになされている。
電界効果型トランジスタ21がオンオフを繰り返すと、インダクタ100及びコンデンサ24には、断続された直流電圧が入力される。そしてインダクタ100とコンデンサ24におけるエネルギーの充放電現象により、この断続された直流が、入力電圧より低い、連続した直流電圧として出力される。なお、電界効果型トランジスタ21とインダクタ100の間には、回路保護用のダイオード22が接続されている。
制御回路25はパルス幅変調方式により、電界効果型トランジスタ21のオンオフのタイミングを制御する。これにより、DC−DCコンバータ20の出力端電圧Voを所定の電圧に保持するようになされている。
DC−DCコンバータ20は、電界効果型トランジスタ21のオンオフ動作に応じて、さらにはこのオンオフ動作のタイミングの変化に応じて、インダクタ100には断続された直流電圧が、すなわちインダクタ100が充放電を繰り返すことにより、この変化に応じた磁界を生じる。この例で、このインダクタ100は各電源回路2〜8において、それぞれ1個設けられている。
このように、本発明に係る電源回路2〜8及び巻き線型のインダクタ100によれば、ドラム型コア26を支持する第1の端子27aは、ドラム型コア26に接合される接合部32aと、基板35に表面実装される実装部31aとの間に実装高さを規制する所定の長さを有するものである。同様に、第2の端子27bも、ドラム型コア26に接合される接合部32bと、基板35に表面実装される実装部31bとの間に実装高さを規制する所定の長さを有するものである。
従って、ドラム型コア26を基板35から浮かせて表面実装することができる。これにより、磁力線の分布を高い位置に移動できるので、閉磁路構造を用いなくても磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減することができる。
しかも、端子27a及び27bを実装する位置及び面積を、電極28a及び28bの位置及び面積と同一にすれば、基板実装面積や、基板層構成、パターンの変更などを行わずにインダクタによる電磁干渉を抑制・軽減できる。更に、基板上の配線パターンの自由度を広げることができる。
なお、インダクタ100の端子27a及び27bは、上述したような長方形状の金属版材を略直角に折り曲げて形成した「L」字板状に限らず、他の形状でもよい。例えば、図6A及びB並びに図7は、巻き線型のインダクタ200〜400の構成例を示す正面図である。なお、インダクタ100と同じ符号には同一符号を付し、その詳細な説明は省略する。
図6Aに示すインダクタ200は、第1の電極28aに高融点半田により接合部32aが半田付けされた第1の端子38aと、第2の電極28bに接合部32bが高融点半田により半田付けされた第2の端子38bとを備えている。これらの端子38a及び38bは、その本体が内側に段差を有して形成されている。端子38a及び38bの各実装部39は、「T」形状に形成され、基板上に半田付けされる。この実装部39を有した端子38a及び38bは、ドラム型コア26の外周から飛び出さないように形成されている。これにより、インダクタ200の実装面積を殆ど増加することなく、当該インダクタ200のドラム型コア26を基板から浮かせて表面実装できる。
図6Bに示すインダクタ300は、第1の電極40aに高融点半田により接合部42aが半田付けされた第1の端子41aと、第2の電極40bに高融点半田により接合部42bが半田付けされた第2の端子41bとを備えている。これらの端子41a及び41bは、金属版材で「I」字板形状に形成されている。端子41a及び41bの各実装部42は、基板上に半田付けされる。この実装部42を有した端子41a及び41bは、ドラム型コア26の外周から飛び出さないように形成されている。これにより、インダクタ300の実装面積を殆ど増加することなく、当該インダクタ300のドラム型コア26を基板から浮かせて表面実装できる。
図7に示すインダクタ400は、第1の電極40aに高融点半田により接合部46aが半田付けされた第1の端子44aと、第2の電極40bに高融点半田により接合部46bが半田付けされた第2の端子44bとを備えている。これらの端子44a及び44bは、金属版材で「II」字板形状に形成されている。すなわち、ドラム型コア26を支持する支柱(支板)を2つ用いて、図6Bに示した端子41a及び41bの強度を向上させた形状を有している。これらの端子44a及び44bの各実装部45は、基板上に半田付けされる。この実装部45を有した端子44a及び44bは、ドラム型コア26の外周から飛び出さないように形成されている。これにより、インダクタ400の実装面積を殆ど増加することなく、当該インダクタ400のドラム型コア26を基板から浮かせて表面実装できる。
また、ドラム型コアの芯部を基板と略平行に配置してもよい。例えば、図8A及びBは、ドラム型コア50の芯部54を基板35と略平行に配置した巻き線型のインダクタ500の構成例を示す説明図である。図8Aは、インダクタ500の構成例を示す側面図であり、図8Bは、インダクタ500の構成例を示す正面図である。ドラム型コア50は、芯部54と、この芯部54の一端に設けられた右鍔部50aと、当該芯部54の他端に設けられた左鍔部50bとを有している。このドラム型コア50の芯部54には、巻き線51が巻回されている。第1の端子51aは、第1の電極52aを介してドラム型コア50の右鍔部50aから当該ドラム型コア50を基板35から離反させる離反方向に延在されると共に巻き線51の一端が接続されている。第2の端子51bは、第2の電極52bを介してドラム型コア50の左鍔部50bから上記離反方向に延在されて巻き線51の他端が接続されている。
この例で、第1の端子51aの実装部53aは、長方形状の金属版材が略直角に折り曲げられて略「L」字形状に形成されている。また、第2の端子51bの実装部53bも、長方形状の金属版材が略直角に折り曲げられて略「L」字形状に形成されている。
ドラム型コア50の芯部54を基板35と略平行に配置する場合であって、インダクタ500は、折り曲げられた実装部53a及び53bの底面が基板35の導体パターン36に半田付けされて表面実装される。これにより、当該インダクタ500のドラム型コア50を基板表面から浮かせて表面実装することができる。従って、閉磁路構造を用いなくても、磁束漏れによる周辺パターンへの電磁干渉の影響を抑制・軽減することができる。もちろん、「L」字形状に形成された端子51a及び51bの形状は、図6A及びB並びに図7に示した「I」字形状や「II」字形状などにしてもよい。
また、上述した電源回路2〜8においては、これらのインダクタ100〜500、制御回路25を構成する集積回路等の表面実装により作成されるようになされている。図4及び図5に示した電源回路は、本発明のインダクタ形状の実施例であり、本発明の趣旨を損なわない範囲内で設計変更をなし得ることは言うまでもない。
また、本発明に使用されるインダクタンス素子は閉磁路構造をとらない巻き線型のインダクタであれば、そのコア・巻き線等の材料・形状のいかなるものであっても適用される。
本発明は、携帯型の電子機器端末の集積回路に適用して好適である。
2〜8・・・電源回路、20・・・DC−DCコンバータ、26,50・・・ドラム型コア(インダクタ本体)、26a・・・上鍔部、26b・・・下鍔部、26c,54・・・芯部、27a,38a,41a,44a・・・第1の端子(脚部)、27b,38b,41b,44b・・・第2の端子(脚部)、28a,40a,52a・・・第1の電極、28b,40b,52b・・・第2の電極、30,51・・・巻き線、31a,31b,39,42,45,53a,53b・・・実装部、32a,32b・・・接合部、35・・・基板,36・・・導体パターン、37・・・半田、50a・・・右鍔部、50b・・・左鍔部、100〜500・・・巻き線型のインダクタ
Claims (9)
- 導線をらせん状に巻いた巻き線型のインダクタにおいて、
インダクタ本体と、
前記インダクタ本体を支持する脚部とを備え、
前記脚部は、
前記インダクタ本体に接合される接合部と、
基板に表面実装される実装部とを有し、
前記接合部と前記実装部との間に実装高さを規制する所定の長さを有していることを特徴とする巻き線型のインダクタ。 - 前記インダクタ本体には電極が形成され、
前記脚部は、
前記インダクタ本体の電極に前記接合部が高融点半田により接合された「L」字形状の金属部材であることを特徴とする請求項1に記載の巻き線型のインダクタ。 - 前記インダクタ本体には電極が形成され、
前記脚部は、
前記インダクタ本体の電極に前記接合部が高融点半田により接合された「I」字形状の金属部材であることを特徴とする請求項1に記載の巻き線型のインダクタ。 - 前記インダクタ本体には電極が形成され、
前記脚部は、
前記インダクタ本体の電極に前記接合部が高融点半田により接合された「II」字形状の金属部材であることを特徴とする請求項1に記載の巻き線型のインダクタ。 - 前記インダクタ本体は、
芯部と、当該芯部の一端に設けられた上鍔部と、当該芯部の他端に設けられた下鍔部とを有したドラム型コアと、
前記ドラム型コアの芯部に巻回された巻き線とを備え、
前記脚部は、第1及び第2の端子から構成され、
前記ドラム型コアの芯部が前記基板と略垂直に配置される場合であって、
前記第1の端子は、
前記ドラム型コアの下鍔部から当該ドラム型コアを前記基板から離反させる離反方向に延在されると共に前記巻き線の一端が接続され、
前記第2の端子は、
前記第1の端子と略対峙した位置の下鍔部から前記離反方向に延在されると共に前記巻き線の他端が接続されていることを特徴とする請求項1に記載の巻き線型のインダクタ。 - 前記ドラム型コアの下鍔部には、第1及び第2の電極が設けられ、
前記第1の電極には前記第1の端子の接合部が接合され、前記第2の電極には前記第2の端子の接合部が接合され、
前記第1の端子を基板の導体パターンへ実装する位置及び面積と、当該第1の端子を用いないで前記第1の電極を用いて基板の導体パターンへ実装する位置及び面積とが略同一に設定され、かつ、
前記第2の端子を基板の導体パターンへ実装する位置及び面積と、当該第2の端子を用いないで前記第2の電極を用いて基板の導体パターンへ実装する位置及び面積とが略同一に設定されていることを特徴とする請求項5に記載の巻き線型のインダクタ。 - 前記インダクタ本体は、
芯部と、当該芯部の一端に設けられた右鍔部と、当該芯部の他端に設けられた左鍔部とを有したドラム型コアと、
前記ドラム型コアの芯部に巻回された巻き線とを備え、
前記脚部は、第1及び第2の端子から構成され、
前記ドラム型コアの芯部が前記基板と略平行に配置される場合であって、
前記第1の端子は、
前記ドラム型コアの右鍔部から当該ドラム型コアを前記基板から離反させる離反方向に延在されると共に前記巻き線の一端が接続され、
前記第2の端子は、
前記ドラム型コアの左鍔部から前記離反方向に延在されると共に前記巻き線の他端が接続されていることを特徴とする請求項1に記載の巻き線型のインダクタ。 - 所定の入力電圧を変換して所定の出力電圧に変換する単一出力及びマルチ出力の電源回路において、
スイッチング方式のDC−DCコンバータで充放電現象を利用する為の巻き線型のインダクタを有し、
前記インダクタは、
インダクタ本体と、
前記インダクタ本体を支持する脚部とを備え、
前記脚部は、
前記インダクタ本体に接合される接合部と、
基板に表面実装される実装部とを有し、
前記接合部と前記実装部との間に実装高さを規制する所定の長さを有していることを特徴とする電源回路。 - 前記インダクタ本体は、
芯部と、当該芯部の一端に設けられた上鍔部と、当該芯部の他端に設けられた下鍔部とを有したドラム型コアと、
前記ドラム型コアの芯部に巻回された巻き線とを備え、
前記脚部は、第1及び第2の端子から構成され、
前記ドラム型コアの芯部が前記基板と略垂直に配置される場合であって、
前記第1の端子は、
前記ドラム型コアの下鍔部から当該ドラム型コアを前記基板から離反させる離反方向に延在されると共に前記巻き線の一端が接続され、
前記第2の端子は、
前記第1の端子と略対峙した位置の下鍔部から前記離反方向に延在されると共に前記巻き線の他端が接続されていることを特徴とする請求項8に記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007317320A JP2009141200A (ja) | 2007-12-07 | 2007-12-07 | 巻き線型のインダクタ及び電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007317320A JP2009141200A (ja) | 2007-12-07 | 2007-12-07 | 巻き線型のインダクタ及び電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009141200A true JP2009141200A (ja) | 2009-06-25 |
Family
ID=40871514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007317320A Pending JP2009141200A (ja) | 2007-12-07 | 2007-12-07 | 巻き線型のインダクタ及び電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009141200A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104078212A (zh) * | 2014-06-27 | 2014-10-01 | 深圳振华富电子有限公司 | 绕线式电子器件的封装结构及片式电感器 |
JP2016149498A (ja) * | 2015-02-13 | 2016-08-18 | 株式会社村田製作所 | コイル部品 |
JP7469958B2 (ja) | 2020-05-28 | 2024-04-17 | Tdk株式会社 | コイル装置 |
-
2007
- 2007-12-07 JP JP2007317320A patent/JP2009141200A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104078212A (zh) * | 2014-06-27 | 2014-10-01 | 深圳振华富电子有限公司 | 绕线式电子器件的封装结构及片式电感器 |
CN104078212B (zh) * | 2014-06-27 | 2016-09-28 | 深圳振华富电子有限公司 | 绕线式电子器件的封装结构及片式电感器 |
JP2016149498A (ja) * | 2015-02-13 | 2016-08-18 | 株式会社村田製作所 | コイル部品 |
CN105895305A (zh) * | 2015-02-13 | 2016-08-24 | 株式会社村田制作所 | 线圈部件 |
US10347415B2 (en) | 2015-02-13 | 2019-07-09 | Murata Manufacturing Co., Ltd. | Coil component |
JP7469958B2 (ja) | 2020-05-28 | 2024-04-17 | Tdk株式会社 | コイル装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060227518A1 (en) | Micro electric power converter | |
JP6361827B2 (ja) | Dc−dcコンバータおよびスイッチングic | |
WO2015019519A1 (ja) | Dc-dcコンバータモジュール | |
US10236113B2 (en) | System and method for reducing partial discharge in high voltage planar transformers | |
US9922764B2 (en) | Embedded magnetic component transformer | |
JP6733179B2 (ja) | コイル部品及びこれを備える回路基板 | |
US9013259B2 (en) | Powder core material coupled inductors and associated methods | |
US10575405B2 (en) | Module | |
US9263177B1 (en) | Pin inductors and associated systems and methods | |
US10825598B2 (en) | Planar magnetic element | |
US20130328655A1 (en) | Transformer with planar primary winding | |
JP2017123366A (ja) | コイル部品及びこれを備える回路基板 | |
JP2009141200A (ja) | 巻き線型のインダクタ及び電源回路 | |
US20160042872A1 (en) | Composite electronic component, board having the same, and packaging unit thereof | |
US20150116963A1 (en) | Coil-integrated printed circuit board and magnetic device | |
JP2008092653A (ja) | Dc−dcコンバータ | |
WO2010016367A1 (ja) | 複合電子部品 | |
US9490057B2 (en) | Integrated magnetic module | |
JP3590532B2 (ja) | コイル部品実装回路基板装置 | |
JP2008251901A (ja) | 複合半導体装置 | |
JP2012105401A (ja) | 電源装置および照明装置 | |
US9253872B2 (en) | Inductor assembly and circuit assembly | |
JP2008135430A (ja) | 高周波モジュール | |
JP4001078B2 (ja) | 高周波加熱装置 | |
JP7301600B2 (ja) | 電源装置及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090910 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091109 |