JP2009130007A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2009130007A
JP2009130007A JP2007301179A JP2007301179A JP2009130007A JP 2009130007 A JP2009130007 A JP 2009130007A JP 2007301179 A JP2007301179 A JP 2007301179A JP 2007301179 A JP2007301179 A JP 2007301179A JP 2009130007 A JP2009130007 A JP 2009130007A
Authority
JP
Japan
Prior art keywords
electrode
resin
wire
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007301179A
Other languages
Japanese (ja)
Inventor
Yoshihisa Oguri
慶久 小栗
Masaru Furukawa
勝 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007301179A priority Critical patent/JP2009130007A/en
Publication of JP2009130007A publication Critical patent/JP2009130007A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device capable of sharing a die for forming a case made of a resin among a plurality of products and stably and accurately performing the wire bonding of an electrode, and the semiconductor device manufactured by that. <P>SOLUTION: The semiconductor device includes a semiconductor element, a first electrode having a first plane, a wire for connecting the prescribed position of the semiconductor element and the prescribed position of the first plane, a second electrode bonded with the first electrode, and a resin case which covers the first electrode so as to be exposed to the surface at a bonding part which is the part where the wire is connected on the first plane at least and is constituted of the resin for directly or indirectly supporting the semiconductor element. Then, the resin is in contact with the shear droop surface of the first electrode and the resin is not in contact with the shear droop surface of the second electrode. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、電極と半導体素子とがワイヤーボンディングにより接続でき、かつ複数の異なる電極レイアウトに対応できる半導体装置およびその製造方法に関するものである。   The present invention relates to a semiconductor device in which an electrode and a semiconductor element can be connected by wire bonding and can cope with a plurality of different electrode layouts, and a manufacturing method thereof.

半導体素子を搭載する半導体装置には、外部機器と半導体素子との電気的な接続を仲介する金属製の電極が備わることが多い。このような電極は、外部機器と接続される部分である外部機器接続部と、半導体素子とワイヤーボンディングで接続されるべき面であるワイヤー打点面を備えることがある。   A semiconductor device on which a semiconductor element is mounted is often provided with a metal electrode that mediates an electrical connection between an external device and the semiconductor element. Such an electrode may be provided with an external device connecting portion which is a portion connected to an external device, and a wire spotting surface which is a surface to be connected to a semiconductor element by wire bonding.

ここで、前述のワイヤーボンディングを安定的かつ正確に行うためには、電極のワイヤー打点面が固定されている状態でワイヤーボンディングが行われる必要がある。そこで、前述の電極を、半導体装置の樹脂製ケース形成用の金型内に配置し、金型内に樹脂注入を行うことで半導体装置のケースの形成と電極の配置を同時に行うことがある。このような樹脂製ケースの製造はインサート形成と呼ばれる。インサート形成によれば、電極は樹脂と密着性よく所定位置に固定されるため、ワイヤーボンディングを安定的かつ正確に行うことができる。   Here, in order to perform the above-described wire bonding stably and accurately, the wire bonding needs to be performed in a state where the wire spotting surface of the electrode is fixed. Therefore, the above-mentioned electrode is placed in a mold for forming a resin case of the semiconductor device, and resin is injected into the mold to simultaneously form the case of the semiconductor device and place the electrode. The manufacture of such a resin case is called insert formation. According to the insert formation, since the electrode is fixed at a predetermined position with good adhesion to the resin, wire bonding can be performed stably and accurately.

特開2000−196011号公報JP 2000-196011 A 特開2001−144251号公報JP 2001-144251 A 特開2002−359348号公報JP 2002-359348 A 特開2007−027467号公報JP 2007-027467 A

ところで、前述の電極のレイアウトは製品毎に異なるものである。従って、上述のインサート形成を行う場合、前述した金型は電極レイアウト毎すなわち製品毎に用意する必要がある。よってコスト高となる問題があった。他方、電極レイアウト毎の金型製造を回避するために、半導体装置のケースを樹脂形成した後に、当該ケースに対し電極を圧入などの方法により装着させることが考えられる。しかしながらこの場合、電極レイアウト毎の金型製造は回避できるものの、ワイヤーボンディング時の電極の固定が不十分であるから、安定的かつ正確なワイヤーボンディングができない問題があった。   By the way, the layout of the electrodes described above varies from product to product. Therefore, when the above-described insert formation is performed, the above-described mold needs to be prepared for each electrode layout, that is, for each product. Therefore, there is a problem that the cost is high. On the other hand, in order to avoid the mold manufacturing for each electrode layout, it is conceivable that after forming the resin case of the semiconductor device, the electrode is attached to the case by a method such as press fitting. However, in this case, although manufacturing of a mold for each electrode layout can be avoided, there is a problem that stable and accurate wire bonding cannot be performed because of insufficient fixing of electrodes during wire bonding.

本発明は、上述のような課題を解決するためになされたもので、樹脂製ケース形成用の金型を複数製品間で共用でき、しかも電極のワイヤーボンディングが安定的かつ正確に行うことができる半導体装置の製造方法とそれにより製造された半導体装置を提供することを目的とする。   The present invention has been made to solve the above-described problems, and a resin case forming mold can be shared among a plurality of products, and electrode wire bonding can be performed stably and accurately. It is an object to provide a method for manufacturing a semiconductor device and a semiconductor device manufactured thereby.

本願の発明にかかる半導体装置は、半導体素子と、第一平面を備える第一電極と、該半導体素子の所定位置と該第一平面の所定位置を接続するワイヤーと、該第一電極と接合される第二電極と、少なくとも該第一平面の該ワイヤーが接続される部分であるボンディング部は表面に露出させるように該第一電極を覆い、かつ該半導体素子を直接または間接的に支持する樹脂で構成される樹脂ケースとを備え、該第一電極のダレ面に該樹脂が接し、該第二電極のダレ面に該樹脂が接しないことを特徴とする。   A semiconductor device according to the invention of the present application is joined to a semiconductor element, a first electrode having a first plane, a wire connecting a predetermined position of the semiconductor element and a predetermined position of the first plane, and the first electrode. A resin that covers the first electrode so that the second electrode and at least the bonding portion to which the wire on the first plane is connected are exposed on the surface and directly or indirectly support the semiconductor element And the resin is in contact with the sag surface of the first electrode, and the resin is not in contact with the sag surface of the second electrode.

本願の発明にかかる半導体装置の製造方法は、ワイヤーボンディングされるボンディング部を備える第一電極を成形金型内に配置する第一電極配置工程と、該第一電極配置工程後、該ボンディング部には接触しないように該第一電極を覆う樹脂を該成形金型内に注入する樹脂注入工程と、該樹脂注入工程後、該樹脂を固化させる冷却工程と、該冷却工程後、外部機器との接続部を備える第二電極を該第一電極と接合させる接合工程と、該ケースの所定位置に半導体素子を搭載する半導体素子搭載工程と、該半導体素子の所定位置と該ボンディング部とをワイヤーで接続するワイヤーボンディング工程と、を備えることを特徴とする。   A method of manufacturing a semiconductor device according to the invention of the present application includes a first electrode placement step of placing a first electrode having a bonding portion to be wire-bonded in a molding die, and a bonding portion after the first electrode placement step. A resin injection step of injecting a resin covering the first electrode into the molding die so as not to contact, a cooling step of solidifying the resin after the resin injection step, and an external device after the cooling step A bonding step of bonding a second electrode having a connection portion to the first electrode, a semiconductor element mounting step of mounting a semiconductor element at a predetermined position of the case, and a predetermined position of the semiconductor element and the bonding portion by a wire And a wire bonding step of connecting.

本発明により、半導体装置の樹脂製ケース形成用の金型を複数製品間で共用でき、しかも電極のワイヤーボンディングを安定的かつ正確に行うことができる。   According to the present invention, a mold for forming a resin case of a semiconductor device can be shared among a plurality of products, and wire bonding of electrodes can be performed stably and accurately.

実施の形態1
本実施形態はワイヤーボンディングされた電極を備える半導体装置に関するものであり、特に複数の電極レイアウトにも対応できる半導体装置およびその製造方法に関する。本実施形態の半導体装置はパワーデバイス半導体装置である。まず、本実施形態のパワーデバイス半導体装置の構成について図1を用いて概観する。
Embodiment 1
The present embodiment relates to a semiconductor device including wire-bonded electrodes, and more particularly to a semiconductor device that can cope with a plurality of electrode layouts and a manufacturing method thereof. The semiconductor device of this embodiment is a power device semiconductor device. First, the configuration of the power device semiconductor device of this embodiment will be outlined with reference to FIG.

図1は本実施形態のパワーデバイス半導体装置10の構成を説明するための斜視図である。図1に示される通り、本実施形態のパワーデバイス半導体装置10はその土台となるべきベース板11を備える。ベース板11は金属など放熱性の良い材料で構成されパワーデバイス半導体装置10の放熱を行う。ベース板11の上にはベース板11と接して樹脂ケース12が配置される。樹脂ケース12は、本実施形態のパワーデバイス半導体装置10のケース(筐体)となるものである。そして、樹脂ケース12は1の開放面を備える箱状の形状であり、その内部に後述する半導体素子や、電極などを固定又は支持するものである。   FIG. 1 is a perspective view for explaining the configuration of a power device semiconductor device 10 of the present embodiment. As shown in FIG. 1, the power device semiconductor device 10 of the present embodiment includes a base plate 11 to be the foundation. The base plate 11 is made of a material having a good heat dissipation property such as a metal and radiates heat from the power device semiconductor device 10. A resin case 12 is disposed on the base plate 11 in contact with the base plate 11. The resin case 12 is a case (housing) for the power device semiconductor device 10 of the present embodiment. The resin case 12 has a box shape having one open surface, and fixes or supports a semiconductor element, an electrode, and the like, which will be described later, inside the resin case 12.

パワーデバイス半導体装置10は絶縁基板18を備える。絶縁基板18は後述の半導体素子を絶縁するために樹脂ケース12に搭載される。さらに、この絶縁基板18の上には半導体素子15が搭載される。本実施形態の半導体素子15はIGBTなどのパワーデバイスである。   The power device semiconductor device 10 includes an insulating substrate 18. The insulating substrate 18 is mounted on the resin case 12 in order to insulate semiconductor elements described later. Further, the semiconductor element 15 is mounted on the insulating substrate 18. The semiconductor element 15 of the present embodiment is a power device such as an IGBT.

パワーデバイス半導体装置10はさらに外部電極13と内部電極14を備える。外部電極13と内部機器14とは接続されていて一体の電極を形成するものである。この電極は一端は、パワーデバイス半導体10が接続される外部機器(不図示)と電気的に接続されるべき端である。一方この電極の他端はワイヤー16により半導体素子15と接続される。以上が本実施形態のパワーデバイス半導体装置10の概観についての説明である。以後、図2を用いて本発明のより詳細な構成について説明する。   The power device semiconductor device 10 further includes an external electrode 13 and an internal electrode 14. The external electrode 13 and the internal device 14 are connected to form an integral electrode. One end of this electrode is an end to be electrically connected to an external device (not shown) to which the power device semiconductor 10 is connected. On the other hand, the other end of this electrode is connected to the semiconductor element 15 by a wire 16. The above is the description of the overview of the power device semiconductor device 10 of the present embodiment. Hereinafter, a more detailed configuration of the present invention will be described with reference to FIG.

図2はパワー半導体装置10が備える樹脂ケース12の外周近傍について説明するための拡大図である。ここでは図2の破線右側のI部について説明する。前述した通り、外部電極13と内部電極14とは接合され、電極64を形成している。この接合は外部電極13と内部電極14との接合部をはんだ17ではんだ付けすることで行われる。このように外部電極13と内部電極14とは接合され電極64を形成している。ここで、電極64のうち、前述の接合前に外部電極であった部分を接合後外部電極65と称する。また、電極64のうち前述の接合前に内部電極であった部分を接合後内部電極66と称する。すなわち、電極65は接合後外部電極65と接合後内部電極66とが接合され一体となったものである。   FIG. 2 is an enlarged view for explaining the vicinity of the outer periphery of the resin case 12 included in the power semiconductor device 10. Here, the I part on the right side of the broken line in FIG. 2 will be described. As described above, the external electrode 13 and the internal electrode 14 are joined to form the electrode 64. This joining is performed by soldering the joining portion between the external electrode 13 and the internal electrode 14 with the solder 17. Thus, the external electrode 13 and the internal electrode 14 are joined to form an electrode 64. Here, a portion of the electrode 64 that was an external electrode before the above-described bonding is referred to as a post-bonding external electrode 65. Further, a portion of the electrode 64 that was an internal electrode before the above-described bonding is referred to as a post-bonding internal electrode 66. That is, the electrode 65 is formed by joining the external electrode 65 after bonding and the internal electrode 66 after bonding together.

図2のI部から分かるように、接合後外部電極65は、はんだ17によって接合後内部電極66と接合されていることに加えて、樹脂突起部24によっても位置が固定されている。樹脂突起部24とは樹脂ケース12の部分であり鉤型の先端を有する突起部である。他方、接合後内部電極66は樹脂ケース12によって埋め込まれるように配置されることにより固定される。また、接合後内部電極66はさらに、樹脂ケース12の一部である縦断樹脂22によってもその配置位置が固定されている。本実施形態における縦断樹脂22は接合後内部電極66の表面に露出した面(ワイヤー打点面)を縦断するように配置されている。   As can be seen from the part I in FIG. 2, the position of the post-joining external electrode 65 is fixed by the resin protrusion 24 in addition to being joined to the post-joining internal electrode 66 by the solder 17. The resin protrusion 24 is a part of the resin case 12 and is a protrusion having a bowl-shaped tip. On the other hand, after bonding, the internal electrode 66 is fixed by being disposed so as to be embedded by the resin case 12. Further, the arrangement position of the internal electrode 66 after bonding is also fixed by the longitudinal resin 22 which is a part of the resin case 12. In the present embodiment, the longitudinal resin 22 is disposed so as to longitudinally cut the surface (wire striking surface) exposed on the surface of the internal electrode 66 after bonding.

電極64は上述のように固定される。そして、前述のワイヤー打点面上の縦断樹脂が配置される場所以外の所定位置にはワイヤー20が接続されている。ワイヤー20は半導体素子15とワイヤー打点面の所定位置とを接続するものである。   The electrode 64 is fixed as described above. And the wire 20 is connected to predetermined positions other than the place where the longitudinal resin on the above-mentioned wire hitting surface is arrange | positioned. The wire 20 connects the semiconductor element 15 and a predetermined position on the wire striking surface.

本実施形態の半導体装置であるパワーデバイス半導体装置10は上述の構成を備える。このようなパワーデバイス半導体装置を製造する工程について図3を用いて説明する。図3は、ここまでに説明したパワーデバイス半導体装置を製造する製造工程のうち特徴的なものを説明するためのフローチャートである。まず、ステップ100において、内部電極が成形金型の所定位置に配置される。ここで成形金型とはモールド樹脂を内部に注入し樹脂ケースを形成するために用いられる金型のことをさす。   The power device semiconductor device 10 that is the semiconductor device of the present embodiment has the above-described configuration. A process for manufacturing such a power device semiconductor device will be described with reference to FIG. FIG. 3 is a flowchart for explaining a characteristic process among the manufacturing steps for manufacturing the power device semiconductor device described so far. First, in step 100, the internal electrode is disposed at a predetermined position of the molding die. Here, the molding die refers to a die used for injecting a molding resin into the inside to form a resin case.

ステップ100の処理を終えるとステップ102へと処理が進められる。ステップ102では前述の成形金型内に樹脂を注入する。この時、内部電極は樹脂に覆われるように配置されるが、将来ワイヤーが接続されるべきワイヤー打点面の所定位置には樹脂が付着しないように樹脂が注入される。一方ワイヤー打点面の縦断樹脂22が形成されるべき場所には縦断樹脂を付着させるように樹脂が注入される。   When the process of step 100 is completed, the process proceeds to step 102. In step 102, resin is injected into the above-described molding die. At this time, the internal electrode is disposed so as to be covered with the resin, but the resin is injected so that the resin does not adhere to a predetermined position on the wire striking surface where the wire is to be connected in the future. On the other hand, the resin is injected so that the longitudinal resin 22 adheres to the place where the longitudinal resin 22 on the wire striking surface is to be formed.

ステップ102の処理を終えるとステップ104へと処理が進められる。ステップ104ではステップ102で成形金型に注入された樹脂の冷却が行われる。この冷却は冷却機を用いても良いし空冷であっても良い。この冷却が終了すると樹脂の固化が終わり、前述の内部電極を所定位置に備える樹脂ケースが成形される。以後、このように樹脂の固化による樹脂ケースの成形と同時に(内部)電極の樹脂ケースへの配置を行うことを「インサート形成」と称する。本実施形態ではステップ104までの工程により内部電極がインサート形成される。   When the process of step 102 is completed, the process proceeds to step 104. In step 104, the resin injected into the molding die in step 102 is cooled. This cooling may be performed using a cooler or air cooling. When this cooling is finished, the resin has been solidified, and a resin case having the above-mentioned internal electrodes at predetermined positions is molded. Hereinafter, such an arrangement of the (internal) electrode in the resin case simultaneously with the molding of the resin case by the solidification of the resin is referred to as “insert formation”. In the present embodiment, the internal electrode is formed by insert through the processes up to step 104.

ステップ104の処理を終えるとステップ106へと処理が進められる。ステップ106では絶縁基板が樹脂ケースの所定位置に配置され、当該絶縁基板上の所定位置に半導体素子が搭載される。   When the process of step 104 is completed, the process proceeds to step 106. In step 106, the insulating substrate is disposed at a predetermined position of the resin case, and the semiconductor element is mounted at a predetermined position on the insulating substrate.

ステップ106の処理を終えるとステップ108へと処理が進められる。ステップ108では半導体素子の所定位置と、内部電極が備えるワイヤー打点面の所定位置とがワイヤーボンディングにより接続される。   When the process of step 106 is finished, the process proceeds to step 108. In step 108, the predetermined position of the semiconductor element and the predetermined position of the wire spot surface provided in the internal electrode are connected by wire bonding.

ステップ108の処理を終えるとステップ110へと処理が進められる。ステップ110では、外部電極の内部電極への接合(接続)が行われる。ステップ110における外部電極の内部電極との接続は図2の破線左側で示されるII部を用いて説明する。図2のII部における内部電極14はステップ110処理前は外部端子が挿入されるべき孔26を備える。そして、外部電極13は図2のII部に矢示されるように、樹脂ケース12の外部から樹脂突起部24を通過するように孔26へ挿入される。この挿入が終わると、任意の圧力で外部電極が孔26へ圧入される。その後、内部電極14と外部電極13との接合を強化するためにはんだ17による固定が行われる。前述のはんだ付けが終わると図2のI部に示すように、接合後外部電極65と接合後内部電極66を備える電極64が形成される。このように樹脂ケースが形成された後に当該樹脂ケースの外部から電極を挿入し固定することを「アウトサート形成」と称する。本実施形態の外部電極は上述の通りアウトサート形成される。   When the process of step 108 is completed, the process proceeds to step 110. In step 110, bonding (connection) of the external electrode to the internal electrode is performed. The connection of the external electrode to the internal electrode in step 110 will be described using the II part shown on the left side of the broken line in FIG. The internal electrode 14 in part II of FIG. 2 has a hole 26 into which an external terminal is to be inserted before step 110 processing. The external electrode 13 is inserted into the hole 26 so as to pass through the resin protrusion 24 from the outside of the resin case 12 as indicated by an arrow II in FIG. When this insertion is completed, the external electrode is pressed into the hole 26 with an arbitrary pressure. Thereafter, fixing with the solder 17 is performed in order to strengthen the bonding between the internal electrode 14 and the external electrode 13. When the above-described soldering is completed, an electrode 64 including a post-joining external electrode 65 and a post-joining internal electrode 66 is formed as shown in part I of FIG. Inserting and fixing an electrode from the outside of the resin case after the resin case is formed in this way is referred to as “outsert formation”. The external electrode of this embodiment is formed outsert as described above.

ここで、本実施形態の特徴を理解するために比較例について説明する。図4は比較例の半導体装置およびその製造方法を説明するための図である。比較例の半導体装置の電極である外部内部一体電極62は連続する一体の材料で構成され、本実施形態のように工程の初期で分割されているものではない。従って、比較例の電極には接合部はない。これは図4のI部に示される通りである。そして比較例の外部内部一体電極62は、鉤型部分を備える樹脂突起部58および、樹脂ケース52に形成された溝部60に勘合することによりその位置が固定されている。なお、比較例においても、電極62がワイヤー打点面を備える点は本実施形態の構成と同じである。また、ワイヤー打点面と半導体素子の所定位置とがワイヤーによって接続される点も本実施形態の構成と同様であるものとする。   Here, a comparative example will be described in order to understand the features of the present embodiment. FIG. 4 is a diagram for explaining a semiconductor device of a comparative example and a manufacturing method thereof. The external internal integrated electrode 62 which is an electrode of the semiconductor device of the comparative example is made of a continuous and integral material, and is not divided at the initial stage of the process as in this embodiment. Therefore, the electrode of the comparative example has no joint. This is as shown in part I of FIG. The position of the external internal integrated electrode 62 of the comparative example is fixed by fitting it into the resin protrusion 58 having a bowl-shaped portion and the groove 60 formed in the resin case 52. In addition, also in the comparative example, the point in which the electrode 62 is provided with a wire hitting surface is the same as the structure of this embodiment. Further, the point where the wire striking face and the predetermined position of the semiconductor element are connected by a wire is the same as the configuration of the present embodiment.

図4の破線左側を示すII部は比較例の外部内部一体電極62を配置する方法について説明する図である。比較例の外部内部一体電極62は図4のII部に矢示される方向にインサート形成される。すなわち一体形成されている外部内部一体電極62は樹脂ケース52形成の後に当該樹脂ケースへ装着される。そして、比較例に示した半導体装置における課題は以下のようなものである。すなわち、ワイヤー打点面を備える外部内部一体電極がアウトサート形成されているため外部内部一体電極の固定が不十分である。ワイヤー打点面の固定が不十分であると後続の工程であるワイヤーボンディング工程において、ワイヤー打点面が揺動することがありワイヤーの接続不良などの問題を起すと考えられる。   Part II shown on the left side of the broken line in FIG. 4 is a diagram for explaining a method of arranging the external internal integrated electrode 62 of the comparative example. The external internal integrated electrode 62 of the comparative example is insert-formed in the direction indicated by the arrow in the II part of FIG. That is, the integrally formed external internal integrated electrode 62 is attached to the resin case after the resin case 52 is formed. Problems in the semiconductor device shown in the comparative example are as follows. That is, since the external internal integrated electrode having the wire striking surface is formed outsert, the external internal integrated electrode is not sufficiently fixed. If the fixing of the wire striking surface is insufficient, the wire striking surface may swing in the subsequent wire bonding step, which may cause problems such as poor connection of the wire.

前述の比較例の課題を解決するために、外部内部一体電極をインサート形成することも考えられる。外部内部一体電極をインサート形成するとワイヤーボンディングの際、ワイヤー打点面の固定が十分であるから前述の問題は解消できる。しかしながら、外部内部一体電極をインサート形成するためには、(外部内部一体)電極のレイアウト毎に成形金型を準備しなくてはならない。よって、電極レイアウトをエンドユーザーの要求する配列にする場合や、電極レイアウトの異なる複数の製品をシリーズ化して製造する場合などには準備すべき成形金型の数が増え製造コストの面から好ましくない。このように、外部内部一体電極はインサート形成してもアウトサート形成しても課題を残してしまうものであった。   In order to solve the above-described problem of the comparative example, it is also conceivable to form an external internal integrated electrode. When the external internal integrated electrode is formed by insert, the above-mentioned problem can be solved since the wire striking surface is sufficiently fixed during wire bonding. However, in order to insert and form the external internal integrated electrode, a molding die must be prepared for each (external internal integrated) electrode layout. Therefore, when the electrode layout is arranged as required by the end user, or when manufacturing a plurality of products with different electrode layouts in series, the number of molds to be prepared increases, which is not preferable from the viewpoint of manufacturing cost. . In this way, the external internal integrated electrode has left a problem whether it is formed by insert insertion or outsert formation.

本実施形態の半導体装置およびその製造方法は上述の課題を解決できるものである。本実施形態では電極を「インサート形成される内部電極」と「アウトサート形成される外部電極」とに分割し、製造工程途中において両者を接合するものである。そして、内部電極はインサート形成されており、しかも縦断樹脂により固定されているからワイヤー打点面はワイヤーボンディングの際に揺動しない。したがってワイヤー打点面の所定位置に安定的かつ正確にワイヤーボンディングができる。ここで、図5、6を用いて、インサート形成することにより安定的かつ正確なワイヤーボンディングができる理由について説明する。まず、図5について説明する。図5は、図2において黒塗りされた矢印で示す方向から内部電極14などを描いた図である。ここで、一般に電極は金属板を所望の大きさにプレス加工することで製造される。そして、そのプレス加工に伴い、電極の角部にはダレ面とよばれる湾曲した部分が生じる。接合後内部電極66についても前述のダレ面が生じ、このようなダレ面がダレ面70として表現されている。そして、本実施形態では接合後内部電極66はインサート形成されているから、樹脂がダレ面70にまで到達し、ダレ面70は樹脂と接しそれに覆われる。   The semiconductor device and the manufacturing method thereof according to this embodiment can solve the above-described problems. In the present embodiment, the electrode is divided into “internal electrode formed by insert” and “external electrode formed by outsert”, and both are joined in the course of the manufacturing process. And since the internal electrode is insert-formed and is fixed by the longitudinal resin, the wire striking surface does not swing during the wire bonding. Accordingly, wire bonding can be stably and accurately performed at a predetermined position on the wire striking surface. Here, the reason why stable and accurate wire bonding can be performed by forming the insert will be described with reference to FIGS. First, FIG. 5 will be described. FIG. 5 is a diagram illustrating the internal electrodes 14 and the like from the direction indicated by the black arrows in FIG. Here, the electrode is generally manufactured by pressing a metal plate into a desired size. Along with the pressing, a curved portion called a sag surface is generated at the corner of the electrode. The above-described sagging surface also occurs in the internal electrode 66 after bonding, and such sagging surface is expressed as the sagging surface 70. In this embodiment, since the internal electrode 66 after insertion is formed by insertion, the resin reaches the sag surface 70, and the sag surface 70 is in contact with and covered with the resin.

一方図6は、比較例の半導体装置の一部を示す図である図4において黒塗りされた矢印で示す方向から外部内部一体電極62などを描いた図である。図5と同様に図6においても外部内部一体電極62のダレ面がダレ面70として記載されている。そして、比較例の外部内部一体電極62はアウトサート形成されるから、ダレ面70にまで樹脂が回りこまない。従ってダレ面70と樹脂ケース52との間には空隙72が生じることになる。このように、内部電極をアウトサート形成するとダレ面にまで樹脂が回りこまないが、内部電極をインサート形成するとダレ面にまで樹脂が接触(付着)するから内部電極は樹脂ケースにより強固に固定されているといえる。従ってインサート形成を行うと電極(ここでは内部電極)と樹脂ケースとが強固に固定され安定的かつ正確なワイヤーボンディングができる。   On the other hand, FIG. 6 is a diagram illustrating a part of the semiconductor device of the comparative example, in which the external internal integrated electrode 62 and the like are drawn from the direction indicated by the black arrow in FIG. As in FIG. 5, the sagging surface of the external internal integrated electrode 62 is also illustrated as the sagging surface 70 in FIG. 6. Since the external internal integrated electrode 62 of the comparative example is formed outsert, the resin does not reach the sag surface 70. Accordingly, a gap 72 is generated between the sag surface 70 and the resin case 52. In this way, when the internal electrode is formed as an outsert, the resin does not reach the sag surface, but when the internal electrode is formed as an insert, the resin contacts (adheres) to the sag surface, so the internal electrode is firmly fixed by the resin case. It can be said that. Therefore, when the insert is formed, the electrode (in this case, the internal electrode) and the resin case are firmly fixed, and stable and accurate wire bonding can be performed.

また、本実施形態の半導体装置の製造方法によれば、多数の内部電極をインサート形成しておいて、所定の内部電極には外部電極を接合しないことも可能である。すなわち、複数の電極レイアウトに対応しうる内部電極をインサート形成で製造しておいて、その後の外部電極をアウトサートする工程では特定の電極レイアウトに対応するように外部電極をアウトサートすることができる。よって、複数の電極レイアウトに対して1つの成形金型で対応できる。これにより、電極レイアウト毎に成形金型を準備する必要はないから製造コストの面から有利である。   Further, according to the method for manufacturing a semiconductor device of the present embodiment, it is possible to insert a large number of internal electrodes and not join external electrodes to predetermined internal electrodes. That is, an internal electrode that can correspond to a plurality of electrode layouts is manufactured by insert formation, and the external electrode can be outserted so as to correspond to a specific electrode layout in the subsequent process of outsert the external electrode. . Therefore, it is possible to cope with a plurality of electrode layouts with one molding die. This is advantageous from the viewpoint of manufacturing cost because it is not necessary to prepare a molding die for each electrode layout.

また、本実施形態の縦断樹脂は接合後内部電極を縦断するように配置されるから、はんだによる内部電極と外部電極との接合時において、はんだがワイヤー打点面のワイヤーが接合される部分にまで広がる事を抑制できる。   In addition, since the longitudinal resin of the present embodiment is arranged so as to longitudinally cut the internal electrode after joining, when joining the internal electrode and the external electrode by solder, the solder reaches the portion where the wire on the wire striking surface is joined. It can suppress spreading.

本実施形態の内部電極および外部電極の形状は、本実施形態で説明したものに限定されない。すなわち、内部電極がインサート形成され、外部電極がアウトサート形成されていて、内部電極の一部にワイヤーボンディングを行えば本発明の効果が得られるから、内部電極および外部電極の形状は任意である。   The shapes of the internal electrode and the external electrode of this embodiment are not limited to those described in this embodiment. That is, since the internal electrode is insert-formed and the external electrode is outsert-formed, and wire bonding is performed on a part of the internal electrode, the effect of the present invention can be obtained, so the shape of the internal electrode and the external electrode is arbitrary. .

本実施形態においては、ワイヤーボンディングを行った後に外部端子をアウトサート形成したがこの順序を逆転させても本発明の効果を得られるからどちらを先に行っても良い。   In the present embodiment, the external terminals are outsert formed after wire bonding, but either of these may be performed first because the effect of the present invention can be obtained even if this order is reversed.

本実施形態においては、内部電極と外部電極との接合に圧入とはんだの両方を用いたが、本発明は内部端子と外部端子が分割されていて、後に両者が接合されることに特徴があるからその接合方法は、必要な接合強度などを勘案し適宜定めれば良い。   In this embodiment, both press-fitting and soldering are used for joining the internal electrode and the external electrode. However, the present invention is characterized in that the internal terminal and the external terminal are divided and later both are joined. Therefore, the bonding method may be appropriately determined in consideration of necessary bonding strength.

本実施形態においては、内部電極の補足的な固定およびはんだのワイヤー打点面所定位置への拡散防止のために縦断樹脂を配置したがこれは本発明の必須構成要件ではない。すなわち内部電極の固定だけを目的に縦断樹脂を配置するのであれば縦断樹脂がワイヤー打点面を縦断せずに「固定用樹脂」としてワイヤー打点面上に配置されれば良い。また、はんだの拡散防止だけを目的に縦断樹脂を配置するのであれば、図2に示すものよりも細幅の縦断樹脂であってもよいし、隣接する縦断樹脂と直線的に一体形成されるものでもよい。従って縦断樹脂の形状は特に限定されるものではない。   In this embodiment, the longitudinal resin is disposed for supplementary fixing of the internal electrodes and prevention of diffusion of the solder to the predetermined point of the wire striking surface, but this is not an essential component of the present invention. That is, if the longitudinal resin is disposed only for the purpose of fixing the internal electrode, the longitudinal resin may be disposed on the wire striking surface as “fixing resin” without vertically traversing the wire striking surface. Further, if the longitudinal resin is disposed only for the purpose of preventing the diffusion of solder, the longitudinal resin having a narrower width than that shown in FIG. 2 may be used, or it may be integrally formed linearly with the adjacent longitudinal resin. It may be a thing. Therefore, the shape of the longitudinal resin is not particularly limited.

実施形態1のパワーデバイス半導体装置の構成について説明する図。2 is a diagram illustrating a configuration of a power device semiconductor device according to Embodiment 1. FIG. 実施形態1のパワーデバイス半導体装置の電極およびその近傍について説明する図。FIG. 3 is a diagram for explaining an electrode of the power device semiconductor device according to the first embodiment and its vicinity. 実施形態1のパワーデバイス半導体装置を製造する工程について説明する図。The figure explaining the process of manufacturing the power device semiconductor device of Embodiment 1. FIG. 比較例の半導体装置およびその製造方法を説明するための図であるIt is a figure for demonstrating the semiconductor device of a comparative example, and its manufacturing method. 実施の形態1のダレ面について説明する図。3A and 3B illustrate a sag surface according to Embodiment 1; 比較例のダレ面について説明する図。The figure explaining the sagging surface of a comparative example.

符号の説明Explanation of symbols

12 樹脂ケース
13 外部電極
14 内部電極
15 半導体素子
17 はんだ
20 ワイヤー
22 縦断樹脂
70 ダレ面
12 Resin Case 13 External Electrode 14 Internal Electrode 15 Semiconductor Element 17 Solder 20 Wire 22 Longitudinal Resin 70 Sag Surface

Claims (4)

半導体素子と、
第一平面を備える第一電極と、
前記半導体素子の所定位置と前記第一平面の所定位置を接続するワイヤーと、
前記第一電極と接合される第二電極と、
少なくとも前記第一平面の前記ワイヤーが接続される部分であるボンディング部は表面に露出させるように前記第一電極を覆い、かつ前記半導体素子を直接または間接的に支持する樹脂で構成される樹脂ケースとを備え、
前記第一電極のダレ面に前記樹脂が接し、
前記第二電極のダレ面に前記樹脂が接しないことを特徴とする半導体装置。
A semiconductor element;
A first electrode comprising a first plane;
A wire connecting a predetermined position of the semiconductor element and a predetermined position of the first plane;
A second electrode joined to the first electrode;
A resin case made of a resin that covers the first electrode so that at least the bonding portion to which the wire on the first plane is connected is exposed on the surface and supports the semiconductor element directly or indirectly And
The resin contacts the sag surface of the first electrode,
A semiconductor device, wherein the resin does not contact the sagging surface of the second electrode.
前記樹脂は、前記ボンディング部を除いた前記第一平面にも配置されるように一体形成されることを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the resin is integrally formed so as to be disposed on the first plane excluding the bonding portion. 前記樹脂は、前記ボンディング部を除いた前記第一平面に前記第一平面を縦断するように配置されることを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the resin is disposed so as to cut the first plane vertically to the first plane excluding the bonding portion. ワイヤーボンディングされるボンディング部を備える第一電極を成形金型内に配置する第一電極配置工程と、
前記第一電極配置工程後、前記ボンディング部には接触しないように前記第一電極を覆う樹脂を前記成形金型内に注入する樹脂注入工程と、
前記樹脂注入工程後、前記樹脂を固化させる冷却工程と、
前記冷却工程後、外部機器との接続部を備える第二電極を前記第一電極と接合させる接合工程と、
前記ケースの所定位置に半導体素子を搭載する半導体素子搭載工程と、
前記半導体素子の所定位置と前記ボンディング部とをワイヤーで接続するワイヤーボンディング工程と、
を備えることを特徴とする半導体装置の製造方法。
A first electrode arrangement step of arranging a first electrode having a bonding part to be wire-bonded in a molding die;
After the first electrode placement step, a resin injection step of injecting a resin covering the first electrode into the molding die so as not to contact the bonding part,
After the resin injection step, a cooling step for solidifying the resin;
After the cooling step, a bonding step of bonding a second electrode having a connection portion with an external device to the first electrode;
A semiconductor element mounting step of mounting a semiconductor element at a predetermined position of the case;
A wire bonding step of connecting a predetermined position of the semiconductor element and the bonding portion with a wire;
A method for manufacturing a semiconductor device, comprising:
JP2007301179A 2007-11-21 2007-11-21 Semiconductor device and its manufacturing method Pending JP2009130007A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007301179A JP2009130007A (en) 2007-11-21 2007-11-21 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007301179A JP2009130007A (en) 2007-11-21 2007-11-21 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2009130007A true JP2009130007A (en) 2009-06-11

Family

ID=40820662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007301179A Pending JP2009130007A (en) 2007-11-21 2007-11-21 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2009130007A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016066761A (en) * 2014-09-26 2016-04-28 富士電機株式会社 Power semiconductor module device
US20180204782A1 (en) * 2017-01-19 2018-07-19 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
DE112016007473T5 (en) 2016-11-25 2019-08-14 Mitsubishi Electric Corporation Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098223A (en) * 1995-06-16 1997-01-10 Mitsubishi Electric Corp Semiconductor power module and its manufacture
JP2000068426A (en) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp Semiconductor device
JP2003324184A (en) * 2002-04-30 2003-11-14 Mitsubishi Electric Corp Semiconductor power module
JP2008103639A (en) * 2006-10-20 2008-05-01 Toyota Motor Corp Structure and manufacturing method of intelligent power module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098223A (en) * 1995-06-16 1997-01-10 Mitsubishi Electric Corp Semiconductor power module and its manufacture
JP2000068426A (en) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp Semiconductor device
JP2003324184A (en) * 2002-04-30 2003-11-14 Mitsubishi Electric Corp Semiconductor power module
JP2008103639A (en) * 2006-10-20 2008-05-01 Toyota Motor Corp Structure and manufacturing method of intelligent power module

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016066761A (en) * 2014-09-26 2016-04-28 富士電機株式会社 Power semiconductor module device
DE112016007473T5 (en) 2016-11-25 2019-08-14 Mitsubishi Electric Corporation Semiconductor device
US10763183B2 (en) 2016-11-25 2020-09-01 Mitsubishi Electric Corporation Semiconductor device
US20180204782A1 (en) * 2017-01-19 2018-07-19 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
US10319661B2 (en) * 2017-01-19 2019-06-11 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7944042B2 (en) Semiconductor device and method of manufacturing same
JP5272768B2 (en) Power semiconductor device and manufacturing method thereof
JP6107362B2 (en) Semiconductor device manufacturing method and semiconductor device
JP6249892B2 (en) Manufacturing method of semiconductor device
JP2008252055A (en) Semiconductor and method for manufacturing the same
JP5239291B2 (en) Semiconductor device and manufacturing method thereof
JP5414644B2 (en) Semiconductor device
JP6451117B2 (en) Semiconductor device manufacturing method and semiconductor device
JP5649142B2 (en) Sealed semiconductor device and manufacturing method thereof
JP5953790B2 (en) Semiconductor device and manufacturing method of semiconductor device
US10453587B2 (en) Conductor assembly, electronic component using same, and manufacturing method thereof
JP2018170348A (en) Semiconductor device and method for manufacturing the same
JP2008294275A (en) Power semiconductor device
JP2009130007A (en) Semiconductor device and its manufacturing method
JP5623367B2 (en) Semiconductor device and semiconductor device module
JPH09232341A (en) Semiconductor device
JP2015088654A (en) Semiconductor module
JP2009283656A (en) Semiconductor device and manufacturing method thereof
JP5245880B2 (en) Power semiconductor module and manufacturing method thereof
JP2015119121A (en) Power semiconductor device
JP2009164240A (en) Semiconductor device
JP5217014B2 (en) Power conversion device and manufacturing method thereof
JPH0950830A (en) Junction structure of terminal and lead wire, and junction method for terminal and lead wire
JP2007311518A (en) Semiconductor device and manufacturing method thereof
JP2014036077A (en) Semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120117