JP2014036077A - Semiconductor device and manufacturing method of the same - Google Patents
Semiconductor device and manufacturing method of the same Download PDFInfo
- Publication number
- JP2014036077A JP2014036077A JP2012175661A JP2012175661A JP2014036077A JP 2014036077 A JP2014036077 A JP 2014036077A JP 2012175661 A JP2012175661 A JP 2012175661A JP 2012175661 A JP2012175661 A JP 2012175661A JP 2014036077 A JP2014036077 A JP 2014036077A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- semiconductor element
- lead
- metal block
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 239000011347 resin Substances 0.000 claims abstract description 23
- 229920005989 resin Polymers 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 17
- 238000005304 joining Methods 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 12
- 238000005520 cutting process Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 238000005219 brazing Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明は半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
従来、大電力を扱う半導体装置、例えば、電気自動車や電車等のモータを制御するインバータや回生用のコンバータに使用する半導体装置は、次の様な工程で製造されていた。 Conventionally, semiconductor devices that handle high power, for example, semiconductor devices used in inverters for controlling motors such as electric cars and trains and converters for regeneration, have been manufactured in the following processes.
即ち、金属ブロック(又は回路基板)上へ半導体素子を配置・接合する工程、治具上に金属ブロックおよびインナーリードと一体化したリードフレームを配置する工程、加熱によりインナーリードと半導体素子を接合する工程、樹脂封止工程およびリードフレームを切断する工程の順に行われていた。 That is, a step of placing and joining a semiconductor element on a metal block (or circuit board), a step of placing a lead frame integrated with the metal block and the inner lead on a jig, and joining the inner lead and the semiconductor element by heating. The process, the resin sealing process and the lead frame cutting process were performed in this order.
一般的に、インナーリードはタイバーを介してリードフレームと一体化された状態でプレスまたはエッチングにより製造される。治具にリードフレームを配置することで、リードフレームに支持されるインナーリードを半導体素子上部の所定の位置に配置することができる(例えば、特許文献1参照)。この状態で、例えば半導体素子上部に配置したハンダを溶融させてインナーリード下面と半導体素子上面との接合が行われる。 In general, the inner lead is manufactured by pressing or etching while being integrated with the lead frame via a tie bar. By arranging the lead frame on the jig, the inner lead supported by the lead frame can be arranged at a predetermined position above the semiconductor element (for example, see Patent Document 1). In this state, for example, solder disposed on the upper portion of the semiconductor element is melted to join the lower surface of the inner lead and the upper surface of the semiconductor element.
上述の様に、インナーリードはリードフレームに支持されているが、例えば、インナーリードが細長い片持ち形状である場合には、インナーリードの一端はリードフレームに支持されるが、他端は不安定な状態となる。 As described above, the inner lead is supported by the lead frame. For example, when the inner lead has an elongated cantilever shape, one end of the inner lead is supported by the lead frame, but the other end is unstable. It becomes a state.
従って、リードフレームが治具に配置されても、インナーリードの先端は不安定な状態となるため、半導体素子とインナーリードを接合する工程において、半導体素子上面とリードフレーム下面の間隔が所望の寸法で接合されない問題があった。 Therefore, even if the lead frame is placed on the jig, the tip of the inner lead is in an unstable state. Therefore, in the process of joining the semiconductor element and the inner lead, the distance between the upper surface of the semiconductor element and the lower surface of the lead frame is a desired dimension. There was a problem that was not joined.
本発明は以上の問題を解決するためになされたものであり、製造工程において、インナーリードと半導体素子の高さ方向の間隔を所望の寸法で接合することを簡易な構造で可能とする半導体装置、および、インナーリードと半導体素子の高さ方向の間隔を所望の寸法で接合することが可能な半導体装置の製造方法の提供を目的とする。 The present invention has been made to solve the above problems, and in a manufacturing process, a semiconductor device capable of joining the inner lead and the semiconductor element in the height direction with a desired dimension with a simple structure. Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of joining the inner lead and the semiconductor element in the height direction with a desired dimension.
本発明に係る半導体装置は、金属ブロックと、金属ブロック上に接合された半導体素子と、半導体素子上面に接合されたインナーリードとを備え、当該インナーリードは、当該インナーリードが支持されていたリードフレームから前記半導体素子上に延在する第1部分と、半導体素子上から片持ち状に延在し、平面視で金属ブロック外側に少なくとも当該インナーリードの厚み以上突出した第2部分とを備え、半導体素子および当該インナーリードの半導体素子との接合部分ならびに第2部分は、樹脂に封止されていることを特徴とする。 A semiconductor device according to the present invention includes a metal block, a semiconductor element bonded on the metal block, and an inner lead bonded to the upper surface of the semiconductor element, and the inner lead is a lead on which the inner lead is supported. A first portion extending from the frame on the semiconductor element, and a second portion extending in a cantilevered manner from the semiconductor element and projecting at least the thickness of the inner lead outside the metal block in plan view, The bonding portion of the semiconductor element and the inner lead with the semiconductor element and the second portion are sealed with resin.
また、本発明に係る半導体装置の製造方法は、(a)半導体素子が配置された金属ブロックを、下治具上に配置する工程と、(b)工程(a)の後に、半導体素子上にインナーリードを配置する工程とを備え、当該インナーリードは、当該インナーリードを支持するリードフレームから半導体素子上に延在する第1部分と、半導体素子上から片持ち状に延在する第2部分とを備え、工程(b)において、第2部分を平面視で金属ブロック外側に少なくともインナーリードの厚み以上突出させて、当該突出させた部分とリードフレームとを下治具で支持することによりインナーリードを配置し、(c)工程(b)の後に、インナーリード下面と半導体素子上面を接合する工程と、(d)工程(c)の後に、半導体素子およびインナーリードの半導体素子との接合部分ならびに第2部分を樹脂で封止する工程とを備える。 The method for manufacturing a semiconductor device according to the present invention includes (a) a step of placing a metal block on which a semiconductor element is disposed on a lower jig, and (b) after the step (a), on the semiconductor element. A step of disposing an inner lead, wherein the inner lead includes a first part extending on the semiconductor element from a lead frame supporting the inner lead, and a second part extending in a cantilevered manner on the semiconductor element. In the step (b), the second portion is projected outside the metal block by at least the thickness of the inner lead in a plan view, and the projected portion and the lead frame are supported by the lower jig to (C) After step (b), the step of bonding the lower surface of the inner lead and the upper surface of the semiconductor element; (d) After step (c), the semiconductor element and the inner lead half The joint portion and the second portion of the body element and a step of sealing with resin.
半発明に係る半導体装置によれば、インナーリードの第2部分を金属ブロック外側に突出させることで、半導体装置を製造する際に、下治具により第2部分の突出部分を支持することが可能となるため、インナーリードを安定して所望の高さに配置することが可能となる。よって、半導体素子上面とインナーリードの第1部分下面を接合する際に、半導体素子上面と第1部分下面の間隔を所望の寸法で接合することが可能となる。よって、半導体装置の長寿命化が期待できる。 According to the semiconductor device according to the semi-invention, by projecting the second portion of the inner lead to the outside of the metal block, the protruding portion of the second portion can be supported by the lower jig when the semiconductor device is manufactured. Therefore, the inner lead can be stably arranged at a desired height. Therefore, when joining the upper surface of the semiconductor element and the lower surface of the first portion of the inner lead, it is possible to bond the semiconductor element upper surface and the lower surface of the first portion with a desired dimension. Therefore, the lifetime of the semiconductor device can be expected to be extended.
また、インナーリードの第2部分の金属ブロックからの突出量を平面視で、少なくともインナーリードの厚み以上とすることで、半導体装置を製造する際に、第2部分の先端が厚み方向に変形している場合であっても、第2部分の先端の変形の影響を受けることなく、インナーリードを下治具上に精度良く配置することが可能となる。 In addition, when the amount of protrusion of the second part of the inner lead from the metal block is at least the thickness of the inner lead in plan view, the tip of the second part is deformed in the thickness direction when the semiconductor device is manufactured. Even in this case, the inner lead can be accurately arranged on the lower jig without being affected by the deformation of the tip of the second portion.
また、本発明に係る半導体装置の製造方法によれば、インナーリードが半導体素子上から片持ち状に延在する第2部分を備える構成とし、前記工程(b)において、第2部分を平面視で金属ブロック2外側に突出させて、当該突出させた部分を下治具で支持することにより、インナーリードの両端が下治具により支持されるため、インナーリードを安定して所望の高さに配置することが可能となる。よって、半導体素子上面とインナーリードの第1部分下面を接合する際に、半導体素子上面と第1部分下面の間隔を所望の寸法で接合することが可能となる。よって、製造工程において、歩留まりの向上が期待できる。
According to the method for manufacturing a semiconductor device of the present invention, the inner lead includes the second part that extends in a cantilevered manner from the semiconductor element. In the step (b), the second part is viewed in plan view. By projecting to the outside of the
また、本発明に係る半導体装置の製造方法によれば、前記工程(b)において、第2部分の金属ブロックからの突出量を、平面視で少なくともインナーリードの厚み以上とすることで、第2部分の先端が厚み方向に変形している場合であっても、第2部分の先端の変形の影響を受けることなく、インナーリードを下治具上に精度良く配置することが可能となる。 According to the method for manufacturing a semiconductor device of the present invention, in the step (b), the amount of protrusion of the second portion from the metal block is at least equal to or greater than the thickness of the inner lead in plan view. Even when the tip of the portion is deformed in the thickness direction, the inner lead can be accurately placed on the lower jig without being affected by the deformation of the tip of the second portion.
<前提技術>
図5(a),(b)に、前提技術に係る半導体装置の平面図と断面図をそれぞれ示す。図5(a)に示すように、金属ブロック2上には、半導体素子として、例えばIGBTチップ4およびフリーホイールダイオード5が所定の位置に、ハンダ7により接合されている。
<Prerequisite technology>
5A and 5B are a plan view and a cross-sectional view, respectively, of a semiconductor device according to the base technology. As shown in FIG. 5A, on the
図5(a)において、フレーム枠体1は、リードフレーム1a、タイバー1eおよびインナーリード1b,1c,1dから構成される。インナーリード1b,1c,1dは、タイバー1eを介して、リードフレーム1aにより支持されている。
In FIG. 5A, the
なお、インナーリード1b,1cは主端子であり、インナーリード1dは信号端子である。
The
図5(a)において、各インナーリード1b,1c,1dは、リードフレーム1aに支持された状態であるが、完成品としての半導体装置は、タイバー1eを切断することにより、インナーリード1b,1c,1dはフレーム枠体1から分離される。
In FIG. 5A, each
主端子としてのインナーリード1cは、インナーリード1cを支持するリードフレーム1aから半導体素子上に延在する第1部分1fを備える。第1部分1fの下面と半導体素子、即ちIGBTチップ4およびフリーホイールダイオード5の上面はハンダ8により接合されている。また、もう1つの主端子としてのインナーリード1bは、リードフレーム1aから金属ブロック2上に延在し、インナーリード1b下面と金属ブロック2上面はハンダにより接合されている。
The
また、IGBTチップ4上面と、信号端子としてのインナーリード1dは、アルミワイヤ6により接続されている。また、半導体素子即ちIGBTチップ4およびフリーホイールダイオード5と、インナーリード1b,1c,1dと半導体素子の接合部分は樹脂3により封止されている。
Further, the upper surface of the
以上の様にして構成される半導体装置は、信号端子としてのインナーリード1dに入力される所定の信号により、主端子としてのインナーリード1b,1c間に流れる電流のオン・オフを行う半導体装置である。
The semiconductor device configured as described above is a semiconductor device that turns on and off the current flowing between the
次に、上述した半導体装置の製造方法について説明する。インナーリード1b,1c,1dは、タイバー1eを介してリードフレーム1aと一体化されている。一般に、フレーム枠体1は、金型により1mm以下の板厚の金属板を打ち抜いて製造される。なお、フレーム枠体1は、打ち抜きにより製造されるため、面方向に対して高い精度が得られる反面、板厚方向に対する加工精度は相対的に低くなるのが普通である。
Next, a method for manufacturing the semiconductor device described above will be described. The
まず、図6に示す様に、下治具9を用意する。下治具9には、金属ブロック2およびフレーム枠体1が適切な位置・高さに配置されるように凹凸(図示せず)が形成されている。
First, as shown in FIG. 6, a
下治具9上に、半導体素子が配置された金属ブロック2を配置する。このとき、金属ブロック2上面と半導体素子下面は、予めハンダ7により接合されているか、または接合部分にハンダペーストが配置されている。
On the
次に、下治具9上に、フレーム枠体1を、下治具9に形成された位置決め用の凹凸に合わせて配置する。このとき、フレーム枠体1の各インナーリード1b,1c,1dは、所定の位置・高さに配置される。また、インナーリード1b下面と半導体素子上面の間およびインナーリード1c下面と金属ブロック2上面の間には、ハンダペーストが配置される。
Next, the
なお、図6に示す様に、フレーム枠体1の上に上治具10を配置すれば、フレーム枠体1は、下治具9と上治具10に挟持されるため、より正確な位置決めが可能となる。
As shown in FIG. 6, if the
次に、下治具9および上治具10を装着した状態で、半導体装置全体を所定の温度まで加熱することにより、接合部分に配置したハンダペーストを溶融させて、ハンダ7,8を形成する。
Next, with the
次に、必要に応じて、例えばボンディング法により、IGBTチップ4上面と信号端子としてのインナーリード1dをアルミワイヤにより接続する。
Next, if necessary, the upper surface of the
さらに、半導体素子および半導体素子と各インナーリード1b,1c,1dの接続部分を樹脂3により封止する。
Further, the semiconductor element and the connecting portion between the semiconductor element and each
最後に、タイバー1eを切断することにより、各インナーリード1b,1c,1dをリードフレーム1aから分離して、半導体装置を得る。
Finally, the
上述した製造工程において、フレーム枠体1を下治具9上に配置する際、インナーリード1cの第1部分1fは、下治具9によって支持されていないため、高さ方向に不安定である。従って、インナーリード1cの第1部分1f下面と半導体素子上面の間隔が所定の寸法でハンダ接合されず、例えば図5(b)のように、第1部分1fと半導体素子上面がある角度を持って曲がって接合されてしまう問題があった。
In the above-described manufacturing process, when the
この問題は、インナーリード1cが不安定であるために、例えば、ハンダ接合の際にハンダの硬化、収縮により、インナーリード1cが高さ方向に動いて生じる。
This problem is caused by the
インナーリード1cの第1部分1f下面と半導体素子上面との間隔が、所定の寸法よりも小さくなった場合、長期使用における接合部の信頼性低下、接合部からのハンダ8の流失、短絡不良などの問題が起こる。
When the distance between the lower surface of the
また、インナーリード1cの第1部分1f下面と半導体素子上面との間隔が、所定の寸法よりも大きくなった場合、インダクタンスの上昇や、ハンダ接合を行う際の濡れ不足などの問題が起こる。
In addition, when the distance between the lower surface of the
以上の問題を避けるために、インナーリード1cの構造を以下の様に工夫した半導体装置が提案されている。
In order to avoid the above problems, a semiconductor device in which the structure of the
即ち、図7に示す様に、インナーリード1cが、リードフレーム1aから半導体素子上に延在する第1部分1fに加えて、第1部分1fからさらに延在して、インナーリード1dを支持するタイバー1eにつながる第2部分1gをさらに備える構成とする。
That is, as shown in FIG. 7, the
インナーリード1cをこの様な構成とすることにより、第2部分1gがタイバー1eを介してリードフレーム1aにより支持されるため、第1部分1fの両端が支持される構造となる。よって、第1部分1fは、半導体素子上面に対して所望の高さに安定した状態で配置される。
By configuring the
なお、第1部分1fは第2部分1gを介してタイバー1eとつながっているため、樹脂封止後に第2部分1gとタイバー1eの接続部分を切断する必要がある。切断後に、第2部分1gの先端は、樹脂3表面に露出してしまう。
In addition, since the
インナーリード1cの本来樹脂封止されるべき部分が樹脂3表面に露出してしまうため、絶縁性の観点から好ましくない。特に、隣接するインナーリード1dとの絶縁が問題となる。
Since the portion of the
樹脂3表面から露出するインナーリード1cの第2部分1gと、これに隣接する信号端子としてのインナーリード1dとの絶縁性を高めるために、第2部分1gとインナーリード1dをある程度離して配置する、またはこれらの間の樹脂3に絶縁用溝3aを形成するなどの対策を行う必要がある。絶縁用溝3aを形成することにより、第2部分1gと、これに隣接するインナーリード1dの間の沿面距離が長くなるため、絶縁性を高めることが可能である。
In order to improve the insulation between the
しかし、インナーリード1cの第2部分1gとインナーリード1dを離して配置すると、半導体装置が大型化する問題がある。また、絶縁用溝3aを形成するためには、第2部分1gとインナーリード1dの間にスペースを設ける必要があり、やはり半導体装置が大型化してしまう問題があった。また、製造工程において、絶縁用溝3aを形成するための工程が増える問題があった。
However, if the
<実施の形態>
<構成>
図1(a),(b)に本実施の形態における半導体装置の平面図と断面図をそれぞれ示す。図1(a),(b)において、インナーリード1cは、第1部分1fと第2部分1gから構成され、第1部分1fは、前提技術と同様に、インナーリード1cを支持するリードフレーム1aから半導体素子、即ちIGBTチップ4およびフリーホイールダイオード5上に延在している。
<Embodiment>
<Configuration>
FIGS. 1A and 1B are a plan view and a cross-sectional view, respectively, of the semiconductor device in this embodiment. 1A and 1B, an
また、第2部分1gは、半導体素子上から片持ち状に延在し、平面視で金属ブロック2外側に少なくともインナーリード1cの厚み以上突出している。また、第2部分1gは樹脂3により封止されている。つまり、インナーリード1cに備わる第2部分1gの構造が前述の前提技術(図7)と異なる。これ以外の構成は前提技術と同じであるため、説明を省略する。
The
<製造方法>
図2を用いて、本実施の形態における半導体装置の製造方法を説明する。まず、下治具9を用意する。下治具9には、金属ブロック2およびフレーム枠体1が適切な位置・高さに配置されるように凹凸が形成されている。
<Manufacturing method>
A method for manufacturing a semiconductor device in the present embodiment will be described with reference to FIG. First, the
下治具9上に、半導体素子、即ちIGBTチップ4およびフリーホイールダイオード5が配置された金属ブロック2を配置する。このとき、金属ブロック2上面と各半導体素子の下面は、予めハンダ接合されているか、またはハンダペーストが配置されている。
On the
次に、下治具9上に、フレーム枠体1を、下治具9に形成された凹凸(図示せず)に合わせて配置する。このとき、フレーム枠体1に備わるインナーリード1b,1dは、前提技術同様、半導体素子もしくは金属ブロック2上部に、所定の高さに配置される。
Next, the
また、本実施の形態において、インナーリード1cの第2部分1gの先端が、下治具9によって支持される。これは、第2部分1gの先端が、平面視で金属ブロック2外側に突出しているためである。
In the present embodiment, the tip of the
また、金属板を金型により打ち抜いてインナーリード1cを製造する際に、第2部分1gの先端は、R形状や面取り形状となる場合がある。このように、第2部分1gの先端が厚み方向に変形している場合であっても、平面視で金属ブロック2外側への第2部分1gの突出量を少なくともインナーリード1cの厚み以上とすることで、第2部分1gの厚み方向の変形の影響を受けずに、下治具9上にインナーリード1cを精度良く配置することが可能となる。
Further, when the
なお、フレーム枠体1の上に、さらに上治具10を配置することにより、フレーム枠体1およびインナーリード1cの第2部分1gの先端は、下治具9と上治具10の間に挟持されるため、より精度の高い位置決めが可能となる。
The
また、前提技術と同様に、インナーリード1cの第1部分1fの下面およびインナーリード1bの下面には、ハンダペーストが配置されている。
Similarly to the base technology, solder paste is disposed on the lower surface of the
以降の加熱工程およびワイヤボンディング工程は前提技術と同じであるため、説明を省略する。また、続く樹脂封止工程において、インナーリード1cの第2部分1gは、前提技術(図7)と異なり、タイバー1eとつながっていないため、樹脂封止される。
Since the subsequent heating process and wire bonding process are the same as the base technology, the description thereof is omitted. In the subsequent resin sealing step, the
樹脂封止の後、タイバー1eが切断されることにより、各インナーリード1b,1c,1dがフレーム枠体1から分離されて、半導体装置を得る。
After the resin sealing, the
なお、本実施の形態では、インナーリード1cの第2部分1gの先端は、樹脂封止されるため、樹脂3表面に露出しない。よって、前提技術で述べた絶縁性の問題は生じない。
In the present embodiment, the tip of the
<効果>
本実施の形態における半導体装置は、金属ブロック2と、金属ブロック2上に接合された半導体素子即ちIGBTチップ4およびフリーホイールダイオード5と、半導体素子上面に接合されたインナーリード1cとを備え、インナーリード1cは、インナーリード1cが支持されていたリードフレーム1aから半導体素子上に延在する第1部分1fと、半導体素子上から片持ち状に延在し、平面視で金属ブロック2外側に少なくともインナーリード1cの厚み以上突出した第2部分1gとを備え、半導体素子およびインナーリード1cの半導体素子との接合部分ならびに第2部分1gは、樹脂3に封止されていることを特徴とする。
<Effect>
The semiconductor device in the present embodiment includes a
従って、インナーリード1cの第2部分1gを金属ブロック2外側に突出させることで、本実施の形態における半導体装置を製造する際に、下治具9により第2部分1gの突出部分を支持することが可能となるため、インナーリード1cを安定して所望の高さに配置することが可能となる。よって、半導体素子上面とインナーリード1cの第1部分1f下面を接合する際に、半導体素子上面と第1部分1f下面の間隔を所望の寸法で接合することが可能となる。よって、半導体装置の長寿命化が期待できる。
Therefore, by projecting the
また、インナーリード1cの第2部分1gの金属ブロック2からの突出量を平面視で、少なくともインナーリード1cの厚み以上とすることで、本実施の形態における半導体装置を製造する際に、第2部分1gの先端が厚み方向に変形している場合であっても、第2部分1gの変形の影響を受けることなく、インナーリード1cを下治具9上に精度良く配置することが可能となる。
Further, when the amount of protrusion of the
また、前提技術(図7)の様に、インナーリード1cの第2部分1gと、インナーリード1dとの絶縁を考慮する必要が無いため、前提技術よりも半導体装置の小型化が可能である。
Further, unlike the base technology (FIG. 7), since it is not necessary to consider the insulation between the
また、本実施の形態における半導体装置の製造方法は、(a)半導体素子が配置された金属ブロック2を、下治具9上に配置する工程と、(b)工程(a)の後に、半導体素子上にインナーリード1cを配置する工程とを備え、インナーリード1cは、インナーリード1cを支持するリードフレーム1aから半導体素子上に延在する第1部分1fと、半導体素子上から片持ち状に延在する第2部分1gとを備え、工程(b)において、第2部分1gを平面視で金属ブロック2外側に少なくともインナーリード1cの厚み以上突出させて、当該突出させた部分とリードフレーム1aとを下治具9で支持することによりインナーリード1cを配置し、(c)工程(b)の後に、インナーリード1c下面と半導体素子上面を接合する工程と、(d)工程(c)の後に、半導体素子およびインナーリード1cの半導体素子との接合部分ならびに第2部分1gを樹脂3で封止する工程とを備える。
In addition, in the method of manufacturing a semiconductor device according to the present embodiment, (a) a step of placing the
従って、インナーリード1cが半導体素子上から片持ち状に延在する第2部分1gを備える構成とし、工程(b)において、第2部分1gを平面視で金属ブロック2外側に突出させて、当該突出させた部分を下治具9で支持することにより、インナーリード1cの両端が下治具9により支持されるため、インナーリード1cを安定して所望の高さに配置することが可能となる。よって、半導体素子上面とインナーリード1cの第1部分1f下面を接合する際に、半導体素子上面と第1部分1f下面の間隔を所望の寸法で接合することが可能となる。よって、製造工程において、歩留まりの向上が期待できる。
Accordingly, the
また、工程(b)において、第2部分1gの金属ブロックからの突出量を、平面視で少なくともインナーリード1cの厚み以上とすることで、第2部分1gの先端が厚み方向に変形している場合であっても、第2部分1gの変形の影響を受けることなく、インナーリード1cを下治具9に精度良く配置することが可能となる。
Further, in step (b), the tip of the
また、本実施の形態における半導体装置の製造方法は、前記工程(b)において、突出させた部分、即ち第2部分1gの突出部分とリードフレーム1aとを上治具10と下治具9とで挟持することによりインナーリード1cを配置する。
Further, in the method of manufacturing a semiconductor device according to the present embodiment, in the step (b), the protruding portion, that is, the protruding portion of the
従って、下治具9と上治具10によりリードフレーム1aおよびインナーリード1cの第2部分1gの突出部分を挟持することが可能となるため、インナーリード1cをより安定した状態で所望の高さに配置することが可能となる。
Accordingly, the protruding portion of the
なお、本実施の形態においては、金属ブロック2と半導体素子または、半導体素子とインナーリード1b,1cの接合をハンダにより行ったが、ロウ材を用いて、ロウ付けにより行ってもよい。
In the present embodiment, the
<変形例>
図3に、本実施の形態における半導体装置の別の例の平面図を示す。図3に示す様に、複数の金属ブロック2上に半導体素子(例えば、IGBTチップ4およびフリーホイールダイオード)が接合されており、これらの半導体素子上面は、インナーリード1cの第1部分1f下面と接合されている。図1(a)と同様、インナーリード1cは、第1部分1fと第2部分1gを備える。
<Modification>
FIG. 3 is a plan view of another example of the semiconductor device in this embodiment. As shown in FIG. 3, semiconductor elements (for example,
また、本変形例における半導体装置において、図1(a)と同様、半導体素子および半導体素子とインナーリード1cの接合部ならびに第2部分1gは、樹脂3により封止されている。
Further, in the semiconductor device according to the present modification, as in FIG. 1A, the semiconductor element, the junction between the semiconductor element and the
なお、図3において、フレーム枠体1に備わるインナーリード1cは、タイバー1eを介してリードフレーム1aに支持されているが、完成製品においては、インナーリード1cからタイバー1eが切断されて、インナーリード1cとリードフレーム1aは分離される。
In FIG. 3, the
図4を用いて、本変形例における半導体装置の製造方法を説明する。下治具9には、凸部9aが形成されており、この凸部9aをガイドとして、複数の金属ブロック2が下治具9上に配置される。なお、金属ブロック2上面には半導体素子がハンダ7により接合されている。
A method for manufacturing a semiconductor device according to this modification will be described with reference to FIGS. A
次に、下治具9上にフレーム枠体1を配置する。このとき、下治具9によりリードフレーム1aおよびインナーリード1cの第2部分1gが支持される。
Next, the
次に、上治具10を配置する。リードフレーム1aおよびインナーリード1cの第2部分1gは、下治具9と上治具10の間に挟持される。
Next, the
なお、本変形例において、下治具9の凸部9aの高さを、インナーリード1cの第1部分1f下面の高さにすることで、下治具9により第1部分1fを支持することが可能となるため、より好ましい。
In this modification, the
また、インナーリード1cの第1部分1f下部と半導体素子上部の間には、ハンダペーストが配置されており、加熱処理を行うことで、インナーリード1cの第1部分1f下部と半導体素子上部がハンダ8により接合される。続いて、樹脂封止工程、タイバー1e切断を行い、半導体装置を得る。
A solder paste is disposed between the lower portion of the
本変形例の様に、インナーリード1cが大型化した場合であっても、インナーリード1cに第2部分1gを複数設けることにより、第2部分1gを治具で支持して、インナーリード1cを所望の高さに安定した状態で配置することが可能である。
Even when the
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。 In the present invention, the embodiments can be appropriately modified and omitted within the scope of the invention.
1 フレーム枠体、1a リードフレーム、1b,1c,1d インナーリード、1e タイバー、1f 第1部分、1g 第2部分、2 金属ブロック、3 樹脂、3a 絶縁用溝、4 IGBTチップ、5 フリーホイールダイオード、6 アルミワイヤ、7,8 ハンダ、9 下治具、9a 凸部、10 上治具。 1 frame frame, 1a lead frame, 1b, 1c, 1d inner lead, 1e tie bar, 1f first part, 1g second part, 2 metal block, 3 resin, 3a insulating groove, 4 IGBT chip, 5 free wheel diode , 6 Aluminum wire, 7, 8 Solder, 9 Lower jig, 9a Convex part, 10 Upper jig.
Claims (3)
前記金属ブロック上に接合された半導体素子と、
前記半導体素子上面に接合されたインナーリードと、
を備え、
前記インナーリードは、
前記インナーリードが支持されていたリードフレームから前記半導体素子上に延在する第1部分と、
前記半導体素子上から片持ち状に延在し、平面視で前記金属ブロック外側に少なくとも前記インナーリードの厚み以上突出した第2部分と、
を備え、
前記半導体素子および前記インナーリードの前記半導体素子との接合部分ならびに前記第2部分は、樹脂に封止されていることを特徴とする、
半導体装置。 A metal block;
A semiconductor element bonded on the metal block;
An inner lead bonded to the upper surface of the semiconductor element;
With
The inner lead is
A first portion extending on the semiconductor element from a lead frame on which the inner lead is supported;
A second portion that extends in a cantilevered manner from above the semiconductor element and protrudes at least the thickness of the inner lead to the outside of the metal block in plan view;
With
The semiconductor element and the joint part of the inner lead with the semiconductor element and the second part are sealed with resin,
Semiconductor device.
(b)前記工程(a)の後に、前記半導体素子上にインナーリードを配置する工程と、
を備え、
前記インナーリードは、前記インナーリードを支持するリードフレームから前記半導体素子上に延在する第1部分と、前記半導体素子上から片持ち状に延在する第2部分とを備え、
前記工程(b)において、前記第2部分を平面視で前記金属ブロック外側に少なくとも前記インナーリードの厚み以上突出させて、当該突出させた部分と前記リードフレームとを前記下治具で支持することにより前記インナーリードを配置し、
(c)前記工程(b)の後に、前記インナーリード下面と前記半導体素子上面を接合する工程と、
(d)前記工程(c)の後に、前記半導体素子および前記インナーリードの前記半導体素子との接合部分ならびに前記第2部分を樹脂で封止する工程と、
を備える、
半導体装置の製造方法。 (A) a step of disposing a metal block on which a semiconductor element is disposed on a lower jig;
(B) after the step (a), placing an inner lead on the semiconductor element;
With
The inner lead includes a first portion that extends from the lead frame that supports the inner lead onto the semiconductor element, and a second portion that extends in a cantilevered manner from the semiconductor element,
In the step (b), the second part is projected outside the metal block by at least the thickness of the inner lead in plan view, and the projected part and the lead frame are supported by the lower jig. The inner lead is arranged by
(C) After the step (b), joining the lower surface of the inner lead and the upper surface of the semiconductor element;
(D) After the step (c), a step of sealing the bonding portion of the semiconductor element and the inner lead with the semiconductor element and the second portion with a resin;
Comprising
A method for manufacturing a semiconductor device.
請求項2に記載の半導体装置の製造方法。 In the step (b), the inner lead is disposed by sandwiching the protruding portion and the lead frame between an upper jig and the lower jig.
A method for manufacturing a semiconductor device according to claim 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012175661A JP5805029B2 (en) | 2012-08-08 | 2012-08-08 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012175661A JP5805029B2 (en) | 2012-08-08 | 2012-08-08 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014036077A true JP2014036077A (en) | 2014-02-24 |
JP5805029B2 JP5805029B2 (en) | 2015-11-04 |
Family
ID=50284894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012175661A Active JP5805029B2 (en) | 2012-08-08 | 2012-08-08 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5805029B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017059799A (en) * | 2015-09-19 | 2017-03-23 | 新電元工業株式会社 | Manufacturing method for electrical apparatus, manufacturing jig and removal jig |
JP2019161084A (en) * | 2018-03-15 | 2019-09-19 | トヨタ自動車株式会社 | Lead frame |
-
2012
- 2012-08-08 JP JP2012175661A patent/JP5805029B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017059799A (en) * | 2015-09-19 | 2017-03-23 | 新電元工業株式会社 | Manufacturing method for electrical apparatus, manufacturing jig and removal jig |
JP2019161084A (en) * | 2018-03-15 | 2019-09-19 | トヨタ自動車株式会社 | Lead frame |
Also Published As
Publication number | Publication date |
---|---|
JP5805029B2 (en) | 2015-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9673118B2 (en) | Power module and method of manufacturing power module | |
JP5414644B2 (en) | Semiconductor device | |
US9029995B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6673012B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2018170348A (en) | Semiconductor device and method for manufacturing the same | |
JP2011009410A (en) | Semiconductor module | |
JP2010098036A (en) | Resin case and method of manufacturing the same | |
JP6155676B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5805029B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2015095561A (en) | Semiconductor device and manufacturing method of the same | |
KR20060021744A (en) | A lead frame and the method for manufacturing the same | |
JP2010118577A (en) | Resin encapsulated semiconductor device and method of manufacturing the same | |
JPH11177007A (en) | Transistor package | |
US9252086B2 (en) | Connector and resin-sealed semiconductor device | |
JP2012186273A (en) | Semiconductor device, metal block and manufacturing method of the same | |
JP5564369B2 (en) | Lead frame, semiconductor device and manufacturing method thereof | |
US8378468B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2009224529A (en) | Semiconductor device and its manufacturing method | |
JP2012074572A (en) | Lead frame, semiconductor device, and method of manufacturing the same | |
JP2009130007A (en) | Semiconductor device and its manufacturing method | |
JP4978445B2 (en) | Lead frame and manufacturing method of semiconductor device | |
JP2013179256A (en) | Assembly jig of semiconductor device and method of manufacturing semiconductor device by using assembly jig | |
JP2012174748A (en) | Semiconductor module structure and manufacturing method of the same | |
JP6065625B2 (en) | Manufacturing method of semiconductor device | |
JP5703008B2 (en) | Frame assembly, semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5805029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |