JP2014036077A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2014036077A
JP2014036077A JP2012175661A JP2012175661A JP2014036077A JP 2014036077 A JP2014036077 A JP 2014036077A JP 2012175661 A JP2012175661 A JP 2012175661A JP 2012175661 A JP2012175661 A JP 2012175661A JP 2014036077 A JP2014036077 A JP 2014036077A
Authority
JP
Japan
Prior art keywords
inner lead
semiconductor element
lead
metal block
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012175661A
Other languages
Japanese (ja)
Other versions
JP5805029B2 (en
Inventor
Naoki Yoshimatsu
直樹 吉松
Masao Kikuchi
正雄 菊池
Osamu Usui
修 碓井
Daisuke Murata
大輔 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012175661A priority Critical patent/JP5805029B2/en
Publication of JP2014036077A publication Critical patent/JP2014036077A/en
Application granted granted Critical
Publication of JP5805029B2 publication Critical patent/JP5805029B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which can bond an inner lead and a semiconductor element at an intended distance in a height direction from each other in a manufacturing process by a simple structure, and provide a semiconductor device manufacturing method which can bond an inner lead and a semiconductor element at an intended distance in a height direction from each other.SOLUTION: A semiconductor device according to the present embodiment comprises: a metal block 2; a semiconductor element bonded on the metal block 2; and an inner lead 1c bonded on a top face of the semiconductor element. The inner lead 1c includes: a first part 1f extending from a lead frame 1a which supports the inner lead 1c to above the semiconductor element; and a second part 1g extending from above the semiconductor element in a cantilever fashion and projecting outward from the metal block 2 in a planar view by at least more than a thickness of the inner lead 1c. The semiconductor element, a bonded part of the inner lead 1c with the semiconductor element and the second part 1g are encapsulated by a resin 3.

Description

本発明は半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

従来、大電力を扱う半導体装置、例えば、電気自動車や電車等のモータを制御するインバータや回生用のコンバータに使用する半導体装置は、次の様な工程で製造されていた。   Conventionally, semiconductor devices that handle high power, for example, semiconductor devices used in inverters for controlling motors such as electric cars and trains and converters for regeneration, have been manufactured in the following processes.

即ち、金属ブロック（又は回路基板）上へ半導体素子を配置・接合する工程、治具上に金属ブロックおよびインナーリードと一体化したリードフレームを配置する工程、加熱によりインナーリードと半導体素子を接合する工程、樹脂封止工程およびリードフレームを切断する工程の順に行われていた。   That is, a step of placing and joining a semiconductor element on a metal block (or circuit board), a step of placing a lead frame integrated with the metal block and the inner lead on a jig, and joining the inner lead and the semiconductor element by heating. The process, the resin sealing process and the lead frame cutting process were performed in this order.

一般的に、インナーリードはタイバーを介してリードフレームと一体化された状態でプレスまたはエッチングにより製造される。治具にリードフレームを配置することで、リードフレームに支持されるインナーリードを半導体素子上部の所定の位置に配置することができる（例えば、特許文献１参照）。この状態で、例えば半導体素子上部に配置したハンダを溶融させてインナーリード下面と半導体素子上面との接合が行われる。   In general, the inner lead is manufactured by pressing or etching while being integrated with the lead frame via a tie bar. By arranging the lead frame on the jig, the inner lead supported by the lead frame can be arranged at a predetermined position above the semiconductor element (for example, see Patent Document 1). In this state, for example, solder disposed on the upper portion of the semiconductor element is melted to join the lower surface of the inner lead and the upper surface of the semiconductor element.

特開２０００−２２３６３４号公報JP 2000-223634 A

上述の様に、インナーリードはリードフレームに支持されているが、例えば、インナーリードが細長い片持ち形状である場合には、インナーリードの一端はリードフレームに支持されるが、他端は不安定な状態となる。   As described above, the inner lead is supported by the lead frame. For example, when the inner lead has an elongated cantilever shape, one end of the inner lead is supported by the lead frame, but the other end is unstable. It becomes a state.

従って、リードフレームが治具に配置されても、インナーリードの先端は不安定な状態となるため、半導体素子とインナーリードを接合する工程において、半導体素子上面とリードフレーム下面の間隔が所望の寸法で接合されない問題があった。   Therefore, even if the lead frame is placed on the jig, the tip of the inner lead is in an unstable state. Therefore, in the process of joining the semiconductor element and the inner lead, the distance between the upper surface of the semiconductor element and the lower surface of the lead frame is a desired dimension. There was a problem that was not joined.

本発明は以上の問題を解決するためになされたものであり、製造工程において、インナーリードと半導体素子の高さ方向の間隔を所望の寸法で接合することを簡易な構造で可能とする半導体装置、および、インナーリードと半導体素子の高さ方向の間隔を所望の寸法で接合することが可能な半導体装置の製造方法の提供を目的とする。   The present invention has been made to solve the above problems, and in a manufacturing process, a semiconductor device capable of joining the inner lead and the semiconductor element in the height direction with a desired dimension with a simple structure. Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of joining the inner lead and the semiconductor element in the height direction with a desired dimension.

本発明に係る半導体装置は、金属ブロックと、金属ブロック上に接合された半導体素子と、半導体素子上面に接合されたインナーリードとを備え、当該インナーリードは、当該インナーリードが支持されていたリードフレームから前記半導体素子上に延在する第１部分と、半導体素子上から片持ち状に延在し、平面視で金属ブロック外側に少なくとも当該インナーリードの厚み以上突出した第２部分とを備え、半導体素子および当該インナーリードの半導体素子との接合部分ならびに第２部分は、樹脂に封止されていることを特徴とする。   A semiconductor device according to the present invention includes a metal block, a semiconductor element bonded on the metal block, and an inner lead bonded to the upper surface of the semiconductor element, and the inner lead is a lead on which the inner lead is supported. A first portion extending from the frame on the semiconductor element, and a second portion extending in a cantilevered manner from the semiconductor element and projecting at least the thickness of the inner lead outside the metal block in plan view, The bonding portion of the semiconductor element and the inner lead with the semiconductor element and the second portion are sealed with resin.

また、本発明に係る半導体装置の製造方法は、（ａ）半導体素子が配置された金属ブロックを、下治具上に配置する工程と、（ｂ）工程（ａ）の後に、半導体素子上にインナーリードを配置する工程とを備え、当該インナーリードは、当該インナーリードを支持するリードフレームから半導体素子上に延在する第１部分と、半導体素子上から片持ち状に延在する第２部分とを備え、工程（ｂ）において、第２部分を平面視で金属ブロック外側に少なくともインナーリードの厚み以上突出させて、当該突出させた部分とリードフレームとを下治具で支持することによりインナーリードを配置し、（ｃ）工程（ｂ）の後に、インナーリード下面と半導体素子上面を接合する工程と、（ｄ）工程（ｃ）の後に、半導体素子およびインナーリードの半導体素子との接合部分ならびに第２部分を樹脂で封止する工程とを備える。   The method for manufacturing a semiconductor device according to the present invention includes (a) a step of placing a metal block on which a semiconductor element is disposed on a lower jig, and (b) after the step (a), on the semiconductor element. A step of disposing an inner lead, wherein the inner lead includes a first part extending on the semiconductor element from a lead frame supporting the inner lead, and a second part extending in a cantilevered manner on the semiconductor element. In the step (b), the second portion is projected outside the metal block by at least the thickness of the inner lead in a plan view, and the projected portion and the lead frame are supported by the lower jig to (C) After step (b), the step of bonding the lower surface of the inner lead and the upper surface of the semiconductor element; (d) After step (c), the semiconductor element and the inner lead half The joint portion and the second portion of the body element and a step of sealing with resin.

半発明に係る半導体装置によれば、インナーリードの第２部分を金属ブロック外側に突出させることで、半導体装置を製造する際に、下治具により第２部分の突出部分を支持することが可能となるため、インナーリードを安定して所望の高さに配置することが可能となる。よって、半導体素子上面とインナーリードの第１部分下面を接合する際に、半導体素子上面と第１部分下面の間隔を所望の寸法で接合することが可能となる。よって、半導体装置の長寿命化が期待できる。   According to the semiconductor device according to the semi-invention, by projecting the second portion of the inner lead to the outside of the metal block, the protruding portion of the second portion can be supported by the lower jig when the semiconductor device is manufactured. Therefore, the inner lead can be stably arranged at a desired height. Therefore, when joining the upper surface of the semiconductor element and the lower surface of the first portion of the inner lead, it is possible to bond the semiconductor element upper surface and the lower surface of the first portion with a desired dimension. Therefore, the lifetime of the semiconductor device can be expected to be extended.

また、インナーリードの第２部分の金属ブロックからの突出量を平面視で、少なくともインナーリードの厚み以上とすることで、半導体装置を製造する際に、第２部分の先端が厚み方向に変形している場合であっても、第２部分の先端の変形の影響を受けることなく、インナーリードを下治具上に精度良く配置することが可能となる。   In addition, when the amount of protrusion of the second part of the inner lead from the metal block is at least the thickness of the inner lead in plan view, the tip of the second part is deformed in the thickness direction when the semiconductor device is manufactured. Even in this case, the inner lead can be accurately arranged on the lower jig without being affected by the deformation of the tip of the second portion.

また、本発明に係る半導体装置の製造方法によれば、インナーリードが半導体素子上から片持ち状に延在する第２部分を備える構成とし、前記工程（ｂ）において、第２部分を平面視で金属ブロック２外側に突出させて、当該突出させた部分を下治具で支持することにより、インナーリードの両端が下治具により支持されるため、インナーリードを安定して所望の高さに配置することが可能となる。よって、半導体素子上面とインナーリードの第１部分下面を接合する際に、半導体素子上面と第１部分下面の間隔を所望の寸法で接合することが可能となる。よって、製造工程において、歩留まりの向上が期待できる。   According to the method for manufacturing a semiconductor device of the present invention, the inner lead includes the second part that extends in a cantilevered manner from the semiconductor element. In the step (b), the second part is viewed in plan view. By projecting to the outside of the metal block 2 and supporting the projecting portion with the lower jig, both ends of the inner lead are supported by the lower jig, so that the inner lead can be stably brought to a desired height. It becomes possible to arrange. Therefore, when joining the upper surface of the semiconductor element and the lower surface of the first portion of the inner lead, it is possible to bond the semiconductor element upper surface and the lower surface of the first portion with a desired dimension. Therefore, an improvement in yield can be expected in the manufacturing process.

また、本発明に係る半導体装置の製造方法によれば、前記工程（ｂ）において、第２部分の金属ブロックからの突出量を、平面視で少なくともインナーリードの厚み以上とすることで、第２部分の先端が厚み方向に変形している場合であっても、第２部分の先端の変形の影響を受けることなく、インナーリードを下治具上に精度良く配置することが可能となる。   According to the method for manufacturing a semiconductor device of the present invention, in the step (b), the amount of protrusion of the second portion from the metal block is at least equal to or greater than the thickness of the inner lead in plan view. Even when the tip of the portion is deformed in the thickness direction, the inner lead can be accurately placed on the lower jig without being affected by the deformation of the tip of the second portion.

本発明の実施の形態に係る半導体装置の構造を示す図である。It is a figure which shows the structure of the semiconductor device which concerns on embodiment of this invention. 図１に示す半導体装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the semiconductor device shown in FIG. 本発明の実施の形態に係る半導体装置の変形例を示す図である。It is a figure which shows the modification of the semiconductor device which concerns on embodiment of this invention. 図３に示す半導体装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the semiconductor device shown in FIG. 前提技術に係る半導体装置の構造を示す図である。It is a figure which shows the structure of the semiconductor device which concerns on a premise technique. 前提技術に係る半導体装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the semiconductor device which concerns on a premise technique. 前提技術に係る半導体装置の別の例を示す図である。It is a figure which shows another example of the semiconductor device which concerns on a premise technique.

＜前提技術＞
図５（ａ），（ｂ）に、前提技術に係る半導体装置の平面図と断面図をそれぞれ示す。図５（ａ）に示すように、金属ブロック２上には、半導体素子として、例えばＩＧＢＴチップ４およびフリーホイールダイオード５が所定の位置に、ハンダ７により接合されている。 <Prerequisite technology>
5A and 5B are a plan view and a cross-sectional view, respectively, of a semiconductor device according to the base technology. As shown in FIG. 5A, on the metal block 2, for example, an IGBT chip 4 and a free wheel diode 5 as semiconductor elements are joined at predetermined positions by solder 7.

図５（ａ）において、フレーム枠体１は、リードフレーム１ａ、タイバー１ｅおよびインナーリード１ｂ，１ｃ，１ｄから構成される。インナーリード１ｂ，１ｃ，１ｄは、タイバー１ｅを介して、リードフレーム１ａにより支持されている。   In FIG. 5A, the frame body 1 is composed of a lead frame 1a, a tie bar 1e, and inner leads 1b, 1c, 1d. The inner leads 1b, 1c, 1d are supported by the lead frame 1a via tie bars 1e.

なお、インナーリード１ｂ，１ｃは主端子であり、インナーリード１ｄは信号端子である。   The inner leads 1b and 1c are main terminals, and the inner lead 1d is a signal terminal.

図５（ａ）において、各インナーリード１ｂ，１ｃ，１ｄは、リードフレーム１ａに支持された状態であるが、完成品としての半導体装置は、タイバー１ｅを切断することにより、インナーリード１ｂ，１ｃ，１ｄはフレーム枠体１から分離される。   In FIG. 5A, each inner lead 1b, 1c, 1d is in a state supported by the lead frame 1a. However, in the completed semiconductor device, the inner leads 1b, 1c are cut by cutting the tie bar 1e. , 1d are separated from the frame 1.

主端子としてのインナーリード１ｃは、インナーリード１ｃを支持するリードフレーム１ａから半導体素子上に延在する第１部分１ｆを備える。第１部分１ｆの下面と半導体素子、即ちＩＧＢＴチップ４およびフリーホイールダイオード５の上面はハンダ８により接合されている。また、もう１つの主端子としてのインナーリード１ｂは、リードフレーム１ａから金属ブロック２上に延在し、インナーリード１ｂ下面と金属ブロック２上面はハンダにより接合されている。   The inner lead 1c as the main terminal includes a first portion 1f extending from the lead frame 1a supporting the inner lead 1c onto the semiconductor element. The lower surface of the first portion 1 f and the semiconductor element, that is, the upper surfaces of the IGBT chip 4 and the free wheel diode 5 are joined by solder 8. The inner lead 1b as another main terminal extends from the lead frame 1a onto the metal block 2, and the lower surface of the inner lead 1b and the upper surface of the metal block 2 are joined by solder.

また、ＩＧＢＴチップ４上面と、信号端子としてのインナーリード１ｄは、アルミワイヤ６により接続されている。また、半導体素子即ちＩＧＢＴチップ４およびフリーホイールダイオード５と、インナーリード１ｂ，１ｃ，１ｄと半導体素子の接合部分は樹脂３により封止されている。   Further, the upper surface of the IGBT chip 4 and the inner lead 1d as a signal terminal are connected by an aluminum wire 6. Further, the semiconductor element, that is, the IGBT chip 4 and the free wheel diode 5, the inner leads 1 b, 1 c, 1 d, and the semiconductor element are sealed with resin 3.

以上の様にして構成される半導体装置は、信号端子としてのインナーリード１ｄに入力される所定の信号により、主端子としてのインナーリード１ｂ，１ｃ間に流れる電流のオン・オフを行う半導体装置である。   The semiconductor device configured as described above is a semiconductor device that turns on and off the current flowing between the inner leads 1b and 1c as the main terminals by a predetermined signal input to the inner lead 1d as the signal terminal. is there.

次に、上述した半導体装置の製造方法について説明する。インナーリード１ｂ，１ｃ，１ｄは、タイバー１ｅを介してリードフレーム１ａと一体化されている。一般に、フレーム枠体１は、金型により１ｍｍ以下の板厚の金属板を打ち抜いて製造される。なお、フレーム枠体１は、打ち抜きにより製造されるため、面方向に対して高い精度が得られる反面、板厚方向に対する加工精度は相対的に低くなるのが普通である。   Next, a method for manufacturing the semiconductor device described above will be described. The inner leads 1b, 1c, 1d are integrated with the lead frame 1a via a tie bar 1e. Generally, the frame body 1 is manufactured by punching a metal plate having a thickness of 1 mm or less with a mold. Since the frame body 1 is manufactured by punching, high accuracy is obtained in the surface direction, but processing accuracy in the plate thickness direction is usually relatively low.

まず、図６に示す様に、下治具９を用意する。下治具９には、金属ブロック２およびフレーム枠体１が適切な位置・高さに配置されるように凹凸（図示せず）が形成されている。   First, as shown in FIG. 6, a lower jig 9 is prepared. The lower jig 9 is formed with unevenness (not shown) so that the metal block 2 and the frame body 1 are arranged at appropriate positions and heights.

下治具９上に、半導体素子が配置された金属ブロック２を配置する。このとき、金属ブロック２上面と半導体素子下面は、予めハンダ７により接合されているか、または接合部分にハンダペーストが配置されている。   On the lower jig 9, the metal block 2 on which the semiconductor element is arranged is arranged. At this time, the upper surface of the metal block 2 and the lower surface of the semiconductor element are bonded in advance by the solder 7 or solder paste is disposed at the bonding portion.

次に、下治具９上に、フレーム枠体１を、下治具９に形成された位置決め用の凹凸に合わせて配置する。このとき、フレーム枠体１の各インナーリード１ｂ，１ｃ，１ｄは、所定の位置・高さに配置される。また、インナーリード１ｂ下面と半導体素子上面の間およびインナーリード１ｃ下面と金属ブロック２上面の間には、ハンダペーストが配置される。   Next, the frame body 1 is arranged on the lower jig 9 in accordance with the positioning irregularities formed on the lower jig 9. At this time, each inner lead 1b, 1c, 1d of the frame body 1 is disposed at a predetermined position and height. Solder paste is disposed between the lower surface of the inner lead 1b and the upper surface of the semiconductor element and between the lower surface of the inner lead 1c and the upper surface of the metal block 2.

なお、図６に示す様に、フレーム枠体１の上に上治具１０を配置すれば、フレーム枠体１は、下治具９と上治具１０に挟持されるため、より正確な位置決めが可能となる。   As shown in FIG. 6, if the upper jig 10 is disposed on the frame frame 1, the frame frame 1 is sandwiched between the lower jig 9 and the upper jig 10. Is possible.

次に、下治具９および上治具１０を装着した状態で、半導体装置全体を所定の温度まで加熱することにより、接合部分に配置したハンダペーストを溶融させて、ハンダ７，８を形成する。   Next, with the lower jig 9 and the upper jig 10 mounted, the entire semiconductor device is heated to a predetermined temperature, so that the solder paste disposed at the joining portion is melted to form solder 7 and 8. .

次に、必要に応じて、例えばボンディング法により、ＩＧＢＴチップ４上面と信号端子としてのインナーリード１ｄをアルミワイヤにより接続する。   Next, if necessary, the upper surface of the IGBT chip 4 and the inner lead 1d as a signal terminal are connected by an aluminum wire by a bonding method, for example.

さらに、半導体素子および半導体素子と各インナーリード１ｂ，１ｃ，１ｄの接続部分を樹脂３により封止する。   Further, the semiconductor element and the connecting portion between the semiconductor element and each inner lead 1 b, 1 c, 1 d are sealed with resin 3.

最後に、タイバー１ｅを切断することにより、各インナーリード１ｂ，１ｃ，１ｄをリードフレーム１ａから分離して、半導体装置を得る。   Finally, the inner leads 1b, 1c, and 1d are separated from the lead frame 1a by cutting the tie bar 1e to obtain a semiconductor device.

上述した製造工程において、フレーム枠体１を下治具９上に配置する際、インナーリード１ｃの第１部分１ｆは、下治具９によって支持されていないため、高さ方向に不安定である。従って、インナーリード１ｃの第１部分１ｆ下面と半導体素子上面の間隔が所定の寸法でハンダ接合されず、例えば図５（ｂ）のように、第１部分１ｆと半導体素子上面がある角度を持って曲がって接合されてしまう問題があった。   In the above-described manufacturing process, when the frame frame 1 is disposed on the lower jig 9, the first portion 1f of the inner lead 1c is not supported by the lower jig 9, and thus is unstable in the height direction. . Therefore, the distance between the lower surface of the first portion 1f of the inner lead 1c and the upper surface of the semiconductor element is not solder-bonded with a predetermined size, and for example, as shown in FIG. There was a problem that it was bent and joined.

この問題は、インナーリード１ｃが不安定であるために、例えば、ハンダ接合の際にハンダの硬化、収縮により、インナーリード１ｃが高さ方向に動いて生じる。   This problem is caused by the inner lead 1c moving in the height direction due to the hardening and shrinkage of the solder during solder joining, for example, because the inner lead 1c is unstable.

インナーリード１ｃの第１部分１ｆ下面と半導体素子上面との間隔が、所定の寸法よりも小さくなった場合、長期使用における接合部の信頼性低下、接合部からのハンダ８の流失、短絡不良などの問題が起こる。   When the distance between the lower surface of the first portion 1f of the inner lead 1c and the upper surface of the semiconductor element becomes smaller than a predetermined dimension, the reliability of the bonded portion is lowered in long-term use, the solder 8 is lost from the bonded portion, the short circuit is defective, etc. Problems arise.

また、インナーリード１ｃの第１部分１ｆ下面と半導体素子上面との間隔が、所定の寸法よりも大きくなった場合、インダクタンスの上昇や、ハンダ接合を行う際の濡れ不足などの問題が起こる。   In addition, when the distance between the lower surface of the first portion 1f of the inner lead 1c and the upper surface of the semiconductor element is larger than a predetermined dimension, problems such as an increase in inductance and insufficient wetting when performing solder bonding occur.

以上の問題を避けるために、インナーリード１ｃの構造を以下の様に工夫した半導体装置が提案されている。   In order to avoid the above problems, a semiconductor device in which the structure of the inner lead 1c is devised as follows has been proposed.

即ち、図７に示す様に、インナーリード１ｃが、リードフレーム１ａから半導体素子上に延在する第１部分１ｆに加えて、第１部分１ｆからさらに延在して、インナーリード１ｄを支持するタイバー１ｅにつながる第２部分１ｇをさらに備える構成とする。   That is, as shown in FIG. 7, the inner lead 1c extends further from the first portion 1f in addition to the first portion 1f extending from the lead frame 1a onto the semiconductor element, and supports the inner lead 1d. The second portion 1g connected to the tie bar 1e is further provided.

インナーリード１ｃをこの様な構成とすることにより、第２部分１ｇがタイバー１ｅを介してリードフレーム１ａにより支持されるため、第１部分１ｆの両端が支持される構造となる。よって、第１部分１ｆは、半導体素子上面に対して所望の高さに安定した状態で配置される。   By configuring the inner lead 1c in this way, the second portion 1g is supported by the lead frame 1a via the tie bar 1e, so that both ends of the first portion 1f are supported. Therefore, the first portion 1f is stably disposed at a desired height with respect to the upper surface of the semiconductor element.

なお、第１部分１ｆは第２部分１ｇを介してタイバー１ｅとつながっているため、樹脂封止後に第２部分１ｇとタイバー１ｅの接続部分を切断する必要がある。切断後に、第２部分１ｇの先端は、樹脂３表面に露出してしまう。   In addition, since the 1st part 1f is connected with the tie bar 1e via the 2nd part 1g, it is necessary to cut | disconnect the connection part of the 2nd part 1g and the tie bar 1e after resin sealing. After cutting, the tip of the second portion 1g is exposed on the surface of the resin 3.

インナーリード１ｃの本来樹脂封止されるべき部分が樹脂３表面に露出してしまうため、絶縁性の観点から好ましくない。特に、隣接するインナーリード１ｄとの絶縁が問題となる。   Since the portion of the inner lead 1c that should be sealed with resin is exposed on the surface of the resin 3, it is not preferable from the viewpoint of insulation. In particular, insulation from the adjacent inner lead 1d becomes a problem.

樹脂３表面から露出するインナーリード１ｃの第２部分１ｇと、これに隣接する信号端子としてのインナーリード１ｄとの絶縁性を高めるために、第２部分１ｇとインナーリード１ｄをある程度離して配置する、またはこれらの間の樹脂３に絶縁用溝３ａを形成するなどの対策を行う必要がある。絶縁用溝３ａを形成することにより、第２部分１ｇと、これに隣接するインナーリード１ｄの間の沿面距離が長くなるため、絶縁性を高めることが可能である。   In order to improve the insulation between the second portion 1g of the inner lead 1c exposed from the surface of the resin 3 and the inner lead 1d as a signal terminal adjacent to the second portion 1g, the second portion 1g and the inner lead 1d are arranged apart from each other to some extent. Alternatively, it is necessary to take measures such as forming an insulating groove 3a in the resin 3 between them. By forming the insulating groove 3a, the creeping distance between the second portion 1g and the inner lead 1d adjacent to the second portion 1g is increased, so that the insulating property can be improved.

しかし、インナーリード１ｃの第２部分１ｇとインナーリード１ｄを離して配置すると、半導体装置が大型化する問題がある。また、絶縁用溝３ａを形成するためには、第２部分１ｇとインナーリード１ｄの間にスペースを設ける必要があり、やはり半導体装置が大型化してしまう問題があった。また、製造工程において、絶縁用溝３ａを形成するための工程が増える問題があった。   However, if the second portion 1g of the inner lead 1c and the inner lead 1d are arranged apart from each other, there is a problem that the semiconductor device is increased in size. Further, in order to form the insulating groove 3a, it is necessary to provide a space between the second portion 1g and the inner lead 1d, and there is also a problem that the semiconductor device is increased in size. In addition, there is a problem that the number of steps for forming the insulating groove 3a increases in the manufacturing process.

＜実施の形態＞
＜構成＞
図１（ａ），（ｂ）に本実施の形態における半導体装置の平面図と断面図をそれぞれ示す。図１（ａ），（ｂ）において、インナーリード１ｃは、第１部分１ｆと第２部分１ｇから構成され、第１部分１ｆは、前提技術と同様に、インナーリード１ｃを支持するリードフレーム１ａから半導体素子、即ちＩＧＢＴチップ４およびフリーホイールダイオード５上に延在している。 <Embodiment>
<Configuration>
FIGS. 1A and 1B are a plan view and a cross-sectional view, respectively, of the semiconductor device in this embodiment. 1A and 1B, an inner lead 1c is composed of a first portion 1f and a second portion 1g, and the first portion 1f is a lead frame 1a that supports the inner lead 1c, as in the base technology. To the semiconductor elements, ie the IGBT chip 4 and the freewheel diode 5.

また、第２部分１ｇは、半導体素子上から片持ち状に延在し、平面視で金属ブロック２外側に少なくともインナーリード１ｃの厚み以上突出している。また、第２部分１ｇは樹脂３により封止されている。つまり、インナーリード１ｃに備わる第２部分１ｇの構造が前述の前提技術（図７）と異なる。これ以外の構成は前提技術と同じであるため、説明を省略する。   The second portion 1g extends in a cantilever manner from the semiconductor element, and protrudes at least as thick as the inner lead 1c outside the metal block 2 in plan view. The second portion 1g is sealed with the resin 3. That is, the structure of the second portion 1g provided in the inner lead 1c is different from the above-described base technology (FIG. 7). Since the other configuration is the same as that of the base technology, description thereof is omitted.

＜製造方法＞
図２を用いて、本実施の形態における半導体装置の製造方法を説明する。まず、下治具９を用意する。下治具９には、金属ブロック２およびフレーム枠体１が適切な位置・高さに配置されるように凹凸が形成されている。 <Manufacturing method>
A method for manufacturing a semiconductor device in the present embodiment will be described with reference to FIG. First, the lower jig 9 is prepared. The lower jig 9 is formed with irregularities so that the metal block 2 and the frame body 1 are arranged at appropriate positions and heights.

下治具９上に、半導体素子、即ちＩＧＢＴチップ４およびフリーホイールダイオード５が配置された金属ブロック２を配置する。このとき、金属ブロック２上面と各半導体素子の下面は、予めハンダ接合されているか、またはハンダペーストが配置されている。   On the lower jig 9, the metal block 2 in which the semiconductor element, that is, the IGBT chip 4 and the free wheel diode 5 are arranged, is arranged. At this time, the upper surface of the metal block 2 and the lower surface of each semiconductor element are previously soldered or solder paste is disposed.

次に、下治具９上に、フレーム枠体１を、下治具９に形成された凹凸（図示せず）に合わせて配置する。このとき、フレーム枠体１に備わるインナーリード１ｂ，１ｄは、前提技術同様、半導体素子もしくは金属ブロック２上部に、所定の高さに配置される。   Next, the frame body 1 is arranged on the lower jig 9 in accordance with the unevenness (not shown) formed on the lower jig 9. At this time, the inner leads 1b and 1d provided in the frame body 1 are arranged at a predetermined height above the semiconductor element or metal block 2 as in the base technology.

また、本実施の形態において、インナーリード１ｃの第２部分１ｇの先端が、下治具９によって支持される。これは、第２部分１ｇの先端が、平面視で金属ブロック２外側に突出しているためである。   In the present embodiment, the tip of the second portion 1g of the inner lead 1c is supported by the lower jig 9. This is because the tip of the second portion 1g protrudes outside the metal block 2 in plan view.

また、金属板を金型により打ち抜いてインナーリード１ｃを製造する際に、第２部分１ｇの先端は、Ｒ形状や面取り形状となる場合がある。このように、第２部分１ｇの先端が厚み方向に変形している場合であっても、平面視で金属ブロック２外側への第２部分１ｇの突出量を少なくともインナーリード１ｃの厚み以上とすることで、第２部分１ｇの厚み方向の変形の影響を受けずに、下治具９上にインナーリード１ｃを精度良く配置することが可能となる。   Further, when the inner lead 1c is manufactured by punching a metal plate with a metal mold, the tip of the second portion 1g may have an R shape or a chamfered shape. Thus, even when the tip of the second portion 1g is deformed in the thickness direction, the amount of protrusion of the second portion 1g to the outside of the metal block 2 in plan view is at least equal to or greater than the thickness of the inner lead 1c. Thus, the inner lead 1c can be accurately placed on the lower jig 9 without being affected by the deformation of the second portion 1g in the thickness direction.

なお、フレーム枠体１の上に、さらに上治具１０を配置することにより、フレーム枠体１およびインナーリード１ｃの第２部分１ｇの先端は、下治具９と上治具１０の間に挟持されるため、より精度の高い位置決めが可能となる。   The upper jig 10 is further disposed on the frame frame 1 so that the tips of the frame frame 1 and the second portion 1g of the inner lead 1c are located between the lower jig 9 and the upper jig 10. Since it is pinched, positioning with higher accuracy becomes possible.

また、前提技術と同様に、インナーリード１ｃの第１部分１ｆの下面およびインナーリード１ｂの下面には、ハンダペーストが配置されている。   Similarly to the base technology, solder paste is disposed on the lower surface of the first portion 1f of the inner lead 1c and the lower surface of the inner lead 1b.

以降の加熱工程およびワイヤボンディング工程は前提技術と同じであるため、説明を省略する。また、続く樹脂封止工程において、インナーリード１ｃの第２部分１ｇは、前提技術（図７）と異なり、タイバー１ｅとつながっていないため、樹脂封止される。   Since the subsequent heating process and wire bonding process are the same as the base technology, the description thereof is omitted. In the subsequent resin sealing step, the second portion 1g of the inner lead 1c is not connected to the tie bar 1e unlike the base technology (FIG. 7), and is therefore resin-sealed.

樹脂封止の後、タイバー１ｅが切断されることにより、各インナーリード１ｂ，１ｃ，１ｄがフレーム枠体１から分離されて、半導体装置を得る。   After the resin sealing, the inner leads 1b, 1c, 1d are separated from the frame body 1 by cutting the tie bar 1e to obtain a semiconductor device.

なお、本実施の形態では、インナーリード１ｃの第２部分１ｇの先端は、樹脂封止されるため、樹脂３表面に露出しない。よって、前提技術で述べた絶縁性の問題は生じない。   In the present embodiment, the tip of the second portion 1g of the inner lead 1c is not exposed to the surface of the resin 3 because it is resin-sealed. Therefore, the insulation problem described in the base technology does not occur.

＜効果＞
本実施の形態における半導体装置は、金属ブロック２と、金属ブロック２上に接合された半導体素子即ちＩＧＢＴチップ４およびフリーホイールダイオード５と、半導体素子上面に接合されたインナーリード１ｃとを備え、インナーリード１ｃは、インナーリード１ｃが支持されていたリードフレーム１ａから半導体素子上に延在する第１部分１ｆと、半導体素子上から片持ち状に延在し、平面視で金属ブロック２外側に少なくともインナーリード１ｃの厚み以上突出した第２部分１ｇとを備え、半導体素子およびインナーリード１ｃの半導体素子との接合部分ならびに第２部分１ｇは、樹脂３に封止されていることを特徴とする。 <Effect>
The semiconductor device in the present embodiment includes a metal block 2, a semiconductor element joined on the metal block 2, that is, an IGBT chip 4 and a free wheel diode 5, and an inner lead 1c joined to the upper surface of the semiconductor element. The lead 1c includes a first portion 1f extending on the semiconductor element from the lead frame 1a on which the inner lead 1c is supported, a cantilever extending from the semiconductor element, and at least outside the metal block 2 in a plan view. A second portion 1g that protrudes more than the thickness of the inner lead 1c, and the junction between the semiconductor element and the semiconductor lead of the inner lead 1c and the second portion 1g are sealed with a resin 3.

従って、インナーリード１ｃの第２部分１ｇを金属ブロック２外側に突出させることで、本実施の形態における半導体装置を製造する際に、下治具９により第２部分１ｇの突出部分を支持することが可能となるため、インナーリード１ｃを安定して所望の高さに配置することが可能となる。よって、半導体素子上面とインナーリード１ｃの第１部分１ｆ下面を接合する際に、半導体素子上面と第１部分１ｆ下面の間隔を所望の寸法で接合することが可能となる。よって、半導体装置の長寿命化が期待できる。   Therefore, by projecting the second portion 1g of the inner lead 1c to the outside of the metal block 2, the projecting portion of the second portion 1g is supported by the lower jig 9 when the semiconductor device according to the present embodiment is manufactured. Therefore, the inner lead 1c can be stably arranged at a desired height. Therefore, when the upper surface of the semiconductor element and the lower surface of the first portion 1f of the inner lead 1c are bonded, the gap between the upper surface of the semiconductor element and the lower surface of the first portion 1f can be bonded with a desired dimension. Therefore, the lifetime of the semiconductor device can be expected to be extended.

また、インナーリード１ｃの第２部分１ｇの金属ブロック２からの突出量を平面視で、少なくともインナーリード１ｃの厚み以上とすることで、本実施の形態における半導体装置を製造する際に、第２部分１ｇの先端が厚み方向に変形している場合であっても、第２部分１ｇの変形の影響を受けることなく、インナーリード１ｃを下治具９上に精度良く配置することが可能となる。   Further, when the amount of protrusion of the second portion 1g of the inner lead 1c from the metal block 2 is at least equal to or greater than the thickness of the inner lead 1c in plan view, when the semiconductor device in the present embodiment is manufactured, Even when the tip of the portion 1g is deformed in the thickness direction, the inner lead 1c can be accurately placed on the lower jig 9 without being affected by the deformation of the second portion 1g. .

また、前提技術（図７）の様に、インナーリード１ｃの第２部分１ｇと、インナーリード１ｄとの絶縁を考慮する必要が無いため、前提技術よりも半導体装置の小型化が可能である。   Further, unlike the base technology (FIG. 7), since it is not necessary to consider the insulation between the second portion 1g of the inner lead 1c and the inner lead 1d, the semiconductor device can be made smaller than the base technology.

また、本実施の形態における半導体装置の製造方法は、（ａ）半導体素子が配置された金属ブロック２を、下治具９上に配置する工程と、（ｂ）工程（ａ）の後に、半導体素子上にインナーリード１ｃを配置する工程とを備え、インナーリード１ｃは、インナーリード１ｃを支持するリードフレーム１ａから半導体素子上に延在する第１部分１ｆと、半導体素子上から片持ち状に延在する第２部分１ｇとを備え、工程（ｂ）において、第２部分１ｇを平面視で金属ブロック２外側に少なくともインナーリード１ｃの厚み以上突出させて、当該突出させた部分とリードフレーム１ａとを下治具９で支持することによりインナーリード１ｃを配置し、（ｃ）工程（ｂ）の後に、インナーリード１ｃ下面と半導体素子上面を接合する工程と、（ｄ）工程（ｃ）の後に、半導体素子およびインナーリード１ｃの半導体素子との接合部分ならびに第２部分１ｇを樹脂３で封止する工程とを備える。   In addition, in the method of manufacturing a semiconductor device according to the present embodiment, (a) a step of placing the metal block 2 on which the semiconductor element is placed on the lower jig 9, and (b) after the step (a), the semiconductor A step of disposing an inner lead 1c on the element, wherein the inner lead 1c is cantilevered from a lead frame 1a that supports the inner lead 1c and a first portion 1f that extends on the semiconductor element. In the step (b), the second portion 1g is projected outside the metal block 2 in a plan view by at least the thickness of the inner lead 1c, and the projecting portion and the lead frame 1a are provided. And (c) a step of bonding the lower surface of the inner lead 1c and the upper surface of the semiconductor element after the step (b), and (d) After enough for (c), the joint portion and the second portion 1g of the semiconductor element of the semiconductor element and the inner lead 1c and a step of sealing with resin 3.

従って、インナーリード１ｃが半導体素子上から片持ち状に延在する第２部分１ｇを備える構成とし、工程（ｂ）において、第２部分１ｇを平面視で金属ブロック２外側に突出させて、当該突出させた部分を下治具９で支持することにより、インナーリード１ｃの両端が下治具９により支持されるため、インナーリード１ｃを安定して所望の高さに配置することが可能となる。よって、半導体素子上面とインナーリード１ｃの第１部分１ｆ下面を接合する際に、半導体素子上面と第１部分１ｆ下面の間隔を所望の寸法で接合することが可能となる。よって、製造工程において、歩留まりの向上が期待できる。   Accordingly, the inner lead 1c is configured to include the second portion 1g extending in a cantilevered manner from the semiconductor element, and in the step (b), the second portion 1g is projected to the outside of the metal block 2 in a plan view, By supporting the protruding portion with the lower jig 9, both ends of the inner lead 1c are supported by the lower jig 9, so that the inner lead 1c can be stably disposed at a desired height. . Therefore, when the upper surface of the semiconductor element and the lower surface of the first portion 1f of the inner lead 1c are bonded, the gap between the upper surface of the semiconductor element and the lower surface of the first portion 1f can be bonded with a desired dimension. Therefore, an improvement in yield can be expected in the manufacturing process.

また、工程（ｂ）において、第２部分１ｇの金属ブロックからの突出量を、平面視で少なくともインナーリード１ｃの厚み以上とすることで、第２部分１ｇの先端が厚み方向に変形している場合であっても、第２部分１ｇの変形の影響を受けることなく、インナーリード１ｃを下治具９に精度良く配置することが可能となる。   Further, in step (b), the tip of the second portion 1g is deformed in the thickness direction by setting the amount of protrusion of the second portion 1g from the metal block to be at least the thickness of the inner lead 1c in plan view. Even in this case, the inner lead 1c can be accurately placed on the lower jig 9 without being affected by the deformation of the second portion 1g.

また、本実施の形態における半導体装置の製造方法は、前記工程（ｂ）において、突出させた部分、即ち第２部分１ｇの突出部分とリードフレーム１ａとを上治具１０と下治具９とで挟持することによりインナーリード１ｃを配置する。   Further, in the method of manufacturing a semiconductor device according to the present embodiment, in the step (b), the protruding portion, that is, the protruding portion of the second portion 1g and the lead frame 1a are connected to the upper jig 10 and the lower jig 9. The inner lead 1c is arranged by sandwiching between the inner leads 1c.

従って、下治具９と上治具１０によりリードフレーム１ａおよびインナーリード１ｃの第２部分１ｇの突出部分を挟持することが可能となるため、インナーリード１ｃをより安定した状態で所望の高さに配置することが可能となる。   Accordingly, the protruding portion of the lead frame 1a and the second portion 1g of the inner lead 1c can be held between the lower jig 9 and the upper jig 10, so that the inner lead 1c can be held at a desired height in a more stable state. It becomes possible to arrange in.

なお、本実施の形態においては、金属ブロック２と半導体素子または、半導体素子とインナーリード１ｂ，１ｃの接合をハンダにより行ったが、ロウ材を用いて、ロウ付けにより行ってもよい。   In the present embodiment, the metal block 2 and the semiconductor element or the semiconductor element and the inner leads 1b and 1c are joined by soldering, but may be brazed using a brazing material.

＜変形例＞
図３に、本実施の形態における半導体装置の別の例の平面図を示す。図３に示す様に、複数の金属ブロック２上に半導体素子（例えば、ＩＧＢＴチップ４およびフリーホイールダイオード）が接合されており、これらの半導体素子上面は、インナーリード１ｃの第１部分１ｆ下面と接合されている。図１（ａ）と同様、インナーリード１ｃは、第１部分１ｆと第２部分１ｇを備える。 <Modification>
FIG. 3 is a plan view of another example of the semiconductor device in this embodiment. As shown in FIG. 3, semiconductor elements (for example, IGBT chip 4 and free wheel diode) are joined on the plurality of metal blocks 2, and the upper surface of these semiconductor elements is the lower surface of the first portion 1f of the inner lead 1c. It is joined. As in FIG. 1A, the inner lead 1c includes a first portion 1f and a second portion 1g.

また、本変形例における半導体装置において、図１（ａ）と同様、半導体素子および半導体素子とインナーリード１ｃの接合部ならびに第２部分１ｇは、樹脂３により封止されている。   Further, in the semiconductor device according to the present modification, as in FIG. 1A, the semiconductor element, the junction between the semiconductor element and the inner lead 1 c, and the second portion 1 g are sealed with the resin 3.

なお、図３において、フレーム枠体１に備わるインナーリード１ｃは、タイバー１ｅを介してリードフレーム１ａに支持されているが、完成製品においては、インナーリード１ｃからタイバー１ｅが切断されて、インナーリード１ｃとリードフレーム１ａは分離される。   In FIG. 3, the inner lead 1c provided to the frame body 1 is supported by the lead frame 1a via the tie bar 1e. However, in the finished product, the tie bar 1e is cut from the inner lead 1c, and the inner lead 1c and lead frame 1a are separated.

図４を用いて、本変形例における半導体装置の製造方法を説明する。下治具９には、凸部９ａが形成されており、この凸部９ａをガイドとして、複数の金属ブロック２が下治具９上に配置される。なお、金属ブロック２上面には半導体素子がハンダ７により接合されている。   A method for manufacturing a semiconductor device according to this modification will be described with reference to FIGS. A convex portion 9 a is formed on the lower jig 9, and a plurality of metal blocks 2 are arranged on the lower jig 9 using the convex portion 9 a as a guide. A semiconductor element is bonded to the upper surface of the metal block 2 by solder 7.

次に、下治具９上にフレーム枠体１を配置する。このとき、下治具９によりリードフレーム１ａおよびインナーリード１ｃの第２部分１ｇが支持される。   Next, the frame body 1 is placed on the lower jig 9. At this time, the lower jig 9 supports the lead frame 1a and the second portion 1g of the inner lead 1c.

次に、上治具１０を配置する。リードフレーム１ａおよびインナーリード１ｃの第２部分１ｇは、下治具９と上治具１０の間に挟持される。   Next, the upper jig 10 is disposed. The lead frame 1 a and the second portion 1 g of the inner lead 1 c are sandwiched between the lower jig 9 and the upper jig 10.

なお、本変形例において、下治具９の凸部９ａの高さを、インナーリード１ｃの第１部分１ｆ下面の高さにすることで、下治具９により第１部分１ｆを支持することが可能となるため、より好ましい。   In this modification, the first jig 1f is supported by the lower jig 9 by setting the height of the convex part 9a of the lower jig 9 to the height of the lower surface of the first part 1f of the inner lead 1c. Is more preferable.

また、インナーリード１ｃの第１部分１ｆ下部と半導体素子上部の間には、ハンダペーストが配置されており、加熱処理を行うことで、インナーリード１ｃの第１部分１ｆ下部と半導体素子上部がハンダ８により接合される。続いて、樹脂封止工程、タイバー１ｅ切断を行い、半導体装置を得る。   A solder paste is disposed between the lower portion of the first portion 1f of the inner lead 1c and the upper portion of the semiconductor element. By performing heat treatment, the lower portion of the first portion 1f of the inner lead 1c and the upper portion of the semiconductor element are soldered. 8 is joined. Subsequently, a resin sealing step and tie bar 1e cutting are performed to obtain a semiconductor device.

本変形例の様に、インナーリード１ｃが大型化した場合であっても、インナーリード１ｃに第２部分１ｇを複数設けることにより、第２部分１ｇを治具で支持して、インナーリード１ｃを所望の高さに安定した状態で配置することが可能である。   Even when the inner lead 1c is increased in size as in this modification, by providing a plurality of second portions 1g on the inner lead 1c, the second portion 1g is supported by a jig, and the inner lead 1c is It is possible to arrange in a stable state at a desired height.

なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。   In the present invention, the embodiments can be appropriately modified and omitted within the scope of the invention.

１ フレーム枠体、１ａ リードフレーム、１ｂ，１ｃ，１ｄ インナーリード、１ｅ タイバー、１ｆ 第１部分、１ｇ 第２部分、２ 金属ブロック、３ 樹脂、３ａ 絶縁用溝、４ ＩＧＢＴチップ、５ フリーホイールダイオード、６ アルミワイヤ、７，８ ハンダ、９ 下治具、９ａ 凸部、１０ 上治具。   1 frame frame, 1a lead frame, 1b, 1c, 1d inner lead, 1e tie bar, 1f first part, 1g second part, 2 metal block, 3 resin, 3a insulating groove, 4 IGBT chip, 5 free wheel diode , 6 Aluminum wire, 7, 8 Solder, 9 Lower jig, 9a Convex part, 10 Upper jig.

Claims (3)

金属ブロックと、
前記金属ブロック上に接合された半導体素子と、
前記半導体素子上面に接合されたインナーリードと、
を備え、
前記インナーリードは、
前記インナーリードが支持されていたリードフレームから前記半導体素子上に延在する第１部分と、
前記半導体素子上から片持ち状に延在し、平面視で前記金属ブロック外側に少なくとも前記インナーリードの厚み以上突出した第２部分と、
を備え、
前記半導体素子および前記インナーリードの前記半導体素子との接合部分ならびに前記第２部分は、樹脂に封止されていることを特徴とする、
半導体装置。 A metal block;
A semiconductor element bonded on the metal block;
An inner lead bonded to the upper surface of the semiconductor element;
With
The inner lead is
A first portion extending on the semiconductor element from a lead frame on which the inner lead is supported;
A second portion that extends in a cantilevered manner from above the semiconductor element and protrudes at least the thickness of the inner lead to the outside of the metal block in plan view;
With
The semiconductor element and the joint part of the inner lead with the semiconductor element and the second part are sealed with resin,
Semiconductor device. （ａ）半導体素子が配置された金属ブロックを、下治具上に配置する工程と、
（ｂ）前記工程（ａ）の後に、前記半導体素子上にインナーリードを配置する工程と、
を備え、
前記インナーリードは、前記インナーリードを支持するリードフレームから前記半導体素子上に延在する第１部分と、前記半導体素子上から片持ち状に延在する第２部分とを備え、
前記工程（ｂ）において、前記第２部分を平面視で前記金属ブロック外側に少なくとも前記インナーリードの厚み以上突出させて、当該突出させた部分と前記リードフレームとを前記下治具で支持することにより前記インナーリードを配置し、
（ｃ）前記工程（ｂ）の後に、前記インナーリード下面と前記半導体素子上面を接合する工程と、
（ｄ）前記工程（ｃ）の後に、前記半導体素子および前記インナーリードの前記半導体素子との接合部分ならびに前記第２部分を樹脂で封止する工程と、
を備える、
半導体装置の製造方法。 (A) a step of disposing a metal block on which a semiconductor element is disposed on a lower jig;
(B) after the step (a), placing an inner lead on the semiconductor element;
With
The inner lead includes a first portion that extends from the lead frame that supports the inner lead onto the semiconductor element, and a second portion that extends in a cantilevered manner from the semiconductor element,
In the step (b), the second part is projected outside the metal block by at least the thickness of the inner lead in plan view, and the projected part and the lead frame are supported by the lower jig. The inner lead is arranged by
(C) After the step (b), joining the lower surface of the inner lead and the upper surface of the semiconductor element;
(D) After the step (c), a step of sealing the bonding portion of the semiconductor element and the inner lead with the semiconductor element and the second portion with a resin;
Comprising
A method for manufacturing a semiconductor device. 前記工程（ｂ）において、前記突出させた部分と前記リードフレームとを上治具と前記下治具とで挟持することにより前記インナーリードを配置する、
請求項２に記載の半導体装置の製造方法。 In the step (b), the inner lead is disposed by sandwiching the protruding portion and the lead frame between an upper jig and the lower jig.
A method for manufacturing a semiconductor device according to claim 2.
JP2012175661A 2012-08-08 2012-08-08 Semiconductor device and manufacturing method thereof Active JP5805029B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012175661A JP5805029B2 (en) 2012-08-08 2012-08-08 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012175661A JP5805029B2 (en) 2012-08-08 2012-08-08 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2014036077A true JP2014036077A (en) 2014-02-24
JP5805029B2 JP5805029B2 (en) 2015-11-04

Family

ID=50284894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012175661A Active JP5805029B2 (en) 2012-08-08 2012-08-08 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5805029B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059799A (en) * 2015-09-19 2017-03-23 新電元工業株式会社 Manufacturing method for electrical apparatus, manufacturing jig and removal jig
JP2019161084A (en) * 2018-03-15 2019-09-19 トヨタ自動車株式会社 Lead frame

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059799A (en) * 2015-09-19 2017-03-23 新電元工業株式会社 Manufacturing method for electrical apparatus, manufacturing jig and removal jig
JP2019161084A (en) * 2018-03-15 2019-09-19 トヨタ自動車株式会社 Lead frame

Also Published As

Publication number Publication date
JP5805029B2 (en) 2015-11-04

Similar Documents

Publication Publication Date Title
US9673118B2 (en) Power module and method of manufacturing power module
JP5414644B2 (en) Semiconductor device
US9029995B2 (en) Semiconductor device and method of manufacturing the same
JP6673012B2 (en) Semiconductor device and manufacturing method thereof
JP2018170348A (en) Semiconductor device and method for manufacturing the same
JP2011009410A (en) Semiconductor module
JP2010098036A (en) Resin case and method of manufacturing the same
JP6155676B2 (en) Semiconductor device and manufacturing method thereof
JP5805029B2 (en) Semiconductor device and manufacturing method thereof
JP2015095561A (en) Semiconductor device and manufacturing method of the same
KR20060021744A (en) A lead frame and the method for manufacturing the same
JP2010118577A (en) Resin encapsulated semiconductor device and method of manufacturing the same
JPH11177007A (en) Transistor package
US9252086B2 (en) Connector and resin-sealed semiconductor device
JP2012186273A (en) Semiconductor device, metal block and manufacturing method of the same
JP5564369B2 (en) Lead frame, semiconductor device and manufacturing method thereof
US8378468B2 (en) Semiconductor device and method of manufacturing the same
JP2009224529A (en) Semiconductor device and its manufacturing method
JP2012074572A (en) Lead frame, semiconductor device, and method of manufacturing the same
JP2009130007A (en) Semiconductor device and its manufacturing method
JP4978445B2 (en) Lead frame and manufacturing method of semiconductor device
JP2013179256A (en) Assembly jig of semiconductor device and method of manufacturing semiconductor device by using assembly jig
JP2012174748A (en) Semiconductor module structure and manufacturing method of the same
JP6065625B2 (en) Manufacturing method of semiconductor device
JP5703008B2 (en) Frame assembly, semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150901

R150 Certificate of patent or registration of utility model

Ref document number: 5805029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250