JP2019161084A - Lead frame - Google Patents

Lead frame Download PDF

Info

Publication number
JP2019161084A
JP2019161084A JP2018047522A JP2018047522A JP2019161084A JP 2019161084 A JP2019161084 A JP 2019161084A JP 2018047522 A JP2018047522 A JP 2018047522A JP 2018047522 A JP2018047522 A JP 2018047522A JP 2019161084 A JP2019161084 A JP 2019161084A
Authority
JP
Japan
Prior art keywords
frame
terminal
lead frame
transistor
joined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018047522A
Other languages
Japanese (ja)
Other versions
JP7027983B2 (en
Inventor
裕孝 大野
Hirotaka Ono
裕孝 大野
貴之 古畑
Takayuki Furuhata
貴之 古畑
崇功 川島
Takayoshi Kawashima
崇功 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018047522A priority Critical patent/JP7027983B2/en
Publication of JP2019161084A publication Critical patent/JP2019161084A/en
Application granted granted Critical
Publication of JP7027983B2 publication Critical patent/JP7027983B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

To provide a lead frame joining two kinds of frame of different thickness, in which the part to be truncated later is reduced.SOLUTION: A lead frame 40 is used for manufacturing a semiconductor device 2 where semiconductor chips 3-6 fixed to heat slingers 12, 22 are encapsulated in a resin package 9, a power terminal 14 conducting with the semiconductor chip is extending from one face of the resin package 9, and a control terminal 15 conducting with the semiconductor chip is extending from the opposite face. The lead frame 40 includes first and second frames 42, 43 thinner than the heat slingers 12, 22. The first frame 42 is supporting the power terminal 14 and joined to the heat slingers 12, 22. The second frame 43 is supporting the control terminal 15, and located on the opposite side to the first frame 42, when viewing from the normal direction to the heat slingers 12, 22, and bonded thereto.SELECTED DRAWING: Figure 5

Description

本明細書が開示する技術は、半導体装置の製造に用いるリードフレームに関する。   The technology disclosed in this specification relates to a lead frame used for manufacturing a semiconductor device.

金属板に接合されている半導体素子が樹脂パッケージに封止されている半導体装置が特許文献1に開示されている。樹脂パッケージの一面からパワー端子が延びており、反対側の面から制御端子が延びている。そのような半導体装置を製造する際、金属板とパワー端子と制御端子が金属片で連結されたリードフレームを用いる。   A semiconductor device in which a semiconductor element bonded to a metal plate is sealed in a resin package is disclosed in Patent Document 1. A power terminal extends from one surface of the resin package, and a control terminal extends from the opposite surface. When manufacturing such a semiconductor device, a lead frame in which a metal plate, a power terminal, and a control terminal are connected by a metal piece is used.

特許文献2には、厚みの異なる金属板と端子を含んでいるリードフレームが開示されている。一枚の金属板で厚みの異なる部分を作るのはコストが嵩む。特許文献3には、半導体素子を接合するアイランド(金属板)を支持している第1フレームと、端子を支持している第2フレームを接合し、一つのリードフレームを形成する技術が開示されている。第2フレームは第1フレーム(アイランドを含む)よりも薄い。即ち、特許文献3の技術は、リードフレームの厚い部分と薄い部分を別々に作って接合する。その方が、厚みの異なる部分を有する一枚の金属板を準備してリードフレームを作るよりコストが下がる可能性がある。   Patent Document 2 discloses a lead frame including metal plates and terminals having different thicknesses. Making parts with different thicknesses from a single metal plate is expensive. Patent Document 3 discloses a technique in which a first frame that supports an island (metal plate) that bonds semiconductor elements and a second frame that supports terminals are bonded to form one lead frame. ing. The second frame is thinner than the first frame (including the island). That is, in the technique of Patent Document 3, a thick portion and a thin portion of the lead frame are separately formed and joined. In that case, the cost may be lower than preparing a single metal plate having portions with different thicknesses to make a lead frame.

特開2016−92166号公報Japanese Patent Laid-Open No. 2006-92166 特開2013−135100号公報JP 2013-135100 A 特開平11−97600号公報Japanese Patent Laid-Open No. 11-97600

特許文献3に開示されたリードフレームは、端子を支持している第2フレームが、第1フレームと重ねて平面視したときに、アイランドを囲む矩形の枠を備えており、枠の平行な2辺からアイランドへ向けて端子が延びている。即ち、第2フレームは、樹脂パッケージの一面から延びる端子と反対側の面から延びる端子を枠で支持する構造を有している。第2フレームの枠は、切断されて捨てられる。本明細書は、厚みの異なる2種類のフレームを接合したリードフレームであって後に切り捨てる部分を少なくしたリードフレームを提供する。   The lead frame disclosed in Patent Document 3 includes a rectangular frame that surrounds the island when the second frame supporting the terminals overlaps with the first frame in plan view, and the parallel frame 2 A terminal extends from the side toward the island. That is, the second frame has a structure in which the terminal extending from the surface opposite to the terminal extending from one surface of the resin package is supported by the frame. The frame of the second frame is cut and discarded. The present specification provides a lead frame in which two types of frames having different thicknesses are joined, and the number of parts to be discarded later is reduced.

本明細書が開示するリードフレームは、金属板に固定されている半導体チップが樹脂パッケージに封止されているとともに、半導体チップと導通している第1端子が樹脂パッケージの一面から延びており、半導体チップと導通している第2端子が反対側の面から延びている半導体装置の製造に用いられる。リードフレームは、金属板よりも薄い第1フレームと第2フレームを備えている。第1フレームは、第1端子を支持しているとともに金属板に接合されている。第2フレームは、第2端子を支持しており、金属板の法線方向からみて第1フレームとは反対側に位置しており、金属板に接合されている。本明細書が開示するリードフレームは、樹脂パッケージの一面側に位置する端子を支持するフレーム(第1フレーム)と反対側に位置する端子を支持するフレーム(第2フレーム)を別々に製造し、それらを樹脂パッケージに封止される金属板に接合する。従って、枠状のフレームが必要なく、後に切り捨てられる部分を削減することができる。   In the lead frame disclosed in this specification, a semiconductor chip fixed to a metal plate is sealed in a resin package, and a first terminal electrically connected to the semiconductor chip extends from one surface of the resin package. This is used for manufacturing a semiconductor device in which a second terminal connected to a semiconductor chip extends from the opposite surface. The lead frame includes a first frame and a second frame that are thinner than the metal plate. The first frame supports the first terminal and is joined to the metal plate. The second frame supports the second terminal, is located on the side opposite to the first frame when viewed from the normal direction of the metal plate, and is joined to the metal plate. The lead frame disclosed in this specification separately manufactures a frame (second frame) that supports terminals located on the opposite side of the frame (first frame) that supports terminals located on one side of the resin package, They are joined to a metal plate sealed in a resin package. Therefore, a frame-like frame is not necessary, and a portion that is cut off later can be reduced.

樹脂パッケージは射出成形で作られる。半導体素子を固定した金属板は金型のキャビティに入れられる。その場合、第1フレームと第2フレームが上型と下型に挟まれ、金属板がキャビティ内で保持される。そこで、第1フレームと第2フレームの少なくとも一方は、平面を規定する3点の接合箇所を含むように金属板に接合されているとよい。平面を規定する3点(即ち、直線上に並ばない3点)を含むように接合することで、第1フレーム(又は第2フレーム)に対する金属板のねじれ変形が抑制できる。その結果、金型内における金属板の位置ずれを抑制することができる。なお、平面を規定する3カ所とは、互いに離反している必要はない。例えば、第1フレーム(又は第2フレーム)と金属板は、L字形状の接合面を輸していてもよい。L字の両端と角部の3か所で平面が規定される。   The resin package is made by injection molding. The metal plate to which the semiconductor element is fixed is placed in the mold cavity. In that case, the first frame and the second frame are sandwiched between the upper mold and the lower mold, and the metal plate is held in the cavity. Therefore, at least one of the first frame and the second frame may be bonded to the metal plate so as to include three bonding points that define a plane. By joining so as to include three points that define a plane (that is, three points that are not aligned on a straight line), the torsional deformation of the metal plate with respect to the first frame (or the second frame) can be suppressed. As a result, the displacement of the metal plate in the mold can be suppressed. Note that it is not necessary to be separated from the three points that define the plane. For example, the first frame (or the second frame) and the metal plate may have an L-shaped joint surface. A plane is defined at three places, both ends and corners of the L-shape.

本明細書が開示するリードフレームは、第1フレームまたは第2フレームの金属板との接合部が、金属板の縁と半導体チップとの間に延びているとよい。金属板の縁から浸入してくる水分を接合部が遮るので半導体装置の耐水性が向上する。   In the lead frame disclosed in this specification, a joint portion of the first frame or the second frame with the metal plate may extend between the edge of the metal plate and the semiconductor chip. Since the joining portion blocks moisture entering from the edge of the metal plate, the water resistance of the semiconductor device is improved.

本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。   Details and further improvements of the technology disclosed in this specification will be described in the following “DETAILED DESCRIPTION”.

実施例のリードフレームを使って作られる半導体装置の斜視図である。It is a perspective view of the semiconductor device made using the lead frame of an Example. 図1のII−II線に沿った断面図である。It is sectional drawing along the II-II line of FIG. 実施例のリードフレームの分解斜視図である。It is a disassembled perspective view of the lead frame of an Example. 実施例のリードフレームの斜視図である。It is a perspective view of the lead frame of an Example. 半導体チップが接合されたリードフレームの斜視図である。It is a perspective view of the lead frame with which the semiconductor chip was joined. 図5のリードフレームの平面図である。FIG. 6 is a plan view of the lead frame of FIG. 5. 樹脂パッケージを形成前の半導体装置の斜視図である。It is a perspective view of the semiconductor device before forming a resin package. 半導体パッケージ形成後の半導体装置の斜視図である(連結部除去前)。It is a perspective view of the semiconductor device after a semiconductor package formation (before a connection part removal).

最初に、実施例のリードフレームを使って作られる半導体装置を説明する。図1に半導体装置2の斜視図を示し、図2に図1のII−II線に沿った断面図を示す。半導体装置2は、樹脂パッケージ9の中に、4個の半導体チップ(トランジスタ3、5、ダイオード4、6)が封止されたパワーモジュールである。樹脂パッケージ9は扁平なカードタイプであり、一方の幅広面に放熱板15、25が露出しており、反対側の幅広面に放熱板12、22が露出している。放熱板12、15、22、25は、露出している面以外の部分が、樹脂パッケージ9に埋設されている。放熱板12、15、22、25は、半導体チップの熱を放出する役割のほか、半導体チップの電極とパワー端子14(正極端子14a、負極端子14b、中点端子14c)を接続する導電経路の役割を有している。トランジスタ3、5は、npn型のIGBT(Insulated Gate Bipolar Transistor)である。   First, a semiconductor device manufactured using the lead frame of the embodiment will be described. FIG. 1 is a perspective view of the semiconductor device 2, and FIG. 2 is a sectional view taken along the line II-II in FIG. The semiconductor device 2 is a power module in which four semiconductor chips (transistors 3 and 5, diodes 4 and 6) are sealed in a resin package 9. The resin package 9 is a flat card type, and the heat sinks 15 and 25 are exposed on one wide surface, and the heat sinks 12 and 22 are exposed on the opposite wide surface. The heat dissipation plates 12, 15, 22, and 25 are embedded in the resin package 9 except for the exposed surfaces. The heat sinks 12, 15, 22, and 25 have a role of releasing heat of the semiconductor chip and a conductive path connecting the semiconductor chip electrode and the power terminal 14 (positive terminal 14a, negative terminal 14b, midpoint terminal 14c). Have a role. The transistors 3 and 5 are npn IGBTs (Insulated Gate Bipolar Transistors).

2個のトランジスタ3、5は、樹脂パッケージ9の中で直列に接続されている。トランジスタ5が高電位側に位置している。即ち、トランジスタ5のエミッタ電極がトランジスタ3のコレクタ電極に接続されている。ダイオード4は樹脂パッケージ9の中でトランジスタ3と逆並列に接続されており、ダイオード6は樹脂パッケージ9の中でトランジスタ5と逆並列に接続されている。   The two transistors 3 and 5 are connected in series in the resin package 9. The transistor 5 is located on the high potential side. That is, the emitter electrode of the transistor 5 is connected to the collector electrode of the transistor 3. The diode 4 is connected in antiparallel with the transistor 3 in the resin package 9, and the diode 6 is connected in antiparallel with the transistor 5 in the resin package 9.

樹脂パッケージ9の一つの幅狭面から3個のパワー端子(正極端子14a、負極端子14b、中点端子14c)が延びており、その反対側の面から複数の制御端子15a、15bが延びている。正極端子14aは、トランジスタ3、5の直列接続の高電位側と導通している。即ち、正極端子14aは、高電位側のトランジスタ5のコレクタ電極と接続されている。負極端子14bは、トランジスタ3、5の直列接続の低電位側と導通している。即ち、負極端子14bは、低電位側のトランジスタ3のエミッタ電極と接続されている。中点端子14cは、トランジスタ3、5の直列接続の中点に接続されている。以下では、正極端子14a、負極端子14b、中点端子14cを、パワー端子14と総称する場合がある。   Three power terminals (a positive terminal 14a, a negative terminal 14b, and a midpoint terminal 14c) extend from one narrow surface of the resin package 9, and a plurality of control terminals 15a and 15b extend from the opposite surface. Yes. The positive terminal 14 a is electrically connected to the high potential side of the series connection of the transistors 3 and 5. That is, the positive electrode terminal 14a is connected to the collector electrode of the transistor 5 on the high potential side. The negative terminal 14 b is electrically connected to the low potential side of the series connection of the transistors 3 and 5. That is, the negative terminal 14b is connected to the emitter electrode of the transistor 3 on the low potential side. The midpoint terminal 14 c is connected to the midpoint of the series connection of the transistors 3 and 5. Hereinafter, the positive terminal 14a, the negative terminal 14b, and the midpoint terminal 14c may be collectively referred to as a power terminal 14.

制御端子15aは、トランジスタ5のゲート電極、センスエミッタ、トランジスタ5の近傍に配置された温度センサ等に接続されている。制御端子15bは、トランジスタ3のゲート電極、センスエミッタ、トランジスタ3の近傍に配置された温度センサ等に接続されている。   The control terminal 15 a is connected to the gate electrode of the transistor 5, the sense emitter, a temperature sensor arranged in the vicinity of the transistor 5, and the like. The control terminal 15b is connected to a gate electrode of the transistor 3, a sense emitter, a temperature sensor disposed in the vicinity of the transistor 3, and the like.

図2は、図1のII−II線に沿った断面であってトランジスタ3、5を横断する断面を示している。説明の都合上、図2の座標系の+X方向を「上」と表現し、−X方向を「下」と表現する。   FIG. 2 shows a cross section taken along line II-II in FIG. For convenience of explanation, the + X direction of the coordinate system in FIG. 2 is expressed as “up” and the −X direction is expressed as “down”.

樹脂パッケージ9の下面に放熱板12、22が露出している。放熱板12、22は、露出している一面を除き、樹脂パッケージ9に埋設されている。樹脂パッケージ9の上面に放熱板15、25が露出している。放熱板15、25は、露出している一面を除き、樹脂パッケージ9に埋設されている。   The heat sinks 12 and 22 are exposed on the lower surface of the resin package 9. The heat sinks 12 and 22 are embedded in the resin package 9 except for one exposed surface. The heat sinks 15 and 25 are exposed on the upper surface of the resin package 9. The heat sinks 15 and 25 are embedded in the resin package 9 except for one exposed surface.

放熱板22の上にハンダ8を介してトランジスタ5が接合されている。トランジスタ5の下面にはコレクタ電極5aが配置されており、コレクタ電極5aがハンダ8を介して放熱板22と導通している。トランジスタ5の上面には、ハンダ8を介して銅ブロック7cが接合されている。トランジスタ5の上面にはエミッタ電極5bが配置されており、ハンダ8を介して銅ブロック7cと導通している。銅ブロック7cの上面にはハンダ8を介して放熱板25が接合されている。トランジスタ5のエミッタ電極5bは、ハンダ8と銅ブロック7cを介して放熱板25と導通している。   The transistor 5 is joined on the heat sink 22 via the solder 8. A collector electrode 5 a is disposed on the lower surface of the transistor 5, and the collector electrode 5 a is electrically connected to the heat sink 22 via the solder 8. A copper block 7 c is joined to the upper surface of the transistor 5 via solder 8. An emitter electrode 5 b is disposed on the upper surface of the transistor 5 and is electrically connected to the copper block 7 c through the solder 8. A heat radiating plate 25 is joined to the upper surface of the copper block 7 c via solder 8. The emitter electrode 5b of the transistor 5 is electrically connected to the heat sink 25 through the solder 8 and the copper block 7c.

放熱板12の上にハンダ8を介してトランジスタ3が接合されている。トランジスタ3の下面にはコレクタ電極3aが配置されており、コレクタ電極3aがハンダ8を介して放熱板12と導通している。トランジスタ3の上面には、ハンダ8を介して銅ブロック7aが接合されている。トランジスタ3の上面にはエミッタ電極3bが配置されており、ハンダ8を介して銅ブロック7aと導通している。銅ブロック7a、7cは、樹脂パッケージ9の厚みを確保する目的で備えられている。銅ブロック7aの上面にハンダ8を介して放熱板15が接合されている。トランジスタ3のエミッタ電極3bは、ハンダ8と銅ブロック7aを介して放熱板15と導通している。   The transistor 3 is joined to the heat sink 12 via the solder 8. A collector electrode 3 a is disposed on the lower surface of the transistor 3, and the collector electrode 3 a is electrically connected to the heat sink 12 via the solder 8. A copper block 7 a is joined to the upper surface of the transistor 3 via solder 8. An emitter electrode 3 b is disposed on the upper surface of the transistor 3 and is electrically connected to the copper block 7 a through the solder 8. The copper blocks 7 a and 7 c are provided for the purpose of ensuring the thickness of the resin package 9. A heat radiating plate 15 is joined to the upper surface of the copper block 7 a via solder 8. The emitter electrode 3b of the transistor 3 is electrically connected to the heat sink 15 via the solder 8 and the copper block 7a.

樹脂パッケージ9の内部において、放熱板12の縁から継手13が延びており、放熱板25の縁から継手26が延びている。継手13と継手26はハンダ8を介して接合されているとともに導通している。トランジスタ3とトランジスタ5は、放熱板12、25、継手13、26、銅ブロック7c、ハンダ8を介して導通する。この導通によって、トランジスタ3とトランジスタ5が直列に接続される。   Inside the resin package 9, the joint 13 extends from the edge of the heat sink 12, and the joint 26 extends from the edge of the heat sink 25. The joint 13 and the joint 26 are joined via the solder 8 and are electrically connected. The transistors 3 and 5 are electrically connected via the heat sinks 12 and 25, the joints 13 and 26, the copper block 7 c, and the solder 8. By this conduction, the transistor 3 and the transistor 5 are connected in series.

図2では見えないが、放熱板22、25の間には、ダイオード6と銅ブロック7dが挟まれており、放熱板12、15の間には、ダイオード4と銅ブロック7bが挟まれている。トランジスタ5とダイオード6は、放熱板22、25によって、逆並列に接続される。トランジスタ3とダイオード4は、放熱板12、15によって、逆並列に接続される。   Although not visible in FIG. 2, the diode 6 and the copper block 7 d are sandwiched between the heat sinks 22 and 25, and the diode 4 and the copper block 7 b are sandwiched between the heat sinks 12 and 15. . The transistor 5 and the diode 6 are connected in antiparallel by the heat sinks 22 and 25. The transistor 3 and the diode 4 are connected in antiparallel by the heat sinks 12 and 15.

トランジスタ5と放熱板22の縁の間に接合部43s1が位置している。後に詳述するが、接合部43s1は、製造工程において樹脂パッケージ9を形成する前に、放熱板12、22と、先に述べた制御端子15a、15b、パワー端子14を連結するリードフレーム40の一部である。接合部43s1は、トランジスタ5と放熱板22の縁の間を、縁に沿って平行に延びているとともに、ハンダ8で放熱板22に接合されている。破線矩形Aが囲む範囲の拡大図を図2の左下に示す。矢印Bは、樹脂パッケージ9の外面において、樹脂と放熱板22の境界から侵入する水分の経路を示している。矢印線Bが示すように、接合部43s1は、樹脂と放熱板22の境界から侵入してトランジスタ5に近づく水分の経路を長くする役割を果たす。水分侵入経路が長くなるので、トランジスタ5の劣化が抑制される。図の左右方向で接合部43s1とは反対側には接合部43s2が配置されている。接合部43s2も接合部43s1と同じ作用を奏し、トランジスタ3の劣化を抑制する。   A junction 43 s 1 is located between the transistor 5 and the edge of the heat sink 22. As will be described in detail later, the joint 43s1 is formed on the lead frame 40 that connects the heat sinks 12 and 22 to the control terminals 15a and 15b and the power terminals 14 before the resin package 9 is formed in the manufacturing process. It is a part. The joint portion 43 s 1 extends in parallel between the edges of the transistor 5 and the heat sink 22 along the edge, and is joined to the heat sink 22 by the solder 8. An enlarged view of the range surrounded by the broken line rectangle A is shown in the lower left of FIG. An arrow B indicates a path of moisture entering from the boundary between the resin and the heat sink 22 on the outer surface of the resin package 9. As indicated by the arrow B, the joint 43s1 plays a role of lengthening the path of moisture that enters from the boundary between the resin and the heat sink 22 and approaches the transistor 5. Since the moisture intrusion path becomes longer, deterioration of the transistor 5 is suppressed. A joint 43s2 is disposed on the opposite side of the joint 43s1 in the left-right direction in the figure. The junction 43s2 also has the same effect as the junction 43s1, and suppresses the deterioration of the transistor 3.

半導体装置2の製造工程において、樹脂パッケージ9は、射出成形で作られる。樹脂パッケージ9を形成する前、先に述べたように、制御端子15a、15b、パワー端子14、放熱板12、22は、一つのリードフレームにまとめられている。リードフレームについて説明する。   In the manufacturing process of the semiconductor device 2, the resin package 9 is made by injection molding. Before forming the resin package 9, as described above, the control terminals 15 a and 15 b, the power terminal 14, and the heat sinks 12 and 22 are combined into one lead frame. The lead frame will be described.

図3にリードフレーム40の分解斜視図を示し、図4にリードフレーム40の斜視図を示す。図3に示すように、リードフレーム40は、放熱板12、22、第1フレーム42、第2フレーム43が別々に作られる。第1フレーム42には、3個のパワー端子14が連結されている。第1フレーム42において、隣り合うパワー端子14をつなぐ部分を連結部42aと称する。正極端子14aにおいて、放熱板22と接合される部位を接合部14s1と称する。中点端子14cにおいて、放熱板12と接合される部分を接合部14s2と称する。   3 is an exploded perspective view of the lead frame 40, and FIG. 4 is a perspective view of the lead frame 40. As shown in FIG. As shown in FIG. 3, the heat sinks 12 and 22, the first frame 42, and the second frame 43 are made separately in the lead frame 40. Three power terminals 14 are connected to the first frame 42. A portion connecting the adjacent power terminals 14 in the first frame 42 is referred to as a connecting portion 42a. In the positive electrode terminal 14a, the part joined to the heat sink 22 is referred to as a joint part 14s1. A portion of the midpoint terminal 14c that is joined to the heat sink 12 is referred to as a joint portion 14s2.

第1フレーム42と第2フレーム43は、放熱板12、22よりも薄い。放熱板12、22は、放熱板としての機能から厚みが規定される。一方、第1フレーム42と第2フレーム43は、パワー端子14や制御端子15a、15bの機能から厚みが規定される。それぞれ、要求が異なるので、放熱板12、22と、第1フレーム42/第2フレーム43は、厚みが異なる。   The first frame 42 and the second frame 43 are thinner than the heat sinks 12 and 22. The thickness of the heat sinks 12 and 22 is defined by the function as a heat sink. On the other hand, the thickness of the first frame 42 and the second frame 43 is defined by the functions of the power terminal 14 and the control terminals 15a and 15b. Since the requirements are different from each other, the radiator plates 12 and 22 and the first frame 42 / second frame 43 have different thicknesses.

第2フレーム43には、複数の制御端子15a、15bが連結されている。第2フレーム43において、個々の制御端子15a、15bをつなぐ部分を連結部43aと称する。連結部43aの一端から延びており、放熱板12と接合される部分を接合部43s2と称し、連結部43aの他端から延びており、放熱板22と接合される部分を43s1と称する。   A plurality of control terminals 15 a and 15 b are connected to the second frame 43. In the second frame 43, a portion connecting the individual control terminals 15a and 15b is referred to as a connecting portion 43a. A portion extending from one end of the connecting portion 43a and joined to the heat sink 12 is referred to as a joint portion 43s2, and a portion extending from the other end of the connecting portion 43a and joined to the heat sink 22 is referred to as 43s1.

第1フレーム42は、放熱板12、22とハンダで接合される。第2フレーム43も、放熱板12、22とハンダで接合される。図1に示されているように、パワー端子14と制御端子15a、15bは、樹脂パッケージ9の対向する一対の幅狭面の夫々に位置している。それゆえ、第2フレーム43は、放熱板12、22の法線方向(図中の座標系のX方向)からみて、放熱板12、22を挟んで第1フレーム42とは反対側に位置する。   The first frame 42 is joined to the heat sinks 12 and 22 with solder. The second frame 43 is also joined to the heat sinks 12 and 22 with solder. As shown in FIG. 1, the power terminal 14 and the control terminals 15 a and 15 b are located on each of a pair of narrow surfaces of the resin package 9 that face each other. Therefore, the second frame 43 is located on the opposite side of the first frame 42 with the heat sinks 12 and 22 in between, as viewed from the normal direction of the heat sinks 12 and 22 (X direction in the coordinate system in the drawing). .

放熱板12、22は、第1フレーム42及び第2フレーム43に接合され、それらは一体となってリードフレーム40を構成する。リードフレーム40は、厚みの異なる部分(放熱板12、22と、フレーム42、43)を有するが、それらは別々に作られた後に接合される。   The heat sinks 12 and 22 are joined to the first frame 42 and the second frame 43, and they constitute a lead frame 40 together. The lead frame 40 has portions with different thicknesses (the heat radiation plates 12 and 22 and the frames 42 and 43), which are joined after being made separately.

リードフレーム40が作られた後の半導体装置2の製造工程を、図5に示す。リードフレーム40が作られた後、放熱板12にトランジスタ3とダイオード4が接合され、放熱板22にトランジスタ5とダイオード6が接合される。それぞれの半導体チップの上に、銅ブロック7a−7dが接合される。   A manufacturing process of the semiconductor device 2 after the lead frame 40 is manufactured is shown in FIG. After the lead frame 40 is formed, the transistor 3 and the diode 4 are joined to the heat sink 12, and the transistor 5 and the diode 6 are joined to the heat sink 22. Copper blocks 7a-7d are joined on the respective semiconductor chips.

図6に、半導体チップ(トランジスタ3、5、ダイオード4、6)と銅ブロック7a−7dを接合したリードフレーム40の平面図を示す。図6では、樹脂パッケージ9を仮想線で描いてある。図6において、グレーで塗りつぶした部位は、接合部と放熱板の接合範囲S1−S4を示している。第1フレーム42と放熱板12の接合範囲S1、及び、第1フレーム42と放熱板22の接合範囲S2は、L字形状に拡がっている。L字形状に拡がっている接合範囲S1、S2では、平面を規定する3点(L字の両端とL字の角部)を含んでいるため、放熱板12(22)と第1フレーム42の間の捩れが抑制される。   FIG. 6 is a plan view of a lead frame 40 in which a semiconductor chip (transistors 3 and 5 and diodes 4 and 6) and a copper block 7a-7d are joined. In FIG. 6, the resin package 9 is drawn with a virtual line. In FIG. 6, a portion painted in gray indicates a joining range S <b> 1 to S <b> 4 between the joining portion and the heat sink. The joining range S1 between the first frame 42 and the heat radiating plate 12 and the joining range S2 between the first frame 42 and the heat radiating plate 22 are expanded in an L shape. The joining ranges S1 and S2 extending in the L-shape include three points that define the plane (both ends of the L-shape and the corners of the L-shape), and thus the heat sink 12 (22) and the first frame 42 The twist between them is suppressed.

樹脂パッケージ9は、リードフレーム40を金型で挟み、キャビティに放熱板12、22などを固定し、キャビティに溶融樹脂を流し込んで形成される。樹脂パッケージ9を形成する際、第1フレーム42と第2フレーム43が上型と下型に挟まれ、放熱板12、22などが固定される。第1フレーム42と放熱板12、22の夫々が、L字形状の接合範囲S1、S2で接合されることで、キャビティ内での放熱板12、22の位置ずれを抑制することができる。   The resin package 9 is formed by sandwiching the lead frame 40 with a mold, fixing the heat radiation plates 12 and 22 and the like in the cavity, and pouring molten resin into the cavity. When the resin package 9 is formed, the first frame 42 and the second frame 43 are sandwiched between the upper mold and the lower mold, and the heat sinks 12 and 22 are fixed. The first frame 42 and the heat radiating plates 12 and 22 are joined in the L-shaped joining ranges S1 and S2, so that the displacement of the heat radiating plates 12 and 22 in the cavity can be suppressed.

なお、第2フレーム43と放熱板12の接合範囲S3と、第2フレーム43と放熱板22の接合範囲S4は、ともに一直線である。接合範囲S3とS4で、第2フレーム43を固定する平面が定まる。また、第1フレーム42と第2フレーム43の少なくとも一方が、放熱板12、22の夫々と、平面を規定する3点の接合箇所を含むように接合されることで、樹脂パッケージ9を形成するキャビティ内で、放熱板12、22の位置ずれ(図中のX方向の位置ずれ)を抑制することができる。また、平面を規定する3点の接合箇所を含むように接合されることで、第1フレーム42(あるいは第2フレーム43)の平面と、放熱板12、22の平面の平行状態が保持できる。フレームと放熱板の接合範囲は、L字形状に限られず、三角形を形成する離散的な3点であってもよい。放熱板12(22)に、独立に接続される3個の端子が存在する場合、夫々の端子と放熱板の接合箇所が、平面を規定する三角形を形成してもよい。また、接合箇所は、4点以上であってもよい。   The joining range S3 between the second frame 43 and the heat sink 12 and the joining range S4 between the second frame 43 and the heat sink 22 are both in a straight line. A plane for fixing the second frame 43 is determined by the joining ranges S3 and S4. Further, at least one of the first frame 42 and the second frame 43 is joined to each of the heat radiating plates 12 and 22 so as to include three joints that define a plane, thereby forming the resin package 9. In the cavity, it is possible to suppress the displacement (displacement in the X direction in the figure) of the heat sinks 12 and 22. Moreover, by joining so as to include three joints that define the plane, the plane of the first frame 42 (or the second frame 43) and the plane of the heat sinks 12 and 22 can be maintained in parallel. The joining range of the frame and the heat sink is not limited to the L shape, and may be three discrete points forming a triangle. When there are three terminals that are independently connected to the heat sink 12 (22), the junction between each terminal and the heat sink may form a triangle that defines a plane. Further, the number of joints may be four or more.

一方、第2フレーム43の接合部43s2は、トランジスタ3と、放熱板12の縁の間で、放熱板12の縁に沿って延びている。接合部43s2は、トランジスタ3の一辺の全ての範囲で、放熱板12の縁との間に位置している。接合部43s2と放熱板12の接合範囲S3も、トランジスタ3の一辺の全範囲で一辺に沿っている。先に述べたように、接合部43s2が放熱板12の縁とトランジスタ3との間に延びていることで、樹脂パッケージ9の樹脂と放熱板12の境界からトランジスタ5までの水分侵入経路を長くすることができ、トランジスタ5の劣化を抑える。接合部43s1も、トランジスタ3と、放熱板22の縁との間に延びており、同様の効果を奏する。   On the other hand, the joint portion 43 s 2 of the second frame 43 extends along the edge of the heat sink 12 between the transistor 3 and the edge of the heat sink 12. The junction 43s2 is located between the edge of the heat sink 12 in the entire range of one side of the transistor 3. The junction range S3 between the junction 43s2 and the heat sink 12 is also along one side in the entire range of one side of the transistor 3. As described above, the joint 43 s 2 extends between the edge of the heat sink 12 and the transistor 3, thereby extending the moisture intrusion path from the boundary between the resin of the resin package 9 and the heat sink 12 to the transistor 5. This can suppress deterioration of the transistor 5. The junction 43s1 also extends between the transistor 3 and the edge of the heat sink 22 and has the same effect.

リードフレーム40にトランジスタ3、5、ダイオード4、6を接合した後、トランジスタ3、5の一面に設けられている制御電極と制御端子15a、15bをボンディングワイヤ51で接続する(図6参照)。正極端子14aは、接合部14s1を介して放熱板22に接合されている。先に述べたように、放熱板22は、トランジスタ5のコレクタ電極5aと導通しているので、正極端子14aはトランジスタ5のコレクタ電極5aと導通することになる。中点端子14cは、接合部14s2を介して放熱板12に接合されている。先に述べたように、放熱板12は、トランジスタ3のコレクタ電極3aと導通している。トランジスタ3のコレクタ電極3aは、放熱板12と放熱板25を介してトランジスタ5のエミッタ電極5bと導通している(図2参照)。よって、中点端子14cは、トランジスタ3、5の直列接続の中点に接続される。後述するように、負極端子14bは、トランジスタ3のエミッタ電極3bと導通する。   After joining the transistors 3 and 5 and the diodes 4 and 6 to the lead frame 40, the control electrodes provided on one surface of the transistors 3 and 5 and the control terminals 15a and 15b are connected by bonding wires 51 (see FIG. 6). The positive electrode terminal 14a is joined to the heat radiating plate 22 via the joint 14s1. As described above, since the heat sink 22 is electrically connected to the collector electrode 5a of the transistor 5, the positive terminal 14a is electrically connected to the collector electrode 5a of the transistor 5. The midpoint terminal 14c is joined to the heat sink 12 via the joint 14s2. As described above, the heat sink 12 is electrically connected to the collector electrode 3 a of the transistor 3. The collector electrode 3a of the transistor 3 is electrically connected to the emitter electrode 5b of the transistor 5 through the heat sink 12 and the heat sink 25 (see FIG. 2). Therefore, the midpoint terminal 14 c is connected to the midpoint of the series connection of the transistors 3 and 5. As will be described later, the negative electrode terminal 14 b is electrically connected to the emitter electrode 3 b of the transistor 3.

次の製造工程では、銅ブロック7a、7bの上に放熱板15を接合し、銅ブロック7c、7dの上に放熱板25を接合する(図7参照)。図7に示されているように、放熱板25の縁から継手26が延びており、その継手26は、放熱板12の縁から延びている継手13と接合される。また、放熱板15の縁から継手16が延びており、その継手16は、負極端子14bの端部14b1に接合される。放熱板15は、トランジスタ3のエミッタ電極3bと導通する(図2参照)。よって、負極端子14bは、トランジスタ3のエミッタ電極3b、即ち、トランジスタ3、5の直列接続の負極側と導通する。   In the next manufacturing process, the heat sink 15 is joined on the copper blocks 7a and 7b, and the heat sink 25 is joined on the copper blocks 7c and 7d (see FIG. 7). As shown in FIG. 7, the joint 26 extends from the edge of the heat sink 25, and the joint 26 is joined to the joint 13 extending from the edge of the heat sink 12. In addition, a joint 16 extends from the edge of the heat radiating plate 15, and the joint 16 is joined to the end portion 14b1 of the negative electrode terminal 14b. The heat sink 15 is electrically connected to the emitter electrode 3b of the transistor 3 (see FIG. 2). Therefore, the negative electrode terminal 14 b is electrically connected to the emitter electrode 3 b of the transistor 3, that is, the negative electrode side of the series connection of the transistors 3 and 5.

図7は、樹脂パッケージ9を形成する前の半導体装置のアセンブリに相当する。次の製造工程では、アセンブリを金型に入れて、樹脂パッケージ9を射出成形する。先に述べたように、第1フレーム42と第2フレーム43が上型と下型に挟まれる。そして、放熱板12、22がキャビティ内に保持される。第1フレーム42と放熱板12(22)は、平面を規定する3点を含む領域で接合されているので、放熱板12(22)は第1フレーム42に対して捩れ難い。それゆえ、キャビティの中における放熱板12、22の位置ずれ(図中のX方向の位置ずれ)が抑制される。同様に、放熱板12(22)は、第2フレーム43に対しても捩れ難い。   FIG. 7 corresponds to the assembly of the semiconductor device before the resin package 9 is formed. In the next manufacturing process, the assembly is put in a mold and the resin package 9 is injection-molded. As described above, the first frame 42 and the second frame 43 are sandwiched between the upper mold and the lower mold. And the heat sinks 12 and 22 are hold | maintained in a cavity. Since the first frame 42 and the heat radiating plate 12 (22) are joined in a region including three points that define a plane, the heat radiating plate 12 (22) is not easily twisted with respect to the first frame 42. Therefore, the positional deviation (the positional deviation in the X direction in the figure) of the heat sinks 12 and 22 in the cavity is suppressed. Similarly, the heat sink 12 (22) is not easily twisted with respect to the second frame 43.

溶融樹脂を射出し、樹脂パッケージ9を形成した後の半導体装置2を図8に示す。図8の半導体装置2は、リードフレーム40の不要部分(即ち、連結部42a、43a)を除去する前の図である。図8の破線CLでリードフレーム40をカットし、連結部42a、43aを除去すると、図1の半導体装置2が完成する。   FIG. 8 shows the semiconductor device 2 after the molten resin is injected and the resin package 9 is formed. The semiconductor device 2 of FIG. 8 is a view before removing unnecessary portions (that is, the connecting portions 42a and 43a) of the lead frame 40. When the lead frame 40 is cut along the broken line CL in FIG. 8 and the connecting portions 42a and 43a are removed, the semiconductor device 2 in FIG. 1 is completed.

リードフレーム40の利点を説明する。半導体装置2は、樹脂パッケージ9の一面にパワー端子14を備えており、反対面に制御端子15a、15bを備えている。それゆえ、パワー端子14を支持する第1フレーム42と、制御端子15a、15bを支持する第2フレーム43は、放熱板12、22の法線方向からみて、放熱板12、22を挟んで互いに反対側に位置する。   The advantages of the lead frame 40 will be described. The semiconductor device 2 includes a power terminal 14 on one surface of the resin package 9, and includes control terminals 15a and 15b on the opposite surface. Therefore, the first frame 42 that supports the power terminal 14 and the second frame 43 that supports the control terminals 15a and 15b are located on the heat sinks 12 and 22 with the heat sinks 12 and 22 interposed therebetween. Located on the opposite side.

第1フレーム42と第2フレーム43は、放熱板12、22を介して一体化している。仮に、枠形状のリードフレームを形成し、その枠の内側でパワー端子14、制御端子15a、15b、放熱板12、22を支持すると、樹脂パッケージ9を形成した後に枠全体を不要部位として捨てることになる。リードフレーム40は、樹脂パッケージ9に残る放熱板12、22に第1フレーム42と第2フレーム43を接合するので、切り捨てる部分が少なくて済む。図8に示すように、連結部42a、43aのみが削除する部分である。   The first frame 42 and the second frame 43 are integrated via the heat sinks 12 and 22. If a frame-shaped lead frame is formed and the power terminals 14, the control terminals 15a and 15b, and the heat sinks 12 and 22 are supported inside the frame, the entire frame is discarded as an unnecessary portion after the resin package 9 is formed. become. Since the lead frame 40 joins the first frame 42 and the second frame 43 to the heat sinks 12 and 22 remaining in the resin package 9, the portion to be cut off can be reduced. As shown in FIG. 8, only the connecting portions 42a and 43a are portions to be deleted.

第1フレーム42は、平面を規定する3点を含む範囲(図6の接合範囲S1、S2)で放熱板12(22)に接合される。それゆえ、第1フレーム42に対して放熱板12(22)は捩れ難くなる。樹脂パッケージ9を射出成形する際、第1フレーム42は射出成形用の上型と下型に挟まれ、放熱板12、22がキャビティ内に固定される。放熱板12、22は、第1フレーム42に対して捩れ難いので、キャビティの中における放熱板12、22の位置ずれが抑制できる。   The first frame 42 is joined to the heat sink 12 (22) within a range including three points that define a plane (joining ranges S1 and S2 in FIG. 6). Therefore, the heat sink 12 (22) is less likely to twist with respect to the first frame 42. When the resin package 9 is injection molded, the first frame 42 is sandwiched between an upper mold and a lower mold for injection molding, and the heat sinks 12 and 22 are fixed in the cavity. Since the heat sinks 12 and 22 are not easily twisted with respect to the first frame 42, the positional deviation of the heat sinks 12 and 22 in the cavity can be suppressed.

接合部43s1、43s2は、第2フレーム43を放熱板12、22に接合するだけでなく、放熱板12、22と樹脂パッケージ9の境界から侵入する水分がトランジスタ3、5に届くまでの距離を長くする役割も果たす。それゆえ、トランジスタ3、5の経時劣化が抑えられる。第2フレーム43は、第1フレーム42と同様に、放熱板12、22を捩れ難くするだけでなく、水分の浸入を防ぐ効果も奏する。   The joint portions 43s1 and 43s2 not only join the second frame 43 to the heat sinks 12 and 22, but also increase the distance until moisture entering from the boundary between the heat sinks 12 and 22 and the resin package 9 reaches the transistors 3 and 5. Also plays the role of lengthening. Therefore, deterioration over time of the transistors 3 and 5 can be suppressed. Similar to the first frame 42, the second frame 43 not only makes it difficult to twist the heat sinks 12 and 22, but also has an effect of preventing moisture from entering.

実施例で説明した技術に関する留意点を述べる。放熱板12、22が、金属板の一例に相当する。パワー端子14が第1端子の一例に相当する。制御端子15a、15bが第2端子の一例に相当する。トランジスタ3、5、ダイオード4、6が、半導体チップの一例に相当する。   Points to be noted regarding the technology described in the embodiments will be described. The heat sinks 12 and 22 correspond to an example of a metal plate. The power terminal 14 corresponds to an example of a first terminal. The control terminals 15a and 15b correspond to an example of a second terminal. The transistors 3 and 5 and the diodes 4 and 6 correspond to an example of a semiconductor chip.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

2:半導体装置
3、5:トランジスタ
4、6:ダイオード
7a−7d:銅ブロック
8:ハンダ
9:樹脂パッケージ
12、15、22、25:放熱板
13、16、26:継手
14:パワー端子
15a、15b:制御端子
14s1、14s2、43s1、43s2:接合部
40:リードフレーム
42:第1フレーム
42a、43a:連結部
43:第2フレーム
51:ボンディングワイヤ
2: Semiconductor device 3, 5: Transistor 4, 6: Diode 7a-7d: Copper block 8: Solder 9: Resin package 12, 15, 22, 25: Heat sink 13, 16, 26: Fitting 14: Power terminal 15a, 15b: control terminals 14s1, 14s2, 43s1, 43s2: joint 40: lead frame 42: first frame 42a, 43a: connecting part 43: second frame 51: bonding wire

Claims (3)

金属板に固定されている半導体チップが樹脂パッケージに封止されているとともに、前記半導体チップと導通している第1端子が前記樹脂パッケージの一面から延びており、前記半導体チップと導通している第2端子が前記一面の反対側の面から延びている半導体装置の製造に用いるリードフレームであり、
前記金属板よりも薄く、前記第1端子を支持しているとともに前記金属板に接合されている第1フレームと、
前記金属板よりも薄く、前記第2端子を支持しており、前記金属板の法線方向からみて前記第1フレームとは反対側に位置しており、前記金属板に接合されている第2フレームと、
を備えている、半導体装置製造用のリードフレーム。
The semiconductor chip fixed to the metal plate is sealed in the resin package, and the first terminal connected to the semiconductor chip extends from one surface of the resin package and is connected to the semiconductor chip. A lead frame used for manufacturing a semiconductor device in which a second terminal extends from a surface opposite to the one surface;
A first frame that is thinner than the metal plate, supports the first terminal, and is joined to the metal plate;
The second plate is thinner than the metal plate, supports the second terminal, is located on the side opposite to the first frame when viewed from the normal direction of the metal plate, and is joined to the metal plate. Frame,
A lead frame for manufacturing a semiconductor device.
前記第1フレームと前記第2フレームの少なくとも一方は、平面を規定する3点の接合箇所を含むように前記金属板に接合されている、請求項1に記載のリードフレーム。   2. The lead frame according to claim 1, wherein at least one of the first frame and the second frame is joined to the metal plate so as to include three joints that define a plane. 前記第1フレームまたは前記第2フレームの前記金属板との接合部が、前記金属板の縁と前記半導体チップとの間に延びている、請求項1又は2に記載のリードフレーム。   The lead frame according to claim 1 or 2, wherein a joint portion of the first frame or the second frame with the metal plate extends between an edge of the metal plate and the semiconductor chip.
JP2018047522A 2018-03-15 2018-03-15 Lead frame Active JP7027983B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018047522A JP7027983B2 (en) 2018-03-15 2018-03-15 Lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018047522A JP7027983B2 (en) 2018-03-15 2018-03-15 Lead frame

Publications (2)

Publication Number Publication Date
JP2019161084A true JP2019161084A (en) 2019-09-19
JP7027983B2 JP7027983B2 (en) 2022-03-02

Family

ID=67994963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018047522A Active JP7027983B2 (en) 2018-03-15 2018-03-15 Lead frame

Country Status (1)

Country Link
JP (1) JP7027983B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114520208A (en) * 2020-11-19 2022-05-20 欣兴电子股份有限公司 Package carrier and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098165A (en) * 2008-10-17 2010-04-30 Yamaha Corp Semiconductor device, manufacturing method of the same, and lead frame unit
JP2014036077A (en) * 2012-08-08 2014-02-24 Mitsubishi Electric Corp Semiconductor device and manufacturing method of the same
JP2014053461A (en) * 2012-09-07 2014-03-20 Renesas Electronics Corp Semiconductor device manufacturing method and semiconductor device
JP2016092166A (en) * 2014-11-04 2016-05-23 トヨタ自動車株式会社 Semiconductor device and manufacturing method of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098165A (en) * 2008-10-17 2010-04-30 Yamaha Corp Semiconductor device, manufacturing method of the same, and lead frame unit
JP2014036077A (en) * 2012-08-08 2014-02-24 Mitsubishi Electric Corp Semiconductor device and manufacturing method of the same
JP2014053461A (en) * 2012-09-07 2014-03-20 Renesas Electronics Corp Semiconductor device manufacturing method and semiconductor device
JP2016092166A (en) * 2014-11-04 2016-05-23 トヨタ自動車株式会社 Semiconductor device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114520208A (en) * 2020-11-19 2022-05-20 欣兴电子股份有限公司 Package carrier and method for manufacturing the same

Also Published As

Publication number Publication date
JP7027983B2 (en) 2022-03-02

Similar Documents

Publication Publication Date Title
JP3910383B2 (en) Power module and inverter
JP3847676B2 (en) Power semiconductor device
JP5272191B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9312211B2 (en) Semiconductor device and manufacturing method thereof
US9171774B2 (en) Power semiconductor module and method of manufacturing the same
US9831160B2 (en) Semiconductor device
JP2009278134A (en) Power module and inverter
CN110600457B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP5409889B2 (en) Inverter
JP2007043204A (en) Power module and inverter
US10950526B2 (en) Semiconductor device
JP2017147316A (en) Semiconductor device
JP7027983B2 (en) Lead frame
CN110858577B (en) Semiconductor device with a plurality of semiconductor chips
JP2011172483A (en) Inverter
JP2014017413A (en) Semiconductor device and manufacturing method of the same
JP7118204B1 (en) semiconductor equipment
US10903138B2 (en) Semiconductor device and method of manufacturing the same
US11302612B2 (en) Lead frame wiring structure and semiconductor module
JP2012114455A (en) Semiconductor device for electric power
JP5202685B2 (en) Inverter
US20240021496A1 (en) Semiconductor device
JP4246598B2 (en) Power semiconductor device
JP2018110169A (en) Semiconductor device and manufacturing method for semiconductor device
JP4258411B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220131

R151 Written notification of patent or utility model registration

Ref document number: 7027983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151