JP5623367B2 - Semiconductor device and semiconductor device module - Google Patents

Semiconductor device and semiconductor device module Download PDF

Info

Publication number
JP5623367B2
JP5623367B2 JP2011231491A JP2011231491A JP5623367B2 JP 5623367 B2 JP5623367 B2 JP 5623367B2 JP 2011231491 A JP2011231491 A JP 2011231491A JP 2011231491 A JP2011231491 A JP 2011231491A JP 5623367 B2 JP5623367 B2 JP 5623367B2
Authority
JP
Japan
Prior art keywords
semiconductor device
external connection
opening hole
main surface
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011231491A
Other languages
Japanese (ja)
Other versions
JP2013089893A (en
Inventor
慶太郎 市川
慶太郎 市川
利弥 只熊
利弥 只熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011231491A priority Critical patent/JP5623367B2/en
Publication of JP2013089893A publication Critical patent/JP2013089893A/en
Application granted granted Critical
Publication of JP5623367B2 publication Critical patent/JP5623367B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Description

本発明は、半導体装置および半導体装置モジュールに関するものであり、たとえば電力半導体装置および当該電力半導体装置を用いたパワーモジュール等に適用できる。 The present invention relates to a semiconductor device and a semiconductor device module can be applied to the power module or the like using, for example, the power semiconductor device and those said power semiconductor device.

従来より、樹脂封止型電力半導体装置に関する技術が存在する（たとえば、特許文献１参照）。当該特許文献１に開示されているように、樹脂封止型電力半導体装置では、絶縁基板、電力半導体素子、当該電力半導体素子の電極領域と接続される金属配線板や金属ワイヤーなどが、封止樹脂（モールドパッケージ）で封止されている。   Conventionally, there is a technique related to a resin-encapsulated power semiconductor device (see, for example, Patent Document 1). As disclosed in Patent Document 1, in a resin-sealed power semiconductor device, an insulating substrate, a power semiconductor element, a metal wiring board connected to an electrode region of the power semiconductor element, a metal wire, or the like is sealed. Sealed with resin (mold package).

また、特許文献１に係る構成では、モールドパッケージ内部において、電極端子部の一方端は、半導体素子のエミッタ領域と接合している。そして、当該電極端子部の他方端は、当該モールドパッケージの側面から突出している。   In the configuration according to Patent Document 1, one end of the electrode terminal portion is joined to the emitter region of the semiconductor element inside the mold package. The other end of the electrode terminal portion protrudes from the side surface of the mold package.

なお、当該電極端子部の他方端は、モールドパッケージの外側において、外部回路と接続される（たとえば、樹脂封止型電力半導体装置同士が電極端子部を介して接続される。または、樹脂封止型電力半導体装置と他の電気回路とが電極端子部を介して接続される）。   The other end of the electrode terminal portion is connected to an external circuit outside the mold package (for example, resin-encapsulated power semiconductor devices are connected to each other via the electrode terminal portion. Type power semiconductor device and other electric circuit are connected via an electrode terminal portion).

特開２００４−２４７３８３号公報JP 2004-247383 A

上記のように、特許文献１に係る構成では、電極端子部がモールドパッケージの外側に突出している。このため、樹脂封止型電力半導体装置と外部回路とを電極端子部を介して接続させる際、モールドパッケージの外側において、電極端子部の突出に起因して余分なスペースが生じていた。   As described above, in the configuration according to Patent Document 1, the electrode terminal portion protrudes outside the mold package. For this reason, when the resin-encapsulated power semiconductor device and the external circuit are connected via the electrode terminal portion, an extra space is generated outside the mold package due to the protrusion of the electrode terminal portion.

また、特許文献１に係る技術では、樹脂封止型電力半導体装置と外部回路とを電極端子部を介して接続させる際、はんだを用いて接続していた。当該はんだを用いた接続のためには、余分な加熱工程が必要であり、製造工程が煩雑化する。また、高いジャンクション温度の樹脂封止型電力半導体装置を採用した場合には、温度上昇により、樹脂封止型電力半導体装置と外部回路との接続部である電極端子部において、はんだが融解することが懸念される。また、前述したように、樹脂封止型電力半導体装置と外部回路とを接続する際には、はんだを使用する。したがって、ＲｏＨＳ（ローズ、ロハス）対応が困難となる場合もあった。   Moreover, in the technique which concerns on patent document 1, when connecting a resin-sealed power semiconductor device and an external circuit via an electrode terminal part, it connected using solder. In order to connect using the solder, an extra heating step is required, which complicates the manufacturing process. In addition, when a resin-sealed power semiconductor device with a high junction temperature is used, the solder melts at the electrode terminal portion, which is a connection between the resin-sealed power semiconductor device and an external circuit, due to temperature rise. Is concerned. Further, as described above, solder is used when connecting the resin-encapsulated power semiconductor device and the external circuit. Therefore, it may be difficult to cope with RoHS (Rose, Lohas).

そこで、本発明では、樹脂封止型半導体装置と外部回路とを接続させる際、モールドパッケージの外側において余分なスペースが発生せず、またはんだを用いず当該接続を可能せしめる半導体装置を提供することを目的とする。   SUMMARY OF THE INVENTION Accordingly, the present invention provides a semiconductor device capable of connecting the resin-encapsulated semiconductor device and an external circuit without causing an extra space on the outside of the mold package or using the solder package. With the goal.

また、当該半導体装置を用いた半導体装置モジュールも提供することを目的とする。 Another object of the invention is also to provide a semiconductor device module that uses the semiconductor device.

上記の目的を達成するために、本発明に係る半導体装置は、半導体素子と、前記半導体素子に形成された電極領域と電気的に接続されている電極端子部と、前記半導体素子および前記電極端子部を覆うモールドパッケージ部と、前記モールドパッケージ部の第一の主面から前記電極端子部にかけて、前記モールドパッケージ部の内部に設けられており、底面から前記電極端子部が露出している第一の開口孔と、前記第一の開口孔の開口部の少なくとも一部を塞ぐように、前記第一の主面上にネジを用いたネジ締めにより固定され、導電性を有する外部接続部材と、前記第一の開口孔の内部に配設され、弾性および導電性を有し、前記電極端子部と前記外部接続部材とを電気的に接続する第一のコンタクト部材とを、備えている。 In order to achieve the above object, a semiconductor device according to the present invention includes a semiconductor element, an electrode terminal portion electrically connected to an electrode region formed in the semiconductor element, the semiconductor element, and the electrode terminal. A mold package part covering the part, and a first package surface that is provided in the mold package part from the first main surface of the mold package part to the electrode terminal part, and the electrode terminal part is exposed from the bottom surface An external connection member that is fixed by screwing using a screw on the first main surface so as to close at least a part of the opening of the first opening hole, and has conductivity, A first contact member disposed inside the first opening hole, having elasticity and conductivity, and electrically connecting the electrode terminal portion and the external connection member;

本発明に係る半導体装置は、半導体素子と、前記半導体素子に形成された電極領域と電気的に接続されている電極端子部と、前記半導体素子および前記電極端子部を覆うモールドパッケージ部と、前記モールドパッケージ部の第一の主面から前記電極端子部にかけて、前記モールドパッケージ部の内部に設けられており、底面から前記電極端子部が露出している第一の開口孔と、前記第一の開口孔の開口部の少なくとも一部を塞ぐように、前記第一の主面上にネジを用いたネジ締めにより固定され、導電性を有する外部接続部材と、前記第一の開口孔の内部に配設され、弾性および導電性を有し、前記電極端子部と前記外部接続部材とを電気的に接続する第一のコンタクト部材とを、備えている。 A semiconductor device according to the present invention includes a semiconductor element, an electrode terminal portion electrically connected to an electrode region formed in the semiconductor element, a mold package portion covering the semiconductor element and the electrode terminal portion, A first opening hole provided in the mold package portion from the first main surface of the mold package portion to the electrode terminal portion, wherein the electrode terminal portion is exposed from the bottom surface, and the first An external connection member having conductivity and fixed to the first main surface by screw tightening on the first main surface so as to block at least a part of the opening of the opening hole, and the inside of the first opening hole A first contact member that is disposed, has elasticity and conductivity, and electrically connects the electrode terminal portion and the external connection member;

このように、本発明に係る半導体装置では、半導体素子の電極領域に接続される電極端子部を、モールドパッケージ部の側面から突出させる必要が無くなる。したがって、半導体装置の側面側（平面方向）において余分なスペースが発生することを防止できる。   Thus, in the semiconductor device according to the present invention, it is not necessary to project the electrode terminal portion connected to the electrode region of the semiconductor element from the side surface of the mold package portion. Therefore, it is possible to prevent an extra space from being generated on the side surface side (planar direction) of the semiconductor device.

また、本発明に係る半導体装置では、外部接続部材をモールドパッケージ部に固定するだけで、外部接続部材と電極端子部とを、第一のコンタクト部材を介して、電気的に接続することができる。つまり、本発明に係る半導体装置では、外部接続部材と電極端子部とを電気的に接続させる際に、はんだ付け工程は省略できる。   In the semiconductor device according to the present invention, the external connection member and the electrode terminal portion can be electrically connected via the first contact member only by fixing the external connection member to the mold package portion. . That is, in the semiconductor device according to the present invention, the soldering step can be omitted when the external connection member and the electrode terminal portion are electrically connected.

実施の形態１に係る半導体装置１００の構成を説明するための断面図である。4 is a cross-sectional view for explaining the configuration of the semiconductor device 100 according to the first embodiment. FIG. 実施の形態１に係る半導体装置１００の構成を説明するための平面図である。1 is a plan view for explaining a configuration of a semiconductor device 100 according to a first embodiment. 実施の形態１に係る半導体装置１００の構成を説明するための透視平面図である。3 is a perspective plan view for explaining the configuration of the semiconductor device 100 according to the first embodiment. FIG. 半導体基体の構成を示す断面図である。It is sectional drawing which shows the structure of a semiconductor substrate. 実施の形態１に係る半導体装置１００の製造方法を説明するための断面図である。8 is a cross-sectional view for illustrating the method for manufacturing the semiconductor device 100 according to the first embodiment. FIG. 実施の形態１に係る半導体装置１００の構成を説明するための断面図である。4 is a cross-sectional view for explaining the configuration of the semiconductor device 100 according to the first embodiment. FIG. 実施の形態１に係る半導体装置１００の構成を説明するための平面図である。1 is a plan view for explaining a configuration of a semiconductor device 100 according to a first embodiment. 第一のコンタクト部材および第二のコンタクト部材の端部形状を示す断面図である。It is sectional drawing which shows the edge part shape of a 1st contact member and a 2nd contact member. 第一のコンタクト部材および第二のコンタクト部材の端部形状を示す断面図である。It is sectional drawing which shows the edge part shape of a 1st contact member and a 2nd contact member. 実施の形態２に係る半導体装置モジュールの構成を説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a configuration of a semiconductor device module according to a second embodiment. 実施の形態２に係る半導体装置モジュールの構成を説明するための平面図である。FIG. 6 is a plan view for explaining a configuration of a semiconductor device module according to a second embodiment. 実施の形態３に係る半導体装置２００の構成を説明するための断面図である。FIG. 6 is a cross-sectional view for explaining the configuration of a semiconductor device 200 according to a third embodiment. 実施の形態３に係る半導体装置２００の製造方法を説明するための断面図である。FIG. 11 is a cross-sectional view for illustrating the method for manufacturing the semiconductor device 200 according to the third embodiment. 実施の形態４に係る半導体装置モジュールの構成を説明するための断面図である。FIG. 10 is a cross-sectional view for explaining a configuration of a semiconductor device module according to a fourth embodiment. 実施の形態４に係る半導体装置モジュールを構成する半導体装置２００Ａの構成を説明するための断面図である。It is sectional drawing for demonstrating the structure of 200 A of semiconductor devices which comprise the semiconductor device module which concerns on Embodiment 4. FIG. 実施の形態４に係る半導体装置モジュールを構成する半導体装置２００Ｂの構成を説明するための断面図である。It is sectional drawing for demonstrating the structure of the semiconductor device 200B which comprises the semiconductor device module which concerns on Embodiment 4. FIG. 実施の形態４に係る半導体装置モジュールが備える冷却フィン２３の構成を説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a configuration of cooling fins 23 provided in a semiconductor device module according to a fourth embodiment. 実施の形態４に係る半導体装置モジュールの他の構成を説明するための平面図である。FIG. 10 is a plan view for explaining another configuration of the semiconductor device module according to the fourth embodiment.

以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。   Hereinafter, the present invention will be specifically described with reference to the drawings showing embodiments thereof.

＜実施の形態１＞
図１は、本実施の形態に係る樹脂封止型電力半導体装置（以下、単に半導体装置と称する）１００の断面構成を示す断面図である。図２は、当該半導体装置１００を、図１の上方向から見た平面構成を示す平面図である。ここで、図２に示したＡ−Ａ断面が、図１の断面図に相当する。 <Embodiment 1>
FIG. 1 is a cross-sectional view showing a cross-sectional configuration of a resin-encapsulated power semiconductor device (hereinafter simply referred to as a semiconductor device) 100 according to the present embodiment. FIG. 2 is a plan view showing a planar configuration of the semiconductor device 100 as viewed from above in FIG. Here, the AA cross section shown in FIG. 2 corresponds to the cross sectional view of FIG.

また、図３は、当該半導体装置１００が備える電極端子部３，４，６の平面構成を示す平面図である。なお、図３において、モールドパッケージ部９は図示を省略している。さらに、図３において、電極端子部３，４，６の輪郭は実線で図示し、ダイオード素子１、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）素子２および絶縁層７・放熱板８の輪郭は、点線にて図示している。   FIG. 3 is a plan view showing a planar configuration of the electrode terminal portions 3, 4, 6 included in the semiconductor device 100. In FIG. 3, the illustration of the mold package unit 9 is omitted. Further, in FIG. 3, the outlines of the electrode terminal portions 3, 4, and 6 are shown by solid lines, and the outlines of the diode element 1, the IGBT (Insulated Gate Bipolar Transistor) element 2, the insulating layer 7, and the heat sink 8. Is indicated by a dotted line.

半導体装置１００全体の輪郭は、図１，２から分かるように、略直方体である。ここで、本明細書では、図１の上方向に存する半導体装置１００の主面（上面）を、第一の主面と称する。他方、図１の下方向に存する半導体装置１００の主面（第一の主面に対向する主面であり、下面）を、第二の主面と称する。これにより、図２の平面図には、半導体装置１００の第一の主面が図示されていると理解できる。   As can be seen from FIGS. 1 and 2, the outline of the entire semiconductor device 100 is a substantially rectangular parallelepiped. Here, in this specification, the main surface (upper surface) of the semiconductor device 100 existing in the upper direction of FIG. 1 is referred to as a first main surface. On the other hand, the main surface (the main surface facing the first main surface and the lower surface) of the semiconductor device 100 located in the lower direction of FIG. 1 is referred to as a second main surface. Accordingly, it can be understood that the first main surface of the semiconductor device 100 is illustrated in the plan view of FIG.

図１に示すように、半導体装置１００は、ダイオード素子（半導体素子であると把握できる）１、ＩＧＢＴ素子（半導体素子であると把握できる）２、リードフレーム（電極端子部であると把握できる）３，４、ワイヤー５、信号端子（電極端子部であると把握できる）６、絶縁層７、放熱板８、モールドパッケージ部９、および第一の開口孔１０，１１を、備えている。   As shown in FIG. 1, the semiconductor device 100 includes a diode element (can be grasped as a semiconductor element) 1, an IGBT element (can be grasped as a semiconductor element) 2, and a lead frame (can be grasped as an electrode terminal portion). 3 and 4, a wire 5, a signal terminal (which can be grasped as an electrode terminal portion) 6, an insulating layer 7, a heat sink 8, a mold package portion 9, and first opening holes 10 and 11.

ダイオード素子１の第二の主面側の面およびＩＧＢＴ素子２の第二の主面側の面は各々、はんだバンプＨＢ１を介して、リードフレーム４の第一の主面側の面に接合されている。他方、ダイオード素子１の第一の主面側の面およびＩＧＢＴ素子２の第一の主面側の面は各々、はんだバンプＨＢ２を介して、リードフレーム３の第二の主面側の面に接合されている。   The surface on the second main surface side of the diode element 1 and the surface on the second main surface side of the IGBT element 2 are respectively joined to the surface on the first main surface side of the lead frame 4 via the solder bumps HB1. ing. On the other hand, the first main surface side surface of the diode element 1 and the first main surface side surface of the IGBT element 2 are respectively connected to the second main surface side surface of the lead frame 3 via the solder bumps HB2. It is joined.

ここで、リードフレーム４の上面において、ダイオード素子１とＩＧＢＴ素子２とは、隣り合ってかつ少し離隔して配設されている（図１および図３参照）。また、各リードフレーム３，４は、銅材であり、厚さ１ｍｍ程度の長方形の平板である。また、図３に示すように、リードフレーム３の一部とリードフレーム４の一部とは、平面視において重なっている。   Here, on the upper surface of the lead frame 4, the diode element 1 and the IGBT element 2 are arranged adjacent to each other and slightly apart (see FIGS. 1 and 3). Each of the lead frames 3 and 4 is a copper material and is a rectangular flat plate having a thickness of about 1 mm. Further, as shown in FIG. 3, a part of the lead frame 3 and a part of the lead frame 4 overlap each other in plan view.

なお、図１の構成例では、半導体装置１００内には、一つのダイオード素子１と一つのＩＧＢＴ素子２とが配設されているが、各半導体素子の種類および数は、半導体装置１００の使用態様に応じて任意に選択できる。   In the configuration example of FIG. 1, one diode element 1 and one IGBT element 2 are arranged in the semiconductor device 100, but the type and number of each semiconductor element are the same as the use of the semiconductor device 100. It can select arbitrarily according to an aspect.

またたとえば、ダイオード素子１に形成されたアノード領域（電極領域と把握できる）は、リードフレーム３と電気的に接続されており、ＩＧＢＴ素子２に形成されたエミッタ領域（電極領域と把握できる）は、リードフレーム３と電気的に接続されている。また前述のリードフレーム３と各半導体素子の各電極領域との電気的接続の場合には、ダイオード素子１に形成されたカソード領域（電極領域と把握できる）は、リードフレーム４と電気的に接続されており、ＩＧＢＴ素子２に形成されたコレクタ領域（電極領域と把握できる）は、リードフレーム４と電気的に接続されている。   Further, for example, the anode region (which can be grasped as an electrode region) formed in the diode element 1 is electrically connected to the lead frame 3, and the emitter region (which can be grasped as an electrode region) formed in the IGBT element 2 is The lead frame 3 is electrically connected. In the case of electrical connection between the lead frame 3 and each electrode region of each semiconductor element, the cathode region (which can be grasped as an electrode region) formed in the diode element 1 is electrically connected to the lead frame 4. The collector region (which can be grasped as an electrode region) formed in the IGBT element 2 is electrically connected to the lead frame 4.

また、図１に示すように、リードフレーム４の第二の主面側の面は、絶縁層７の第一の主面側の面と接合されている。また、絶縁層７の第一の主面側の面には、二つの信号端子６が接合されている。つまり、リードフレーム４と信号端子６とは、同層に配設されている。なお、絶縁層７は、高い熱伝導性を有していて、たとえば高伝導性フィラーを含んでいるエポキシ樹脂などから構成されている。   Further, as shown in FIG. 1, the second main surface side surface of the lead frame 4 is joined to the first main surface side surface of the insulating layer 7. Two signal terminals 6 are joined to the surface of the insulating layer 7 on the first main surface side. That is, the lead frame 4 and the signal terminal 6 are disposed in the same layer. The insulating layer 7 has high thermal conductivity, and is made of, for example, an epoxy resin containing a highly conductive filler.

ここで、図３に示すように、絶縁層７の上面において、各信号端子６とリードフレーム４とは、電気的に接続されないように、各々離隔して配置されている。なお、信号端子６としては、たとえば銅材を採用できる。また、図１，３から分かるように、絶縁層７は、長方形の板材である。   Here, as shown in FIG. 3, on the upper surface of the insulating layer 7, the signal terminals 6 and the lead frame 4 are spaced apart from each other so as not to be electrically connected. For example, a copper material can be used as the signal terminal 6. As can be seen from FIGS. 1 and 3, the insulating layer 7 is a rectangular plate.

また、図１に示すように、ＩＧＢＴ素子２に形成されたゲート領域と各信号端子６とは、金属製の細いワイヤー５を介して、電気的に接続されている。ここで、ワイヤー５は、たとえばアルミニウムなどの線材を採用でき、ワイヤーボンディング法を用いて前記接続が行われる。   As shown in FIG. 1, the gate region formed in the IGBT element 2 and each signal terminal 6 are electrically connected through a thin metal wire 5. Here, the wire 5 can employ | adopt wire materials, such as aluminum, for example, and the said connection is performed using a wire bonding method.

また、図１に示すように、絶縁層７の第二の主面側の面には、放熱板８の第一の主面側の面が接合されている。ここで、図３から分かるように、放熱板８の平面視形状は、絶縁層７の平面視形状と同一であり、板材である。放熱板８の材質は、たとえば銅やアルミニウムなどである。   As shown in FIG. 1, the surface on the first main surface side of the heat radiating plate 8 is joined to the surface on the second main surface side of the insulating layer 7. Here, as can be seen from FIG. 3, the planar view shape of the heat radiating plate 8 is the same as the planar view shape of the insulating layer 7 and is a plate material. The material of the heat sink 8 is, for example, copper or aluminum.

ここで、上記まで説明された部材１，２，３，４，５，６，７，８からの構成される構造体を、半導体基体と称することとする。   Here, the structure composed of the members 1, 2, 3, 4, 5, 6, 7, and 8 described above is referred to as a semiconductor substrate.

さて、図１に示すように、半導体装置１００には、半導体基体を覆うように、モールド樹脂からなるモールドパッケージ部９が形成されている。つまり、本発明に係る半導体装置１００は、モールド樹脂によって封止されているトランスファーモールド型のパッケージである。モールドパッケージ部９の材質は、熱硬化性の樹脂材料を含んでいる部材である。トランスファーモールド方式のため、樹脂封止の際には、モールドパッケージ部９の材質は流動性をもたせている。   As shown in FIG. 1, the semiconductor device 100 is formed with a mold package portion 9 made of a mold resin so as to cover the semiconductor substrate. That is, the semiconductor device 100 according to the present invention is a transfer mold type package sealed with a mold resin. The material of the mold package part 9 is a member containing a thermosetting resin material. Due to the transfer molding method, the material of the mold package portion 9 has fluidity at the time of resin sealing.

ここで、モールドパッケージ部９は、半導体装置１００の輪郭を構成している。また、図１に示すように、半導体装置１００の第二の主面側から、放熱板８が露出している（つまり、放熱板８の下面は、モールドパッケージ部９により覆われていない）。   Here, the mold package unit 9 constitutes an outline of the semiconductor device 100. Further, as shown in FIG. 1, the heat sink 8 is exposed from the second main surface side of the semiconductor device 100 (that is, the lower surface of the heat sink 8 is not covered with the mold package portion 9).

本実施の形態に係る半導体装置１００では、図１に示すように、半導体装置１００の第二の主面は、モールドパッケージ部９の下面と放熱板８の下面とで構成されている（図１の構成では、第二の主面側のモールドパッケージ部９の下面と、放熱板８の下面とは、面一となっている）。   In the semiconductor device 100 according to the present embodiment, as shown in FIG. 1, the second main surface of the semiconductor device 100 is composed of the lower surface of the mold package portion 9 and the lower surface of the heat sink 8 (FIG. 1). In this configuration, the lower surface of the mold package portion 9 on the second main surface side and the lower surface of the heat sink 8 are flush with each other).

また、図１に示すように、モールドパッケージ部９の表面内には、リードフレーム３に接続する一つの第一の開口孔１０、リードフレーム４に接続する一つの第一の開口孔１０、および各信号端子６に接続する各々一つの第一の開口孔１１が、形成されている。なお、図１の構成例では、第一の開口孔１０の開口径は、第一の開口孔１１の開口径よりも大きくなっている（しかし、当該開口径の大小関係に限定する意図はなく、設計に応じて大きさは任意に選択できる）。   Further, as shown in FIG. 1, in the surface of the mold package portion 9, one first opening hole 10 connected to the lead frame 3, one first opening hole 10 connected to the lead frame 4, and One first opening hole 11 connected to each signal terminal 6 is formed. In the configuration example of FIG. 1, the opening diameter of the first opening hole 10 is larger than the opening diameter of the first opening hole 11 (however, there is no intention to limit the relationship between the opening diameters). , The size can be arbitrarily selected according to the design).

ここで、図１の構成例では、各第一の開口孔１０，１１の断面形状は、半導体装置１００の第一の主面から半導体装置１００の内部に進むに連れて、幅が狭くなるテーパ形状を示している。しかしながら、各第一の開口孔１０，１１の断面形状は、当該テーパ形状以外の形状（たとえば、長方形）であっても良い。   Here, in the configuration example of FIG. 1, the cross-sectional shape of each of the first opening holes 10 and 11 is a taper whose width becomes narrower from the first main surface of the semiconductor device 100 toward the inside of the semiconductor device 100. The shape is shown. However, the cross-sectional shape of each of the first opening holes 10 and 11 may be a shape (for example, a rectangle) other than the tapered shape.

一方の第一の開口孔１０は、半導体装置１００（モールドパッケージ部９）の第一の主面からリードフレーム３の上面にかけて、モールドパッケージ部９内に設けられている。したがって、図２に示すように、モールドパッケージ部９を第一の主面側から平面視した場合には、当該一方の第一の開口孔１０の底面からは、リードフレーム３の一部３ａが露出している。   One first opening hole 10 is provided in the mold package part 9 from the first main surface of the semiconductor device 100 (mold package part 9) to the upper surface of the lead frame 3. Therefore, as shown in FIG. 2, when the mold package portion 9 is viewed from the first main surface side, a part 3a of the lead frame 3 is formed from the bottom surface of the one first opening hole 10. Exposed.

また、他方の第一の開口孔１０は、半導体装置１００（モールドパッケージ部９）の第一の主面からリードフレーム４の上面にかけて、モールドパッケージ部９内に設けられている。したがって、図２に示すように、モールドパッケージ部９を第一の主面側から平面視した場合には、当該他方の第一の開口孔１０の底面からは、リードフレーム４の一部４ａが露出している。   The other first opening hole 10 is provided in the mold package portion 9 from the first main surface of the semiconductor device 100 (mold package portion 9) to the upper surface of the lead frame 4. Therefore, as shown in FIG. 2, when the mold package portion 9 is viewed from the first main surface side, a part 4 a of the lead frame 4 is formed from the bottom surface of the other first opening hole 10. Exposed.

また、各第一の開口孔１１は、半導体装置１００（モールドパッケージ部９）の第一の主面から各信号端子６の上面にかけて、モールドパッケージ部９内に設けられている。したがって、図２に示すように、モールドパッケージ部９を第一の主面側から平面視した場合には、当該各第一の開口孔１１の底面からは、信号端子６の一部６ａが各々露出している。   Each first opening hole 11 is provided in the mold package portion 9 from the first main surface of the semiconductor device 100 (mold package portion 9) to the upper surface of each signal terminal 6. Therefore, as shown in FIG. 2, when the mold package portion 9 is viewed in plan from the first main surface side, a part 6 a of the signal terminal 6 is formed from the bottom surface of each first opening hole 11. Exposed.

つまり、本発明に係る半導体装置１００では、各第一の開口孔１０，１１の開口部を塞がない状態では、当該開口部から、リードフレーム３，４の一部３ａ，４ａおよび信号端子６の一部６ａが各々、第一の主面側から視認できる。   That is, in the semiconductor device 100 according to the present invention, in a state where the opening portions of the first opening holes 10 and 11 are not blocked, the lead frames 3 and 4, the portions 3 a and 4 a of the lead frames 3 and 4 and the signal terminal 6 Part 6a of each can be visually recognized from the first main surface side.

次に、図１に示す構造を有する半導体装置の製造方法について説明する。   Next, a method for manufacturing a semiconductor device having the structure shown in FIG. 1 will be described.

まず、製造者は、図４に示す構造を有する半導体基体を作成する。当該半導体基体は、樹脂封止される構造体である。ここで、図４は、図２で図示したＡ−Ａ断面線で切断した場合の断面図である。したがって、図４は、図１の部材９，１０，１１以外の構成と同じ構造を有する。   First, the manufacturer creates a semiconductor substrate having the structure shown in FIG. The semiconductor substrate is a structure that is resin-sealed. Here, FIG. 4 is a cross-sectional view taken along the line AA shown in FIG. Therefore, FIG. 4 has the same structure as the configuration other than the members 9, 10 and 11 of FIG. 1.

上記で説明したように、図４に示す半導体基体では、ダイオード素子１およびＩＧＢＴ素子２が、はんだ付け等によって（はんだＨＢ１，ＨＢ２によって）、銅材のリードフレーム３，４と接合されている。ここで、リードフレーム３は、ダイオード素子１のアノード領域およびＩＧＢＴ素子２のエミッタ領域と電気的に接続されており、リードフレーム４は、ダイオード素子１のカソード領域およびＩＧＢＴ素子２のコレクタ領域と電気的に接続されている。   As described above, in the semiconductor substrate shown in FIG. 4, the diode element 1 and the IGBT element 2 are bonded to the copper lead frames 3 and 4 by soldering or the like (with the solders HB1 and HB2). Here, the lead frame 3 is electrically connected to the anode region of the diode element 1 and the emitter region of the IGBT element 2, and the lead frame 4 is electrically connected to the cathode region of the diode element 1 and the collector region of the IGBT element 2. Connected.

また、図４に示す半導体基体において、絶縁層７の上面には、リードフレーム４と各信号端子６が接合されている。また、各ワイヤー５によって、ＩＧＢＴ素子２のゲート領域と各信号端子６とが接続されている。さらに、絶縁層７の下面は、放熱板８の上面と接合されている。   In the semiconductor substrate shown in FIG. 4, the lead frame 4 and each signal terminal 6 are joined to the upper surface of the insulating layer 7. Further, the gate region of the IGBT element 2 and each signal terminal 6 are connected by each wire 5. Furthermore, the lower surface of the insulating layer 7 is joined to the upper surface of the heat sink 8.

さて、図４に示す構造を有する半導体基体が作成された後、図５に示すように、当該半導体基体を、封止金型１２，１３内部に配置する。   Now, after the semiconductor substrate having the structure shown in FIG. 4 is formed, the semiconductor substrate is placed inside the sealing molds 12 and 13 as shown in FIG.

封止金型１２，１３は、上型１２と下型１３とで構成されていている。上型１２および下型１３の各断面輪郭は、コの字状である。また、上型１２には、開口部であるランナー１５が穿設されている。また、上型１２の壁面には、複数の突起部１４が一体形成されている。   The sealing molds 12 and 13 are composed of an upper mold 12 and a lower mold 13. Each cross-sectional outline of the upper mold | type 12 and the lower mold | type 13 is U-shaped. Further, a runner 15 that is an opening is formed in the upper mold 12. A plurality of protrusions 14 are integrally formed on the wall surface of the upper mold 12.

具体的に、上型１２の半導体基体と対面する側の壁面に、当該半導体基体が配置される方向に向かって延びる、複数の突起部１４が形成されている。当該各突起部１４は、第一の開口孔１０，１１を形成するためのものである。したがって、各突起部１４の形状は、第一の開口孔１０，１１の形状と同じである。   Specifically, a plurality of protrusions 14 extending in the direction in which the semiconductor substrate is arranged are formed on the wall surface of the upper mold 12 facing the semiconductor substrate. The protrusions 14 are for forming the first opening holes 10 and 11. Therefore, the shape of each protrusion 14 is the same as the shape of the first opening holes 10 and 11.

製造者は、下型１３の底面に、図４に示した半導体基体を載置し、その後、当該下型１３に対して、上記構成を有する上型１２を組み合わせる（図５参照）。これにより、図５に示すように、封止金型１２，１３の内部に当該半導体基体が配置される。   The manufacturer places the semiconductor substrate shown in FIG. 4 on the bottom surface of the lower mold 13 and then combines the upper mold 12 having the above configuration with the lower mold 13 (see FIG. 5). Thereby, as shown in FIG. 5, the semiconductor substrate is disposed inside the sealing molds 12 and 13.

また、上記の通り、各突起部１４は、上型１２の天井面から封止金型１２，１３の半導体基体が配置される空洞内部にかけて延びている。そして、一つの突起部１４の先端部の平面は、リードフレーム３の上面に当接され、他の一つの突起部１４の先端部の平面は、リードフレーム４の上面に当接され、他の二つの突起部１４の先端部の平面は各々、各信号端子６の上面に当接される（図５参照）。   Further, as described above, each protrusion 14 extends from the ceiling surface of the upper mold 12 to the inside of the cavity where the semiconductor bases of the sealing molds 12 and 13 are disposed. The plane of the tip of one projection 14 is in contact with the upper surface of the lead frame 3, and the plane of the tip of the other projection 14 is in contact with the upper surface of the lead frame 4. The planes of the tip portions of the two protrusions 14 are in contact with the upper surfaces of the signal terminals 6 (see FIG. 5).

次に、封止過程の際に、製造者は、上型１２と下型１３とを加熱し、封止樹脂を加熱溶融する。そして、当該製造者は、低粘度の状態となった封止樹脂を、ランナー１５を介して封止金型１２，１３の空洞内部に注入する。封止樹脂を封止金型１２，１３の空洞部に充填した後、製造者は、当該空洞部の封止樹脂の圧力を一定に保持しながら冷却し、当該封止樹脂を硬化させる。   Next, during the sealing process, the manufacturer heats the upper mold 12 and the lower mold 13 to heat and melt the sealing resin. Then, the manufacturer injects the sealing resin in a low viscosity state into the cavities of the sealing molds 12 and 13 through the runner 15. After filling the sealing resin into the cavities of the sealing molds 12 and 13, the manufacturer cools the sealing resin while keeping the pressure of the sealing resin in the cavities constant to cure the sealing resin.

ここで、上型１２に一体形成されている突起部１４の存在により、封止樹脂は、当該突起部１４の形成位置には入り込まず、硬化された封止樹脂内に、第一の開口孔１０，１１が形成される。また、各突起部１４の端部の平面が、リードフレーム３，４の面および信号端子６の面に当接している。したがって、封止樹脂は、各当該当接の部分には入り込まず、各第一の開口孔１０，１１の底面から、リードフレーム３，４の一部３ａ，４ａおよび各信号端子６の一部６ａを露出させることができる。   Here, due to the presence of the protrusion 14 integrally formed with the upper mold 12, the sealing resin does not enter the position where the protrusion 14 is formed, and the first opening hole is formed in the cured sealing resin. 10 and 11 are formed. Further, the flat surfaces of the end portions of the protrusions 14 are in contact with the surfaces of the lead frames 3 and 4 and the signal terminal 6. Accordingly, the sealing resin does not enter the respective contact portions, but from the bottom surfaces of the first opening holes 10 and 11, the parts 3 a and 4 a of the lead frames 3 and 4 and a part of each signal terminal 6. 6a can be exposed.

上記製造方法により、図１に示す構造を有する半導体装置１００が作成される。さて、本実施の形態に係る半導体装置１００では、図１の構成に加えて、図６に示すように、外部接続部材１７Ａ，１７Ｂ，１７Ｃおよび第一のコンタクト部材１６Ａ，１６Ｂ，１９を備えている。   The semiconductor device 100 having the structure shown in FIG. The semiconductor device 100 according to the present embodiment includes external connection members 17A, 17B, and 17C and first contact members 16A, 16B, and 19 as shown in FIG. 6 in addition to the configuration of FIG. Yes.

また、図７は、図６に示す半導体装置１００を第一の主面側から見た平面図である。なお、図７のＢ−Ｂ断面が図６の断面図に相当する。ここで、図６では、ネジ１８Ｃを透視図示している。   FIG. 7 is a plan view of the semiconductor device 100 shown in FIG. 6 viewed from the first main surface side. 7 corresponds to the cross-sectional view of FIG. Here, in FIG. 6, the screw 18C is shown in a perspective view.

図６に示すように、各第一の開口孔１０の内部には、各第一のコンタクト部材１６Ａ，１６Ｂが配設されている。また、各第一の開口孔１１の内部には、各第一のコンタクト部材１９が配設されている。各第一のコンタクト部材１６Ａ，１６Ｂ，１９は、弾性および導電性を有する部材であり、たとえば伸縮可能な銅部材である。各第一のコンタクト部材１６Ａ，１６Ｂ，１９は、第一の開口孔１０，１１内部において、外力に応じて伸び縮みすることが可能である。   As shown in FIG. 6, the first contact members 16 </ b> A and 16 </ b> B are disposed inside the first opening holes 10. Each first contact member 19 is disposed inside each first opening hole 11. Each of the first contact members 16A, 16B, and 19 is a member having elasticity and conductivity, for example, a copper member that can be expanded and contracted. Each of the first contact members 16A, 16B, and 19 can expand and contract in accordance with an external force inside the first opening holes 10 and 11.

また、図６，７に示すように、リードフレーム３と接続する第一の開口孔１０の開口部の少なくとも一部を塞ぐように、導電性を有する外部接続部材１７Ａが配置されている。当該外部接続部材１７Ａは、固定部材であるネジ１８Ａを用いたネジ締めにより、半導体装置１００（モールドパッケージ部９）の第一の主面上に固定されている。なお、図７に示す構成例では、外部接続部材１７Ａは、第一の開口孔１０の一部の開口部を塞いでいる。   As shown in FIGS. 6 and 7, a conductive external connection member 17 </ b> A is disposed so as to block at least a part of the opening of the first opening hole 10 connected to the lead frame 3. The external connection member 17A is fixed on the first main surface of the semiconductor device 100 (mold package part 9) by screw tightening using a screw 18A that is a fixing member. In the configuration example shown in FIG. 7, the external connection member 17 </ b> A closes a part of the opening of the first opening hole 10.

当該第一の開口孔１０内部には、第一のコンタクト部材１６Ａが配設されている。したがって、外部接続部材１７Ａの上記固定により、第一のコンタクト部材１６Ａはリードフレーム３の存在している方向に向かって縮み、第一のコンタクト部材１６Ａは、リードフレーム３と外部接続部材１７Ａとを電気的に接続する。   A first contact member 16 </ b> A is disposed inside the first opening hole 10. Therefore, the first contact member 16A is contracted in the direction in which the lead frame 3 exists by the fixing of the external connection member 17A, and the first contact member 16A connects the lead frame 3 and the external connection member 17A. Connect electrically.

また、図６，７に示すように、リードフレーム４と接続する第一の開口孔１０の開口部の少なくとも一部を塞ぐように、導電性を有する外部接続部材１７Ｂが配置されている。当該外部接続部材１７Ｂは、固定部材であるネジ１８Ｂを用いたネジ締めにより、半導体装置１００（モールドパッケージ部９）の第一の主面上に固定されている。なお、図７に示す構成例では、外部接続部材１７Ｂは、第一の開口孔１０の一部の開口部を塞いでいる。   As shown in FIGS. 6 and 7, a conductive external connection member 17 </ b> B is disposed so as to block at least a part of the opening of the first opening hole 10 connected to the lead frame 4. The external connection member 17B is fixed on the first main surface of the semiconductor device 100 (mold package portion 9) by screw tightening using a screw 18B as a fixing member. In the configuration example shown in FIG. 7, the external connection member 17 </ b> B closes a part of the opening of the first opening hole 10.

当該第一の開口孔１０内部には、第一のコンタクト部材１６Ｂが配設されている。したがって、外部接続部材１７Ｂの上記固定により、第一のコンタクト部材１６Ｂはリードフレーム４の存在する方向に向かって縮み、第一のコンタクト部材１６Ｂは、リードフレーム４と外部接続部材１７Ｂとを電気的に接続する。   A first contact member 16 </ b> B is disposed inside the first opening hole 10. Therefore, the first contact member 16B contracts in the direction in which the lead frame 4 exists due to the fixing of the external connection member 17B, and the first contact member 16B electrically connects the lead frame 4 and the external connection member 17B. Connect to.

また、図６，７に示すように、各信号端子６と接続する各第一の開口孔１１の各開口部において、当該開口部少なくとも一部を塞ぐように、導電性を有する外部接続部材１７Ｃが各々配置されている。当該外部接続部材１７Ｃは、固定部材であるネジ１８Ｃを用いたネジ締めにより、半導体装置１００（モールドパッケージ部９）の第一の主面上に固定されている。なお、図７に示す構成例では、各外部接続部材１７Ｃは、各第一の開口孔１１１の一部の開口部を塞いでいる。   Further, as shown in FIGS. 6 and 7, in each opening of each first opening hole 11 connected to each signal terminal 6, a conductive external connection member 17C so as to block at least a part of the opening. Are arranged. The external connection member 17C is fixed on the first main surface of the semiconductor device 100 (mold package part 9) by screw tightening using a screw 18C as a fixing member. In the configuration example shown in FIG. 7, each external connection member 17 </ b> C closes a part of the opening of each first opening hole 111.

当該各第一の開口孔１１内部には、第一のコンタクト部材１９が各々配設されている。したがって、外部接続部材１７Ｃの上記固定により、各第一のコンタクト部材１９は信号端子６の存在する方向に向かって縮み、各第一のコンタクト部材１９は、信号端子６と外部接続部材１７Ｃとを電気的に接続する。   A first contact member 19 is disposed inside each first opening hole 11. Therefore, by the fixing of the external connection member 17C, each first contact member 19 contracts in the direction in which the signal terminal 6 exists, and each first contact member 19 connects the signal terminal 6 and the external connection member 17C. Connect electrically.

ここで、各外部接続部材１７Ａ，１７Ｂ，１７Ｃとして、銅部材を採用できる。また、図６，７では図示していないが、各外部接続部材１７Ａ，１７Ｂ，１７Ｃは、外部回路とも電気的に接続される。   Here, a copper member can be adopted as each external connection member 17A, 17B, 17C. Although not shown in FIGS. 6 and 7, each external connection member 17A, 17B, 17C is also electrically connected to an external circuit.

なお、図６，７に示す構成例では、外部接続部材１７Ａ，１７Ｂは平板形状を有しており、外部接続部材１７Ｃは、Ｔ字の形状を有している。しかしながら、各外部接続部材１７Ａ，１７Ｂ，１７Ｃの形状は特に前記形状で限定される必要はなく、半導体装置１００と図示していない外部回路との接続態様に応じて、最適な形状を採用すれば良い。   6 and 7, the external connection members 17A and 17B have a flat plate shape, and the external connection member 17C has a T shape. However, the shape of each of the external connection members 17A, 17B, and 17C is not particularly limited to the above shape, and an optimum shape may be adopted according to the connection mode between the semiconductor device 100 and an external circuit (not shown). good.

図８，９は、第一のコンタクト部材１６Ａ，１６Ｂ，１９の先端部の構成例を示す拡大断面図である。図８に示す構成例では、第一のコンタクト部材１６Ａ，１６Ｂ，１９の先端部は、球型である。また、図９に示す構成例では、第一のコンタクト部材１６Ａ，１６Ｂ，１９の先端部は、テーパ状に細くなっており、当該先端部の平面形状は円形となっている。なお、図８，９に示す第一のコンタクト部材１６Ａ，１６Ｂ，１９の先端部の形状は、単なる例示であり、他の形状を採用しても良い。   8 and 9 are enlarged cross-sectional views showing examples of the configuration of the tip portions of the first contact members 16A, 16B, and 19. FIG. In the configuration example shown in FIG. 8, the tip portions of the first contact members 16A, 16B, 19 are spherical. In the configuration example shown in FIG. 9, the tip portions of the first contact members 16A, 16B, and 19 are tapered, and the planar shape of the tip portion is circular. The shapes of the tip portions of the first contact members 16A, 16B, and 19 shown in FIGS. 8 and 9 are merely examples, and other shapes may be employed.

次に、本実施の形態に係る半導体装置１００の効果について説明する。   Next, effects of the semiconductor device 100 according to the present embodiment will be described.

特許文献１に係る構成では、半導体素子の電極領域に接続されるリードフレームなどは、パッケージの側面から突出していた。したがって、半導体装置と外部回路とを接続する際に、突出したリードフレームのための余分なスペースが必要であった。   In the configuration according to Patent Document 1, the lead frame connected to the electrode region of the semiconductor element protrudes from the side surface of the package. Therefore, when connecting the semiconductor device and the external circuit, an extra space for the protruding lead frame is required.

そこで、本実施の形態に係る半導体装置１００では、半導体素子１，２の電極領域に接続される各電極端子部３，４，６は、モールドパッケージ部９内部に納まっており、各電極端子部３，４，６の一部３ａ，４ａ，６ａは、モールドパッケージ部９の第一の主面側から視認できるように、第一の開口孔１０，１１の底面から露出している。   Therefore, in the semiconductor device 100 according to the present embodiment, the electrode terminal portions 3, 4, and 6 connected to the electrode regions of the semiconductor elements 1 and 2 are housed in the mold package portion 9, and each electrode terminal portion Part 3a, 4a, 6a of 3, 4, 6 is exposed from the bottom surface of the first opening holes 10, 11 so that it can be seen from the first main surface side of the mold package part 9.

このように、本実施の形態に係る半導体装置１００では、半導体素子１，２の電極領域に接続される電極端子部３，４，６を、モールドパッケージ部９の側面から突出させる必要が無くなる。したがって、半導体装置１００の側面側（平面方向）において余分なスペースが発生することを防止できる。   Thus, in the semiconductor device 100 according to the present embodiment, it is not necessary to project the electrode terminal portions 3, 4, 6 connected to the electrode regions of the semiconductor elements 1, 2 from the side surface of the mold package portion 9. Therefore, it is possible to prevent an extra space from being generated on the side surface side (planar direction) of the semiconductor device 100.

また、特許文献１に係る構成では、半導体素子の電極領域に接続されるリードフレームなどは、パッケージの側面から突出していた。そして、半導体装置と外部回路（外部接続部材）とを接続する際に、突出したリードフレームに対して、はんだ付け工程を施す必要があった。   In the configuration according to Patent Document 1, the lead frame connected to the electrode region of the semiconductor element protrudes from the side surface of the package. And when connecting a semiconductor device and an external circuit (external connection member), it was necessary to perform the soldering process with respect to the protruding lead frame.

そこで、本実施の形態に係る半導体装置１００では、第一の開口孔１０，１１に内部に、第一のコンタクト部材１６Ａ，１６Ｂ，１９を配設し、外部接続部材１７Ａ，１７Ｂ，１７Ｃを第一の開口孔１０，１１の開口部を塞ぐように、モールドパッケージ部９に固定している。ここで、各第一の開口孔１０，１１の底面からは、各電極端子部３，４，６が露出ている。   Therefore, in the semiconductor device 100 according to the present embodiment, the first contact members 16A, 16B, and 19 are disposed inside the first opening holes 10 and 11, and the external connection members 17A, 17B, and 17C are the first ones. It fixes to the mold package part 9 so that the opening part of the one opening hole 10 and 11 may be block | closed. Here, the electrode terminal portions 3, 4, 6 are exposed from the bottom surfaces of the first opening holes 10, 11.

これにより、本実施の形態に係る半導体装置１００では、外部接続部材１７Ａ，１７Ｂ，１７Ｃをモールドパッケージ部９に固定するだけで、外部接続部材１７Ａ，１７Ｂ，１７Ｃと電極端子部３，４，６とを、第一のコンタクト部材１６Ａ，１６Ｂ，１９を介して、電気的に接続することができる。つまり、本実施の形態に係る半導体装置１００では、外部接続部材１７Ａ，１７Ｂ，１７Ｃと電極端子部３，４，６とを電気的に接続させる際に、はんだ付け工程は省略できる。   Thus, in the semiconductor device 100 according to the present embodiment, the external connection members 17A, 17B, and 17C and the electrode terminal portions 3, 4, and 6 are simply fixed to the mold package unit 9 by the external connection members 17A, 17B, and 17C. Can be electrically connected via the first contact members 16A, 16B, and 19. That is, in the semiconductor device 100 according to the present embodiment, the soldering process can be omitted when the external connection members 17A, 17B, and 17C and the electrode terminal portions 3, 4, and 6 are electrically connected.

したがって、本実施の形態に係る半導体装置１００を採用することにより、余分な加熱工程が不要となり、工程の煩雑化も防止できる。また、半導体装置１００と外部接続部材１７Ａ，１７Ｂ，１７Ｃとは、はんだ付け接続されていない。よって、高いジャンクション温度の半導体装置１００を採用したとしても、はんだが融解することも当然無くなる。よって、本実施の形態に係る半導体装置１００は、高ジャンクション温度の製品にも対応できる。   Therefore, by employing the semiconductor device 100 according to the present embodiment, an extra heating step is not necessary, and complication of the steps can be prevented. Further, the semiconductor device 100 and the external connection members 17A, 17B, and 17C are not connected by soldering. Therefore, even if the semiconductor device 100 having a high junction temperature is adopted, the solder is naturally not melted. Therefore, the semiconductor device 100 according to the present embodiment can be applied to a product having a high junction temperature.

なお、上記の通り、本実施の形態に係る半導体装置１００では、外部接続部材１７Ａ，１７Ｂ，１７Ｃと電極端子部３，４，６とは、半導体装置１００の外側におけるはんだ付けにより、接続されることは無い（つまり、半導体装置１００の外側における、はんだ溶融を懸念する必要もなくなる）。したがって、本実施の形態に係る半導体装置１００は、ＲｏＨＳ対応も可能である。   As described above, in the semiconductor device 100 according to the present embodiment, the external connection members 17A, 17B, and 17C and the electrode terminal portions 3, 4, and 6 are connected by soldering outside the semiconductor device 100. That is, there is no need to worry about solder melting outside the semiconductor device 100. Therefore, the semiconductor device 100 according to the present embodiment can also comply with RoHS.

また、本実施の形態に係る半導体装置１００では、モールドパッケージ９の内部に電極端子部３，４，６を有する。したがって、沿面距離が長くする設計および耐トラッキング性を向上させる設計も可能である。   In addition, the semiconductor device 100 according to the present embodiment has electrode terminal portions 3, 4, and 6 inside the mold package 9. Therefore, a design that increases the creepage distance and a design that improves tracking resistance are possible.

また、本実施の形態に係る半導体装置１００では、第一の開口孔１０，１１の断面形状は、テーパ状となっている。したがって、当該第一の開口孔１０，１１の内部に、コンタクト部材１６Ａ，１６Ｂ，１９を投入しやすくなる。   Further, in the semiconductor device 100 according to the present embodiment, the cross-sectional shape of the first opening holes 10 and 11 is tapered. Therefore, the contact members 16A, 16B, and 19 can be easily put into the first opening holes 10 and 11.

また、本実施の形態に係る半導体装置１００を作成する際に、図５で示した封止金型１２，１３を用いている。つまり、半導体基体を作成し、また、半導体基体を内部に配置することができ、壁面から当該内部にかけて突出している突起部１４を有する封止金型１２，１３を用意する。そして、当該封止金型１２，１３の内部に半導体基体を配置し、突出部１４の端部を電極端子部３，４，６に接触させ、当該封止金型１２，１３の内部に樹脂を流し込み、樹脂を硬化させている。   Further, when the semiconductor device 100 according to the present embodiment is formed, the sealing molds 12 and 13 shown in FIG. 5 are used. That is, a semiconductor substrate is prepared, and the semiconductor substrate can be disposed inside, and sealing molds 12 and 13 having projections 14 protruding from the wall surface to the inside are prepared. Then, a semiconductor substrate is disposed inside the sealing molds 12 and 13, the end portions of the projecting portions 14 are brought into contact with the electrode terminal portions 3, 4 and 6, and a resin is placed inside the sealing molds 12 and 13. The resin is cured.

したがって、第一の開口孔１０，１１を有する半導体装置１００を作成するにあたり、金型の一部を改良して突起部１４を設けるだけで良い。したがって、当該第一の開口孔１０，１１を有さない半導体装置の製造方法と同様の工程（つまり、新たな別工程を付加させずに）により、第一の開口孔１０，１１を有する本実施の形態に係る半導体装置１００を作成できる。   Therefore, when the semiconductor device 100 having the first opening holes 10 and 11 is formed, it is only necessary to improve a part of the mold and to provide the protrusions 14. Therefore, the book having the first opening holes 10 and 11 is manufactured by the same process as the method for manufacturing the semiconductor device not having the first opening holes 10 and 11 (that is, without adding another separate process). The semiconductor device 100 according to the embodiment can be created.

＜実施の形態２＞
本実施の形態では、実施の形態１で説明した半導体装置１００を、平面方向において、少なくとも２以上組み合わせて構成される半導体装置モジュールについて説明する。 <Embodiment 2>
In this embodiment, a semiconductor device module configured by combining at least two semiconductor devices 100 described in Embodiment 1 in the planar direction will be described.

図１０は、実施の形態１で説明した半導体装置１００を複数組み合わせた、半導体装置モジュールの構成例を示す断面図である。また、図１１は、図１０に示す半導体装置モジュールを第一の主面側から見た平面図である。なお、図１１のＣ−Ｃ断面が図１０の断面図に相当する。ここで、図１０では、ネジ１８Ｃを透視図示している。   FIG. 10 is a cross-sectional view illustrating a configuration example of a semiconductor device module in which a plurality of semiconductor devices 100 described in the first embodiment are combined. FIG. 11 is a plan view of the semiconductor device module shown in FIG. 10 viewed from the first main surface side. Note that the CC cross section of FIG. 11 corresponds to the cross sectional view of FIG. Here, in FIG. 10, the screw 18C is shown in a perspective view.

なお、図１１では、一列目の２個の半導体装置１００についてのみ符号を付している。他の４個の半導体装置１００については同じ符号が付されるので、図面簡略化のために、当該他の４個の半導体装置１００については符号の図示を省略している。   In FIG. 11, only the two semiconductor devices 100 in the first row are denoted by reference numerals. Since the other four semiconductor devices 100 are denoted by the same reference numerals, the other four semiconductor devices 100 are not illustrated for the sake of simplification.

図１１に示すように、本実施の形態に係る半導体装置モジュールでは、６個（図１１の縦方向３個×図１１の横方向２個）の半導体装置１００を、平面方向に、接続した構成例について説明する。   As shown in FIG. 11, in the semiconductor device module according to the present embodiment, six semiconductor devices 100 (3 in the vertical direction in FIG. 11 × 2 in the horizontal direction in FIG. 11) are connected in the plane direction. An example will be described.

なお、本実施の形態では、少なくとも２個以上の半導体装置１００が、平面方向に接続されていればよく、図１０，１１の接続態様は例示である。したがって、以下では、図１１に示す半導体装置１００の接続態様（接続方向、接続台数など）について説明するが、当該接続態様は単なる例示であり、実際の使用状況に応じて、図１１以外の接続態様をユーザは任意に選択することができる。   In the present embodiment, it is sufficient that at least two or more semiconductor devices 100 are connected in the planar direction, and the connection modes of FIGS. Therefore, in the following, a connection mode (connection direction, number of connected units, etc.) of the semiconductor device 100 shown in FIG. 11 will be described. However, the connection mode is merely an example, and connection other than that in FIG. The user can arbitrarily select the mode.

なお、各半導体装置１００における構成は、図１の構成と同一である。したがって、当該図１の構成と同じ構成の部分に関しては、ここでの説明は省略し、本実施の形態では、他の半導体装置１００との接続関係について説明する。   The configuration of each semiconductor device 100 is the same as the configuration of FIG. Therefore, the description of the portion having the same configuration as the configuration in FIG. 1 is omitted, and in this embodiment, the connection relationship with another semiconductor device 100 is described.

図１０に示すように、各半導体装置１００において、各第一の開口孔１０の内部には、各第一のコンタクト部材１６Ａ，１６Ｂが配設されている。また、各半導体装置１００において、各第一の開口孔１１の内部には、各第一のコンタクト部材１９が配設されている。   As shown in FIG. 10, in each semiconductor device 100, first contact members 16 </ b> A and 16 </ b> B are disposed inside each first opening hole 10. In each semiconductor device 100, each first contact member 19 is disposed inside each first opening hole 11.

ここで、実施の形態１で説明したように、各第一のコンタクト部材１６Ａ，１６Ｂ，１９は、弾性および導電性を有する部材であり、たとえば伸縮可能な銅部材である。各第一のコンタクト部材１６Ａ，１６Ｂ，１９は、第一の開口孔１０，１１内部において、外力に応じて伸び縮みすることが可能である。   Here, as described in the first embodiment, each of the first contact members 16A, 16B, and 19 is a member having elasticity and conductivity, for example, a copper member that can be expanded and contracted. Each of the first contact members 16A, 16B, and 19 can expand and contract in accordance with an external force inside the first opening holes 10 and 11.

また、図１１の左側一列の各半導体装置に着目すると、図１０，１１に示すように、リードフレーム３と接続する第一の開口孔１０の開口部の少なくとも一部を塞ぐように、導電性を有する外部接続部材１７Ａが配置されている。ここで、当該第一の開口孔１０の内部には、第一のコンタクト部材１６Ａが配設されている。当該外部接続部材１７Ａは、固定部材であるネジ１８Ａを用いたネジ締めにより、半導体装置１００（モールドパッケージ部９）の第一の主面上に固定されている。   Further, when attention is paid to the semiconductor devices in the left row in FIG. 11, as shown in FIGS. 10 and 11, as shown in FIGS. 17 A of external connection members which have are arrange | positioned. Here, a first contact member 16 </ b> A is disposed inside the first opening hole 10. The external connection member 17A is fixed on the first main surface of the semiconductor device 100 (mold package part 9) by screw tightening using a screw 18A that is a fixing member.

外部接続部材１７Ａは、一方の外部接続部材１７Ａａと他方の外部接続部材１７Ａｂとから構成されている。他方の外部接続部材１７Ａｂは、ネジ１８Ａのネジ締めにより、半導体装置１００に固定されており、一方の外部接続部材１７Ａａは、ネジ１８Ａａのネジ締めにより、他方の外部接続部材１７Ａｂに固定されている。   The external connection member 17A is composed of one external connection member 17Aa and the other external connection member 17Ab. The other external connection member 17Ab is fixed to the semiconductor device 100 by screwing the screw 18A, and one external connection member 17Aa is fixed to the other external connection member 17Ab by screwing the screw 18Aa. .

また、図１１に示すように、一方の外部接続部材１７Ａａは、図１１の上下方向に隣接する他の半導体装置１００の外部接続部材１７Ａの構成要素にもなっている。つまり、図１１に示すように、一方の外部接続部材１７Ａａは、図１１の上下方向に隣接する他の半導体装置１００の各他方の外部接続部材１７Ａｂにおいても固定されている。したがって、図１１の上下方向に隣接する半導体装置１００同士において、外部接続部材１７Ａおよび第一のコンタクト部材１６Ａを介して、各リードフレーム３は電気的に接続されている。   As shown in FIG. 11, one external connection member 17Aa is also a component of the external connection member 17A of another semiconductor device 100 adjacent in the vertical direction of FIG. That is, as shown in FIG. 11, one external connection member 17Aa is also fixed to each other external connection member 17Ab of another semiconductor device 100 adjacent in the vertical direction in FIG. Therefore, in the semiconductor devices 100 adjacent in the vertical direction in FIG. 11, the lead frames 3 are electrically connected via the external connection member 17A and the first contact member 16A.

なお、各第一の開口孔１０における、第一のコンタクト部材１６Ａを介した、リードフレーム３と外部接続部材１７Ａとの電気的接続方法は、実施の形態１で説明した通りである。また、図１１に示す構成例では、各他方の外部接続部材１７Ａｂは、第一の開口孔１０の一部の開口部を塞いでいる。   The electrical connection method between the lead frame 3 and the external connection member 17A through the first contact member 16A in each first opening hole 10 is as described in the first embodiment. In the configuration example shown in FIG. 11, each other external connection member 17 </ b> Ab closes a part of the opening of the first opening hole 10.

また、図１１の右側一列の各半導体装置に着目すると、図１０，１１に示すように、リードフレーム４と接続する第一の開口孔１０の開口部の少なくとも一部を塞ぐように、導電性を有する外部接続部材１７Ｂが配置されている。ここで、当該第一の開口孔１０の内部には、第一のコンタクト部材１６Ｂが配設されている。当該外部接続部材１７Ｂは、固定部材であるネジ１８Ｂを用いたネジ締めにより、半導体装置１００（モールドパッケージ部９）の第一の主面上に固定されている。   Further, when attention is paid to the respective semiconductor devices in the right side row in FIG. 11, as shown in FIGS. 10 and 11, as shown in FIGS. An external connection member 17B having the above is disposed. Here, a first contact member 16 </ b> B is disposed inside the first opening hole 10. The external connection member 17B is fixed on the first main surface of the semiconductor device 100 (mold package portion 9) by screw tightening using a screw 18B as a fixing member.

外部接続部材１７Ｂは、一方の外部接続部材１７Ｂａと他方の外部接続部材１７Ｂｂとから構成されている。他方の外部接続部材１７Ｂｂは、ネジ１８Ｂのネジ締めにより、半導体装置１００に固定されており、一方の外部接続部材１７Ｂａは、ネジ１８Ｂａのネジ締めにより、他方の外部接続部材１７Ｂｂに固定されている。   The external connection member 17B is composed of one external connection member 17Ba and the other external connection member 17Bb. The other external connection member 17Bb is fixed to the semiconductor device 100 by screwing the screw 18B, and one external connection member 17Ba is fixed to the other external connection member 17Bb by screwing the screw 18Ba. .

また、図１１に示すように、一方の外部接続部材１７Ｂａは、図１１の上下方向に隣接する他の半導体装置１００の外部接続部材１７Ｂの構成要素にもなっている。つまり、図１１に示すように、一方の外部接続部材１７Ｂａは、図１１の上下方向に隣接する他の半導体装置１００の各他方の外部接続部材１７Ｂｂにおいても固定されている。したがって、図１１の上下方向に隣接する半導体装置１００同士において、外部接続部材１７Ｂおよび第一のコンタクト部材１６Ｂを介して、各リードフレーム４は電気的に接続されている。   As shown in FIG. 11, one external connection member 17Ba is also a component of the external connection member 17B of another semiconductor device 100 adjacent in the vertical direction in FIG. That is, as shown in FIG. 11, one external connection member 17Ba is also fixed to each other external connection member 17Bb of another semiconductor device 100 adjacent in the vertical direction of FIG. Therefore, in the semiconductor devices 100 adjacent in the vertical direction in FIG. 11, the lead frames 4 are electrically connected via the external connection member 17B and the first contact member 16B.

なお、各第一の開口孔１０における、第一のコンタクト部材１６Ｂを介した、リードフレーム４と外部接続部材１７Ｂとの電気的接続方法は、実施の形態１で説明した通りである。また、図１１に示す構成例では、各他方の外部接続部材１７Ｂｂは、第一の開口孔１０の一部の開口部を塞いでいる。   The electrical connection method between the lead frame 4 and the external connection member 17B via the first contact member 16B in each first opening hole 10 is as described in the first embodiment. In the configuration example shown in FIG. 11, each other external connection member 17 </ b> Bb closes a part of the opening of the first opening hole 10.

次に、全半導体装置１００の各第一の開口孔１１に着目する。図１０，１１に示すように、各信号端子６と接続する各第一の開口孔１１の各開口部において、当該開口部少なくとも一部を塞ぐように、導電性を有する外部接続部材１７Ｃが各々配置されている。ここで、当該第一の開口孔１１の内部には、第一のコンタクト部材１９が配設されている。当該外部接続部材１７Ｃは、固定部材であるネジ１８Ｃを用いたネジ締めにより、半導体装置１００（モールドパッケージ部９）の第一の主面上に固定されている。なお、図７に示す構成例では、各外部接続部材１７Ｃは、各第一の開口孔１１の一部の開口部を塞いでいる。   Next, attention is focused on each first opening hole 11 of all the semiconductor devices 100. As shown in FIGS. 10 and 11, at each opening of each first opening hole 11 connected to each signal terminal 6, the external connection member 17C having conductivity is provided so as to block at least a part of the opening. Has been placed. Here, a first contact member 19 is disposed inside the first opening hole 11. The external connection member 17C is fixed on the first main surface of the semiconductor device 100 (mold package part 9) by screw tightening using a screw 18C as a fixing member. In the configuration example shown in FIG. 7, each external connection member 17 </ b> C closes a part of the opening of each first opening hole 11.

ここで、各第一の開口孔１１における、第一のコンタクト部材１９を介した、信号端子６と外部接続部材１７Ｃとの電気的接続方法は、実施の形態１で説明した内容の通りである。   Here, the electrical connection method between the signal terminal 6 and the external connection member 17C through the first contact member 19 in each first opening hole 11 is as described in the first embodiment. .

次に、図１１の左右に隣接する半導体装置１００同士（つまり、各行の半導体装置１００）の接続に着目する。   Next, attention is focused on the connection between the semiconductor devices 100 adjacent to the left and right in FIG. 11 (that is, the semiconductor devices 100 in each row).

図１０，１１に示すように、一方の半導体装置（図１１，１０の左側の半導体装置）１００において、リードフレーム４と接続する第一の開口孔１０の開口部の少なくとも一部を塞ぐように、導電性を有する外部接続部材１７Ｔが配置されている。ここで、当該第一の開口孔１０の内部には、第一のコンタクト部材１６Ｂが配設されている。当該外部接続部材１７Ｔは、固定部材であるネジ１８Ｔ１を用いたネジ締めにより、当該一方の半導体装置１００（モールドパッケージ部９）の第一の主面上に固定されている。   As shown in FIGS. 10 and 11, in one semiconductor device (the semiconductor device on the left side of FIGS. 11 and 10) 100, at least a part of the opening portion of the first opening hole 10 connected to the lead frame 4 is blocked. The external connection member 17T having conductivity is disposed. Here, a first contact member 16 </ b> B is disposed inside the first opening hole 10. The external connection member 17T is fixed on the first main surface of the one semiconductor device 100 (mold package portion 9) by screw tightening using a screw 18T1 which is a fixing member.

ここで、図１０，１１に示すように、外部接続部材１７Ｔは、図１０，１１の右側の半導体装置１００の外部接続部材１７Ｔでもある。つまり、図１０，１１に示すように、外部接続部材１７Ｔは、図１０，１１の右側の半導体装置１００においても固定されている。具体的には、次の通りである。   Here, as shown in FIGS. 10 and 11, the external connection member 17T is also the external connection member 17T of the semiconductor device 100 on the right side of FIGS. That is, as shown in FIGS. 10 and 11, the external connection member 17T is also fixed in the semiconductor device 100 on the right side of FIGS. Specifically, it is as follows.

図１０，１１に示すように、他方の半導体装置（図１１，１０の右側の半導体装置）１００において、リードフレーム３と接続する第一の開口孔１０の開口部の少なくとも一部を塞ぐように、導電性を有する外部接続部材１７Ｔが配置されている。ここで、当該第一の開口孔１０の内部には、第一のコンタクト部材１６Ａが配設されている。当該外部接続部材１７Ｔは、固定部材であるネジ１８Ｔ２を用いたネジ締めにより、当該他方の半導体装置１００（モールドパッケージ部９）の第一の主面上に固定されている。   As shown in FIGS. 10 and 11, in the other semiconductor device 100 (the semiconductor device on the right side of FIGS. 11 and 10), at least a part of the opening of the first opening hole 10 connected to the lead frame 3 is blocked. The external connection member 17T having conductivity is disposed. Here, a first contact member 16 </ b> A is disposed inside the first opening hole 10. The external connection member 17T is fixed on the first main surface of the other semiconductor device 100 (mold package part 9) by screw tightening using a screw 18T2 which is a fixing member.

なお、各第一の開口孔１０における、第一のコンタクト部材１６Ａ，１６Ｂを介した、リードフレーム３，４と外部接続部材１７Ｔとの電気的接続方法は、実施の形態１で説明した通りである。また、図１１に示す構成例では、各他方の外部接続部材１７Ｔは、第一の開口孔１０の一部の開口部を塞いでいる。   The electrical connection method between the lead frames 3 and 4 and the external connection member 17T through the first contact members 16A and 16B in each first opening hole 10 is as described in the first embodiment. is there. In the configuration example shown in FIG. 11, each other external connection member 17 </ b> T closes a part of the opening of the first opening hole 10.

以上から分かるように、図１０，１１の左右方向に隣接する半導体装置１００同士において、外部接続部材１７Ｔおよび第一のコンタクト部材１６Ａ，１６Ｂを介して、一方の半導体装置１００のリードフレーム４と他方の半導体装置１００のリードフレーム３とは、電気的に接続されている。   As can be seen from the above, in the semiconductor devices 100 adjacent to each other in the left-right direction in FIGS. 10 and 11, the lead frame 4 of the one semiconductor device 100 and the other through the external connection member 17T and the first contact members 16A and 16B. The lead frame 3 of the semiconductor device 100 is electrically connected.

ここで、各外部接続部材１７Ａ，１７Ｂ，１７Ｃ，１７Ｔとして、銅部材を採用できる。また、図１０，１１では図示していないが、各外部接続部材１７Ａ，１７Ｂ，１７Ｃ，１７Ｔは、外部回路とも電気的に接続される。   Here, a copper member can be adopted as each of the external connection members 17A, 17B, 17C, and 17T. Although not shown in FIGS. 10 and 11, the external connection members 17A, 17B, 17C, and 17T are also electrically connected to an external circuit.

なお、図１０，１１に示す構成例では、外部接続部材１７Ａ，１７Ｂは夫々、二つの平板形状を有する部材１７Ａａ，１７Ａｂ，１７Ｂａ，１７Ｂｂから構成されている。また、外部接続部材１７Ｃ，１７Ｔは、Ｔ字の形状を有している。しかしながら、各外部接続部材１７Ａ，１７Ｂ，１７Ｃ，１７Ｔの形状は特に前記形状で限定される必要はなく、半導体装置モジュールの構成（接続関係）応じて、最適な形状を採用すれば良い。   In the configuration example shown in FIGS. 10 and 11, the external connection members 17A and 17B are each composed of two flat plate members 17Aa, 17Ab, 17Ba, and 17Bb. The external connection members 17C and 17T have a T shape. However, the shape of each of the external connection members 17A, 17B, 17C, and 17T is not particularly limited to the above shape, and an optimal shape may be adopted according to the configuration (connection relationship) of the semiconductor device module.

以上のように、本実施の形態に係る半導体装置モジュールでは、実施の形態１に係る半導体装置１００を水平方向に複数配列し、隣接する半導体装置１００を電気的に接続している。   As described above, in the semiconductor device module according to the present embodiment, a plurality of semiconductor devices 100 according to the first embodiment are arranged in the horizontal direction, and adjacent semiconductor devices 100 are electrically connected.

このように、実施の形態１に係る半導体装置１００を利用しているので、平面方向において、余分な接続スペースが発生することがなく、半導体装置モジュールの縮小化が可能となる。   Thus, since the semiconductor device 100 according to the first embodiment is used, no extra connection space is generated in the planar direction, and the semiconductor device module can be reduced.

また、本実施の形態に係る半導体装置モジュールでは、実施の形態１に係る半導体装置１００を利用している。ここで、特許文献１に係る半導体装置では、電極端子部と外部回路との接続場所は、半導体装置１００の側面側に限定されているが、実施の形態１に係る半導体装置１００では、当該限定が無くなる。したがって、本実施の形態に係る半導体装置モジュールでは、実施の形態１に係る半導体装置１００を平面方向において、如何なる接続方向においても配列できる。つまり、本実施の形態に係る半導体装置モジュールでは、半導体装置１００同士の接続の多様性が得られる。   The semiconductor device module according to the present embodiment uses the semiconductor device 100 according to the first embodiment. Here, in the semiconductor device according to Patent Document 1, the connection place between the electrode terminal portion and the external circuit is limited to the side surface side of the semiconductor device 100, but in the semiconductor device 100 according to the first embodiment, the limitation is concerned. Disappears. Therefore, in the semiconductor device module according to the present embodiment, the semiconductor device 100 according to the first embodiment can be arranged in any connection direction in the planar direction. That is, in the semiconductor device module according to the present embodiment, a variety of connections between the semiconductor devices 100 can be obtained.

＜実施の形態３＞
図１２は、本実施の形態に係る半導体装置２００の断面構成を示す断面図である。 <Embodiment 3>
FIG. 12 is a cross-sectional view showing a cross-sectional configuration of the semiconductor device 200 according to the present embodiment.

本実施の形態に係る半導体装置２００は、実施の形態１に係る半導体装置１００の構成に加えて、第二の開口孔２０および凹部２２をさらに備えている。よって以下では、実施の形態１に係る半導体装置１００と同じ構成に関しては説明を省略し、本実施の形態に係る半導体装置２００が有する第二の開口孔２０および凹部２２の構成についてのみ説明を行う。   The semiconductor device 200 according to the present embodiment further includes a second opening 20 and a recess 22 in addition to the configuration of the semiconductor device 100 according to the first embodiment. Therefore, below, description is abbreviate | omitted about the same structure as the semiconductor device 100 which concerns on Embodiment 1, and only the structure of the 2nd opening hole 20 and the recessed part 22 which the semiconductor device 200 which concerns on this Embodiment has is demonstrated. .

図１２に示すように、モールドパッケージ部９の第二の主面内には、リードフレーム３に接続する第二の開口孔２０が形成されている。第二の開口孔２０は、半導体装置２００（モールドパッケージ部９）の第二の主面からリードフレーム３の下面にかけて、モールドパッケージ部９内に設けられている。したがって、モールドパッケージ部９を第二の主面側から平面視した場合には、当該第二の開口孔２０の底面からリードフレーム３の一部が露出している。   As shown in FIG. 12, a second opening hole 20 connected to the lead frame 3 is formed in the second main surface of the mold package portion 9. The second opening hole 20 is provided in the mold package unit 9 from the second main surface of the semiconductor device 200 (mold package unit 9) to the lower surface of the lead frame 3. Therefore, when the mold package portion 9 is viewed from the second main surface side, a part of the lead frame 3 is exposed from the bottom surface of the second opening hole 20.

ここで、図１２の構成例では、第二の開口孔２０の断面形状は、半導体装置２００の第二の主面から半導体装置２００の内部に進むに連れて、幅が狭くなるテーパ形状を示している。しかしながら、第二の開口孔２０の断面形状は、当該テーパ形状以外の形状（たとえば、長方形）であっても良い。   Here, in the configuration example of FIG. 12, the cross-sectional shape of the second opening hole 20 shows a tapered shape whose width becomes narrower from the second main surface of the semiconductor device 200 toward the inside of the semiconductor device 200. ing. However, the cross-sectional shape of the second opening hole 20 may be a shape (for example, a rectangle) other than the tapered shape.

また、図１２の構成例では、第二の開口孔２０は、半導体装置２００（モールドパッケージ部９）の第二の主面からリードフレーム３の下面にかけて、モールドパッケージ部９内に設けられている。   In the configuration example of FIG. 12, the second opening hole 20 is provided in the mold package unit 9 from the second main surface of the semiconductor device 200 (mold package unit 9) to the lower surface of the lead frame 3. .

しかしながら、第二の開口孔２０は、半導体装置２００（モールドパッケージ部９）の第二の主面からリードフレーム４の下面にかけて、モールドパッケージ部９内に設けられていても良い。この場合、第二の開口孔２０の底面からは、リードフレーム４の一部が露出される。   However, the second opening hole 20 may be provided in the mold package unit 9 from the second main surface of the semiconductor device 200 (mold package unit 9) to the lower surface of the lead frame 4. In this case, a part of the lead frame 4 is exposed from the bottom surface of the second opening hole 20.

さらには、信号端子６の一部が、絶縁層７および放熱板８の端部からはみ出る位置に配設されている場合には、第二の開口孔２０は、半導体装置２００（モールドパッケージ部９）の第二の主面から信号端子６の下面にかけて、モールドパッケージ部９内に設けられていても良い。この場合、第二の開口孔２０の底面からは、信号端子６の一部が露出される。   Further, when a part of the signal terminal 6 is disposed at a position protruding from the end portions of the insulating layer 7 and the heat sink 8, the second opening hole 20 is formed in the semiconductor device 200 (mold package portion 9. ) From the second main surface to the lower surface of the signal terminal 6 may be provided in the mold package portion 9. In this case, a part of the signal terminal 6 is exposed from the bottom surface of the second opening hole 20.

つまり、第一の開口孔１０，１１は、半導体装置２００（モールドパッケージ部９）の第一の主面から電極端子部３，４，６の上面にかけて、モールドパッケージ部９内に設けられている。これに対して、第二の開口孔２０は、半導体装置２００（モールドパッケージ部９）の第二の主面から電極端子部３，４，６の下面にかけて、モールドパッケージ部９内に設けられている。   That is, the first opening holes 10 and 11 are provided in the mold package portion 9 from the first main surface of the semiconductor device 200 (mold package portion 9) to the upper surfaces of the electrode terminal portions 3, 4, and 6. . On the other hand, the second opening hole 20 is provided in the mold package unit 9 from the second main surface of the semiconductor device 200 (mold package unit 9) to the lower surfaces of the electrode terminal units 3, 4 and 6. Yes.

また、図１２に示すように、半導体装置２００の第二の主面側には、凹部２２が形成されている。そして、当該凹部２２の底面からは、放熱板８が露出している（つまり、放熱板８の下面は、モールドパッケージ部９により覆われていない）。   Further, as shown in FIG. 12, a recess 22 is formed on the second main surface side of the semiconductor device 200. The heat sink 8 is exposed from the bottom surface of the recess 22 (that is, the lower surface of the heat sink 8 is not covered with the mold package portion 9).

したがって、実施の形態１に係る半導体装置１００では、半導体装置１００の第二の主面と放熱板８の下面とは面一となっていたが（図１参照）、本実施の形態に係る半導体装置２００では、半導体装置１００の第二の主面と放熱板８の下面との間に段差が生じている（図１２参照）。なお、当該凹部２２を設ける理由は、後述する実施の形態４において述べる。   Therefore, in the semiconductor device 100 according to the first embodiment, the second main surface of the semiconductor device 100 and the lower surface of the heat sink 8 are flush with each other (see FIG. 1), but the semiconductor according to the present embodiment. In the device 200, a step is generated between the second main surface of the semiconductor device 100 and the lower surface of the heat sink 8 (see FIG. 12). The reason for providing the recess 22 will be described in a fourth embodiment to be described later.

次に、図１２に示す構造を有する半導体装置の製造方法について説明する。   Next, a method for manufacturing a semiconductor device having the structure shown in FIG. 12 will be described.

まず、製造者は、実施の形態１で説明したように、図４に示す構造を有する半導体基体を作成する。そして、図４に示す構造を有する半導体基体が作成された後、図１３に示すように、当該半導体基体を、封止金型１２Ａ，１３Ａ内部に配置する。   First, as described in Embodiment 1, the manufacturer creates a semiconductor substrate having the structure shown in FIG. Then, after the semiconductor substrate having the structure shown in FIG. 4 is formed, the semiconductor substrate is arranged inside the sealing molds 12A and 13A as shown in FIG.

封止金型１２Ａ，１３Ａは、上型１２Ａと下型１３Ａとで構成されていている。上型１２Ａおよび下型１３Ａの各断面輪郭は、コの字状である。また、上型１２Ａには、開口部であるランナー１５が穿設されている。また、上型１２Ａの壁面には、複数の突起部１４が一体形成されている。   The sealing molds 12A and 13A are composed of an upper mold 12A and a lower mold 13A. The cross-sectional contours of the upper mold 12A and the lower mold 13A are U-shaped. Further, a runner 15 that is an opening is formed in the upper mold 12A. A plurality of protrusions 14 are integrally formed on the wall surface of the upper mold 12A.

具体的に、上型１２Ａの半導体基体に対面する側の壁面に、当該半導体基体が配置される方向に向かって延びる、複数の突起部１４が形成されている。当該各突起部１４は、第一の開口孔１０，１１を形成するためのものである。したがって、各突起部１４の形状は、第一の開口孔１０，１１の形状と同じである。   Specifically, a plurality of protrusions 14 extending in the direction in which the semiconductor substrate is arranged are formed on the wall surface of the upper mold 12A facing the semiconductor substrate. The protrusions 14 are for forming the first opening holes 10 and 11. Therefore, the shape of each protrusion 14 is the same as the shape of the first opening holes 10 and 11.

また、下型１３Ａの壁面には、突起部１４と凸部２６とが一体形成されている。   Further, the protrusion 14 and the protrusion 26 are integrally formed on the wall surface of the lower mold 13A.

具体的に、上型１３Ａの半導体基体に対面する側の壁面に、当該半導体基体が配置される方向に向かって延びる、突起部１４が形成されている。当該突起部１４は、第二の開口孔２０を形成するためのものである。したがって、突起部１４の形状は、第二の開口孔２０の形状と同じである。   Specifically, a protrusion 14 is formed on the wall surface of the upper mold 13A facing the semiconductor substrate, extending in the direction in which the semiconductor substrate is disposed. The protrusion 14 is for forming the second opening hole 20. Therefore, the shape of the protrusion 14 is the same as the shape of the second opening hole 20.

また、上型１３Ａの半導体基体に対面する側の壁面に、当該半導体基体が載置される凸部２６が形成されている。当該凸部２６は、凹部２２を形成するためのものである。したがって、凸部２６の形状は、凹部２２の形状と同じである。   A convex portion 26 on which the semiconductor substrate is placed is formed on the wall surface of the upper mold 13A facing the semiconductor substrate. The convex portion 26 is for forming the concave portion 22. Therefore, the shape of the convex portion 26 is the same as the shape of the concave portion 22.

製造者は、下型１３Ａの凸部２６の上面に、図４に示した半導体基体を載置し、その後、当該下型１３Ａに対して上型１２Ａを組み合わせる（図１３参照）。これにより、図１３に示すように、封止金型１２Ａ，１３Ａの内部に当該半導体基体が配置される。   The manufacturer places the semiconductor substrate shown in FIG. 4 on the upper surface of the convex portion 26 of the lower mold 13A, and then combines the upper mold 12A with the lower mold 13A (see FIG. 13). Thereby, as shown in FIG. 13, the semiconductor substrate is arranged inside the sealing molds 12A and 13A.

また、上記の通り、各突起部１４は、上型１２Ａの天井面および下型１３Ａの底面から封止金型１２，１３の半導体基体が配置される空洞内部にかけて延びている。そして、上型１２Ａに形成された各突起部１４の先端部の平面は、リードフレーム３、リードフレーム４および信号端子６の上面に当接される（図１３参照）。さらに、下型１３Ａに形成された突起部１４の先端部の平面は、リードフレーム３の下面に当接される（図１３参照）。   Further, as described above, each protrusion 14 extends from the ceiling surface of the upper mold 12A and the bottom surface of the lower mold 13A to the inside of the cavity where the semiconductor substrate of the sealing molds 12 and 13 is disposed. And the plane of the tip part of each projection part 14 formed in upper mold 12A is in contact with the upper surface of lead frame 3, lead frame 4, and signal terminal 6 (refer to Drawing 13). Further, the flat surface of the tip of the protrusion 14 formed on the lower mold 13A is in contact with the lower surface of the lead frame 3 (see FIG. 13).

次に、封止過程の際に、製造者は、上型１２Ａと下型１３Ａとを加熱し、封止樹脂を加熱溶融する。そして、当該製造者は、低粘度の状態となった封止樹脂を、ランナー１５を介して封止金型１２Ａ，１３Ａの空洞内部に注入する。封止樹脂を封止金型１２Ａ，１３Ａの空洞部に充填した後、製造者は、当該空洞部の封止樹脂の圧力を一定に保持しながら冷却し、当該封止樹脂を硬化させる。   Next, during the sealing process, the manufacturer heats the upper mold 12A and the lower mold 13A, and heats and melts the sealing resin. Then, the manufacturer injects the sealing resin in a low-viscosity state into the cavities of the sealing molds 12 </ b> A and 13 </ b> A via the runner 15. After filling the sealing resin into the cavities of the sealing molds 12A and 13A, the manufacturer cools the sealing resin while keeping the pressure of the sealing resin in the cavities constant to cure the sealing resin.

ここで、封止金型１２Ａ，１３Ａに一体形成されている突起部１４の存在により、封止樹脂は、当該突起部１４の形成位置には入り込まず、硬化された封止樹脂内に、第一の開口孔１０，１１および第二の開口孔２０が形成される。また、下型１３Ａの凸部２６の上面には、半導体基体が載置されている（つまり、放熱板８と当該凸部２６との上面が当接している）。したがって、封止樹脂は、当該凸部２６と放熱板８との間には入り込まず、硬化された封止樹脂内に、凹部２２が形成される。   Here, due to the presence of the protrusions 14 formed integrally with the sealing molds 12A and 13A, the sealing resin does not enter the position where the protrusions 14 are formed. One opening hole 10, 11 and the second opening hole 20 are formed. A semiconductor substrate is placed on the upper surface of the convex portion 26 of the lower mold 13A (that is, the upper surfaces of the heat sink 8 and the convex portion 26 are in contact). Therefore, the sealing resin does not enter between the convex portion 26 and the heat dissipation plate 8, and the concave portion 22 is formed in the cured sealing resin.

また、各突起部１４の端部の平面が、リードフレーム３，４の面および信号端子６の面に当接している。したがって、封止樹脂は、各当該当接の部分には入り込まず、各第一の開口孔１０，１１の底面および第二の開口孔２０の底面から、電極端子部３，４，６を露出させることができる。また、放熱板８と当該凸部２６との上面が当接している。したがって、封止樹脂は、当該凸部２６と放熱板８との間には入り込まず、凹部２２の底面から放熱板８が露出させることができる。   Further, the flat surfaces of the end portions of the protrusions 14 are in contact with the surfaces of the lead frames 3 and 4 and the signal terminal 6. Accordingly, the sealing resin does not enter the contact portions, and the electrode terminal portions 3, 4, 6 are exposed from the bottom surfaces of the first opening holes 10, 11 and the bottom surface of the second opening hole 20. Can be made. Further, the upper surfaces of the heat radiating plate 8 and the convex portion 26 are in contact with each other. Therefore, the sealing resin does not enter between the convex portion 26 and the heat radiating plate 8, and the heat radiating plate 8 can be exposed from the bottom surface of the concave portion 22.

上記製造方法により、図１２に示す構造を有する半導体装置２００が作成される。   The semiconductor device 200 having the structure shown in FIG.

以上のように、本実施の形態に係る半導体装置２００では、第一の開口孔１０，１１に加えて、第二の開口孔２０も備えている。したがって、半導体装置２００では、第二の主面側から、電極端子部３，４，６と図示していない外部回路とを電気的に接続させることが可能となる。つまり、半導体装置２００と当該外部回路との接続の多様性が、より向上する。   As described above, the semiconductor device 200 according to the present embodiment includes the second opening hole 20 in addition to the first opening holes 10 and 11. Therefore, in the semiconductor device 200, it is possible to electrically connect the electrode terminal portions 3, 4, 6 and an external circuit (not shown) from the second main surface side. That is, the diversity of connection between the semiconductor device 200 and the external circuit is further improved.

また、本実施の形態に係る半導体装置２００を作成する際に、図１３で示した封止金型１２Ａ，１３Ａを用いている。つまり、半導体基体を作成し、また、半導体基体を内部に配置することができ、壁面から当該内部にかけて突出している突起部１４および当該半導体基体を載置する凸部２５を有する封止金型１２Ａ，１３Ａを用意する。そして、当該封止金型１２Ａ，１３Ａの内部の凸部の上面に半導体基体を載置し、突出部１４の端部を電極端子部３，４，６に接触させ、当該封止金型１２Ａ，１３Ａの内部に樹脂を流し込み、樹脂を硬化させている。   Further, when forming the semiconductor device 200 according to the present embodiment, the sealing molds 12A and 13A shown in FIG. 13 are used. That is, a sealing die 12A having a protrusion 14 projecting from the wall surface to the inside and a convex portion 25 on which the semiconductor substrate can be placed can be prepared. , 13A are prepared. Then, a semiconductor substrate is placed on the upper surface of the convex portions inside the sealing molds 12A and 13A, the end portions of the projecting portions 14 are brought into contact with the electrode terminal portions 3, 4 and 6, and the sealing mold 12A. , 13A, a resin is poured into the interior, and the resin is cured.

したがって、第一の開口孔１０，１１および凹部２２を有する半導体装置２００を作成するにあたり、金型の一部を改良して突起部１４および凸部２６を設けるだけで良い。したがって、当該第一の開口孔１０，１１および凹部２２を有さない半導体装置の製造方法と同様の工程（つまり、新たな別工程を付加させずに）により、第一の開口孔１０，１１および凹部２２を有する本実施の形態に係る半導体装置２００を作成できる。   Therefore, in producing the semiconductor device 200 having the first opening holes 10 and 11 and the recess 22, it is only necessary to improve the part of the mold and provide the protrusion 14 and the protrusion 26. Therefore, the first opening holes 10 and 11 are formed by the same steps as the method for manufacturing the semiconductor device not having the first opening holes 10 and 11 and the recesses 22 (that is, without adding another separate process). In addition, the semiconductor device 200 according to the present embodiment having the recess 22 can be formed.

＜実施の形態４＞
本実施の形態では、実施の形態３で説明した半導体装置２００を、立体的に、少なくとも２以上組み合わせて構成される半導体装置モジュールについて説明する。 <Embodiment 4>
In this embodiment, a semiconductor device module configured by combining at least two or more three-dimensionally the semiconductor devices 200 described in the third embodiment will be described.

図１４は、実施の形態３で説明した（つまり、第一の開口孔１０、第二の開口孔２０および凹部２２を有する）半導体装置２００を上下方向に組み合わせた、半導体装置モジュールの構成例を示す断面図である。   FIG. 14 shows a configuration example of a semiconductor device module in which the semiconductor devices 200 described in the third embodiment (that is, having the first opening hole 10, the second opening hole 20, and the recess 22) are combined in the vertical direction. It is sectional drawing shown.

具体的に、図１４に示す構成では、一方の半導体装置２００Ａの凹部２２が形成されている第二の主面と、他方の半導体装置２００Ｂの凹部２２が形成されている第二の主面とが合わさるように、両半導体装置２００Ａ，２００Ｂを組み合わせている。なお、当該組合せにより、図１４に示すように、両凹部２２から構成される矩形状の空洞部２４が生成される。   Specifically, in the configuration shown in FIG. 14, the second main surface in which the recess 22 of one semiconductor device 200A is formed, and the second main surface in which the recess 22 of the other semiconductor device 200B is formed The two semiconductor devices 200A and 200B are combined so that By the combination, as shown in FIG. 14, a rectangular cavity portion 24 composed of both concave portions 22 is generated.

まず、各半導体装置２００Ａ，２００Ｂの構成について、図１５，１６の断面図を用いて説明する。   First, the configuration of each of the semiconductor devices 200A and 200B will be described using the cross-sectional views of FIGS.

ここで、上記各実施の形態１〜３では、半導体装置の断面構成を描く場合に、Ａ−Ａ断面線、Ｂ−Ｂ断面線およびＣ−Ｃ断面線など、特殊な形状（直線でない）断面線を用いた。本実施の形態においても、第一の開口孔１０，１１および第二の開口孔２０を含む、半導体装置２００Ａ，２００Ｂの主要構成要素が現れるような特殊な断面線を用いて、図１４〜１６の断面図を図示している。   Here, in each of the first to third embodiments, when a cross-sectional configuration of a semiconductor device is drawn, a cross section having a special shape (not a straight line) such as an AA cross-sectional line, a BB cross-sectional line, and a CC cross-sectional line Lines were used. Also in the present embodiment, a special cross-sectional line in which main components of the semiconductor devices 200A and 200B including the first opening holes 10 and 11 and the second opening hole 20 appear is used as shown in FIGS. FIG.

まず、半導体装置２００Ａの構成を、図１５を用いて説明する。   First, the configuration of the semiconductor device 200A will be described with reference to FIG.

図１２と図１５との比較から分かるように、半導体装置２００Ａは、図１２に示した半導体装置２００の構成に加えて、実施の形態１で説明したように、外部接続部材１７Ａ，１７Ｂ，１７Ｃおよび第一のコンタクト部材１６Ａ，１６Ｂ，１９を、さらに備えている。   As can be seen from a comparison between FIG. 12 and FIG. 15, in addition to the configuration of the semiconductor device 200 shown in FIG. 12, the semiconductor device 200A has external connection members 17A, 17B, and 17C as described in the first embodiment. The first contact members 16A, 16B, and 19 are further provided.

具体的に、図１２で示した構成において、各第一の開口孔１０の内部には、各第一のコンタクト部材１６Ａ，１６Ｂが配設されており、各第一の開口孔１１の内部には、各第一のコンタクト部材１９が配設されている（図１５参照）。各第一のコンタクト部材１６Ａ，１６Ｂ，１９は、弾性および導電性を有する部材であり、たとえば伸縮可能な銅部材である。各第一のコンタクト部材１６Ａ，１６Ｂ，１９は、第一の開口孔１０，１１内部において、外力に応じて伸び縮みすることが可能である。   Specifically, in the configuration shown in FIG. 12, the first contact members 16 </ b> A and 16 </ b> B are disposed inside each first opening hole 10, and each first opening hole 11 is disposed inside each first opening hole 11. Each of the first contact members 19 is disposed (see FIG. 15). Each of the first contact members 16A, 16B, and 19 is a member having elasticity and conductivity, for example, a copper member that can be expanded and contracted. Each of the first contact members 16A, 16B, and 19 can expand and contract in accordance with an external force inside the first opening holes 10 and 11.

また、図１５示すように、リードフレーム３と接続する第一の開口孔１０の開口部の少なくとも一部を塞ぐように、導電性を有する外部接続部材１７Ａが配置されている。当該外部接続部材１７Ａは、固定部材であるネジ１８Ａを用いたネジ締めにより、半導体装置２００Ａ（モールドパッケージ部９）の第一の主面上に固定されている。   As shown in FIG. 15, an external connection member 17 </ b> A having conductivity is disposed so as to block at least a part of the opening of the first opening hole 10 connected to the lead frame 3. The external connection member 17A is fixed on the first main surface of the semiconductor device 200A (mold package portion 9) by screw tightening using a screw 18A that is a fixing member.

当該第一の開口孔１０内部には、第一のコンタクト部材１６Ａが配設されている。したがって、外部接続部材１７Ａの上記固定により、第一のコンタクト部材１６Ａはリードフレーム３が存在する方向に向かって縮み、第一のコンタクト部材１６Ａは、リードフレーム３と外部接続部材１７Ａとを電気的に接続する。   A first contact member 16 </ b> A is disposed inside the first opening hole 10. Therefore, by fixing the external connection member 17A, the first contact member 16A contracts in the direction in which the lead frame 3 exists, and the first contact member 16A electrically connects the lead frame 3 and the external connection member 17A. Connect to.

また、図１５に示すように、リードフレーム４と接続する第一の開口孔１０の開口部の少なくとも一部を塞ぐように、導電性を有する外部接続部材１７Ｂが配置されている。当該外部接続部材１７Ｂは、固定部材であるネジ１８Ｂを用いたネジ締めにより、半導体装置２００Ａ（モールドパッケージ部９）の第一の主面上に固定されている。   Further, as shown in FIG. 15, a conductive external connection member 17 </ b> B is disposed so as to block at least a part of the opening of the first opening hole 10 connected to the lead frame 4. The external connection member 17B is fixed on the first main surface of the semiconductor device 200A (mold package portion 9) by screw tightening using a screw 18B as a fixing member.

当該第一の開口孔１０内部には、第一のコンタクト部材１６Ｂが配設されている。したがって、外部接続部材１７Ｂの上記固定により、第一のコンタクト部材１６Ｂはリードフレーム４が存在する方向に向かって縮み、第一のコンタクト部材１６Ｂは、リードフレーム４と外部接続部材１７Ｂとを電気的に接続する。   A first contact member 16 </ b> B is disposed inside the first opening hole 10. Therefore, the first contact member 16B contracts in the direction in which the lead frame 4 exists due to the fixing of the external connection member 17B, and the first contact member 16B electrically connects the lead frame 4 and the external connection member 17B. Connect to.

また、図１５に示すように、各信号端子６と接続する各第一の開口孔１１の各開口部において、当該開口部少なくとも一部を塞ぐように、導電性を有する外部接続部材１７Ｃが各々配置されている。当該外部接続部材１７Ｃは、固定部材であるネジ１８Ｃを用いたネジ締めにより、半導体装置２００Ａ（モールドパッケージ部９）の第一の主面上に固定されている。   Further, as shown in FIG. 15, in each opening portion of each first opening hole 11 connected to each signal terminal 6, an external connection member 17 </ b> C having conductivity is provided so as to block at least a part of the opening portion. Is arranged. The external connection member 17C is fixed on the first main surface of the semiconductor device 200A (mold package portion 9) by screwing using a screw 18C as a fixing member.

当該各第一の開口孔１１内部には、第一のコンタクト部材１９が各々配設されている。したがって、外部接続部材１７Ｃの上記固定により、各第一のコンタクト部材１９は信号端子６が存在する方向に向かって縮み、各第一のコンタクト部材１９は、信号端子６と外部接続部材１７Ｃとを電気的に接続する。   A first contact member 19 is disposed inside each first opening hole 11. Therefore, by fixing the external connection member 17C, each first contact member 19 contracts in the direction in which the signal terminal 6 exists, and each first contact member 19 connects the signal terminal 6 and the external connection member 17C. Connect electrically.

ここで、各外部接続部材１７Ａ，１７Ｂ，１７Ｃとして、実施の形態１で説明したように、銅部材を採用できる。   Here, as described in the first embodiment, copper members can be employed as the external connection members 17A, 17B, and 17C.

次に、半導体装置２００Ｂの構成を、図１６を用いて説明する。   Next, the configuration of the semiconductor device 200B will be described with reference to FIG.

図１２と図１６との比較から分かるように、半導体装置２００Ｂは、図１２に示した半導体装置２００と異なり、第二の開口孔２０は、リードフレーム３の下面に接続されておらず、リードフレーム４に接続されている。したがって、図１６に示す半導体装置２００Ｂでは、第二の開口孔２０は、半導体装置２００Ｂ（モールドパッケージ部９）の第二の主面からリードフレーム４の下面に至るように、モールドパッケージ部９内に接続されている。そして、当該第二の開口孔２０の底面からは、リードフレーム４の一部が露出している。   As can be seen from the comparison between FIG. 12 and FIG. 16, the semiconductor device 200 </ b> B is different from the semiconductor device 200 shown in FIG. 12, and the second opening hole 20 is not connected to the lower surface of the lead frame 3. It is connected to the frame 4. Therefore, in the semiconductor device 200B shown in FIG. 16, the second opening hole 20 is formed in the mold package unit 9 so as to reach the lower surface of the lead frame 4 from the second main surface of the semiconductor device 200B (mold package unit 9). It is connected to the. A part of the lead frame 4 is exposed from the bottom surface of the second opening hole 20.

また、図１２と図１６との比較から分かるように、半導体装置２００Ｂは、図１２に示した半導体装置２００と異なり、半導体装置２００Ｂ（モールドパッケージ部９）の第一の主面からリードフレーム４の上面に至る第一の開口孔１０は、モールドパッケージ部９内に形成されていない。   As can be seen from a comparison between FIG. 12 and FIG. 16, the semiconductor device 200B differs from the semiconductor device 200 shown in FIG. 12 in that the lead frame 4 extends from the first main surface of the semiconductor device 200B (mold package portion 9). The first opening hole 10 reaching the upper surface of the mold package portion 9 is not formed in the mold package portion 9.

さらに、半導体装置２００Ｂには、実施の形態１で説明したように、外部接続部材１７Ａ，１７Ｃおよび第一のコンタクト部材１６Ａ，１９を、さらに備えている。   Furthermore, as described in the first embodiment, the semiconductor device 200B further includes the external connection members 17A and 17C and the first contact members 16A and 19.

なお、上述構成以外は、図１２に示した半導体装置２００と図１６で示した半導体装置２００Ｂとは、同じ構成である。   Except for the above structure, the semiconductor device 200 shown in FIG. 12 and the semiconductor device 200B shown in FIG. 16 have the same structure.

図１６に示すように、第一の開口孔１０の内部には、第一のコンタクト部材１６Ａが配設されており、各第一の開口孔１１の内部には、各第一のコンタクト部材１９が配設されている。各第一のコンタクト部材１６Ａ，１９は、弾性および導電性を有する部材であり、たとえば伸縮可能な銅部材である。各第一のコンタクト部材１６Ａ，１９は、第一の開口孔１０，１１内部において、外力に応じて伸び縮みすることが可能である。   As shown in FIG. 16, a first contact member 16 </ b> A is arranged inside the first opening hole 10, and each first contact member 19 is placed inside each first opening hole 11. Is arranged. Each first contact member 16A, 19 is a member having elasticity and conductivity, for example, a copper member that can be expanded and contracted. Each of the first contact members 16A and 19 can expand and contract in the first opening holes 10 and 11 according to an external force.

また、図１６示すように、リードフレーム３と接続する第一の開口孔１０の開口部の少なくとも一部を塞ぐように、導電性を有する外部接続部材１７Ａが配置されている。当該外部接続部材１７Ａは、固定部材であるネジ１８Ａを用いたネジ締めにより、半導体装置２００Ｂ（モールドパッケージ部９）の第一の主面上に固定されている。   Further, as shown in FIG. 16, an external connection member 17 </ b> A having conductivity is disposed so as to block at least a part of the opening of the first opening hole 10 connected to the lead frame 3. The external connection member 17A is fixed on the first main surface of the semiconductor device 200B (mold package portion 9) by screw tightening using a screw 18A that is a fixing member.

上記のように、第一の開口孔１０内部には、第一のコンタクト部材１６Ａが配設されている。したがって、外部接続部材１７Ａの上記固定により、第一のコンタクト部材１６Ａはリードフレーム３が存在する方向に向かって縮み、第一のコンタクト部材１６Ａは、リードフレーム３と外部接続部材１７Ａとを電気的に接続する。   As described above, the first contact member 16 </ b> A is disposed in the first opening hole 10. Therefore, by fixing the external connection member 17A, the first contact member 16A contracts in the direction in which the lead frame 3 exists, and the first contact member 16A electrically connects the lead frame 3 and the external connection member 17A. Connect to.

また、図１６に示すように、各信号端子６と接続する各第一の開口孔１１の各開口部において、当該開口部少なくとも一部を塞ぐように、導電性を有する外部接続部材１７Ｃが各々配置されている。当該外部接続部材１７Ｃは、固定部材であるネジ１８Ｃを用いたネジ締めにより、半導体装置２００Ｂ（モールドパッケージ部９）の第一の主面上に固定されている。   In addition, as shown in FIG. 16, in each opening portion of each first opening hole 11 connected to each signal terminal 6, an external connection member 17C having conductivity is provided so as to block at least a part of the opening portion. Has been placed. The external connection member 17 </ b> C is fixed on the first main surface of the semiconductor device 200 </ b> B (mold package portion 9) by screwing using a screw 18 </ b> C that is a fixing member.

当該各第一の開口孔１１内部には、第一のコンタクト部材１９が各々配設されている。したがって、外部接続部材１７Ｃの上記固定により、各第一のコンタクト部材１９は信号端子６が存在する方向に向かって縮み、各第一のコンタクト部材１９は、信号端子６と外部接続部材１７Ｃとを電気的に接続する。   A first contact member 19 is disposed inside each first opening hole 11. Therefore, by fixing the external connection member 17C, each first contact member 19 contracts in the direction in which the signal terminal 6 exists, and each first contact member 19 connects the signal terminal 6 and the external connection member 17C. Connect electrically.

ここで、各外部接続部材１７Ａ，１７Ｃとして、実施の形態１で説明したように、銅部材を採用できる。   Here, as described in the first embodiment, copper members can be employed as the external connection members 17A and 17C.

上述したように、図１５に示した半導体装置２００Ａの第二の主面と、図１６で示した半導体装置２００Ｂの第二の主面とが合わさるように、両半導体装置２００Ａ，２００Ｂを組み合わせる。これにより、図１４に示す半導体装置モジュールが構成される。   As described above, both the semiconductor devices 200A and 200B are combined so that the second main surface of the semiconductor device 200A shown in FIG. 15 and the second main surface of the semiconductor device 200B shown in FIG. Thereby, the semiconductor device module shown in FIG. 14 is configured.

ここで、図１４に示すように、両半導体装置２００Ａ，２００Ｂを組み合わせることにより、半導体装置２００Ａに形成された第二の開口孔２０と、半導体装置２００Ｂに形成された第二の開口孔２０とが連通（接続）する。   Here, as shown in FIG. 14, by combining both semiconductor devices 200A and 200B, the second opening hole 20 formed in the semiconductor device 200A and the second opening hole 20 formed in the semiconductor device 200B Communicate (connect).

また、両半導体装置２００Ａ，２００Ｂを組み合わせる際には、前記接続された両第二の開口孔２０内に、第二のコンタクト部材１６Ｔを配設する（図１４参照）。第二のコンタクト部材１６Ｔは、弾性および導電性を有する部材であり、たとえば伸縮可能な銅部材である。第二のコンタクト部材１６Ｔは、第二の開口孔２０内部において、外力に応じて伸び縮みすることが可能である。ここで、第二のコンタクト部材１６Ｔの先端形状は、図８，９に示す断面形状のものなどが採用できる。   Further, when the two semiconductor devices 200A and 200B are combined, the second contact member 16T is disposed in both the connected second opening holes 20 (see FIG. 14). The second contact member 16T is a member having elasticity and conductivity, and is, for example, a copper member that can be expanded and contracted. The second contact member 16T can expand and contract in the second opening hole 20 according to an external force. Here, the tip of the second contact member 16T may have a cross-sectional shape shown in FIGS.

したがって、両半導体装置２００Ａ，２００Ｂの組合せにより、第二のコンタクト部材１６Ｔは第二の開口孔２０の配設方向に沿って縮み、第二のコンタクト部材１６Ｔは、半導体装置２００Ａが有するリードフレーム３と半導体装置２００Ｂが有するリードフレーム４とを電気的に接続する。   Therefore, the combination of both semiconductor devices 200A and 200B causes the second contact member 16T to shrink along the arrangement direction of the second opening hole 20, and the second contact member 16T is the lead frame 3 included in the semiconductor device 200A. Are electrically connected to the lead frame 4 of the semiconductor device 200B.

さらに、上述したように、両半導体装置２００Ａ，２００Ｂを組み合わせることにより、半導体装置２００Ａに形成された凹部２２と、半導体装置２００Ｂに形成された凹部２２とが接続する。当該両凹部２２の接続により、図１４に示すように、空洞部２４が構成される。   Furthermore, as described above, the combination of both semiconductor devices 200A and 200B connects the recess 22 formed in the semiconductor device 200A and the recess 22 formed in the semiconductor device 200B. As shown in FIG. 14, a cavity 24 is formed by connecting the two concave portions 22.

空洞部２４は、図１４の図面表裏方向に貫通している。換言すれば、両半導体装置２００Ａ，２００Ｂを組み合わせることにより、当該表裏方向に貫通する空洞部２４が構成されるような形状で、両半導体装置２００Ａ，２００Ｂには凹部２２が各々形成されている。   The cavity 24 penetrates in the front / back direction of FIG. In other words, by combining the two semiconductor devices 200A and 200B, the concave portion 22 is formed in each of the semiconductor devices 200A and 200B in such a shape that the hollow portion 24 penetrating in the front and back direction is formed.

本実施の形態に係る半導体装置モジュールは、冷却フィン（冷却部材であると把握できる）２３も、さらに備えている。当該冷却フィン２３は、上述した空洞部２４に挿入される。図１７に、一例として、冷却フィン２３の断面構成を示す。   The semiconductor device module according to the present embodiment further includes a cooling fin (which can be grasped as a cooling member) 23. The cooling fin 23 is inserted into the cavity 24 described above. FIG. 17 shows a cross-sectional configuration of the cooling fin 23 as an example.

図１７に例示する冷却フィン２３は、櫛歯状の断面形状を有する。ここで、図１７に示す冷却フィン２３の最上面および最下面は各々、矩形状の平面形状を有している。当該冷却フィン２３は、前記空洞部２４の貫通方向に沿って、当該空洞部２４内へと挿入される。   The cooling fin 23 illustrated in FIG. 17 has a comb-like cross-sectional shape. Here, the uppermost surface and the lowermost surface of the cooling fin 23 shown in FIG. 17 each have a rectangular planar shape. The cooling fins 23 are inserted into the cavity 24 along the penetration direction of the cavity 24.

なお、図１４には、空洞部２４内に配設された冷却フィン２３は、図示を省略している。また、空洞部２４内に冷却フィン２３が配設された状態において、図１７に示す冷却フィン２３の上記最上面は、半導体装置２００Ａの放熱板８に接触し、図１７にしめす冷却フィン２３の上記最下面は、半導体装置２００Ｂの放熱板８に接触する。   In FIG. 14, the cooling fins 23 disposed in the cavity 24 are not shown. In the state where the cooling fins 23 are disposed in the cavity 24, the uppermost surface of the cooling fins 23 shown in FIG. 17 is in contact with the heat sink 8 of the semiconductor device 200A, and the cooling fins 23 shown in FIG. The lowermost surface is in contact with the heat sink 8 of the semiconductor device 200B.

当該冷却フィン２３の材質は、たとえばアルミニウムなどである。前記空洞部２４内に配設された冷却フィン２３は、配線部（回路）とは電気的に接続されていない外部金属と物理的に接続される。これにより、冷却フィン２３を介した半導体装置２００Ａ，２００Ｂの放熱促進が可能となる。   The material of the cooling fin 23 is, for example, aluminum. The cooling fins 23 disposed in the hollow portion 24 are physically connected to an external metal that is not electrically connected to the wiring portion (circuit). Thereby, heat dissipation of the semiconductor devices 200A and 200B via the cooling fins 23 can be promoted.

また、本実施の形態に係る半導体装置モジュールでは、押え部材２５Ａ，２５Ｂも備えている。   The semiconductor device module according to the present embodiment also includes pressing members 25A and 25B.

当該押え部材２５Ａ，２５Ｂは、両半導体装置２００Ａ，２００Ｂの上記重ね合わせ状態を保持・固定するための部材である。当該押え部材２５Ａ，２５Ｂは、二つのコの字状の部材２５Ａ，２５Ｂから構成されており、各部材２５Ａ，２５Ｂは、プラスチックなどの絶縁材料から構成されている。   The pressing members 25A and 25B are members for holding and fixing the overlapping state of the semiconductor devices 200A and 200B. The pressing members 25A and 25B are composed of two U-shaped members 25A and 25B, and each member 25A and 25B is composed of an insulating material such as plastic.

両半導体装置２００Ａ，２００Ｂを重ね合わせた構造体を、一方の部材２５Ａと他方の部材２５Ｂとで挟み込む。そして、当該構造体を挟持した状態で両部材２５Ａ,２５Ｂを組合せ、両部材２５Ａ，２５Ｂの当該組合せた状態を固定部材等（図示せず）で固定する（図１４参照）。ここで、各部材２５Ａ，２５Ｂには、外部接続部材１７Ａ，１７Ｂ，１７Ｃが挿通される開口部が設けられている。   A structure in which both semiconductor devices 200A and 200B are overlapped is sandwiched between one member 25A and the other member 25B. Then, both members 25A and 25B are combined with the structure sandwiched, and the combined state of both members 25A and 25B is fixed with a fixing member or the like (not shown) (see FIG. 14). Here, each member 25A, 25B is provided with an opening through which the external connection members 17A, 17B, 17C are inserted.

このように、押え部材２５Ａ，２５Ｂによる図１４の上下方向からの押え力により、両半導体装置２００Ａ，２００Ｂの上記重ね合わせ状態が保持・固定されている。なお、押え部材２５Ａ，２５Ｂの壁面から露出する各外部接続部材１７Ａ，１７Ｂ，１７Ｃは、図示していない外部回路と電気的に接続される。さらに、当該外部回路との接続態様に応じて、各外部接続部材１７Ａ，１７Ｂ，１７Ｃの形状は、図１４〜１６以外の最適なものが採用され得る。   As described above, the overlapping state of the semiconductor devices 200A and 200B is held and fixed by the pressing force from the vertical direction of FIG. 14 by the pressing members 25A and 25B. The external connection members 17A, 17B, and 17C exposed from the wall surfaces of the pressing members 25A and 25B are electrically connected to an external circuit (not shown). Furthermore, according to the connection aspect with the said external circuit, the optimal thing other than FIGS. 14-16 may be employ | adopted for the shape of each external connection member 17A, 17B, 17C.

以上のように、本実施の形態に係る半導体装置モジュールでは、実施の形態３に係る半導体装置２００Ａ，２００Ｂを図１４に示す上下方向に組み合せることにより、構成されている。そして、両半導体装置２００Ａ，２００Ｂが有する各電極端子部同士を、連通状態の第二の開口孔２０内に配設された第二のコンタクト部材１６Ｔにより、電気的に接続している。   As described above, the semiconductor device module according to the present embodiment is configured by combining the semiconductor devices 200A and 200B according to the third embodiment in the vertical direction shown in FIG. And each electrode terminal part which both semiconductor device 200A, 200B has is electrically connected by the 2nd contact member 16T arrange | positioned in the 2nd opening hole 20 of a communication state.

したがって、はんだを用いずに、簡易な工程により、両半導体装置２００Ａ，２００Ｂを当該上下方向に接続させることが可能となる。また、両半導体装置２００Ａ，２００Ｂの接続に際して、半導体装置２００Ａ，２００Ｂの第二の主面の間には、接続のための余分なスペースが発生しない。したがって、本実施の形態に係る半導体装置モジュールでは、モジュール全体の小型化が可能となる。   Therefore, both the semiconductor devices 200A and 200B can be connected in the vertical direction by a simple process without using solder. Further, when connecting both semiconductor devices 200A and 200B, no extra space for connection is generated between the second main surfaces of the semiconductor devices 200A and 200B. Therefore, in the semiconductor device module according to the present embodiment, the entire module can be reduced in size.

また、本実施の形態に係る半導体装置モジュールでは、半導体装置２００Ａ，２００Ｂに形成されている凹部２２を接続させるように、両半導体装置２００Ａ，２００Ｂを上下方向に組み合せている。そして、当該両凹部２２の接続により生成された空洞部２４に、冷却フィン２３が配置されている。   In the semiconductor device module according to the present embodiment, both the semiconductor devices 200A and 200B are combined in the vertical direction so that the recesses 22 formed in the semiconductor devices 200A and 200B are connected. And the cooling fin 23 is arrange | positioned in the cavity part 24 produced | generated by the connection of the said recessed part 22 concerned.

したがって、上記余分なスペースが発生しないように、半導体装置２００Ａ，２００Ｂが前記上下方向に接続されることにより構成された半導体装置モジュールにおいて、冷却フィン２３を介した、効率の良い冷却が可能となる。また、空洞部２４は、両半導体装置２００Ａ，２００Ｂのモールドパッケージ部９内部に形成されるので、当該冷却フィン２３を配設するに当たり、余分なスペースも設ける必要がない。   Therefore, efficient cooling through the cooling fins 23 is possible in the semiconductor device module configured by connecting the semiconductor devices 200A and 200B in the vertical direction so that the extra space is not generated. . Further, since the cavity 24 is formed inside the mold package part 9 of both the semiconductor devices 200A and 200B, it is not necessary to provide an extra space when the cooling fin 23 is disposed.

なお、二つの半導体装置２００Ａ，２００Ｂを上下方向に接続することにより、半導体装置モジュールを構成する場合に言及した。しかしながら、次のような構成の半導体装置モジュールも、立体接続された本実施の形態に係る半導体装置モジュールとして採用できる。   It should be noted that the semiconductor device module is configured by connecting the two semiconductor devices 200A and 200B in the vertical direction. However, a semiconductor device module having the following configuration can also be adopted as the three-dimensionally connected semiconductor device module according to the present embodiment.

図１８は、当該立体接続された本実施の形態に係る半導体装置モジュールの構成例を示す、平面図である。ここで、図１８では、図面簡略化のために、押え部材２５Ａ，２５Ｂの図示を省略している。   FIG. 18 is a plan view showing a configuration example of the semiconductor device module according to the present embodiment that is three-dimensionally connected. Here, in FIG. 18, illustration of the pressing members 25 </ b> A and 25 </ b> B is omitted for simplification of the drawing.

図１８に例示する半導体装置モジュールは、上下方向（図１８の図面表裏方向）に接続された二つの半導体装置２００Ａ，２００Ｂを一つの塊として、当該塊を、水平方向（図１８の上下方向）に接続した構成である。つまり、図１４に示す半導体装置モジュールを、少なくとも２台以上（図１８では３台）、図１４の図面表裏方向に接続し、それを図１４の上方向から眺めた平面図が、図１８である。   The semiconductor device module illustrated in FIG. 18 has two semiconductor devices 200A and 200B connected in the vertical direction (the front and back direction in FIG. 18) as a single mass, and the mass is horizontal (the vertical direction in FIG. 18). It is the structure connected to. That is, at least two or more of the semiconductor device modules shown in FIG. 14 (three in FIG. 18) are connected in the front / back direction of FIG. 14, and a plan view when viewed from above in FIG. is there.

図１８の半導体装置モジュールでは、水平方向に接続された半導体装置同士を接続するために、外部接続部材１７Ｂが、実施の形態２で説明したように、二つの部材１７Ｂａ，１７Ｂｂから構成されている。部材１７Ｂａにより、図１８の上下方向に隣接する半導体装置同士が電気的に接続されている。   In the semiconductor device module of FIG. 18, in order to connect semiconductor devices connected in the horizontal direction, the external connection member 17B is composed of two members 17Ba and 17Bb as described in the second embodiment. . The semiconductor devices adjacent in the vertical direction in FIG. 18 are electrically connected to each other by the member 17Ba.

つまり、本実施の形態に係る半導体装置モジュールとしては、図１４で示した上下方向に接続された半導体装置モジュールと、実施の形態２で説明した２次元方向に接続された半導体装置モジュールを組み合わせたものも、採用できる。   That is, as the semiconductor device module according to the present embodiment, the semiconductor device module connected in the vertical direction shown in FIG. 14 and the semiconductor device module connected in the two-dimensional direction described in the second embodiment are combined. Things can also be adopted.

換言すれば、図１４に示した半導体モジュールを、図１８の平面方向に、少なくとも２以上、任意の方向に、また任意の配列で、配置し、接続する構成も採用できる。   In other words, a configuration in which the semiconductor module shown in FIG. 14 is arranged and connected in the plane direction of FIG.

１ ダイオード素子、２ ＩＧＢＴ素子、３，４ リードフレーム、５ ワイヤー、６ 信号端子、７ 絶縁層、８ 放熱板、９ モールドパッケージ部、１０，１１ 第一の開口孔、１２，１２Ａ 上型、１３，１３Ａ 下型、１４ 突起部、１５ ランナー、１６Ａ，１６Ｂ，１９ 第一のコンタクト部材、１６Ｔ 第二のコンタクト部材、１７Ａ，１７Ｂ，１７Ｃ，１７Ｔ 外部接続部材、２０ 第二の開口孔、２２ 凹部、２３ 冷却フィン、２４ 空洞部、２５Ａ，２５Ｂ 押え部材、２６ 凸部、１００，２００，２００Ａ，２００Ｂ 半導体装置。   DESCRIPTION OF SYMBOLS 1 Diode element, 2 IGBT element, 3, 4 Lead frame, 5 wires, 6 Signal terminal, 7 Insulating layer, 8 Heat sink, 9 Mold package part 10, 11, 1st opening hole, 12, 12A Upper mold | type, 13 , 13A Lower mold, 14 Protruding part, 15 Runner, 16A, 16B, 19 First contact member, 16T Second contact member, 17A, 17B, 17C, 17T External connection member, 20 Second opening hole, 22 Recess , 23 Cooling fin, 24 Cavity, 25A, 25B Holding member, 26 Convex, 100, 200, 200A, 200B Semiconductor device.

Claims (5)

半導体素子と、
前記半導体素子に形成された電極領域と電気的に接続されている電極端子部と、
前記半導体素子および前記電極端子部を覆うモールドパッケージ部と、
前記モールドパッケージ部の第一の主面から前記電極端子部にかけて、前記モールドパッケージ部の内部に設けられており、底面から前記電極端子部が露出している第一の開口孔と、
前記第一の開口孔の開口部の少なくとも一部を塞ぐように、前記第一の主面上にネジを用いたネジ締めにより固定され、導電性を有する外部接続部材と、
前記第一の開口孔の内部に配設され、弾性および導電性を有し、前記電極端子部と前記外部接続部材とを電気的に接続する第一のコンタクト部材とを、備えている、
ことを特徴とする半導体装置。 A semiconductor element;
An electrode terminal portion electrically connected to an electrode region formed in the semiconductor element;
A mold package portion covering the semiconductor element and the electrode terminal portion;
From the first main surface of the mold package part to the electrode terminal part, provided in the mold package part, the first opening hole in which the electrode terminal part is exposed from the bottom,
An external connection member having electrical conductivity, fixed by screw tightening using a screw on the first main surface so as to block at least a part of the opening of the first opening hole;
A first contact member disposed inside the first opening hole, having elasticity and conductivity, and electrically connecting the electrode terminal portion and the external connection member;
A semiconductor device. 前記第一の主面に対向する、前記モールドパッケージ部の第二の主面から前記電極端子部にかけて、前記モールドパッケージ部の内部に設けられており、底面から前記電極端子部が露出している第二の開口孔を、さらに備えている、
ことを特徴とする請求項１に記載の半導体装置。 It is provided inside the mold package portion from the second main surface of the mold package portion facing the first main surface to the electrode terminal portion, and the electrode terminal portion is exposed from the bottom surface. A second opening hole, further comprising:
The semiconductor device according to claim 1. 請求項１に記載の半導体装置は、
平面視において、複数配置されており、
隣接する前記半導体装置同士が電気的に接続されている、
ことを特徴とする半導体装置モジュール。 The semiconductor device according to claim 1 is:
In the plan view, a plurality are arranged,
The adjacent semiconductor devices are electrically connected,
A semiconductor device module. 請求項２に記載の半導体装置は、
少なくとも二つであり、
一方の前記半導体装置が有する前記第二の主面と、他方の前記半導体装置が有する前記第二の主面とを合わせることにより、前記一方の半導体装置が有する一方の前記第二の開口孔は、前記他方の半導体装置が有する他方の前記第二の開口孔に接続され、
前記一方の第二の開口孔の内部および前記他方の第二の開口孔の内部に配設され、弾性および導電性を有し、前記一方の半導体装置が有する前記電極端子部と前記他方の半導体装置が有する前記電極端子部とを電気的に接続する第二のコンタクト部材を、備えている、
ことを特徴とする半導体装置モジュール。 The semiconductor device according to claim 2 comprises:
At least two,
By combining the second main surface of one of the semiconductor devices and the second main surface of the other semiconductor device, the one second opening hole of the one semiconductor device is , Connected to the other second opening hole of the other semiconductor device,
The electrode terminal portion and the other semiconductor of the one semiconductor device are disposed inside the one second opening hole and inside the other second opening hole and have elasticity and conductivity. A second contact member that electrically connects the electrode terminal portion of the device;
A semiconductor device module. 前記一方の半導体装置が有する前記第二の主面には、
一方の凹部が形成されており、
前記他方の半導体装置が有する前記第二の主面には、
他方の凹部が形成されており、
前記一方の半導体装置が有する前記第二の主面と、前記他方の半導体装置が有する前記第二の主面とを合わせることにより、前記一方の凹部は、前記他方の凹部に接続され、
前記一方の凹部と前記他方の凹部とが接続されている状態で、前記一方の凹部内および前記他方の凹部内に配設される冷却部材を、さらに備えている、
ことを特徴とする請求項４に記載の半導体装置モジュール。 In the second main surface of the one semiconductor device,
One recess is formed,
In the second main surface of the other semiconductor device,
The other recess is formed,
By combining the second main surface of the one semiconductor device and the second main surface of the other semiconductor device, the one recess is connected to the other recess,
In the state where the one recess and the other recess are connected, a cooling member is further provided in the one recess and in the other recess,
The semiconductor device module according to claim 4.
JP2011231491A 2011-10-21 2011-10-21 Semiconductor device and semiconductor device module Active JP5623367B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011231491A JP5623367B2 (en) 2011-10-21 2011-10-21 Semiconductor device and semiconductor device module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011231491A JP5623367B2 (en) 2011-10-21 2011-10-21 Semiconductor device and semiconductor device module

Publications (2)

Publication Number Publication Date
JP2013089893A JP2013089893A (en) 2013-05-13
JP5623367B2 true JP5623367B2 (en) 2014-11-12

Family

ID=48533484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011231491A Active JP5623367B2 (en) 2011-10-21 2011-10-21 Semiconductor device and semiconductor device module

Country Status (1)

Country Link
JP (1) JP5623367B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143890B1 (en) 2013-10-15 2020-08-12 온세미컨덕터코리아 주식회사 Power module package and method for manufacturing the same
US9349709B2 (en) 2013-12-04 2016-05-24 Infineon Technologies Ag Electronic component with sheet-like redistribution structure
US10461010B2 (en) * 2016-04-04 2019-10-29 Mitsubishi Electric Corporation Power module, power semiconductor device and power module manufacturing method
US10658268B2 (en) 2016-09-09 2020-05-19 Mitsubishi Electric Corporation Semiconductor device
JP7308793B2 (en) 2020-05-28 2023-07-14 三菱電機株式会社 semiconductor equipment

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4310446C1 (en) * 1993-03-31 1994-05-05 Export Contor Ausenhandelsgese Power semiconductor circuit module - has mirror symmetrical configuration of power semiconductor carrier plates and heat sink elements
US5604376A (en) * 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
JPH10163250A (en) * 1996-12-03 1998-06-19 Seiko Epson Corp Semiconductor device and manufacture of semiconductor device
JP2001144225A (en) * 1999-11-10 2001-05-25 Toshiba Corp Electronic part module
JP4551321B2 (en) * 2005-07-21 2010-09-29 新光電気工業株式会社 Electronic component mounting structure and manufacturing method thereof
DE112008000229B4 (en) * 2007-01-22 2014-10-30 Mitsubishi Electric Corp. Power semiconductor device
JP4576448B2 (en) * 2008-07-18 2010-11-10 三菱電機株式会社 Power semiconductor device
WO2010147199A1 (en) * 2009-06-19 2010-12-23 株式会社安川電機 Wiring board and power conversion device
JP5397278B2 (en) * 2010-03-10 2014-01-22 株式会社デンソー Semiconductor device

Also Published As

Publication number Publication date
JP2013089893A (en) 2013-05-13

Similar Documents

Publication Publication Date Title
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
JP5339800B2 (en) Manufacturing method of semiconductor device
JP6623811B2 (en) Semiconductor module manufacturing method and semiconductor module
JP5213884B2 (en) Semiconductor device module
JP4254527B2 (en) Semiconductor device
JP5659938B2 (en) Semiconductor unit and semiconductor device using the same
JP5018909B2 (en) Semiconductor device
JP5623367B2 (en) Semiconductor device and semiconductor device module
JP6269458B2 (en) Semiconductor device and manufacturing method thereof
JP6149932B2 (en) Semiconductor device
KR20150060036A (en) Power Semi-conductor module and Method of the Manufacturing the same
WO2013171946A1 (en) Method for manufacturing semiconductor device and semiconductor device
US20090127681A1 (en) Semiconductor package and method of fabricating the same
JP4526125B2 (en) High power semiconductor devices
JP6813259B2 (en) Semiconductor device
KR20150031029A (en) Semiconductor Package and Method of Manufacturing for the same
JP2013183022A (en) Semiconductor device and manufacturing apparatus of the same
JP6651699B2 (en) Manufacturing method of side emission type light emitting device
JP2012227532A (en) Semiconductor device and manufacturing method of the same
JP4861200B2 (en) Power module
JP2012238737A (en) Semiconductor module and manufacturing method therefor
JP6316073B2 (en) Manufacturing method of semiconductor module
JP5465313B2 (en) Semiconductor device module
JP2014120619A (en) Semiconductor device and manufacturing method of the same
CN116705721A (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140924

R150 Certificate of patent or registration of utility model

Ref document number: 5623367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250