JP2009126451A - 車両用制御装置 - Google Patents

車両用制御装置 Download PDF

Info

Publication number
JP2009126451A
JP2009126451A JP2007305804A JP2007305804A JP2009126451A JP 2009126451 A JP2009126451 A JP 2009126451A JP 2007305804 A JP2007305804 A JP 2007305804A JP 2007305804 A JP2007305804 A JP 2007305804A JP 2009126451 A JP2009126451 A JP 2009126451A
Authority
JP
Japan
Prior art keywords
vehicle
memory
subprogram
stored
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007305804A
Other languages
English (en)
Inventor
Katsuhiko Hirano
勝彦 平野
Akihiro Hara
彰裕 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
DensoTrim Corp
Original Assignee
Denso Corp
DensoTrim Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, DensoTrim Corp filed Critical Denso Corp
Priority to JP2007305804A priority Critical patent/JP2009126451A/ja
Publication of JP2009126451A publication Critical patent/JP2009126451A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Combined Controls Of Internal Combustion Engines (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

【課題】制御に悪影響を与えずに確実なメモリチェックを行うことができる車両用制御装置を提供することである。
【解決手段】フラッシュROM27の記憶領域は、予め、制御プログラムを構成する複数のサブプログラムの実行順序に基づいて複数の分割領域に分割され、複数のサブプログラムの実行順序に従って、順次、複数の分割領域のうち次に実行されるサブプログラムを記憶する一の分割領域についてメモリチェックを実行すると共に、メモリチェックにおいて正常と判定された場合、当該分割領域に記憶されたサブプログラムを実行する。
【選択図】図1

Description

本発明は、車両用制御装置に関し、特に、車両用制御装置で用いる不揮発性メモリのデータリテンションチェック等のメモリチェックに特徴を有する車両用制御装置に関する。
従来、二輪車や四輪車などの車両には、駆動制御や車載機器の制御を行う車両用制御装置が搭載されている。この車両用制御装置は、マイクロコンピュータを有し、制御用ソフトウェアプログラムをマイクロコンピュータ内のCPUにて実行することによって各種制御を実現する。
このCPUにて実行されるソフトウェアプログラムや各種データ(制御パラメータなど)はマイクロコンピュータ内の不揮発性メモリ(たとえばFLASH−ROM)に記憶され、必要に応じて読み出されて実行される。
このような車両用制御装置においては、不揮発性メモリの記憶内容を消失したり、不正に書き換えられたりすることは非常に危険であるため、メモリ記憶内容をチェックする必要がある。
図5は、従来のメモリチェック方法の処理の流れを示すフローチャートである。この処理は、車両のイグニッションSWがオンされることによってCPUが起動されて実行される。
まず、イニシャル処理が行われ(C−1)、その後、車両用制御装置の各種制御が順次実行される(C−2、C−3)。
その後、車両停止中(たとえば信号待ちなどでアイドリング中の状態)またはエンジン停止中(電源はONしているがエンジンは停止した状態)であるかを判定し(C−4)、そうでなければステップ(C−2)に戻って、各種制御を繰り返す。
ステップ(C−4)において、車両停止中またはエンジン停止中の場合には、チェック対象のメモリからデータを読み出し、そのデータの加算処理を行う(C−5)。サムチェック方式では、予めメモリ内のデータの加算結果(加算データ)が所定値(たとえばゼロ)となるようデータを書き込んでおき、チェック時にはデータの加算結果によってそのメモリが正常か否かを判定することができる。
ステップ(C−6)では、加算データが所定値(たとえばゼロ)であるかを判定し、加算データが所定値である場合にはステップ(C−2)に戻って、各種制御を繰り返す。一方、加算データが所定値でない場合にはプログラムの実行停止またはリセットを行う(C−7)。
また、たとえば特許文献1や特許文献2には、メモリ領域を分割しておき、その分割した領域毎にチェックする方法が開示されている。図6は、メモリ領域を分割してチェックする方法の処理の流れを示すフローチャートである。この処理は、車両のイグニッションSWがオンされることによってCPUが起動されて実行される。
まず、イニシャル処理が行われ(D−1)、その後、車両用制御装置の各種制御が順次実行される(D−2、D−3)。
その後、所定時間経過したならば(D−4)、サムチェック済みフラグを参照することによってサムチェックが済んでいるかを判定し(D−5)、サムチェックが済んでいなければ、チェック対象のメモリからデータを読み出し、そのデータの加算処理を行う(D−6)。
ステップ(D−7)では、チェック対象のメモリ全領域のチェックが完了したかを判定し、チェックが完了したならば、加算データが所定値(たとえばゼロ)であるかを判定し(D−8)、加算データが所定値である場合にはサムチェック済みフラグがチェック完了を示すようフラグセットし(D−10)、ステップ(D−2)に戻って、各種制御を繰り返す。一方、加算データが所定値でない場合にはプログラムの実行停止またはリセットを行う(D−9)。
特開平2−281352号公報 特開平7−42609号公報
しかしながら、従来の車両停止時またはエンジン停止時にメモリチェックをする方法では、車両停止時またはエンジン停止時という特殊な状態でしかメモリチェックをしないため、エンジン始動後、即通常走行に入るとメモリチェックができないという問題があるし、また、メモリの全領域を一度にチェックする方式であるため、エンジン始動時にメモリチェックをする場合には、メモリチェックをしている間にはエンジンを制御するための演算処理が実行されないため、エンジン始動に悪影響を及ぼす恐れがあった。
また、特許文献1や特許文献2のようにメモリ領域を単純にアドレス順に分割してチェックする方法の場合、チェックの済んでいない領域からデータを読み出し、そのデータが誤ったものであると、誤った命令を実行したり誤ったパラメータで制御したりしてしまい、プログラムの暴走、制御不能などでエンジン破壊に至る恐れもあった。
また、特に二輪車の場合、バッテリーが完全放電した状態でもレバーをキックすることにより始動可能であることが望ましく、キック始動時の短時間で微弱な発電によって、メモリチェックを行えることが望ましい。
本発明は上記課題に鑑みてなされたものであり、制御に悪影響を与えずに確実なメモリチェックを行うことができる車両用制御装置を提供することを目的とする。
以下、上記課題を解決するのに適した各手段につき、必要に応じて作用効果等を付記しつつ説明する。
1.車両を制御するための制御プログラムを記憶する不揮発性メモリを備え、前記不揮発性メモリから前記制御プログラムを読み出して実行することによって車両を制御する車両用制御装置において、
前記不揮発性メモリの記憶領域は、予め、前記制御プログラムを構成する複数のサブプログラムの実行順序に基づいて複数の分割領域に分割され、
前記複数のサブプログラムの実行順序に従って、順次、前記複数の分割領域のうち次に実行されるサブプログラムを記憶する一の分割領域についてメモリチェックを実行すると共に、前記メモリチェックにおいて正常と判定された場合、当該分割領域に記憶された前記サブプログラムを実行するように構成されたことを特徴とする車両用制御装置。
手段1によれば、不揮発性メモリの記憶領域は、予め、制御プログラムを構成する複数のサブプログラムの実行順序に基づいて複数の分割領域に分割されている。そして、複数のサブプログラムの実行順序に従って、順次、複数の分割領域のうち次に実行されるサブプログラムを記憶する一の分割領域についてメモリチェックを実行する。このとき、メモリチェックが分割領域単位で実行されるので、処理が短時間に終了する。続いて、メモリチェックの結果が正常である場合、当該分割領域に記憶されたサブプログラムを実行する。
すなわち、サブプログラムの実行に先立って当該分割領域についてメモリチェックが実行され、当該分割領域が正常であることが検証された後に、サブプログラムを正常に実行することができる。一方、データリテンション(データ保持特性)の劣化等により当該分割領域に異常が生じた場合、メモリチェックにおいて異常と判定されることにより、当該記憶領域に記憶されたサブプログラムの実行が回避されるので、制御プログラムの暴走及びそれに起因する車両のエンジン破壊等を確実に防止することができる。
2.前記各サブプログラムによって参照されるデータは、当該サブプログラムが記憶される当該分割領域に記憶されたことを特徴とする手段1に記載の車両用制御装置。
手段2によれば、各サブプログラムによって参照されるデータは、当該サブプログラムが記憶される当該分割領域に記憶されているので、当該分割領域についてメモリチェックが実行されることにより、当該サブプログラムとその参照データについて正常であることが確実に検証される。従って、サブプログラムが異常なデータを参照して異常な制御を行ったり、プログラムが暴走したりすること等を確実に防止することができる。
3.前記各サブプログラムによって参照されるデータは、重要度に応じて前記複数の分割領域のいずれかに記憶されたことを特徴とする手段1に記載の車両用制御装置。
手段3によれば、各サブプログラムによって参照されるデータは、重要度に応じて複数の分割領域のいずれかに記憶されているので、各分割領域についてメモリチェックが実行されることにより、各サブプログラムに加えて各参照データについても正常であることが確実に検証される。従って、サブプログラムが異常なデータを参照して異常な制御を行ったり、プログラムが暴走したりすること等を確実に防止することができる。たとえば、重要度が高いデータについては、そのデータを参照する一のサブプログラムよりも実行順序が早い他のサブプログラムが記憶される所定の分割領域に記憶するようにしてもよい。このようにすれば、所定の分割領域についてメモリチェックが実行されることにより、一のサブプログラムによってデータが参照される前にそのデータが正常であることが確実に検証される。
4.装置起動後、前記各分割領域について前記メモリチェックが1回終了した以降は、前記メモリチェックを実行することなく当該分割領域に記憶された前記サブプログラムを実行することを特徴とする手段1乃至3のいずれかに記載の車両用制御装置。
手段4によれば、装置起動後、各分割領域についてメモリチェックが1回終了した以降は、メモリチェックを実行することなく当該分割領域に記憶されたサブプログラムを実行するので、必要以上にメモリチェックが実行されることによるCPUの処理負荷の増大によって制御に悪影響が生じることを防止することができる。
5.前記メモリチェックは、前記各分割領域に対するサムチェックであることを特徴とする手段1乃至4のいずれかに記載の車両用制御装置。
手段5によれば、各分割領域に対してサムチェックによるメモリチェックを実行することにより、簡単な処理で確実にデータリテンションの劣化等による分割領域の異常を検出することができる。
6.前記不揮発性メモリは、電気的にデータ書き換え可能な不揮発性メモリであることを特徴とする手段1乃至5のいずれかに記載の車両用制御装置。
手段6によれば、電気的にデータ書き換え可能な不揮発性メモリ、たとえば、フラッシュROMやEEPROMに制御プログラムが記憶されている場合に、データリテンションの劣化等による記憶領域の異常を確実に検出することができる。
7.制御対象とする車両が二輪車であることを特徴とする手段1乃至6のいずれかに記載の車両用制御装置。
車両用制御装置で制御する車両が二輪車である場合には、バッテリーが完全放電した状態でもレバーをキックすることにより始動可能であることが望ましいが、手段7によれば、複数のサブプログラムの実行順序に従って、順次、分割領域のメモリチェックと当該分割領域に記憶されたサブプログラムとが実行されるので、二輪車のキック始動時における短時間で微弱な発電でもメモリチェックを行いつつ始動処理をスムーズに継続、実行することができる。
以下、本発明のメモリチェック方法を具体化した一実施形態について図面を参照しつつ具体的に説明する。図1は、本発明の一実施形態の二輪車用電子式エンジン制御装置の全体構成を示す図である。
図1において、制御ユニット(車両用制御装置)1は、マイクロコンピュータ(以下、マイコンという)2、出力インターフェース回路3、電源回路5、および入力インターフェース回路6等より構成されている。
この制御ユニット1には、スロットルセンサ、吸気圧センサ、吸気温センサ、水温センサ、クランク角センサ、スタンドスイッチ、ニュートラルスイッチなどの各種センサ・スイッチ61からの信号が入力インターフェース回路6を介して入力されている。
ここで、スロットルセンサとはアクセルスロットルに連動して開閉するスロットル弁の開度を検出するセンサであり、吸気圧センサとはエンジンへの吸気圧を検出するセンサであり、吸気温センサとはエンジンへの吸気の温度を検出するセンサであり、水温センサとはエンジンを水冷する水温を検出するセンサであり、クランク角センサ図示しないディストリビュータ内に取り付けられて、ディストリビュータの回転に応じた信号を出力するセンサであり、スタンドスイッチとはたとえば二輪車の停車時に用いるサイドスタンドのしまい忘れを検出するセンサであり、ニュートラルスイッチとはギアがニュートラルになっていることを検出するセンサである。
なお、制御ユニット1の電源は、バッテリー52からイグニッションSW51を介して電源回路5へと供給されており、イグニッションSW51がオン(閉成)することにより、制御ユニット1は起動する。マイコン2は、CPU21、RAM22、入出力ポート(以下、I/Oポートという)23、I/Oポート25、A/D変換器26、およびフラッシュROM(以下、FLASH−ROMという)27から構成されている。
ここで、CPU21は車両を制御する各種装置の作動制御等をするための処理を実行するものであり、詳しくは、入力インターフェース回路6を介して入力された各種センサ・スイッチ61からの信号に基づき、データ書き換え可能な不揮発性メモリであるFLASH−ROM27に格納されているプログラムやデータに従って車両を制御する各種装置の制御量を演算するものである。なお、CPU21での演算処理に使用する各制御定数および演算データは必要に応じてRAM22に格納される。
以上述べた処理によって求められた各種制御量は出力インターフェース回路3により各制御信号に変換され、インジェクタ、点火コイル、ソレノイド、およびモータなどの車両を制御する各種装置31に出力され、これにより、エンジンは運転状態に応じた最適の燃料噴射量で制御することができる。
ところで、この電子式エンジン制御装置は、前述した如く、FLASH−ROM27に格納されているプログラムやデータに従って燃料噴射量を求めている。よって、このプログラムやデータが車両メーカの意に反して変更されたり、消失したりした場合には、最適な燃料噴射量を演算設定することはできず、これにより、エミッションの悪化やエンジンの故障を招くといった不具合を生じてしまう。
そこで、本実施形態の装置では、このような不具合を防止するための手段を備えているものであり、この点について以下に説明する。図2はFLASH−ROM27の記憶領域を示す図である。
FLASH−ROM27に格納され、CPU21で実行されるプログラムは、サブプログラムと呼ぶ複数のプログラムに分割されており、このサブプログラム単位で実行がされる。
FLASH−ROM27の記憶領域はサブプログラム単位で分割されており、分割された領域毎にサムチェックを行うことができるようにデータを格納してある。また、この分割された各領域には、イグニッションSW51がオンした後、または、エンジン始動用のレバーがキックされた後に実行される順番でサブプログラムが格納されており、本実施形態では、第1の領域27aには最初に実行されるサブプログラムおよびデータが格納され、第2の領域27bにはその次に実行されるサブプログラムおよびデータが格納され、その後、順々に格納され、第nの領域27nには最後に実行されるサブプログラムおよびデータが格納される。また、各サブプログラムが当該領域に格納されたデータのみで実行可能なように、1つのサブプログラムの実行に必要なデータは1つの領域内に記憶されているようにする。
たとえば、第1の領域27aには、イニシャル処理のプログラム、A制御プログラム、さらにイニシャル処理およびA制御で使用されるデータが格納され、第2の領域27bには、B制御プログラム、およびB制御で使用されるデータが格納され、第3の領域27cには、C制御プログラム、およびC制御で使用されるデータが格納され、第4の領域27dには、D制御プログラム、およびD制御で使用されるデータが格納され、そのほかの制御プログラムおよびデータも順に格納され、最後に、第nの領域27nには、N制御プログラム、およびN制御で使用されるデータが格納される。
ただし、本発明はこれに限られるものではなく、すなわち、各サブプログラムで用いられるデータは、そのデータを用いるサブプログラムと同じ分割領域に記憶されていなければならないわけではなく、利用される際にすでにメモリチェックが済んでいるいずれかの分割領域に記憶されていればよく、また、重要度に応じていずれかの分割領域に記憶されていればよい。このようにすれば、所定の分割領域についてメモリチェックが実行されることにより、一のサブプログラムによってデータが参照される前にそのデータが正常であることが確実に検証される。
第1の領域27aにプログラムおよびデータが格納されるイニシャル処理としては、データ類の初期値設定処理(各センサの初期値たとえばスロットルポジションデータ、吸気圧データ、点火時期データ、および噴射量データなどの初期値設定処理)や、割込みの初期設定処理などが挙げられる。なお、イニシャル処理のうち最初に実行すべき処理である、A/D変換や通信やタイマなどレジスタ類の設定処理は、FLASH−ROM27の記憶領域を参照せずに実行されるようにしている。
また、第1の領域27aにプログラムおよびデータが格納されるA制御としては、各種センサ・スイッチ61からの信号の入力処理などが挙げられる。第2の領域27bにプログラムおよびデータが格納されるB制御としては、点火タイミングの補正処理、および噴射タイミングの補正処理などが挙げられる。第3の領域27cにプログラムおよびデータが格納されるC制御としては、モータの回転やバルブ開閉といったアクチュエータの制御量算出処理などが挙げられる。
続いて処理の流れを説明する。図3はFLASH−ROM27内のデータリテンションのチェックをする処理(メモリチェック)を示すフローチャートであり、このルーチンはイグニッションSW51がオンしたとき、または、レバーがキックされたときにCPU21が起動されて実行される。
まず、ステップ(A−1)ではイニシャル処理が行われる。図4は、このステップ(A−1)のイニシャル処理の詳細を示すフローチャートである。イニシャル処理では、まず、上述のレジスタ類の設定が行われる(B−1)。
続いて、第1の領域27aのメモリチェック(たとえばサムチェック)が行われ(B−2)、チェック結果が異常であった場合には、プログラムの実行停止またはリセットを行う(B−4)。一方、ステップ(B−3)においてチェック結果がOKであった場合には、処理を継続し、上述のデータ類の初期値設定(B−5)、各種割込みの初期設定(B−6)が行われ、その後、図3のステップ(A−2)へと進む。
図3のステップ(A−2)では、第1の領域27aのメモリチェックがOKであったので、この第1の領域27aに格納されているA制御が実施される。A制御としては上述のように各種センサ・スイッチ61からの信号の入力処理などが挙げられる。
続いて、第2の領域27bのメモリチェック(たとえばサムチェック)が行われ(A−3)、チェック結果が異常であった場合には(A−4)、プログラムの実行停止またはリセットを行う(A−15)。一方、ステップ(A−4)においてチェック結果がOKであった場合には、処理を継続し、この第2の領域27bに格納されているB制御が実施される(A−5)。B制御としては上述のように点火タイミングの補正処理、および噴射タイミングの補正処理などが挙げられる。
続いて、第3の領域27cのメモリチェック(たとえばサムチェック)が行われ(A−6)、チェック結果が異常であった場合には(A−7)、プログラムの実行停止またはリセットを行う(A−15)。一方、ステップ(A−7)においてチェック結果がOKであった場合には、処理を継続し、この第3の領域27cに格納されているC制御が実施される(A−8)。C制御としては上述のようにモータの回転やバルブ開閉といったアクチュエータの制御量算出処理などが挙げられる。
その後、順々に、分割した領域毎にメモリチェックが行われ(A−9、A−12)、メモリチェックの結果が異常の場合には(A−10、A−13)、プログラムの実行停止またはリセットを行い(A−15)、メモリチェックの結果が正常であれば(A−10、A−13)、そのチェックが済んだ領域に格納されているプログラム処理が実行され(A−11、A−14)、ステップ(A−2)に戻って処理が繰り返される。
なお、装置起動後、各分割領域についてメモリチェックが1回終了した以降は、さらにメモリチェックをすることなく各分割領域に格納されているサブプログラムを実行することができる。よって、必要以上にメモリチェックが実行されることによるCPU21の処理負荷の増大によって制御に悪影響が生じることを防止することができる。
以上詳述したことから明らかなように、本実施形態によれば、メモリ領域を分割し、分割した領域毎にメモリチェックを行うことができるようにしたので、メモリチェックが済んだ領域のプログラムを実行することができる。このため、メモリ全体のチェック完了を待たずにエンジン始動の制御を進めることができ、エンジン始動に悪影響を及ぼすことがない。
すなわち、FLASH−ROM27(不揮発性メモリ)の記憶領域は、予め、制御プログラムを構成する複数のサブプログラム(A制御プログラム、B制御プログラム等)の実行順序に基づいて複数の分割領域(第1の領域〜第nの領域)に分割されている(図2参照)。そして、複数のサブプログラムの実行順序に従って、順次、複数の分割領域のうち次に実行されるサブプログラムを記憶する一の分割領域についてメモリチェックを実行する(図4;B−2,B−3、図3;A−3,A−4,A−6,A−7,A−9,A−10,A−12,A−13)。このとき、メモリチェックが分割領域単位で実行されるので、処理が短時間に終了する。続いて、メモリチェックの結果が正常である場合(図4;B−3:Yes,図3;A−4:Yes,A−7:Yes,A−10:Yes,A−13:Yes)、当該分割領域に記憶されたサブプログラムを実行する(図3:A−2,A−5,A−8,A−11,A−14)。
つまり、サブプログラムの実行に先立って当該分割領域についてメモリチェックが実行され、当該分割領域が正常であることが検証された後に、サブプログラムを正常に実行することができる。一方、データリテンション(データ保持特性)の劣化等により当該分割領域に異常が生じた場合、メモリチェックにおいて異常と判定されることにより(図4;B−3:No,図3;A−4:No,A−7:No,A−10:No,A−13:No)、当該記憶領域に記憶されたサブプログラムの実行が回避されるので(図4;B−4、図3;A−15)、制御プログラムの暴走及びそれに起因する車両のエンジン破壊等を確実に防止することができる。
また、各サブプログラム(A制御プログラム、B制御プログラム等)によって参照されるデータは、当該サブプログラムが記憶される当該分割領域に記憶されているので、当該分割領域についてメモリチェックが実行されることにより、当該サブプログラムとその参照データについて正常であることが確実に検証される。従って、サブプログラムが異常なデータを参照して異常な制御を行ったり、プログラムが暴走したりすること等を確実に防止することができる。
また、本実施形態におけるメモリチェックは、FLASH−ROM27の各分割領域に対するサムチェックであるので、簡単な処理で確実にデータリテンションの劣化等による分割領域の異常を検出することができる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲で種々の変更を施すことが可能であることはいうまでもない。
たとえば、上記実施形態では、本発明を二輪車用の制御装置に適用した例を示したが、四輪車用の制御装置に適用してもよい。尚、車両用制御装置で制御する車両が二輪車である場合には、バッテリーが完全放電した状態でもレバーをキックすることにより始動可能であることが望ましいが、本実施形態によれば、複数のサブプログラムの実行順序に従って、順次、分割領域のメモリチェックと当該分割領域に記憶されたサブプログラムとが実行されるので、二輪車のキック始動時における短時間で微弱な発電でもメモリチェックを行いつつ始動処理をスムーズに継続、実行することができるという効果が奏される。
また、上記実施形態では、フラッシュROMについてメモリチェックを実行する例を示したが、EEPROMなど他の電気的にデータ書き換え可能な不揮発性メモリに制御プログラムが記憶されている場合でも、本発明の適用によりデータリテンションの劣化等による記憶領域の異常を確実に検出することができる。
本発明は、二輪車や四輪車などの車両において制御に悪影響を与えずに確実なメモリチェックを行うことが必要な場合などに利用可能である。
本発明の一実施形態の二輪車用電子式エンジン制御装置の全体構成を示す図である。 FLASH−ROMの記憶領域を示す図である。 FLASH−ROM内のデータリテンションのチェックをする処理を示すフローチャートである。 図3のステップ(A−1)のイニシャル処理の詳細を示すフローチャートである。 従来の車両用制御装置において車両停止中またはエンジン停止中にメモリチェックを行う方法の処理の流れを示すフローチャートである。 従来の車両用制御装置においてメモリ領域を分割してチェックする方法の処理の流れを示すフローチャートである。
符号の説明
1 制御ユニット(車両用制御装置)
2 マイクロコンピュータ
21 CPU
22 RAM
23、25 入出力ポート(I/Oポート)
26 A/D変換器
27 フラッシュROM(FLASH−ROM)
3 出力インターフェース回路
31 各種装置
5 電源回路
51 イグニッションSW
52 バッテリー
6 入力インターフェース回路
61 各種センサ・スイッチ

Claims (7)

  1. 車両を制御するための制御プログラムを記憶する不揮発性メモリを備え、前記不揮発性メモリから前記制御プログラムを読み出して実行することによって車両を制御する車両用制御装置において、
    前記不揮発性メモリの記憶領域は、予め、前記制御プログラムを構成する複数のサブプログラムの実行順序に基づいて複数の分割領域に分割され、
    前記複数のサブプログラムの実行順序に従って、順次、前記複数の分割領域のうち次に実行されるサブプログラムを記憶する一の分割領域についてメモリチェックを実行すると共に、前記メモリチェックにおいて正常と判定された場合、当該分割領域に記憶された前記サブプログラムを実行するように構成されたことを特徴とする車両用制御装置。
  2. 前記各サブプログラムによって参照されるデータは、当該サブプログラムが記憶される当該分割領域に記憶されたことを特徴とする請求項1に記載の車両用制御装置。
  3. 前記各サブプログラムによって参照されるデータは、重要度に応じて前記複数の分割領域のいずれかに記憶されたことを特徴とする請求項1に記載の車両用制御装置。
  4. 装置起動後、前記各分割領域について前記メモリチェックが1回終了した以降は、前記メモリチェックを実行することなく当該分割領域に記憶された前記サブプログラムを実行することを特徴とする請求項1乃至3のいずれかに記載の車両用制御装置。
  5. 前記メモリチェックは、前記各分割領域に対するサムチェックであることを特徴とする請求項1乃至4のいずれかに記載の車両用制御装置。
  6. 前記不揮発性メモリは、電気的にデータ書き換え可能な不揮発性メモリであることを特徴とする請求項1乃至5のいずれかに記載の車両用制御装置。
  7. 制御対象とする車両が二輪車であることを特徴とする請求項1乃至6のいずれかに記載の車両用制御装置。
JP2007305804A 2007-11-27 2007-11-27 車両用制御装置 Pending JP2009126451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007305804A JP2009126451A (ja) 2007-11-27 2007-11-27 車両用制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007305804A JP2009126451A (ja) 2007-11-27 2007-11-27 車両用制御装置

Publications (1)

Publication Number Publication Date
JP2009126451A true JP2009126451A (ja) 2009-06-11

Family

ID=40817785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007305804A Pending JP2009126451A (ja) 2007-11-27 2007-11-27 車両用制御装置

Country Status (1)

Country Link
JP (1) JP2009126451A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011120399A (ja) * 2009-12-04 2011-06-16 Honda Motor Co Ltd 燃料電池車両
JP2014229209A (ja) * 2013-05-24 2014-12-08 株式会社ケーヒン マルチコアシステム
JP2016170567A (ja) * 2015-03-12 2016-09-23 日立オートモティブシステムズ株式会社 自動車用電子制御装置
JP2016207215A (ja) * 2015-04-20 2016-12-08 株式会社日立製作所 制御システム及び方法
FR3079946A1 (fr) * 2018-04-06 2019-10-11 Psa Automobiles Sa Procede de perennisation des informations stockees dans une memoire non volatile-temporaire d’un un calculateur.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1115741A (ja) * 1997-06-26 1999-01-22 Denso Corp 電子制御装置
JP2002149350A (ja) * 2000-11-13 2002-05-24 Hitachi Ltd ディスクドライブ装置
JP2004308476A (ja) * 2003-04-03 2004-11-04 Keihin Corp エンジンの始動制御装置及び始動制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1115741A (ja) * 1997-06-26 1999-01-22 Denso Corp 電子制御装置
JP2002149350A (ja) * 2000-11-13 2002-05-24 Hitachi Ltd ディスクドライブ装置
JP2004308476A (ja) * 2003-04-03 2004-11-04 Keihin Corp エンジンの始動制御装置及び始動制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011120399A (ja) * 2009-12-04 2011-06-16 Honda Motor Co Ltd 燃料電池車両
JP2014229209A (ja) * 2013-05-24 2014-12-08 株式会社ケーヒン マルチコアシステム
JP2016170567A (ja) * 2015-03-12 2016-09-23 日立オートモティブシステムズ株式会社 自動車用電子制御装置
JP2016207215A (ja) * 2015-04-20 2016-12-08 株式会社日立製作所 制御システム及び方法
FR3079946A1 (fr) * 2018-04-06 2019-10-11 Psa Automobiles Sa Procede de perennisation des informations stockees dans une memoire non volatile-temporaire d’un un calculateur.

Similar Documents

Publication Publication Date Title
JP4937066B2 (ja) 電子制御装置
US20030144778A1 (en) Vehicle electronic control system having fail-safe function
JP2009126451A (ja) 車両用制御装置
JP2004218614A (ja) 車載電子制御装置
JP4873378B2 (ja) 吸入空気量センサの異常診断装置
JP2005532541A (ja) 内燃機関の駆動方法
CN110821689B (zh) 冷启动控制方法、装置及电子控制单元
JP3613028B2 (ja) メモリチェック装置及びチェック方法
JP2013151220A (ja) 車載制御装置
JP2009129322A (ja) 車両用制御装置
JP5659995B2 (ja) 電子制御装置
JP2003020976A (ja) 内燃機関用制御装置
JP4033141B2 (ja) 車両用電子制御装置
JPH0742609A (ja) 車両用制御装置のメモリチェック装置
JP3846398B2 (ja) 車両制御装置
JP2011122501A (ja) 制御装置、及び、制御方法
JP4270108B2 (ja) エンジンの制御装置
JP5516509B2 (ja) プログラム書込システム
JP2000029710A (ja) 電子制御装置
JPS59119044A (ja) エンジンの電子制御方法
JP3991963B2 (ja) 車両制御装置
JP2006029303A (ja) エンジンの燃料噴射制御方法及び燃料噴射制御装置
US20230332563A1 (en) Failure diagnosis apparatus and failure diagnosis method for fuel-evaporation-gas purging system
US20180173559A1 (en) Electronic Control Device and Stack Usage Method
JP2006161762A (ja) 内燃機関の制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130117