JP2009124318A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009124318A
JP2009124318A JP2007294446A JP2007294446A JP2009124318A JP 2009124318 A JP2009124318 A JP 2009124318A JP 2007294446 A JP2007294446 A JP 2007294446A JP 2007294446 A JP2007294446 A JP 2007294446A JP 2009124318 A JP2009124318 A JP 2009124318A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
wiring
film
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007294446A
Other languages
English (en)
Other versions
JP5016449B2 (ja
Inventor
Goro Nakaya
吾郎 仲谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007294446A priority Critical patent/JP5016449B2/ja
Priority to US12/270,323 priority patent/US8735948B2/en
Publication of JP2009124318A publication Critical patent/JP2009124318A/ja
Application granted granted Critical
Publication of JP5016449B2 publication Critical patent/JP5016449B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/02—Casings; Cabinets ; Supports therefor; Mountings therein
    • H04R1/04—Structural association of microphone with electric circuitry therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0742—Interleave, i.e. simultaneously forming the micromechanical structure and the CMOS circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials

Abstract

【課題】構成の煩雑化を回避しつつ、ＳｉマイクなどのＭＥＭＳセンサと半導体素子とを１チップに収めることができる、半導体装置を提供する。
【解決手段】半導体基板２に形成されたソース領域３およびドレイン領域４と、半導体基板２上に形成されたゲート電極６とは、ＭＯＳＦＥＴを構成する。また、半導体基板２上には、下電極１５および上電極１６を備えるＭＥＭＳセンサ１２が設けられている。そして、ゲート電極６と下電極１５とが同一層に形成され、ソース配線８と上電極１６とが同一層に形成されている。これにより、構成の煩雑化を回避しつつ、ＭＥＭＳセンサ１２とＭＯＳＦＥＴとを１チップに収めることができる。
【選択図】図１

Description

本発明は、Ｓｉ（シリコン）マイクなどのＭＥＭＳ（Micro Electro Mechanical Systems）センサを備える半導体装置に関する。
最近、ＥＣＭ（Electret Condenser Microphone）に代えて、ＭＥＭＳ技術により製造されるＳｉマイクが携帯電話機に搭載され始めたことから、Ｓｉマイクの注目度が急激に高まっている。
Ｓｉマイクは、たとえば、中央部に開口が形成されたシリコン基板の表面上に、ダイヤフラムを開口に対向させて配置し、バックプレートをダイヤフラムと微小な間隔を空けて対向配置した構造を有している。音圧（音波）が入力されると、ダイヤフラムが振動する。ダイヤフラムとバックプレートとの間に電圧が印加されている状態で、ダイアフラムが振動すると、ダイヤフラムとバックプレートとにより形成されるコンデンサの静電容量が変化し、この静電容量の変化によるダイヤフラムおよびバックプレート間の電圧変動が音声出力信号として出力される。
特開２００６−１０８４９１号公報
このような構造のＳｉマイクは、信号処理回路などの集積回路を搭載したチップとの１チップ化が可能であると言われている。しかしながら、現在のところ、Ｓｉマイクと集積回路チップとの１チップ化は実現されておらず、Ｓｉマイクと集積回路チップとは、それぞれ別部品として提供されている。
本発明の目的は、構成の煩雑化を回避しつつ、ＳｉマイクなどのＭＥＭＳセンサと半導体素子とを１チップに収めることができる、半導体装置を提供することである。
前記の目的を達成するための請求項１記載の発明は、半導体基板と、前記半導体基板の表層部に形成されたソース領域と、前記半導体基板の表層部に前記ソース領域と間隔を空けて形成されたドレイン領域と、前記半導体基板上に形成され、前記ソース領域と前記ドレイン領域との間に対向するゲート電極と、前記半導体基板上に形成され、前記ソース領域、前記ドレイン領域または前記ゲート電極に接続された配線と、前記半導体基板上に設けられたＭＥＭＳセンサとを含み、前記ＭＥＭＳセンサは、前記ゲート電極と同じ材料からなり、前記ゲート電極と同一層に形成された薄膜状の第１電極と、前記配線と同じ材料からなり、前記配線と同一層に形成され、前記第１電極に対して前記半導体基板側と反対側に間隔を空けて対向する第２電極とを備えている、半導体装置である。
半導体基板上には、第１電極および第２電極を備えるＭＥＭＳセンサが設けられている。第１電極は、薄膜状に形成されているので、圧力（たとえば、音圧）が入力されると振動する。第１電極が振動すると、第１電極と第２電極とにより形成されるコンデンサの静電容量が変化する。したがって、その静電容量の変化量に基づいて、第１電極に入力された圧力を求めることができる。
半導体基板に形成されたソース領域およびドレイン領域と、半導体基板上に形成されたゲート電極とは、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）を構成する。この電界効果トランジスタは、第１電極と第２電極とにより形成されるコンデンサの静電容量の変化量に応じた信号を処理する信号処理回路などの集積回路に用いることができる。
そして、ゲート電極と第１電極とが同一層に形成され、ソース領域、ドレイン領域またはゲート電極に接続された配線と第２電極とが同一層に形成されている。これにより、構成の煩雑化を回避しつつ、ＭＥＭＳセンサと電界効果トランジスタとを１チップに収めることができる。その結果、ＭＥＭＳセンサと集積回路チップとの１チップ化を実現させることができる。
請求項２に記載のように、前記ゲート電極および前記第１電極の材料は、ポリシリコンであってもよい。また、前記配線および前記第２電極の材料は、アルミニウムであってもよい。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の構造を示す断面図である。
半導体装置１は、半導体基板（たとえば、シリコン基板）２を備えている。
半導体基板２の表層部には、周囲から絶縁分離された素子形成領域に、ソース領域３およびドレイン領域４が互いに間隔を空けて形成されている。
素子形成領域において、半導体基板２上には、ＳｉＯ２（酸化シリコン）からなるゲート絶縁膜５が形成されている。ゲート絶縁膜５上には、ソース領域３とドレイン領域４との間のチャネル領域と対向する位置に、ポリシリコンからなるゲート電極６が形成されている。これにより、半導体装置１は、ソース領域３、ドレイン領域４、ゲート絶縁膜５およびゲート電極６からなるＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を備えている。
ゲート絶縁膜５およびゲート電極６の表面は、ＳｉＮ（窒化シリコン）からなる層間膜７で覆われている。層間膜７上には、Ａｌ（アルミニウム）からなるソース配線８が形成されている。ソース配線８は、ゲート絶縁膜５および層間膜７を貫通するコンタクトホール９を介して、ソース領域３に接続されている。
層間膜７およびソース配線８の表面は、ＳｉＮからなるパッシベーション膜１０で覆われている。
また、半導体装置１は、ＭＥＭＳセンサ１２を備えている。ＭＥＭＳセンサ１２は、半導体基板２上に設けられ、センサ部１３およびパッド部１４を有している。
センサ部１３は、半導体基板２の表面に対向して配置された薄膜状の下電極１５と、この下電極１５に対向して配置されたメッシュ状の上電極１６とを備えている。
下電極１５は、ゲート電極６と同じ材料であるポリシリコンからなり、ゲート電極６と同一層に形成されている。これにより、下電極１５は、半導体基板２の表面に、ゲート絶縁膜５の厚さと同じ間隔を空けて対向している。下電極１５と半導体基板２の表面との間は、空隙になっている。
上電極１６は、ソース配線８と同じ材料であるＡｌからなり、ソース配線８と同一層に形成されている。上電極１６は、下被覆膜１７および上被覆膜１８により被覆されている。
下被覆膜１７は、ＳｉＮからなり、層間膜７と一体に形成されている。下被覆膜１７は、上電極１６を下方から被覆している。下被覆膜１７には、上電極１６が有する各孔と対向する位置に、微細な孔１９が厚さ方向に貫通して形成されている。下被覆膜１７と下電極１５との間には、所定の間隔を有する空隙が形成されている。
上被覆膜１８は、ＳｉＮからなり、パッシベーション膜１０と一体に形成されている。上被覆膜１８は、上電極１６を上方から被覆している。上被覆膜１８には、下被覆膜１７の各孔１９と対向する位置に、孔１９と平面視同形状の孔２０が厚さ方向に貫通して形成されている。
パッド部１４は、第１絶縁膜２１、下配線２２、第２絶縁膜２３、上配線２４、パッド２５およびパッシベーション膜２６を備えている。
第１絶縁膜２１は、ＳｉＯ２からなり、ゲート絶縁膜５と一体に形成されている。第１絶縁膜２１は、半導体基板２の表面上に積層され、センサ部１３の周囲（下電極１５と下被覆膜１７との間の空隙の周囲）を取り囲んでいる。
下配線２２は、ゲート電極６および下電極１５と同じ材料であるポリシリコンからなり、第１絶縁膜２１上に形成されている。下配線２２は、下電極１５に接続され、下電極１５を振動可能に支持している。
第２絶縁膜２３は、ＳｉＮからなる。第２絶縁膜２３は、第１絶縁膜２１および下配線２２の表面を覆っている。また、第２絶縁膜２３は、層間膜７および下被覆膜１７と一体に形成されており、下被覆膜１７を支持している。
上配線２４は、ソース配線８および上電極１６と同じ材料であるＡｌからなる。上配線２４は、上電極１６に接続されている。
パッド２５は、ソース配線８、上電極１６および上配線２４と同じ材料であるＡｌからなる。第２絶縁膜２３には、下配線２２を部分的に露出させるための開口２７が形成されている。パッド２５は、開口２７内において下配線２２を覆い、その周縁部が第２絶縁膜２３上に乗り上げた状態に形成されている。
パッシベーション膜２６は、ＳｉＮからなる。パッシベーション膜２６は、第２絶縁膜２３、上配線２４およびパッド２５の周縁部を覆い、パッド２５の中央部（下配線２２と接する部分）を露出させるためのパッド開口２８を有している。また、パッシベーション膜２６は、パッシベーション膜１０および上被覆膜１８と一体に形成されており、上被覆膜１８を支持している。
また、半導体基板２には、下電極１５と対向する位置に、下電極１５に近づくにつれて窄まる断面略台形状の開口２９が形成されている。
図２Ａ〜２Ｉは、半導体装置１の製造方法を工程順に示す模式的な断面図である。
まず、図２Ａに示すように、イオン注入法により、半導体基板２の表層部に、ソース領域３およびドレイン領域４が形成される。
次に、図２Ｂに示すように、熱酸化処理により、半導体基板２の表面に、シリコン酸化膜３１が形成される。
その後、熱ＣＶＤ（Chemical Vapor Deposition）法により、シリコン酸化膜３１上の全域に、ポリシリコン膜が形成される。その後、フォトリソグラフィ技術およびエッチング技術により、ポリシリコン膜が選択的に除去される。これにより、図２Ｃに示すように、ゲート電極６、下電極１５および下配線２２が形成される。
次いで、Ｐ−ＣＶＤ（Plasma Chemical Vapor Deposition）法により、シリコン酸化膜３１（ゲート電極６、下電極１５および下配線２２を含む。）上の全域に、ＳｉＯ２が堆積される。そして、フォトリソグラフィ技術およびエッチング技術により、そのＳｉＯ２の堆積層が選択的に除去される。これにより、図２Ｄに示すように、下電極１５の表面を被覆する犠牲層３２が形成される。
犠牲層３２の形成後、図２Ｅに示すように、Ｐ−ＣＶＤ法により、シリコン酸化膜３１上（ゲート電極６、下配線２２および犠牲層３２上を含む。）の全域に、ＳｉＮが堆積される。これにより、層間膜７、下被覆膜１７および第２絶縁膜２３が形成される。そして、フォトリソグラフィ技術およびエッチング技術により、ゲート絶縁膜５および層間膜７にコンタクトホール９が形成されるとともに、第２絶縁膜２３に開口２７が形成される。
次いで、スパッタ法により、図２Ｅに示す構造物の最表面の全域に、Ａｌ膜が形成される。そして、フォトリソグラフィ技術およびエッチング技術により、そのＡｌ膜がパターニングされる。これにより、図２Ｆに示すように、ソース配線８、上電極１６、上配線２４およびパッド２５が形成される。
その後、図２Ｇに示すように、Ｐ−ＣＶＤ法により、図２Ｆに示す構造物の最表面の全域に、ＳｉＮが堆積される。これにより、パッシベーション膜１０、上被覆膜１８およびパッシベーション膜２６が形成される。
次に、図２Ｈに示すように、フォトリソグラフィ技術およびエッチング技術により、上被覆膜１８および下被覆膜１７に、それぞれ孔２０，１９が連続して形成される。さらに、パッシベーション膜２６に、パッド開口２８が形成される。また、半導体基板２の裏面に、開口２９を形成すべき領域に対向する開口を有するレジストパターン３３が形成される。
その後、図２Ｉに示すように、半導体基板２がレジストパターン３３をマスクとしてエッチングされることにより、半導体基板２に開口２９が貫通形成される。
そして、孔１９，２０および開口２９からエッチング液（たとえば、ふっ酸）が供給されることにより、犠牲層３２とシリコン酸化膜３１の犠牲層３２に接する部分とが除去される。これにより、シリコン酸化膜３１は、ゲート絶縁膜５および第１絶縁膜２１となる。また、半導体基板２と下電極１５との間に空隙が形成されるとともに、下電極１５と下被覆膜１７との間に空隙が形成され、下電極１５が振動可能な状態となる。
以上のように、半導体基板２上には、下電極１５および上電極１６を備えるＭＥＭＳセンサ１２が設けられている。下電極１５は、薄膜状に形成されているので、圧力（たとえば、音圧）が入力されると振動する。下電極１５が振動すると、下電極１５と上電極１６とにより形成されるコンデンサの静電容量が変化する。したがって、その静電容量の変化量に基づいて、下電極１５に入力された圧力を求めることができる。
半導体基板２に形成されたソース領域３およびドレイン領域４と、半導体基板２上に形成されたゲート電極６とは、ＭＯＳＦＥＴを構成する。このＭＯＳＦＥＴは、下電極１５と上電極１６とにより形成されるコンデンサの静電容量の変化量に応じた信号を処理する信号処理回路などの集積回路に用いることができる。
そして、ゲート電極６と下電極１５とが同一層に形成され、ソース配線８と上電極１６とが同一層に形成されている。これにより、構成の煩雑化を回避しつつ、ＭＥＭＳセンサ１２とＭＯＳＦＥＴとを１チップに収めることができる。その結果、ＭＥＭＳセンサ１２と集積回路チップとの１チップ化を実現させることができる。
本発明の一実施形態の説明は以上のとおりであるが、本発明は、他の形態で実施することもできる。たとえば、層間膜７、パッシベーション膜１０、下被覆膜１７、上被覆膜１８、第２絶縁膜２３およびパッシベーション膜２６がＳｉＮからなるとしたが、それらの材料としては、ＳｉＮに限らず、ＳｉＯ２とエッチング選択比を有する絶縁材料であればよい。
また、ソース配線８、上電極１６、上配線２４およびパッド２５の材料としては、Ａｌに限らず、Ａｕなどの他の金属が用いられてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
図１は、本発明の一実施形態に係る半導体装置の構造を示す断面図である。 図２Ａは、半導体装置の製造方法を説明するための模式的な断面図である。 図２Ｂは、図２Ａの次の工程を模式的に示す断面図である。 図２Ｃは、図２Ｂの次の工程を模式的に示す断面図である。 図２Ｄは、図２Ｃの次の工程を模式的に示す断面図である。 図２Ｅは、図２Ｄの次の工程を模式的に示す断面図である。 図２Ｆは、図２Ｅの次の工程を模式的に示す断面図である。 図２Ｇは、図２Ｆの次の工程を模式的に示す断面図である。 図２Ｈは、図２Ｇの次の工程を模式的に示す断面図である。 図２Ｉは、図２Ｈの次の工程を模式的に示す断面図である。
符号の説明
１ 半導体装置
２ 半導体基板
３ ソース領域
４ ドレイン領域
６ ゲート電極
８ ソース配線（配線）
１５ 下電極
１６ 上電極

Claims (2)

  1. 半導体基板と、
    前記半導体基板の表層部に形成されたソース領域と、
    前記半導体基板の表層部に前記ソース領域と間隔を空けて形成されたドレイン領域と、
    前記半導体基板上に形成され、前記ソース領域と前記ドレイン領域との間に対向するゲート電極と、
    前記半導体基板上に形成され、前記ソース領域、前記ドレイン領域または前記ゲート電極に接続された配線と、
    前記半導体基板上に設けられたＭＥＭＳ（Micro Electro Mechanical Systems）センサとを含み、
    前記ＭＥＭＳセンサは、
    前記ゲート電極と同じ材料からなり、前記ゲート電極と同一層に形成された薄膜状の第１電極と、
    前記配線と同じ材料からなり、前記配線と同一層に形成され、前記第１電極に対して前記半導体基板側と反対側に間隔を空けて対向する第２電極とを備えている、半導体装置。
  2. 前記ゲート電極および前記第１電極の材料は、ポリシリコンであり、
    前記配線および前記第２電極の材料は、アルミニウムである、請求項１に記載の半導体装置。
JP2007294446A 2007-11-13 2007-11-13 半導体装置 Active JP5016449B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007294446A JP5016449B2 (ja) 2007-11-13 2007-11-13 半導体装置
US12/270,323 US8735948B2 (en) 2007-11-13 2008-11-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007294446A JP5016449B2 (ja) 2007-11-13 2007-11-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2009124318A true JP2009124318A (ja) 2009-06-04
JP5016449B2 JP5016449B2 (ja) 2012-09-05

Family

ID=40816022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007294446A Active JP5016449B2 (ja) 2007-11-13 2007-11-13 半導体装置

Country Status (2)

Country Link
US (1) US8735948B2 (ja)
JP (1) JP5016449B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011101304A (ja) * 2009-11-09 2011-05-19 New Japan Radio Co Ltd Ｍｅｍｓコンデンサマイクロフォン
JP2014140239A (ja) * 2014-03-28 2014-07-31 Canon Inc 静電容量型電気機械変換装置の製造方法
JP2014534470A (ja) * 2011-10-20 2014-12-18 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 垂直集積のためのスタックビア
TWI484835B (zh) * 2011-04-12 2015-05-11 Pixart Imaging Inc 微機電系統麥克風裝置及其製作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9344805B2 (en) * 2009-11-24 2016-05-17 Nxp B.V. Micro-electromechanical system microphone
DE102011002457A1 (de) * 2011-01-05 2012-07-05 Robert Bosch Gmbh Mikromechanische Mikrofoneinrichtung und Verfahren zum Herstellen einer mikromechanischen Mikrofoneinrichtung
US9980052B2 (en) 2011-11-14 2018-05-22 Tdk Corporation MEMS-microphone with reduced parasitic capacitance

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326809A (ja) * 1994-05-25 1995-12-12 Siemens Ag 半導体素子及びその製造方法
JP2001502871A (ja) * 1996-10-30 2001-02-27 シーメンス アクチエンゲゼルシヤフト 表面―マイクロ技術による超音波変換器
JP2001508940A (ja) * 1996-11-22 2001-07-03 シーメンス アクチエンゲゼルシヤフト マイクロメカニカルセンサ
JP2006270408A (ja) * 2005-03-23 2006-10-05 Yamaha Corp コンデンサマイクロホンおよびその製造方法
WO2007004119A2 (en) * 2005-06-30 2007-01-11 Koninklijke Philips Electronics N.V. A method of manufacturing a mems element

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677176B2 (en) * 2002-01-18 2004-01-13 The Hong Kong University Of Science And Technology Method of manufacturing an integrated electronic microphone having a floating gate electrode
US6531331B1 (en) * 2002-07-16 2003-03-11 Sandia Corporation Monolithic integration of a MOSFET with a MEMS device
US7620192B2 (en) * 2003-11-20 2009-11-17 Panasonic Corporation Electret covered with an insulated film and an electret condenser having the electret
JP4036866B2 (ja) * 2004-07-30 2008-01-23 三洋電機株式会社 音響センサ
JP4355273B2 (ja) 2004-10-07 2009-10-28 日本放送協会 静電容量型センサ及びその製造方法
JP4724488B2 (ja) * 2005-02-25 2011-07-13 日立オートモティブシステムズ株式会社 集積化マイクロエレクトロメカニカルシステム
US7666698B2 (en) * 2006-03-21 2010-02-23 Freescale Semiconductor, Inc. Method for forming and sealing a cavity for an integrated MEMS device
US8280097B2 (en) * 2008-08-21 2012-10-02 United Microelectronics Corp. Microelectromechanical system diaphragm and fabricating method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326809A (ja) * 1994-05-25 1995-12-12 Siemens Ag 半導体素子及びその製造方法
JP2001502871A (ja) * 1996-10-30 2001-02-27 シーメンス アクチエンゲゼルシヤフト 表面―マイクロ技術による超音波変換器
JP2001508940A (ja) * 1996-11-22 2001-07-03 シーメンス アクチエンゲゼルシヤフト マイクロメカニカルセンサ
JP2006270408A (ja) * 2005-03-23 2006-10-05 Yamaha Corp コンデンサマイクロホンおよびその製造方法
WO2007004119A2 (en) * 2005-06-30 2007-01-11 Koninklijke Philips Electronics N.V. A method of manufacturing a mems element

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011101304A (ja) * 2009-11-09 2011-05-19 New Japan Radio Co Ltd Ｍｅｍｓコンデンサマイクロフォン
TWI484835B (zh) * 2011-04-12 2015-05-11 Pixart Imaging Inc 微機電系統麥克風裝置及其製作方法
JP2014534470A (ja) * 2011-10-20 2014-12-18 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 垂直集積のためのスタックビア
US10131534B2 (en) 2011-10-20 2018-11-20 Snaptrack, Inc. Stacked vias for vertical integration
JP2014140239A (ja) * 2014-03-28 2014-07-31 Canon Inc 静電容量型電気機械変換装置の製造方法

Also Published As

Publication number Publication date
JP5016449B2 (ja) 2012-09-05
US8735948B2 (en) 2014-05-27
US20100117124A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
JP5016449B2 (ja) 半導体装置
US7834409B2 (en) Micromechanical component and corresponding method for its manufacture
EP1931173B1 (en) Condenser microphone having flexure hinge diaphragm and method of manufacturing the same
US8165324B2 (en) Micromechanical component and method for its production
US8320589B2 (en) Electret condenser
US7825483B2 (en) MEMS sensor and production method of MEMS sensor
JP2009028806A (ja) Ｍｅｍｓセンサおよびｍｅｍｓセンサの製造方法
JP2010098518A (ja) Ｍｅｍｓセンサの製造方法およびｍｅｍｓセンサ
JP2011031385A (ja) Ｍｅｍｓセンサ
US20130129118A1 (en) Micro-electro-mechanical microphone and method for manufacturing the same
JP2009028807A (ja) Ｍｅｍｓセンサ
KR101550633B1 (ko) 마이크로폰 및 그 제조 방법
US20220367784A1 (en) Fully-wet via patterning method in piezoelectric sensor
JP2008016919A (ja) 音響感応装置
JP2008099004A (ja) 静電容量型センサの製造方法および静電容量型センサ
WO2008001824A1 (fr) puce pour Microphone électrostatique, Microphone électrostatique et procédé pour fabriquer celui-ci
JP2009054645A (ja) 半導体装置
JP2003163998A (ja) コンデンサマイクロホンの製造方法、コンデンサマイクロホンおよび電子機器
US7343661B2 (en) Method for making condenser microphones
US8723279B2 (en) MEMS sensor, and MEMS sensor manufacturing method
JP2008010961A (ja) 音響感応装置
TWI469912B (zh) 微機電式電聲換能器結構及其製造方法
JP2006157777A (ja) エレクトレットコンデンサ型マイクロホン
US20230179928A1 (en) Mems microphone and method of manufacturing the same
KR101201262B1 (ko) 멤스 기반의 정전용량형 마이크로폰의 진동막과 백플레이트 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5016449

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250