JP2006270408A - コンデンサマイクロホンおよびその製造方法 - Google Patents

コンデンサマイクロホンおよびその製造方法 Download PDF

Info

Publication number
JP2006270408A
JP2006270408A JP2005084455A JP2005084455A JP2006270408A JP 2006270408 A JP2006270408 A JP 2006270408A JP 2005084455 A JP2005084455 A JP 2005084455A JP 2005084455 A JP2005084455 A JP 2005084455A JP 2006270408 A JP2006270408 A JP 2006270408A
Authority
JP
Japan
Prior art keywords
electrode
etching stopper
stopper film
sacrificial layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005084455A
Other languages
English (en)
Other versions
JP4715260B2 (ja
Inventor
Harumitsu Fujita
晴光 藤田
Tamito Suzuki
民人 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2005084455A priority Critical patent/JP4715260B2/ja
Publication of JP2006270408A publication Critical patent/JP2006270408A/ja
Application granted granted Critical
Publication of JP4715260B2 publication Critical patent/JP4715260B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pressure Sensors (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Abstract

【課題】 CSPで超小型のコンデンサマイクロホンを低コストで容易に製造できるようにする。
【解決手段】 本発明のコンデンサマイクロホン10は、大気に連通する開口11aを備えたシリコン基板11の開口11aの上部に第1電極12と第2電極13が空間部14を介して対向するように配置されている。そして、第1電極12は音圧に応答して第2電極13に対して移動可能なダイヤフラムであって、第1電極12の開口11a側の表面にはエッチングストッパ膜12aが残存していて、これらの第1電極12とエッチングストッパ膜12aを貫通して大気に連通する貫通孔12bが形成されている。また、第2電極13は第1電極12に対する背面板(バックプレート)であって、第2電極13の第1電極12に対向する面の反対側には犠牲層エッチングストッパ膜13aが残存している。
【選択図】 図1

Description

本発明は、大気に連通する開口を備えたシリコン基板の該開口の上部に第1電極(ダイアフラム)と第2電極(背面板:バックプレート)が空間部を介して相対向するように配置されてコンデンサが形成されたコンデンサマイクロホンおよびその製造方法に関する。
従来より、音圧で振動する薄いダイアフラム(第1電極)と、これに近接して平行に形成されたバックプレート(第2電極)とで構成されるコンデンサ型のマイクロホン(コンデンサマイクロホン)が知られている。この種のコンデンサマイクロホンは、ダイアフラム(第1電極)が振動するとコンデンサの容量が変化し、これを電圧に変換して音声信号として取り出すようになされている。このような従来のマイクロホンにあっては、複数種の部品を組み立てて作製するため、主に、次の(1)〜(3)に示されるような種々の問題点があった。
(1)部品の組立工程の精度の制約により、小型化するのにも限界があることから、携帯電話機等の小型の電子機器に搭載されている半導体部品などの他のモジュールに比べて、厚さや占有面積も大きくなってしまい、回路基板の実装密度を高めることの妨げになっていた。
(2)また、部品の材質が個々に異なって、熱膨張率に差異があることから、実装工程における半田付けなどの複数回の熱処理による熱衝撃で、熱歪みによる変形が生じてしまうということがあった。
(3)さらに、振動膜やスペーサー絶縁部などに樹脂材料からなる部品を採用した場合には、バンプ/リフローなどのように高温処理を伴う実装工程により一括処理することができず、効率化を図ることができなかった。
そこで、マイクロマシン技術(MEMS:Micro Electro Mechanical System)を適用して、マイクロホンを小型化することが特許文献1あるいは特許文献2にて提案されるようになった。特許文献1にて提案されたマイクロホンにあっては、基台(シリコン基板)の中央部に音圧により振動する振動膜を形成するとともに、この振動膜の周囲を囲む支持部が背面板を支持して振動膜に対面させることにより、振動膜と背面板との間に支持部を介装して振動膜の振動空間を確保する積層構造に構成するようにしている。これにより、半導体製造技術(マイクロマシン技術)により作製可能でコンデンサ型マイクロホンとして機能するチップマイクロホンが実現できるというものである。この場合、振動膜(ダイアフラム)には貫通孔が形成されておらず、背面板に貫通孔が形成されていて圧力の調整が行われるようになされている。
また、特許文献2にて提案されたものにあっては、SOI(Silicon On Insulator)基板のボディー・シリコン層の上に形成されたポリシリコンダイヤフラムを有するマイクロメカニカルデバイスとして設計されている。このマイクロメカニカルデバイスにおいては、基板内の裏側にはボディー・シリコン層内の開口を介してダイヤフラムとボディー・シリコン層間の空洞と接続されている空所が存在し、この開口によりダイヤフラムの振動静止時に空洞(チャンバー)内の圧力平衡が生じるようになされている。この場合、SOI基板で構成されたチップ表面からの音圧をダイアフラムで受け、ダイアフラム内で発生する気体の流通および圧力の調整をチップ裏面に形成された空洞(チャンバー)に連通する流通孔を通して行われるようになされている。
特開2003−078981号公報 特表2001−508940号公報
ところが、上述した特許文献1にて提案されたマイクロホンにおいては、組立時にチップ表面に空間を形成する必要があるため、組み立て工程が複雑になるという問題を生じた。また、モジュール基板への実装面にキャップによる凹凸があるため、実装工程が複雑になり、製造コストが高くなるという問題を生じた。
一方、上述した特許文献2にて提案されたマイクロホンにおいては、チップ表面に気体の流通孔があるため、チップ表面を樹脂でモールドするプラスチックパッケージやチップ・サイズ・パッケージ(CSP)とのマッチングが悪いという問題が生じた。
そこで、本発明は上記の如き問題点を解消するためになされたものであり、チップ・サイズ・パッケージ(CSP)で容易にコンデンサマイクロホンが製造できる構造にして、超小型のコンデンサマイクロホンを低コストで提供できるようにすることを目的とする。
本発明は、大気に連通する開口を備えたシリコン基板の該開口の上部に第1電極と第2電極が空間部を介して対向するように配置されてコンデンサが形成されたコンデンサマイクロホンであって、上記目的を達成するため、第1電極は音圧に応答して第2電極に対して移動可能なダイヤフラムであって、該第1電極の前記開口側の表面にはエッチングストッパ膜が残存していて、これらの第1電極とエッチングストッパ膜を貫通して大気に連通する貫通孔が形成されているとともに、第2電極は第1電極に対する背面板(バックプレート)であって、該第2電極の第1電極に対向する面の反対側には犠牲層エッチングストッパ膜が残存していることを特徴とする。
このように、背面板(バックプレート)となる第2電極に対向する第1電極と、この第1電極の開口側の表面に形成されたエッチングストッパ膜に大気に連通する貫通孔が形成されていると、音圧が第1電極に作用した際に第1電極と第2電極で形成される空間部に存在する空気が、当該貫通孔より大気中に排気されるようになる。これにより、第1電極は第2電極に対して敏感に移動可能なダイヤフラムとなって、音圧に敏感に応答することができるようになり、感度の優れたコンデンサマイクロホンとなる。この場合、第1電極の開口側の表面にエッチングストッパ膜が残存しているので、このエッチングストッパ膜は第1電極の強度を補強するように作用し、この種のコンデンサマイクロホンの耐久性が向上する。
そして、このようなコンデンサマイクロホンを製造するには、シリコン基板上にエッチングストッパー膜を成膜するエッチングストッパー膜成膜工程と、エッチングストッパー膜の上にダイヤフラムとなる第1電極を成膜する第1電極成膜工程と、第1電極およびエッチングストッパー膜に所定形状の貫通孔を形成する貫通孔形成工程と、貫通孔が形成された第1電極の上に犠牲層を形成する犠牲層形成工程と、犠牲層の上に背面板(バックプレート)となる第2電極を成膜する第2電極成膜工程と、第2電極の上に犠牲層エッチングストッパー膜を成膜する犠牲層エッチングストッパー膜成膜工程と、シリコン基板に大気に連通する開口を形成する開口形成工程と、第1電極およびエッチングストッパー膜に形成された貫通孔を通して犠牲層を除去する犠牲層除去工程とを備えるようにすればよい。
このように、第1電極と第2電極が犠牲層を介して相対向するように形成されており、この犠牲層を第1電極とエッチングストッパー膜に形成された貫通孔を通して除去するだけて、ダイヤフラムとなる第1電極と背面板(バックプレート)となる第2電極が空間部を介して容易に対向させることが可能となる。このため、この種のコンデンサマイクロホンを容易に超小型化することが可能になるとともに、簡単、容易に製造でき、しかも、安価に製造できるようになる。
また、本発明のコンデンサマイクロホンは、第1電極は音圧に応答して第2電極に対して移動可能なダイヤフラムであって、該第1電極の前記開口側の表面にはエッチングストッパ膜が残存しているとともに、第2電極は第1電極に対する背面板であって、該第2電極の第1電極に対向する面の反対側には犠牲層エッチングストッパ膜が残存していて、これらの第2電極と犠牲層エッチングストッパ膜を貫通して大気に連通する気体流通孔が形成されていることを特徴とする。
このように、第1電極に対向する背面板(バックプレート)となる第2電極と、この上に形成された犠牲層エッチングストッパ膜に大気に連通する気体流通孔が形成されていると、音圧が第1電極に作用した際に第1電極と第2電極で形成される空間部に存在する空気が、当該気体流通孔より大気に排気されるようになる。これにより、第1電極は第2電極に対して敏感に移動可能なダイヤフラムとなって、音圧に敏感に応答することができるようになり、感度の優れたコンデンサマイクロホンとなる。この場合、第1電極の開口側の表面の全面にエッチングストッパ膜が残存しているので、実施例1のコンデンサマイクロホンよりも強度に優れたコンデンサマイクロホンが得られるようになる。
そして、上述のようなコンデンサマイクロホンを製造するには、シリコン基板上にエッチングストッパー膜を成膜するエッチングストッパー膜成膜工程と、エッチングストッパー膜の上にダイヤフラムとなる第1電極を成膜する第1電極成膜工程と、第1電極に所定形状の貫通孔を形成する貫通孔形成工程と、貫通孔が形成された第1電極の上に犠牲層を形成する犠牲層形成工程と、犠牲層の上に背面板となる第2電極を成膜する第2電極成膜工程と、第2電極の上に犠牲層エッチングストッパー膜を成膜する犠牲層エッチングストッパー膜成膜工程と、第2電極と犠牲層エッチングストッパ膜を貫通して大気に連通する気体流通孔を形成する気体流通孔形成工程と、シリコン基板に大気に連通する開口を形成する開口形成工程と、第2電極と犠牲層エッチングストッパ膜に形成された気体流通孔を通して犠牲層を除去する犠牲層除去工程とを備えるようにすればよい。
このように、第1電極と第2電極が犠牲層を介して相対向するように形成されており、この犠牲層を第2電極と犠牲層エッチングストッパー膜に形成された気体流通孔を通して除去するだけて、ダイヤフラムとなる第1電極と背面板(バックプレート)となる第2電極が空間部を介して容易に対向させることが可能となる。このため、この種のコンデンサマイクロホンを容易に超小型化することが可能になるとともに、簡単、容易に製造でき、しかも、安価に製造できるようになる。
さらに、本発明のコンデンサマイクロホンは、第1電極は音圧に応答して第2電極に対して移動可能なダイヤフラムであって、該第1電極は前記開口側の表面にはエッチングストッパ膜が残存することなく、該第1電極を貫通して大気に連通する貫通孔が形成されているとともに、第2電極は第1電極に対する背面板であって、該第2電極の第1電極に対向する面の反対側には犠牲層エッチングストッパ膜が残存していて、これらの第2電極と犠牲層エッチングストッパ膜を貫通して大気に連通する気体流通孔が形成されていることを特徴とする。
このように、第1電極にこれを貫通する貫通孔が形成されているとともに、第2電極と犠牲層エッチングストッパ膜を貫通して大気に連通する気体流通孔が形成されていると、音圧が第1電極に作用した際に第1電極と第2電極で形成される空間部に存在する空気が、当該貫通孔および気体流通孔より大気中に排気されるようになる。これにより、第1電極は第2電極に対してさらに敏感に移動可能なダイヤフラムとなって、音圧にさらに敏感に応答することができるようになり、さらに感度の優れたコンデンサマイクロホンとなる。
そして、上述のようなコンデンサマイクロホンを製造するには、シリコン基板上にエッチングストッパー膜を成膜するエッチングストッパー膜成膜工程と、エッチングストッパー膜の上にダイヤフラムとなる第1電極を成膜する第1電極成膜工程と、第1電極に所定形状の貫通孔を形成する貫通孔形成工程と、貫通孔が形成された第1電極の上に犠牲層を形成する犠牲層形成工程と、犠牲層の上に背面板となる第2電極を成膜する第2電極成膜工程と、第2電極の上に犠牲層エッチングストッパー膜を成膜する犠牲層エッチングストッパー膜成膜工程と、第2電極と犠牲層エッチングストッパ膜を貫通して大気に連通する気体流通孔を形成する気体流通孔形成工程と、シリコン基板に大気に連通する開口を形成する開口形成工程と、シリコン基板に形成された開口の上部に存在するエッチングストッパー膜を除去するとともに、第1電極に形成された貫通孔および第2電極と犠牲層エッチングストッパ膜に形成された気体流通孔を通して犠牲層を除去する犠牲層除去工程とを備えるようにすればよい。
このように、第1電極と第2電極が犠牲層を間にして形成されており、この犠牲層を第1電極に形成された貫通孔および第2電極と犠牲層エッチングストッパ膜に形成された気体流通孔を通して除去するだけて、ダイヤフラムとなる第1電極と背面板(バックプレート)となる第2電極が空間部を介して容易に対向させることが可能となる。このため、この種のコンデンサマイクロホンを容易に超小型化することが可能になるとともに、簡単、容易に製造でき、しかも、安価に製造できるようになる。
この場合、エッチングストッパ膜および犠牲層エッチングストッパ膜はシリコン窒化膜であるのが望ましい。また、ダイヤフラムに形成された貫通孔の総面積は当該ダイヤフラムの総面積に比較して充分に小さいするのが望ましい。
以下に、本発明のコンデンサマイクロホンの実施の形態を、実施例1のコンデンサマイクロホン、実施例2のコンデンサマイクロホンおよび実施例3のコンデンサマイクロホンとして図1〜図41に基づいて説明するが、本発明はこれらの実施例に何ら限定されるものでなく、本発明の目的を変更しない範囲で適宜変更して実施することが可能である。なお、図1は実施例1のコンデンサマイクロホンの要部を模式的に示す断面図であり、図2〜図13はその製造工程を模式的に示す断面図である。また、図14は実施例2のコンデンサマイクロホンの要部を模式的に示す断面図であり、図15〜図27はその製造工程を模式的に示す断面図である。さらに、図28は実施例3のコンデンサマイクロホンの要部を模式的に示す断面図であり、図29〜図41はその製造工程を模式的に示す断面図である。
1.実施例1
本実施例1のコンデンサマイクロホン10は、図1に示すように、シリコン基板(シリコンウェハ)11の略中央部に形成された開口11aを備え、この開口11aの上部に、ポリシリコンからなる第1電極12と、ポリシリコンからなる第2電極13が空間部14を介して対向するように配置されている。このように空間部14を介して第1電極12と第2電極13が対向することによりコンデンサが形成され、コンデンサ型マイクロホンとして機能するようになされている。
ここで、ポリシリコンからなる第1電極12は音圧に応答して第2電極13に対して移動可能なダイヤフラムとして作用する。そして、この第1電極12の開口11a側の表面には、シリコン窒化膜からなるエッチングストッパ膜12aが残存していて、これらの第1電極12とエッチングストッパ膜12aを貫通して開口11aに連通する貫通孔12bが形成されている。一方、ポリシリコンからなる第2電極13は第1電極12に対する背面板(バックプレート)として作用する。そして、この第2電極13の第1電極12に対向する面の反対側には、シリコン窒化膜からなる犠牲層エッチングストッパ膜13aが残存している。
なお、第1電極12の一端部はメタル配線16aに接続されているとともに、第2電極13の一端部はメタル配線16bに接続されている。そして、第2電極(背面板)13を覆うように、シリコン酸化膜からなる層間絶縁膜15が形成されている。また、層間絶縁膜15を覆うとともに、メタル配線16a、16bを覆うようにチップ保護膜(酸化膜と窒化膜からなる積層膜)16が形成されている。これらの上部はCSP(チップ・サイズ・パッケージ)を形成した封止樹脂(エポキシ樹脂)17により被覆されている。この場合、封止樹脂17の上部にはんだバンプ(突起電極)19が形成されており、このはんだバンプ19はポスト18aを介して再配線層18に接続されており、この再配線層18はメタル配線16aのいずれかに接続されている。なお、はんだバンプ19は図示しない回路基板にフリップチップ接続されるようになされている。
次に、上述のような構成となる実施例1のコンデンサマイクロホン10の半導体製造技術による作製手順(製造工程)を、図2〜図13を用いて以下に説明する。まず、図2に示すように、素子間分離層(フィールド酸化膜)11xやマイクロホンの周辺回路となるウェル、ソース、ドレンなどからなるトランジスタ11yがCMOS半導体製造プロセスにより形成されたシリコン基板(シリコンウェハ)11を用意する。ついで、図3に示すように、この全面にレジスト12cを塗布し、このレジスト12cをダイアフラム形成部(第1電極)12の形状にパターニングした後、レジスト12cをマスクにしてダイアフラム形成部(第1電極)12のフィールド酸化膜11xをエッチングする。
ついで、図4に示すように、レジスト12cを除去した後、この全面にエッチングストッパ膜12aとなるシリコン窒化膜をLPCVD(Low Pressure Chemical Vapor Deposition:減圧化学気相成長)法により堆積させる。ついで、この全面に第1電極(ダイアフラム)12となるポリシリコン膜を成膜する。ついで、この上にレジスト12dを塗布して、所定の第1電極(ダイアフラム)12の形状および所定の貫通孔の形状にパターニングする。ついで、図5に示すように、パターニングされたレジスト12dをマスクにしてレジスト12dおよびポリシリコン膜からなる第1電極(ダイアフラム)12をエッチングした後、レジスト12dを除去する。これにより、第1電極(ダイアフラム)12に貫通孔12bが形成されることとなる。
ついで、この全面にレジスト12eを塗布し、このレジスト12eを第1電極(ダイアフラム)12より小さめの形状にパターニングした後、レジスト12eと第1電極(ダイアフラム)12をマスクにして、貫通孔12bの下部のシリコン窒化膜からなるエッチングストッパ膜12aをフロロカーボン系ガス(例えば、CF4,CHF4等)を用いてエッチングする。これにより、図6に示すように、第1電極(ダイアフラム)12に形成された貫通孔12bはエッチングストッパ膜12aを貫通してシリコン基板11の表面に到達することとなる。ついで、レジスト12eを除去した後、この全面に犠牲膜14aとなるシリコン酸化膜と、第2電極(背面板)13となるポリシリコン膜を成膜した後、レジスト13bを塗布して、所定の第2電極(背面板)13の形状にパターニングする。
この後、図7に示すように、レジスト13bをマスクにしてポリシリコン膜からなる第2電極(背面板)13およびシリコン酸化膜からなる犠牲膜14aを所定の形状にエッチングした。このエッチングにおいては、まず、Cl2とO2の混合ガスを用いてポリシリコン膜からなる第2電極(背面板)13のエッチングを行った後、フロロカーボン系ガス(例えば、CF4,CHF4等)を用いてシリコン酸化膜からなる犠牲膜14aのエッチングを行った。ついで、レジスト13bを除去した後、図8に示すように、この全面にエッチングストッパ膜13aとなるシリコン窒化膜をLPCVD法により堆積させる。ついで、図9に示すように、これらの上に層間絶縁膜15,メタル配線16a,16bおよびチップ保護膜16を周知のCMOS半導体製造技術により形成する。
ついで、CSP(Chip Size Package)工程において、図10に示すように、これらの全面にパッケージとなる封止樹脂層(エポキシ樹脂)17を被覆させた。この場合、封止樹脂層17の一部に銅(Cu)からなるポスト18aが埋設され、かつ、このポスト18aとメタル配線16aの一部とが接続されるように銅(Cu)からなる再配線層18が形成されるようにした。
ついで、図11に示すように、基板11の裏面の全面に開口11a形成用のマスク11bを形成するとともに、基板11の表面の全面にも封止樹脂層17の保護用のマスク17aを形成する。この場合、マスク11b,17aの材質としては、レジスト層、アルミニウム膜、シリコン酸化膜、シリコン窒化膜などから選択するようにすればよい。この後、基板11の裏面をDeepRIE(Deep Reactive Ion Etching)、TMAH(Tetramethyl ammonium hydroxide)やKOHを用いてエッチングして、基板11の裏面に開口11aを形成した。なお、このエッチングにおいて、開口11aの深さ(高さ)がシリコン窒化膜からなるエッチングストッパ膜12aまでとなるように行われる。
ついで、基板11の表裏面に形成されたマスク11b,17aを除去した後、図12に示すように、この表面に封止樹脂層17の保護用のマスク17bを形成する。この場合、マスク17bの材質としては、レジスト層、アルミニウム膜、シリコン窒化膜などから選択するようにすればよい。この後、フッ酸(例えば、63BHF、希釈HF、ストレートHFなど)に浸漬してフッ酸処理を行い、第1電極(ダイアフラム)12と第2電極(背面板)13との間に形成されてシリコン酸化膜からなる犠牲膜14aを除去した。このフッ酸処理において、処理液は貫通孔12bを通して犠牲膜14a内に流入することとなる。これにより、第1電極(ダイアフラム)12と第2電極(背面板)13との間に貫通孔12bを通して開口11aに連通する空間部14が形成されることとなる。
ついで、マスク17bを除去した後、封止樹脂層17に埋設するように形成されたポスト18aにはんだバンプ19(図1参照)を固着する。このようにして基板11にマイク領域Aを形成した後、図13に示すように、ダイジングブレードBにより各マイク領域A毎にダイジングする。これにより、図1に示すように、CSPの表面にマイクロホンが形成されたチップ、即ち、コンデンサマイクロホン10が形成されることとなる。
上述したように、本第1実施例のコンデンサマイクロホン10は、背面板(バックプレート)となる第2電極13に対向する第1電極12と、この上に形成されたエッチングストッパ膜12aに大気に連通する貫通孔12bが形成されているので、音圧が第1電極12に作用した際に第1電極12と第2電極13で形成される空間部14に存在する空気が、当該貫通孔12bより大気に連通する開口11a内に排気されるようになる。これにより、第1電極12は第2電極13に対して敏感に移動可能なダイヤフラムとなって、音圧に敏感に応答することができるようになり、感度の優れたコンデンサマイクロホンとなる。また、第1電極12の開口11a側の表面にエッチングストッパ膜12aが残存しているので、このエッチングストッパ膜12aは第1電極12の強度を補強するように作用し、この種のコンデンサマイクロホンの耐久性が向上する。
この場合、第1電極12と第2電極13の間に犠牲層14aを形成しておき、この犠牲層14aを第1電極12とエッチングストッパー膜12aに形成された貫通孔12bを通して除去するだけて、ダイヤフラムとなる第1電極12と背面板(バックプレート)となる第2電極13が空間部14を介して容易に対向させることが可能となる。このため、この種のコンデンサマイクロホンを容易に超小型化することが可能になるとともに、簡単、容易に製造でき、しかも、安価に製造できるようになる。
2.実施例2
ついで、実施例2のマイクロホンについて、図14に基づいて以下に説明する。本実施例2のマイクロホン20は、図14に示すように、シリコン基板(シリコンウェハ)21の裏面の略中央部に形成された第1開口21aと、表面の略中央部に形成された第2開口27cとを備えている。そして、この第1開口21aの上部に、ポリシリコンからなる第1電極22と、ポリシリコンからなる第2電極23が空間部24を介して対向するように配置されている。このように空間部24を介して第1電極22と第2電極23が対向することによりコンデンサが形成され、コンデンサ型マイクロホンとして機能するようになされている。
ここで、ポリシリコンからなる第1電極22は音圧に応答して第2電極23に対して移動可能なダイヤフラムとして作用する。そして、この第1電極22の第1開口21a側の表面には、シリコン窒化膜からなるエッチングストッパ膜22aが残存している。一方、ポリシリコンからなる第2電極23は第1電極22に対する背面板(バックプレート)として作用する。そして、この第2電極23の第1電極22に対向する面の反対側には、シリコン窒化膜からなる犠牲層エッチングストッパ膜23aが残存していて、これらの第2電極23とエッチングストッパ膜23aと後述するチップ保護膜(酸化膜と窒化膜からなる積層膜)26を貫通して第2開口27cに連通する気体流通孔24aが形成されている。
なお、第1電極22の一端部はメタル配線26aに接続されているとともに、第2電極23の一端部はメタル配線26bに接続されている。そして、第2電極(背面板)23を覆うように、シリコン酸化膜からなる層間絶縁膜25が形成されている。また、層間絶縁膜25を覆うとともに、メタル配線26a、26bを覆うようにチップ保護膜(酸化膜と窒化膜からなる積層膜)26が形成されている。これらの上部はCSP(チップ・サイズ・パッケージ)を形成した封止樹脂(エポキシ樹脂)27により被覆されている。この場合、封止樹脂27の上部にはんだバンプ29が形成されており、このはんだバンプ29はポスト28aを介して再配線層28に接続されており、この再配線層28はメタル配線26aのいずれかに接続されている。なお、はんだバンプ29は図示しない回路基板にフリップチップ接続されるようになされている。
次に、上述のような構成となる実施例2のコンデンサマイクロホン20の半導体製造技術による作製手順(製造工程)を、図15〜図27に基づいて以下に説明する。まず、図15に示すように、素子間分離層(フィールド酸化膜)21xやマイクロホンの周辺回路となるウェル、ソース、ドレンなどからなるトランジスタ21yがCMOS半導体製造プロセスにより形成されたシリコン基板(シリコンウェハ)21を用意する。ついで、図16に示すように、この全面にレジスト22cを塗布し、このレジスト22cをダイアフラム形成部(第1電極)22の形状にパターニングした後、レジスト22cをマスクにしてダイアフラム形成部(第1電極)22のフィールド酸化膜21xをエッチングする。
ついで、図17に示すように、レジスト22cを除去した後、この全面にエッチングストッパ膜22aとなるシリコン窒化膜をLPCVD(Low Pressure Chemical Vapor Deposition:減圧化学気相成長)法により堆積させる。ついで、この全面に第1電極(ダイアフラム)22となるポリシリコン膜を成膜する。ついで、この上にレジスト22dを塗布して、所定の第1電極(ダイアフラム)22の形状および所定の貫通孔22bの形状にパターニングする。ついで、図18に示すように、パターニングされたレジスト22dをマスクにしてレジスト22dおよびポリシリコン膜からなる第1電極(ダイアフラム)22をエッチングした後、レジスト22dを除去する。これにより、第1電極(ダイアフラム)22に気体流通孔22bが形成されることとなる。
ついで、この全面に犠牲膜24bとなるシリコン酸化膜と、第2電極(背面板)23となるポリシリコン膜を成膜した後、レジスト23bを塗布して、所定の第2電極(背面板)23の形状にパターニングする。この後、図19に示すように、レジスト23bをマスクにしてポリシリコン膜からなる第2電極(背面板)23およびシリコン酸化膜からなる犠牲膜24bを所定の形状にエッチングした。ついで、レジスト23bを除去した後、図20に示すように、この全面にエッチングストッパ膜23aとなるシリコン窒化膜をLPCVD法により堆積させる。ついで、図21に示すように、これらの上に層間絶縁膜25,メタル配線26a,26bおよびチップ保護膜26を周知のCMOS半導体製造技術により形成する。
ついで、この上にレジスト27aを塗布して、後述する気体流通孔24aの形状にパターニングする。ついで、図23に示すように、パターニングされたレジスト27aをマスクにしてチップ保護膜26、シリコン窒化膜からなるエッチングストッパ膜23aおよび第2電極(背面板)23をエッチングする。この後、レジスト27aを除去することにより、チップ保護膜26、エッチングストッパ膜23aおよび第2電極(背面板)23に気体流通孔24aが形成されることとなる。
ついで、CSP(Chip Size Package)工程において、図24に示すように、これらの全面にパッケージとなる封止樹脂層(エポキシ樹脂)27を被覆させた。この場合、封止樹脂層27の一部に銅(Cu)からなるポスト28aが埋設され、かつ、このポスト28aとメタル配線26aの一部とが接続されるように銅(Cu)からなる再配線層28が形成されるようにした。
この後、基板21の表面に第2電極(背面板)23の上部に形成される開口27cの形状に一致するマスク27bをレジストにより形成する。ついで、図25に示すように、DeepRIE(Deep Reactive Ion Etching)、TMAH(Tetramethyl ammonium hydroxide)やKOHを用いて封止樹脂層27をエッチングして、第2電極(背面板)23の上部の封止樹脂層27に開口27cを形成するとともに、チップ保護膜26に気体流通孔24aを形成した。
ついで、基板21の裏面の全面に開口21a形成用のマスク21bを形成する。この場合、マスク21bの材質としては、レジスト層、アルミニウム膜、シリコン酸化膜、シリコン窒化膜などから選択するようにすればよい。この後、基板21の裏面をDeepRIE(Deep Reactive Ion Etching)、TMAH(Tetramethyl ammonium hydroxide)やKOHを用いてエッチングして、図26に示すように、基板21の裏面に開口21aを形成した。なお、このエッチングにおいて、開口21aの深さ(高さ)がシリコン窒化膜からなるエッチングストッパ膜22aまでとなるように行われる。
ついで、基板21の裏面に形成されたマスク21bを除去した後、フッ酸(例えば、63BHF、希釈HF、ストレートHFなど)に浸漬してフッ酸処理を行い、第1電極(ダイアフラム)22と第2電極(背面板)23との間に形成されてシリコン酸化膜からなる犠牲膜24aを除去する。このフッ酸処理において、処理液は気体流通孔24aを通して犠牲膜24a内に流入することとなる。これにより、図26に示すように、第1電極(ダイアフラム)22と第2電極(背面板)23との間に気体流通孔24aを通して開口27cに連通する空間部24が形成されることとなる。
ついで、マスク27bを除去した後、封止樹脂層27に埋設するように形成されたポスト28aにはんだバンプ29(図14参照)を固着する。このようにして基板21にマイク領域Aを形成した後、図27に示すように、ダイジングブレードBにより各マイク領域A毎にダイジングする。これにより、図14に示すように、CSPの表面にマイクロホンが形成されたチップ、即ち、コンデンサマイクロホン20が形成されることとなる。
上述したように、本第2実施例のコンデンサマイクロホン20は、第1電極22に対向する背面板(バックプレート)となる第2電極23と、この上に形成された犠牲層エッチングストッパ膜23aに大気に連通する気体流通孔24aが形成されている。このため、音圧が第1電極22に作用した際に第1電極22と第2電極23で形成される空間部24に存在する空気が、当該気体流通孔24aより大気に排気されるようになる。これにより、第1電極22は第2電極23に対して敏感に移動可能なダイヤフラムとなって、音圧に敏感に応答することができるようになり、感度の優れたコンデンサマイクロホンとなる。ここで、第1電極22の開口21a側の表面の全面にエッチングストッパ膜22aが残存しているので、実施例1のコンデンサマイクロホンよりも強度に優れたコンデンサマイクロホンが得られるようになる。
この場合、第1電極22と第2電極23の間に犠牲層24aを形成しておき、この犠牲層24aを第2電極23と犠牲層エッチングストッパー膜23aに形成された気体流通孔24aを通して除去するだけて、ダイヤフラムとなる第1電極22と背面板(バックプレート)となる第2電極23が空間部24を介して容易に対向させることが可能となる。このため、この種のコンデンサマイクロホンを容易に超小型化することが可能になるとともに、簡単、容易に製造でき、しかも、安価に製造できるようになる。
3.実施例3
ついで、実施例3のマイクロホンについて、図28に基づいて以下に説明する。本実施例3のマイクロホン30は、図28に示すように、シリコン基板(シリコンウェハ)31の略中央部に形成された大気に連通する開口31aを備え、この開口31aの上部に、ポリシリコンからなる第1電極32と、ポリシリコンからなる第2電極33が空間部34を介して対向するように配置されている。このように空間部34を介して第1電極32と第2電極33が対向することによりコンデンサが形成され、コンデンサ型マイクロホンとして機能するようになされている。
ここで、ポリシリコンからなる第1電極32は音圧に応答して第2電極33に対して移動可能なダイヤフラムとして作用する。そして、この第1電極32の開口31a側の表面には、シリコン窒化膜からなるエッチングストッパ膜32aは残存しないようになされている。一方、ポリシリコンからなる第2電極33は第1電極32に対する背面板(バックプレート)として作用する。そして、この第2電極33の第1電極32に対向する面の反対側には、シリコン窒化膜からなる犠牲層エッチングストッパ膜33aが残存していて、これらの第2電極33とエッチングストッパ膜33aと後述するチップ保護膜(酸化膜と窒化膜からなる積層膜)36を貫通して大気に連通する気体流通孔34aが形成されている。
なお、第1電極32の一端部はメタル配線36aに接続されているとともに、第2電極33の一端部はメタル配線36bに接続されている。そして、第2電極(背面板)33を覆うように、シリコン酸化膜からなる層間絶縁膜35が形成されている。また、層間絶縁膜35を覆うとともに、メタル配線36a、36bを覆うようにチップ保護膜(酸化膜と窒化膜からなる積層膜)36が形成されている。これらの上部はCSP(チップ・サイズ・パッケージ)を形成した封止樹脂(エポキシ樹脂)37により被覆されている。この場合、封止樹脂37の上部にはんだバンプ39が形成されており、このはんだバンプ39はポスト38aを介して再配線層38に接続されており、この再配線層38はメタル配線36aのいずれかに接続されている。なお、はんだバンプ39は図示しない回路基板にフリップチップ接続されるようになされている。
次に、上述のような構成となる実施例3のコンデンサマイクロホン30の半導体製造技術による作製手順(製造工程)を、図29〜図41に基づいて以下に説明する。まず、図29に示すように、素子間分離層(フィールド酸化膜)31xやマイクロホンの周辺回路となるウェル、ソース、ドレンなどからなるトランジスタ31yがCMOS半導体製造プロセスにより形成されたシリコン基板(シリコンウェハ)31を用意する。ついで、図30に示すように、この全面にレジスト32cを塗布し、このレジスト32cをダイアフラム形成部(第1電極)32の形状にパターニングした後、レジスト32cをマスクにしてダイアフラム形成部(第1電極)32のフィールド酸化膜31xをエッチングする。
ついで、図31に示すように、レジスト32cを除去した後、この全面にエッチングストッパ膜32aとなるシリコン窒化膜をLPCVD(Low Pressure Chemical Vapor Deposition:減圧化学気相成長)法により堆積させる。ついで、この全面に第1電極(ダイアフラム)32となるポリシリコン膜を成膜する。ついで、この上にレジスト32dを塗布して、所定の第1電極(ダイアフラム)32の形状および所定の貫通孔32bの形状にパターニングする。ついで、図32に示すように、パターニングされたレジスト32dをマスクにしてポリシリコン膜からなる第1電極(ダイアフラム)32をエッチングした後、レジスト32dを除去する。これにより、第1電極(ダイアフラム)32に気体流通孔32bが形成されることとなる。
ついで、この全面に犠牲膜34bとなるシリコン酸化膜と、第2電極(背面板)33となるポリシリコン膜を成膜した後、レジスト33bを塗布して、所定の第2電極(背面板)33の形状にパターニングする。この後、図33に示すように、レジスト33bをマスクにしてポリシリコン膜からなる第2電極(背面板)33およびシリコン酸化膜からなる犠牲膜34bを所定の形状にエッチングした。ついで、レジスト33bを除去した後、図34に示すように、この全面にエッチングストッパ膜33aとなるシリコン窒化膜をLPCVD法により堆積させる。ついで、図35に示すように、これらの上に層間絶縁膜35,メタル配線36a,36bおよびチップ保護膜36を周知のCMOS半導体製造技術により形成する。
ついで、この上にレジスト37aを塗布して、後述する気体流通孔34aの形状にパターニングする。ついで、図36に示すように、パターニングされたレジスト37aをマスクにしてチップ保護膜36、シリコン窒化膜からなるエッチングストッパ膜33aおよび第2電極(背面板)33をエッチングする。この後、レジスト37aを除去することにより、チップ保護膜36、エッチングストッパ膜33aおよび第2電極(背面板)33に気体流通孔34aが形成されることとなる。
ついで、CSP(Chip Size Package)工程において、図37に示すように、これらの全面にパッケージとなる封止樹脂層(エポキシ樹脂)37を被覆させた。この場合、封止樹脂層37の一部に銅(Cu)からなるポスト38aが埋設され、かつ、このポスト38aとメタル配線36aの一部とが接続されるように銅(Cu)からなる再配線層38が形成されるようにした。
この後、基板31の表面に第2電極(背面板)33の上部に形成される開口37cの形状に一致するマスク37bをレジストにより形成する。ついで、図38に示すように、DeepRIE(Deep Reactive Ion Etching)、TMAH(Tetramethyl ammonium hydroxide)やKOHを用いて封止樹脂層37をエッチングして、第2電極(背面板)33の上部の封止樹脂層層37に開口37cを形成するとともに、チップ保護膜36に気体流通孔34aを形成した。
ついで、基板31の裏面の全面に開口31a形成用のシリコン酸化膜からなるマスク31bを形成する。この場合、マスク31bの材質としては、レジスト層、アルミニウム膜、シリコン酸化膜、シリコン窒化膜などから選択するようにすればよい。この後、基板31の裏面をDeepRIE(Deep Reactive Ion Etching)、TMAH(Tetramethyl ammonium hydroxide)やKOHを用いてエッチングして、図39に示すように、基板31の裏面に開口31aを形成した。なお、このエッチングにおいて、開口31aの深さ(高さ)がシリコン酸化膜からなるエッチングストッパ膜32aまでとなるように行われる。
ついで、基板31の裏面に形成されたマスク31bを除去した後、フッ酸(例えば、63BHF、希釈HF、ストレートHFなど)に浸漬してフッ酸処理を行い、開口31aの上部に存在するシリコン酸化膜からなるエッチングストッパ膜32aを除去するとともに、第1電極(ダイアフラム)32と第2電極(背面板)33との間に形成されてシリコン酸化膜からなる犠牲膜34aを除去する。これにより、図40に示すように、第1電極(ダイアフラム)32と第2電極(背面板)33との間に気体流通孔34aを通して開口37cに連通するとともに、貫通孔32bを通して開口31aに連通する空間部34が形成されることとなる。
ついで、マスク37bを除去した後、図28に示すように、封止樹脂層37に埋設するように形成されたポスト38aにはんだバンプ39を固着する。このようにして基板31にマイク領域Cを形成した後、図41に示すように、ダイジングブレードBにより各マイク領域A毎にダイジングする。これにより、図14に示すように、CSPの表面にマイクロホンが形成されたチップ、即ち、コンデンサマイクロホン30が形成されることとなる。
上述したように、本第3実施例のコンデンサマイクロホン30は、開口31aに連通する貫通孔32bが第1電極32に形成されているとともに、第2電極33と犠牲層エッチングストッパ膜33aを貫通して大気に連通する気体流通孔34aが形成されているので、音圧が第1電極32に作用した際に第1電極32と第2電極33で形成される空間部34に存在する空気が、当該貫通孔32bおよび気体流通孔34aより大気中に排気されるようになる。これにより、第1電極32は第2電極33に対してさらに敏感に移動可能なダイヤフラムとなって、音圧にさらに敏感に応答することができるようになり、さらに感度の優れたコンデンサマイクロホンとなる。
この場合、第1電極32と第2電極33が犠牲層34bを間にして形成されており、この犠牲層34bを第1電極32に形成された貫通孔32b、および第2電極33と犠牲層エッチングストッパ膜33aに形成された気体流通孔34aを通して除去するだけで、ダイヤフラムとなる第1電極32と背面板(バックプレート)となる第2電極33が空間部34を介して容易に対向させることが可能となる。このため、この種のコンデンサマイクロホンを容易に超小型化することが可能になるとともに、簡単、容易に製造でき、しかも、安価に製造できるようになる。
なお、上述した実施形態においては、チップ保護膜(16,26,36)として酸化膜と窒化膜からなる積層膜を用いる例について説明したが、これらの上にさらにポリイミド膜を形成するようにしてもよい。また、上述した実施形態においては、封止樹脂層(17,27,37)を形成する樹脂としてエポキシ樹脂を用いる例について説明したが、エポキシ樹脂に代えてポリイミド樹脂を用いるようにしてもよい。
実施例1のコンデンサコンデンサマイクロホンの要部を模式的に示す断面図である。 図1のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図1のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図1のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図1のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図1のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図1のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図1のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図1のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図1のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図1のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図1のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図1のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 実施例2のコンデンサコンデンサマイクロホンの要部を模式的に示す断面図である。 図14のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図14のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図14のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図14のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図14のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図14のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図14のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図14のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図14のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図14のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図14のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図14のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図14のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 実施例3のコンデンサコンデンサマイクロホンの要部を模式的に示す断面図である。 図28のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図28のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図28のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図28のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図28のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図28のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図28のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図28のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図28のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図28のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図28のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図28のコンデンサマイクロホンを製造する一工程を模式的に示す図である。 図28のコンデンサマイクロホンを製造する一工程を模式的に示す図である。
符号の説明
10…マイクロホン、11…シリコン基板(シリコンウェハ)、11a…開口、11x…フィールド酸化膜、11y…トランジスタ、12…第1電極、12a…エッチングストッパ膜、12b…貫通孔、12c…レジスト、12d…レジスト、12e…レジスト、13…第2電極、13a…エッチングストッパ膜、13a…犠牲層エッチングストッパ膜、13b…レジスト、14…空間部、14a…犠牲層(犠牲膜)、15…層間絶縁膜、16…チップ保護膜、16a…メタル配線、16b…メタル配線、17…封止樹脂層、17a…マスク、17b…マスク、18…再配線層、18a…ポスト、19…はんだバンプ、20…マイクロホン、21…シリコン基板(シリコンウェハ)、21a…開口、21b…マスク、21x…フィールド酸化膜、21y…トランジスタ、22…第1電極、22a…エッチングストッパ膜、22b…貫通孔、22c…レジスト、22d…レジスト、23…第2電極、23a…犠牲層エッチングストッパ膜、23b…レジスト、24…空間部、24a…気体流通孔、24b…犠牲層(犠牲膜)、25…層間絶縁膜、26…チップ保護膜、26a…メタル配線、26b…メタル配線、27…封止樹脂層、27a…レジスト、27b…マスク、27c…開口、28…再配線層、28a…ポスト、29…はんだバンプ、30…マイクロホン、31…シリコン基板(シリコンウェハ)、31a…開口、31b…マスク、31x…フィールド酸化膜、31y…トランジスタ、32…第1電極、32a…エッチングストッパ膜、32b…貫通孔、32c…レジスト、32d…レジスト、33…第1電極、33a…犠牲層エッチングストッパ膜、33b…レジスト、34…空間部、34a…気体流通孔、34b…犠牲層(犠牲膜)、35…層間絶縁膜、36…チップ保護膜、36a…メタル配線、36b…メタル配線、37…封止樹脂層、37a…レジスト、37b…マスク、37c…開口、38…再配線層、38a…ポスト、39…はんだバンプ

Claims (8)

  1. 大気に連通する開口を備えたシリコン基板の該開口の上部に第1電極と第2電極が空間部を介して対向するように配置されてコンデンサが形成されたコンデンサマイクロホンであって、
    前記第1電極は音圧に応答して前記第2電極に対して移動可能なダイヤフラムであって、該第1電極の前記開口側の表面にはエッチングストッパ膜が残存していて、これらの第1電極とエッチングストッパ膜を貫通して大気に連通する貫通孔が形成されているとともに、
    前記第2電極は前記第1電極に対する背面板であって、該第2電極の前記第1電極に対向する面の反対側には犠牲層エッチングストッパ膜が残存していることを特徴とするコンデンサマイクロホン。
  2. 大気に連通する開口を備えたシリコン基板の該開口の上部に第1電極と第2電極が空間部を介して対向するように配置されてコンデンサが形成されたコンデンサマイクロホンであって、
    前記第1電極は音圧に応答して前記第2電極に対して移動可能なダイヤフラムであって、該第1電極の前記開口側の表面にはエッチングストッパ膜が残存しているとともに、
    前記第2電極は前記第1電極に対する背面板であって、該第2電極の前記第1電極に対向する面の反対側には犠牲層エッチングストッパ膜が残存していて、これらの第2電極と犠牲層エッチングストッパ膜を貫通して大気に連通する気体流通孔が形成されていることを特徴とするコンデンサマイクロホン。
  3. 大気に連通する開口を備えたシリコン基板の該開口の上部に第1電極と第2電極が空間部を介して対向するように配置されてコンデンサが形成されたコンデンサマイクロホンであって、
    前記第1電極は音圧に応答して前記第2電極に対して移動可能なダイヤフラムであって、該第1電極は前記開口側の表面にはエッチングストッパ膜が残存することなく、該第1電極を貫通して大気に連通する貫通孔が形成されているとともに、
    前記第2電極は前記第1電極に対する背面板であって、該第2電極の前記第1電極に対向する面の反対側には犠牲層エッチングストッパ膜が残存していて、これらの第2電極と犠牲層エッチングストッパ膜を貫通して大気に連通する気体流通孔が形成されていることを特徴とするコンデンサマイクロホン。
  4. 前記エッチングストッパ膜および前記犠牲層エッチングストッパ膜はシリコン窒化膜であることを特徴とする請求項1から請求項3のいずれか1項に記載のコンデンサマイクロホン。
  5. 前記ダイヤフラムに形成された貫通孔の総面積は当該ダイヤフラムの総面積に比較して充分に小さいことを特徴とする請求項1から請求項4のいずれか1項に記載のコンデンサマイクロホン。
  6. 大気に連通する開口を備えたシリコン基板の該開口の上部に第1電極を形成し、この上部に空間部を介して第2電極が対向するように配置してコンデンサを形成するようにしたコンデンサマイクロホンの製造方法であって、
    前記シリコン基板上にエッチングストッパー膜を成膜するエッチングストッパー膜成膜工程と、
    前記エッチングストッパー膜の上にダイヤフラムとなる第1電極を成膜する第1電極成膜工程と、
    前記第1電極および前記エッチングストッパー膜に所定形状の貫通孔を形成する貫通孔形成工程と、
    前記貫通孔が形成された第1電極の上に犠牲層を形成する犠牲層形成工程と、
    前記犠牲層の上に背面板となる第2電極を成膜する第2電極成膜工程と、
    前記第2電極の上に犠牲層エッチングストッパー膜を成膜する犠牲層エッチングストッパー膜成膜工程と、
    前記シリコン基板に大気に連通する開口を形成する開口形成工程と、
    前記第1電極および前記エッチングストッパー膜に形成された貫通孔を通して前記犠牲層を除去する犠牲層除去工程とを備えたことを特徴とするコンデンサマイクロホンの製造方法。
  7. 大気に連通する開口を備えたシリコン基板の該開口の上部に第1電極を形成し、この上部に空間部を介して第2電極が対向するように配置してコンデンサを形成するようにしたコンデンサマイクロホンの製造方法であって、
    前記シリコン基板上にエッチングストッパー膜を成膜するエッチングストッパー膜成膜工程と、
    前記エッチングストッパー膜の上にダイヤフラムとなる第1電極を成膜する第1電極成膜工程と、
    前記第1電極に所定形状の貫通孔を形成する貫通孔形成工程と、
    前記貫通孔が形成された第1電極の上に犠牲層を形成する犠牲層形成工程と、
    前記犠牲層の上に背面板となる第2電極を成膜する第2電極成膜工程と、
    前記第2電極の上に犠牲層エッチングストッパー膜を成膜する犠牲層エッチングストッパー膜成膜工程と、
    前記第2電極と前記犠牲層エッチングストッパ膜を貫通して大気に連通する気体流通孔を形成する気体流通孔形成工程と、
    前記シリコン基板に大気に連通する開口を形成する開口形成工程と、
    前記第2電極と前記犠牲層エッチングストッパ膜に形成された気体流通孔を通して前記犠牲層を除去する犠牲層除去工程とを備えたことを特徴とするコンデンサマイクロホンの製造方法。
  8. 大気に連通する開口を備えたシリコン基板の該開口の上部に第1電極を形成し、この上部に空間部を介して第2電極が対向するように配置してコンデンサを形成するようにしたコンデンサマイクロホンの製造方法であって、
    前記シリコン基板上にエッチングストッパー膜を成膜するエッチングストッパー膜成膜工程と、
    前記エッチングストッパー膜の上にダイヤフラムとなる第1電極を成膜する第1電極成膜工程と、
    前記第1電極に所定形状の貫通孔を形成する貫通孔形成工程と、
    前記貫通孔が形成された第1電極の上に犠牲層を形成する犠牲層形成工程と、
    前記犠牲層の上に背面板となる第2電極を成膜する第2電極成膜工程と、
    前記第2電極の上に犠牲層エッチングストッパー膜を成膜する犠牲層エッチングストッパー膜成膜工程と、
    前記第2電極と前記犠牲層エッチングストッパ膜を貫通して大気に連通する気体流通孔を形成する気体流通孔形成工程と、
    前記シリコン基板に大気に連通する開口を形成する開口形成工程と、
    前記シリコン基板に形成された前記開口の上部に存在する前記エッチングストッパー膜を除去するとともに、前記第1電極に形成された貫通孔および前記第2電極と前記犠牲層エッチングストッパ膜に形成された気体流通孔を通して前記犠牲層を除去する犠牲層除去工程とを備えたことを特徴とするコンデンサマイクロホンの製造方法。
JP2005084455A 2005-03-23 2005-03-23 コンデンサマイクロホンおよびその製造方法 Expired - Fee Related JP4715260B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005084455A JP4715260B2 (ja) 2005-03-23 2005-03-23 コンデンサマイクロホンおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005084455A JP4715260B2 (ja) 2005-03-23 2005-03-23 コンデンサマイクロホンおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2006270408A true JP2006270408A (ja) 2006-10-05
JP4715260B2 JP4715260B2 (ja) 2011-07-06

Family

ID=37205910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005084455A Expired - Fee Related JP4715260B2 (ja) 2005-03-23 2005-03-23 コンデンサマイクロホンおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4715260B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124318A (ja) * 2007-11-13 2009-06-04 Rohm Co Ltd 半導体装置
JP2009260924A (ja) * 2008-03-18 2009-11-05 Panasonic Corp マイクロフォンとその製造方法
WO2010119600A1 (ja) * 2009-04-14 2010-10-21 パナソニック株式会社 変換体モジュール及びその製造方法
JP2012004540A (ja) * 2010-05-20 2012-01-05 Sony Corp 固体撮像装置及びその製造方法並びに電子機器
US8175300B2 (en) 2008-12-22 2012-05-08 Electronics And Telecommunications Research Institute Micro-electromechanical systems (MEMS) microphone and method of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000508860A (ja) * 1996-04-18 2000-07-11 カリフォルニア インスティチュート オブ テクノロジー 薄膜エレクトレットマイクロフォン
JP2001518246A (ja) * 1997-02-25 2001-10-09 ノウルズ エレクトロニクス,インコーポレイティド 小型シリコンコンデンサマイクロフォン
JP2002095093A (ja) * 2000-09-12 2002-03-29 Seiko Epson Corp コンデンサマイクロホンおよびその製造方法および音声入力装置
JP2002343979A (ja) * 2001-05-14 2002-11-29 Toyota Central Res & Dev Lab Inc ダイアフラム型半導体装置とその製造方法
JP2003163996A (ja) * 2001-09-11 2003-06-06 Ind Technol Res Inst エレクトレットシリコンコンデンサマイクロホン及びその製造方法
JP2005039652A (ja) * 2003-07-17 2005-02-10 Hosiden Corp 音響検出機構

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000508860A (ja) * 1996-04-18 2000-07-11 カリフォルニア インスティチュート オブ テクノロジー 薄膜エレクトレットマイクロフォン
JP2001518246A (ja) * 1997-02-25 2001-10-09 ノウルズ エレクトロニクス,インコーポレイティド 小型シリコンコンデンサマイクロフォン
JP2002095093A (ja) * 2000-09-12 2002-03-29 Seiko Epson Corp コンデンサマイクロホンおよびその製造方法および音声入力装置
JP2002343979A (ja) * 2001-05-14 2002-11-29 Toyota Central Res & Dev Lab Inc ダイアフラム型半導体装置とその製造方法
JP2003163996A (ja) * 2001-09-11 2003-06-06 Ind Technol Res Inst エレクトレットシリコンコンデンサマイクロホン及びその製造方法
JP2005039652A (ja) * 2003-07-17 2005-02-10 Hosiden Corp 音響検出機構

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124318A (ja) * 2007-11-13 2009-06-04 Rohm Co Ltd 半導体装置
US8735948B2 (en) 2007-11-13 2014-05-27 Rohm Co., Ltd. Semiconductor device
JP2009260924A (ja) * 2008-03-18 2009-11-05 Panasonic Corp マイクロフォンとその製造方法
US8175300B2 (en) 2008-12-22 2012-05-08 Electronics And Telecommunications Research Institute Micro-electromechanical systems (MEMS) microphone and method of manufacturing the same
WO2010119600A1 (ja) * 2009-04-14 2010-10-21 パナソニック株式会社 変換体モジュール及びその製造方法
JP2012004540A (ja) * 2010-05-20 2012-01-05 Sony Corp 固体撮像装置及びその製造方法並びに電子機器

Also Published As

Publication number Publication date
JP4715260B2 (ja) 2011-07-06

Similar Documents

Publication Publication Date Title
US10508029B2 (en) MEMS integrated pressure sensor devices and methods of forming same
KR101718194B1 (ko) 환경에 노출된 부분을 갖는 밀봉 mems 디바이스를 위한 공정
US8030112B2 (en) Method for fabricating MEMS device
US9187317B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
TWI387065B (zh) 電子裝置封裝件及其形成方法
US8199963B2 (en) Microphone arrangement and method for production thereof
US7705451B2 (en) Semiconductor device and method of manufacturing the same
US20090047479A1 (en) Mems sensor and production method of mems sensor
TW201416313A (zh) 混合整合構件及其製造方法
TWI395707B (zh) 微機電結構的製造方法
US8828771B2 (en) Sensor manufacturing method
TW201534883A (zh) 微機械壓力感測器裝置及相關製造方法(二)
CN104627948B (zh) 微机械传感器设备以及相应的制造方法
JP2007222956A (ja) Memsデバイスおよびmemsデバイスの製造方法
JP4715260B2 (ja) コンデンサマイクロホンおよびその製造方法
JP2008263166A (ja) 機能素子のパッケージ及びその製造方法
US11161734B2 (en) MEMS assembly and manufacturing method thereof
US8129805B2 (en) Microelectromechanical system (MEMS) device and methods for fabricating the same
CN111170268A (zh) Mems器件及其制造方法
CN110839199B (zh) 制作空气脉冲产生元件的方法
US7531424B1 (en) Vacuum wafer-level packaging for SOI-MEMS devices
JP2007222957A (ja) Memsデバイスの製造方法
JP2017042871A (ja) Mems素子およびその製造方法、並びにmems素子の接続構造
KR100324716B1 (ko) 미세구조물 패키징방법
CN112093773A (zh) 一种微机械设备的制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees