JP2009122765A - 配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置 - Google Patents
配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置 Download PDFInfo
- Publication number
- JP2009122765A JP2009122765A JP2007293442A JP2007293442A JP2009122765A JP 2009122765 A JP2009122765 A JP 2009122765A JP 2007293442 A JP2007293442 A JP 2007293442A JP 2007293442 A JP2007293442 A JP 2007293442A JP 2009122765 A JP2009122765 A JP 2009122765A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- automatic wiring
- processing
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】配線設計処理装置は、プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスを自動生成する。具体的には、プリント基板情報を各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態(例えば、配線を行う層を示すルート層の設定)、配線進捗状態(例えば、引出し配線や同一バスグループの配線が完了しているか否か)、および配線状況(例えば、配線のマイタリングやスペーシングが充分であるか否か)を分析した分析結果に応じて、自動配線処理プロセスを自動生成する。
【選択図】 図1
Description
最初に、図1を用いて、実施例1に係る配線設計処理装置の概要および特徴を説明する。図1は、実施例1に係る配線設計処理装置の概要および特徴を説明するための図である。
次に、図2〜図9を用いて、実施例1に係る配線設計処理装置の構成を説明する。図2は、実施例1に係る配線設計処理装置の構成を示すブロック図である。図3は、実施例1に係るプリント基板データの構成例を示す図である。図4は、実施例1に係る配線可能面積の算出を説明するための図である。図5は、実施例1に係る総理論配線長の算出を説明するための図である。図6は、実施例1に係る配線チャネル総長の算出を説明するための図である。図7は、実施例1に係るセル通過配線本数の初期値設定を示す図である。図8は、実施例1に係る配線ルート設定ネット配線本数の計数を説明するための図である。図9は、実施例1に係る配線ルート未設定時の配線本数の計数を説明するための図である。
次に、図10〜図14を用いて、実施例1に係る配線設計処理装置による処理を説明する。図10は、実施例1に係る配線設計処理の全体の流れを示すフローチャートである。図11は、実施例1に係る物理配線可否判定処理の流れを示すフローチャートである。図12は、実施例1に係る自動配線処理プロセス生成処理の流れを示すフローチャートである。図13は、実施例1に係る自動配線処理プロセスの表示例を示す図である。図14は、実施例1に係る監視アクション処理の流れを示すフローチャートである。
まず、図10を用いて、実施例1に係る配線設計処理の全体の流れを説明する。同図に示すように、ユーザから配線設計処理指示を受け付けると(ステップS1001肯定)、配線設計処理装置10は物理配線可否判定処理を実行する(ステップS1002)。物理配線可否判定処理の完了後、配線設計処理装置10は自動配線処理プロセス生成処理を実行する(ステップS1003)。
次に、図11を用いて、実施例1に係る物理配線可否判定処理の流れを説明する。物理配線可否判定部15aは、プリント基板ごとに以下に説明する流れで処理を実行する。同図に示すように、物理配線可否判定部15aは、プリント基板データ記憶部14aから読み込んだ基板サイズ(基板形状や基板面積)、基板層数、部品配置および配線制約条件などの情報に基づいて、プリント基板を構成する各層ごとに配線可能な面積を算出する(ステップS1101、図4参照)。
続いて、図12および図13を用いて、実施例1に係る自動配線処理プロセス生成処理の流れを説明する。図12に示すように、自動配線処理プロセス生成部15bは、プリント基板データ記憶部14aからプリント基板データを各プリント基板ごとに読み込み、プリント基板ごとに以下に説明する流れで処理を実行する。まず、自動配線処理プロセス生成部15bは、ルート層のアサインが完了しているか否かを判定する(ステップS1201)。
最後に、図14を用いて、実施例1に係る監視アクション処理の流れを説明する。自動配線処理監視部15fは、プリント基板ごとに以下に説明する流れで処理を実行する。
上述してきたように、実施例1によれば、プリント基板に関する各種物理情報を含んだプリント基板データを各プリント基板ごとにプリント基板データ記憶部14aに記憶し、プリント基板データを各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態、配線進捗状態および配線状況を分析した分析結果に応じて、自動配線処理プロセスを自動生成し、自動配線処理プロセスに基づいて自動配線処理をプリント基板ごとに実行するので、プリント基板の設計処理において人手による作業をできるだけ排除して、プリント基板の設計処理期間の短縮を実現することができるという効果を奏する。
図2に示した配線設計処理装置10の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、配線設計処理装置10の分散・統合の具体的形態は図示のものに限られず、例えば、自動配線処理連携部15dと自動配線処理部15eとを統合し、あるいは、自動配線処理プロセス生成部15bの処理機能の一部(自動配線処理の中で未完了である各処理の実行順序について、ユーザから受け付けられた実行順序の変更に応じ、自動配線処理プロセスを生成する処理機能)を自動配線処理監視部15fに搭載するなど、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、配線設計処理装置10にて行なわれる各処理機能(例えば、図10〜図12、図14等参照)は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
ところで、上記の実施例1で説明した配線処理装置10の各種の処理(例えば、図10〜図12、図14等参照)は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することができる。そこで、以下では、図15を用いて、上記の実施例1と同様の機能を有する配線設計処理プログラムを実行するコンピュータの一例を説明する。図15は、配線設計処理プログラムを実行するコンピュータを示す図である。
10 配線設計処理装置
11 入力部
12 出力部
13 通信制御I/F部
14 記憶部
14a プリント基板データ記憶部
15 制御部
15a 物理配線可否判定部
15b 自動配線処理プロセス生成部
15c 外部リソース利用判定部
15d 自動配線処理連携部
15e 自動配線処理部
15f 自動配線処理監視部
20 外部装置
30 コンピュータ(配線設計処理装置)
31 入力部
32 出力部
33 HDD(Hard Disk Drive)
33a 配線設計処理プログラム
33b プリント基板データ
34 RAM(Random Access Memory)
34a 配線設計処理プロセス
35 CPU(Central Processing Unit)
40 バス
Claims (12)
- プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスをコンピュータにより設計する配線設計処理方法であって、
前記プリント基板に関する各種物理情報を含んだプリント基板情報を各プリント基板ごとに記憶部に記憶するプリント基板情報記憶ステップと、
前記プリント基板情報記憶ステップにより記憶部に記憶されているプリント基板情報を各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態、配線進捗状態および配線状況を分析した分析結果に応じて、前記自動配線処理プロセスを自動生成する自動配線処理プロセス生成ステップと、
前記自動配線処理プロセス生成ステップにより生成された前記自動配線処理プロセスに基づいて、自動配線処理をプリント基板ごとに実行する自動配線処理ステップと、
を含んだことを特徴とする配線設計処理方法。 - 前記自動配線処理プロセス生成ステップにより生成された前記自動配線処理プロセスをユーザに通知するプロセス通知ステップと、
前記プロセス通知ステップによりユーザに通知された前記自動配線処理プロセスについて、当該ユーザからの変更を受け付けるプロセス変更受付ステップと、
前記プロセス変更受付ステップによりユーザから受け付けられた変更に応じて、前記自動配線処理プロセス生成ステップにより生成された前記自動配線処理プロセスを変更するプロセス変更ステップと、
をさらに含み、
前記自動配線処理ステップは、前記プロセス変更ステップにより変更された自動配線処理プロセスに基づいて自動配線処理を実行することを特徴とする請求項1に記載の配線設計処理方法。 - 前記プリント基板情報記憶ステップにより記憶部に記憶されているプリント基板情報に基づいて、前記自動配線処理が物理的に実行可能であるか否か判定する配線可否判定ステップをさらに含み、
前記自動配線処理プロセス生成ステップは、前記配線可否判定ステップにより前記自動配線処理が物理的に実行可能であると判定された場合には、前記自動配線処理プロセスを自動生成することを特徴とする請求項1または2に記載の配線設計処理方法。 - 前記プリント基板の自動配線処理に要する負荷に応じて、当該自動配線処理の実行に際して外部資源を利用するか否かを判定する外部資源利用判定ステップをさらに含んだことを特徴とする請求項1に記載の配線設計処理方法。
- 前記プリント基板の自動配線処理状況をリアルタイムにユーザに通知する処理状況通知ステップと、
自動配線処理の中で未完了である各処理の実行順序の変更を当該ユーザから受け付ける実行順序変更受付ステップと、
をさらに含み、
前記自動配線処理プロセス生成ステップは、前記実行順序変更受付ステップによりユーザから受け付けられた前記実行順序の変更に応じて、未完了である各処理についての自動配線処理プロセスを生成し、
前記自動配線処理ステップは、実行中である自動配線処理を停止して、前記自動配線処理プロセス生成ステップにより生成された未完了である各処理についての自動配線処理プロセスに基づいて、自動配線処理を再開することを特徴とする請求項1に記載の配線設計処理方法。 - 前記自動配線処理ステップは、互いに自動配線処理が干渉することないプリント基板上の領域、またはプリント基板を構成する各層ごとに自動配線処理を並列に実行することを特徴とする請求項1に記載の配線設計処理方法。
- 前記自動配線処理ステップにより実行される自動配線処理の状況を評価するための各評価対象項目ごとに、自動配線処理の経過を示す経過情報をそれぞれ収集する経過情報収集ステップと、
前記経過情報収集ステップにより収集された各経過情報に基づいて監視アクションを実行する監視アクション実行ステップと、
をさらに含んだことを特徴とする請求項1に記載の配線設計処理方法。 - 前記監視アクション実行ステップは、前記各評価対象項目に対応付けて予め設定された各閾値と、前記経過情報収集ステップにより収集された各経過情報との比較結果に基づいて、各評価対象項目に対応付けられた監視アクションを実行することを特徴とする請求項7に記載の配線設計処理方法。
- 前記監視アクション実行ステップは、前記各評価対象項目に対応付けて予め設定された各閾値と、前記経過情報収集ステップにより収集された各経過情報との比較結果に基づいて、実行中である自動配線処理についての自動配線処理プロセスを再生成するか否かを決定し、
自動配線処理プロセス生成ステップは、前記監視アクション実行ステップにより前記自動配線処理プロセスを再生成することが決定された場合には、前記自動配線処理プロセスを再生成し、
前記自動配線処理プロセスは、前記自動配線処理プロセス生成ステップにより再生成された自動配線処理プロセスに基づいて、自動配線処理を再実行することを特徴とする請求項7に記載の配線設計処理方法。 - 前記自動配線処理プロセスにより実行されている自動配線処理を一時停止させるための割り込みをユーザから受け付ける割込受付ステップと、
前記自動配線処理プロセスにより実行されている自動配線処理において完了済みの配線についての変更をユーザから受け付ける配線変更受付ステップと、
をさらに含み、
前記監視アクション実行ステップは、前記割込受付ステップによりユーザからの割り込みを受け付けて、実行中の自動配線処理を一時停止し、前記配線変更受付ステップによりユーザから前記完了済みの配線ついての変更を受け付けて、当該完了済みの配線が変更された状態における自動配線処理の再開を決定し、
前記自動配線処理プロセスは、前記監視アクション実行ステップにより前記完了済みの配線が変更された状態における自動配線処理の再開が決定された場合には、当該完了済みの配線が変更された状態における自動配線処理を再開することを特徴とする請求項7に記載の配線設計処理方法。 - プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスの設計処理をコンピュータに実行させる配線設計処理プログラムであって、
前記プリント基板に関する各種物理情報を含んだプリント基板情報を各プリント基板ごとに記憶部に記憶するプリント基板情報記憶手順と、
前記プリント基板情報記憶手順により記憶部に記憶されているプリント基板情報を各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態、配線進捗状態および配線状況を分析した分析結果に応じて、前記自動配線処理プロセスを自動生成する自動配線処理プロセス生成手順と、
前記自動配線処理プロセス生成手順により生成された前記自動配線処理プロセスに基づいて、自動配線処理をプリント基板ごとに実行する自動配線処理手順と、
をコンピュータに実行させることを特徴とする配線設計処理プログラム。 - プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスを設計する配線設計処理装置であって、
前記プリント基板に関する各種物理情報を含んだプリント基板情報を各プリント基板ごとに記憶するプリント基板情報記憶部と、
前記プリント基板情報記憶部により記憶されているプリント基板情報を各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態、配線進捗状態および配線状況を分析した分析結果に応じて、前記自動配線処理プロセスを自動生成する自動配線処理プロセス生成部と、
前記自動配線処理プロセス生成部により生成された前記自動配線処理プロセスに基づいて、自動配線処理をプリント基板ごとに実行する自動配線処理部と、
を有することを特徴とする配線設計処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007293442A JP4910993B2 (ja) | 2007-11-12 | 2007-11-12 | 配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置 |
US12/222,229 US7984413B2 (en) | 2007-11-12 | 2008-08-05 | Wiring design processing method and wiring design processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007293442A JP4910993B2 (ja) | 2007-11-12 | 2007-11-12 | 配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009122765A true JP2009122765A (ja) | 2009-06-04 |
JP4910993B2 JP4910993B2 (ja) | 2012-04-04 |
Family
ID=40624937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007293442A Expired - Fee Related JP4910993B2 (ja) | 2007-11-12 | 2007-11-12 | 配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7984413B2 (ja) |
JP (1) | JP4910993B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8479134B2 (en) * | 2009-12-23 | 2013-07-02 | Cadence Design Systems, Inc. | Method and system for specifying system level constraints in a cross-fabric design environment |
US8527929B2 (en) * | 2009-12-23 | 2013-09-03 | Cadence Design Systems, Inc. | Method and system for optimally connecting interfaces across multiple fabrics |
CN102375899A (zh) * | 2010-08-16 | 2012-03-14 | 鸿富锦精密工业(深圳)有限公司 | 图形宽度检测系统及图形宽度检测方法 |
US8443324B2 (en) * | 2011-03-14 | 2013-05-14 | International Business Machines Corporation | Routing and timing using layer ranges |
TW201248440A (en) * | 2011-05-26 | 2012-12-01 | Hon Hai Prec Ind Co Ltd | Circuit board wiring system and method |
US8719758B1 (en) * | 2011-09-23 | 2014-05-06 | Custom Virtual Environments, Inc. | Methods and apparatus for automated wiring diagram generation |
US9852257B1 (en) * | 2014-04-21 | 2017-12-26 | Marvell International Ltd. | Method and system for designing a semiconductor chip based on grouping of hierarchial pins that permit communication between internal components of the semiconductor chip |
US10750616B2 (en) * | 2018-08-14 | 2020-08-18 | International Business Machines Corporation | Controlled-impedance printed-circuit board (PCB) design with stack-up re-mapping |
US11557221B2 (en) * | 2020-04-01 | 2023-01-17 | International Business Machines Corporation | Intelligent cabling and connection instruction refinement |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05120380A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 配線処理方式 |
JPH1063697A (ja) * | 1996-08-15 | 1998-03-06 | Nec Corp | 自動配線方法 |
JPH113365A (ja) * | 1997-06-13 | 1999-01-06 | Hitachi Ltd | 配線パターン生成方法 |
JP2002358331A (ja) * | 2001-06-04 | 2002-12-13 | Asahi Optical Co Ltd | プリント基板用多層データのデータ編集処理を分散処理するプリント基板データ編集システム及び分散処理方法 |
JP2003316841A (ja) * | 2002-04-25 | 2003-11-07 | Nec Corp | Lsi配線システム及びプログラム |
JP2007080174A (ja) * | 2005-09-16 | 2007-03-29 | Sharp Corp | 連携解析装置および連携解析方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62168269A (ja) | 1986-01-20 | 1987-07-24 | Nec Corp | 配線処理方式 |
JPS63129467A (ja) | 1986-11-19 | 1988-06-01 | Fujitsu Ltd | 並列配線処理方式 |
US5519633A (en) * | 1993-03-08 | 1996-05-21 | International Business Machines Corporation | Method and apparatus for the cross-sectional design of multi-layer printed circuit boards |
JPH07262241A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | プリント板実装設計システム及び方法 |
JP3192057B2 (ja) | 1994-03-18 | 2001-07-23 | 富士通株式会社 | 配線プログラム生成方法及びその装置 |
JP2972540B2 (ja) | 1994-03-24 | 1999-11-08 | 松下電器産業株式会社 | Lsi自動設計システム及びlsi自動設計方法 |
JP4000198B2 (ja) * | 1994-10-20 | 2007-10-31 | 富士通株式会社 | 会話型回路設計装置 |
WO2000052606A1 (fr) * | 1999-03-04 | 2000-09-08 | Fujitsu Limited | Appareil de conception de cartes imprimees |
JP2001015637A (ja) * | 1999-06-30 | 2001-01-19 | Mitsubishi Electric Corp | 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板 |
JP2002108960A (ja) * | 2000-10-03 | 2002-04-12 | Fujitsu Ltd | 配置・配線処理システム |
US7140884B2 (en) * | 2005-01-26 | 2006-11-28 | International Business Machines Corporation | Contact assembly and method of making thereof |
JP4443450B2 (ja) * | 2005-03-24 | 2010-03-31 | 新光電気工業株式会社 | 自動配線決定装置 |
-
2007
- 2007-11-12 JP JP2007293442A patent/JP4910993B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-05 US US12/222,229 patent/US7984413B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05120380A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 配線処理方式 |
JPH1063697A (ja) * | 1996-08-15 | 1998-03-06 | Nec Corp | 自動配線方法 |
JPH113365A (ja) * | 1997-06-13 | 1999-01-06 | Hitachi Ltd | 配線パターン生成方法 |
JP2002358331A (ja) * | 2001-06-04 | 2002-12-13 | Asahi Optical Co Ltd | プリント基板用多層データのデータ編集処理を分散処理するプリント基板データ編集システム及び分散処理方法 |
JP2003316841A (ja) * | 2002-04-25 | 2003-11-07 | Nec Corp | Lsi配線システム及びプログラム |
JP2007080174A (ja) * | 2005-09-16 | 2007-03-29 | Sharp Corp | 連携解析装置および連携解析方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4910993B2 (ja) | 2012-04-04 |
US20090125861A1 (en) | 2009-05-14 |
US7984413B2 (en) | 2011-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4910993B2 (ja) | 配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置 | |
Fekete et al. | Specifying and using a partitionable group communication service | |
CN103201724B (zh) | 在高可用性虚拟机环境中提供高可用性应用程序 | |
KR101522444B1 (ko) | 소스 코드 처리 방법, 시스템, 및 프로그램 | |
CN112433819B (zh) | 异构集群调度的模拟方法、装置、计算机设备及存储介质 | |
JP6105742B2 (ja) | バッファ占有率に基づくキャッシュへのプリフェッチ | |
US6598206B2 (en) | Method and system of modifying integrated circuit power rails | |
Streubühr et al. | ESL power and performance estimation for heterogeneous MPSOCS using SystemC | |
JP5417908B2 (ja) | 仮想マシン管理システム、仮想マシン管理方法、仮想マシン管理装置及び仮想マシン管理プログラム | |
Meloni et al. | System adaptivity and fault-tolerance in NoC-based MPSoCs: the MADNESS project approach | |
JP2013186770A (ja) | データ処理装置 | |
JP2008139965A (ja) | 情報処理装置及び情報処理方法及びプログラム | |
US8862786B2 (en) | Program execution with improved power efficiency | |
CN106899436A (zh) | 一种云平台故障预测诊断系统 | |
US20060041852A1 (en) | Targeted optimization of buffer-tree logic | |
Afonso et al. | Heterogeneous CPU/FPGA reconfigurable computing system for avionic test application | |
JP2001290860A (ja) | ハードウエア/ソフトウエア協調シミュレータ | |
Saidi et al. | End-to-end performance forecasting: finding bottlenecks before they happen | |
CN109587221A (zh) | 大数据集群管理方法、装置、存储介质和计算机设备 | |
Kim et al. | A tactic-based approach to embodying non-functional requirements into software architectures | |
Joo et al. | Efficient hierarchical bus-matrix architecture exploration of processor pool-based MPSoC | |
CN111666156B (zh) | 一种容器编排方法、装置、设备和存储介质 | |
US20170212977A1 (en) | Area and/or power optimization through post-layout modification of integrated circuit (ic) design blocks | |
CN108345789B (zh) | 记录访存操作信息的方法及装置 | |
JP2006172065A (ja) | チェックポイント採取方法、システム及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120102 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |