JP2009122765A - 配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置 - Google Patents

配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置 Download PDF

Info

Publication number
JP2009122765A
JP2009122765A JP2007293442A JP2007293442A JP2009122765A JP 2009122765 A JP2009122765 A JP 2009122765A JP 2007293442 A JP2007293442 A JP 2007293442A JP 2007293442 A JP2007293442 A JP 2007293442A JP 2009122765 A JP2009122765 A JP 2009122765A
Authority
JP
Japan
Prior art keywords
wiring
automatic wiring
processing
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007293442A
Other languages
English (en)
Other versions
JP4910993B2 (ja
Inventor
Takahiko Oda
貴彦 織田
Eiichi Konno
栄一 今野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007293442A priority Critical patent/JP4910993B2/ja
Priority to US12/222,229 priority patent/US7984413B2/en
Publication of JP2009122765A publication Critical patent/JP2009122765A/ja
Application granted granted Critical
Publication of JP4910993B2 publication Critical patent/JP4910993B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】プリント基板の設計処理において人手による作業に頼ることなく、プリント基板の設計処理期間の短縮を実現することを課題とする。
【解決手段】配線設計処理装置は、プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスを自動生成する。具体的には、プリント基板情報を各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態(例えば、配線を行う層を示すルート層の設定)、配線進捗状態(例えば、引出し配線や同一バスグループの配線が完了しているか否か)、および配線状況(例えば、配線のマイタリングやスペーシングが充分であるか否か)を分析した分析結果に応じて、自動配線処理プロセスを自動生成する。
【選択図】 図1

Description

この発明は、プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスをコンピュータにより設計する配線設計処理方法、当該配線設計処理方法に対応する配線設計処理プログラムおよび配線設計処理装置に関する。
従来、LSIの多ピン化、BGA化による大規模化および信号速度の高速化などを要因として、長期化しているプリント基板の設計処理(例えば、部品配置処理や配線処理)を自動化するための技術が種々提案されている。
例えば、特許文献1では、配線性を評価して作成した配線処理手順を組み立てて配線プログラムを生成するとともに、配置制御情報に基づいて作成した部品配置処理手順を組み立てて配置プログラムを生成する。そして、隣接部品ピン間の直線を「弦」として定義し、配線ルートの始点から終点へ向けて迷路法配線により発生させた波を隣接する弦間で伝播させ、波が始点から終点に到達するまでに通過した弦の位置を逆行することにより、配線プログラムを用いた配線を行うための配線ルートを決定する技術が提案されている。
特開平7−306886号公報
しかしながら、上記した従来の技術は、プリント基板の設計処理期間の短縮化を実現できていないという問題点があった。すなわち、従来の技術は、プリント基板の配線処理プロセスなどを設計者自らが設計する必要があるなど、少なからず人手による作業に頼らざるを得ない面が存在するので、実情としては、設計処理期間の短縮化をなかなか実現できていないという問題点があった。
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、プリント基板の設計処理期間の短縮を実現することが可能な配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この配線設計処理方法は、プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスをコンピュータにより設計する配線設計処理方法であって、前記プリント基板に関する各種物理情報を含んだプリント基板情報を各プリント基板ごとに記憶部に記憶するプリント基板情報記憶ステップと、前記プリント基板情報記憶ステップにより記憶部に記憶されているプリント基板情報を各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態、配線進捗状態および配線状況を分析した分析結果に応じて、前記自動配線処理プロセスを自動生成する自動配線処理プロセス生成ステップと、前記自動配線処理プロセス生成ステップにより生成された前記自動配線処理プロセスに基づいて、自動配線処理をプリント基板ごとに実行する自動配線処理ステップと、を含んだことを要件とする。
また、上記の配線設計処理方法において、前記自動配線処理プロセス生成ステップにより生成された前記自動配線処理プロセスをユーザに通知するプロセス通知ステップと、前記プロセス通知ステップによりユーザに通知された前記自動配線処理プロセスについて、当該ユーザからの変更を受け付けるプロセス変更受付ステップと、前記プロセス変更受付ステップによりユーザから受け付けられた変更に応じて、前記自動配線処理プロセス生成ステップにより生成された前記自動配線処理プロセスを変更するプロセス変更ステップと、をさらに含み、前記自動配線処理ステップは、前記プロセス変更ステップにより変更された自動配線処理プロセスに基づいて自動配線処理を実行することを要件とする。
また、上記の配線設計処理方法において、前記プリント基板情報記憶ステップにより記憶部に記憶されているプリント基板情報に基づいて、前記自動配線処理が物理的に実行可能であるか否か判定する配線可否判定ステップをさらに含み、前記自動配線処理プロセス生成ステップは、前記配線可否判定ステップにより前記自動配線処理が物理的に実行可能であると判定された場合には、前記自動配線処理プロセスを自動生成することを要件とする。
また、上記の配線設計処理方法において、前記プリント基板の自動配線処理に要する負荷に応じて、当該自動配線処理の実行に際して外部資源を利用するか否かを判定する外部資源利用判定ステップをさらに含んだことを要件とする。
また、上記の配線設計処理方法において、前記プリント基板の自動配線処理状況をリアルタイムにユーザに通知する処理状況通知ステップと、自動配線処理の中で未完了である各処理の実行順序の変更を当該ユーザから受け付ける実行順序変更受付ステップと、をさらに含み、前記自動配線プロセス生成ステップは、前記実行順序変更受付ステップによりユーザから受け付けられた前記実行順序の変更に応じて、未完了である各処理についての自動配線処理プロセスを生成し、前記自動配線処理ステップは、実行中である自動配線処理を停止して、前記自動配線処理プロセス生成ステップにより生成された未完了である各処理についての自動配線処理プロセスに基づいて、自動配線処理を再開することを要件とする。
また、上記の配線設計処理方法において、前記自動配線処理ステップは、互いに自動配線処理が干渉することないプリント基板上の領域、またはプリント基板を構成する各層ごとに自動配線処理を並列に実行することを要件とする。
また、上記の配線設計処理方法において、前記自動配線処理ステップにより実行される自動配線処理の状況を評価するための各評価対象項目ごとに、自動配線処理の経過を示す経過情報をそれぞれ収集する経過情報収集ステップと、前記経過情報収集ステップにより収集された各経過情報に基づいて監視アクションを実行する監視アクション実行ステップと、をさらに含んだことを要件とする。
また、上記の配線設計処理方法において、前記監視アクション実行ステップは、前記各評価対象項目に対応付けて予め設定された各閾値と、前記経過情報収集ステップにより収集された各経過情報との比較結果に基づいて、各評価対象項目に対応付けられた監視アクションを実行することを要件とする。
また、上記の配線設計処理方法において、前記監視アクション実行ステップは、前記各評価対象項目に対応付けて予め設定された各閾値と、前記監視ステップにより収集された各経過情報との比較結果に基づいて、実行中である自動配線処理についての自動配線処理プロセスを再生成するか否かを決定し、自動配線処理プロセス生成ステップは、前記監視アクション実行ステップにより前記自動配線処理プロセスを再生成することが決定された場合には、前記自動配線処理プロセスを再生成し、前記自動配線処理プロセスは、前記自動配線処理プロセス生成ステップにより再生成された自動配線処理プロセスに基づいて、自動配線処理を再実行することを要件とする。
また、上記の配線設計処理方法において、前記自動配線処理プロセスにより実行されている自動配線処理を一時停止させるための割り込みをユーザから受け付ける割込受付ステップと、前記自動配線処理プロセスにより実行されている自動配線処理において完了済みの配線についての変更をユーザから受け付ける配線変更受付ステップと、をさらに含み、前記監視アクション実行ステップは、前記割込受付ステップによりユーザからの割り込みを受け付けて、実行中の自動配線処理を一時停止し、前記配線変更受付ステップによりユーザから前記完了済みの配線ついての変更を受け付けて、当該完了済みの配線が変更された状態における自動配線処理の再開を決定し、前記自動配線処理プロセスは、前記監視アクション実行ステップにより前記完了済みの配線が変更された状態における自動配線処理の再開が決定された場合には、当該完了済みの配線が変更された状態における自動配線処理を再開することを要件とする。
また、この配線設計処理プログラムは、プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスの設計処理をコンピュータに実行させる配線設計処理プログラムであって、前記プリント基板に関する各種物理情報を含んだプリント基板情報を各プリント基板ごとに記憶部に記憶するプリント基板情報記憶手順と、前記プリント基板情報記憶手順により記憶部に記憶されているプリント基板情報を各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態、配線進捗状態および配線状況を分析した分析結果に応じて、前記自動配線処理プロセスを自動生成する自動配線処理プロセス生成手順と、前記自動配線処理プロセス生成手順により生成された前記自動配線処理プロセスに基づいて、自動配線処理をプリント基板ごとに実行する自動配線処理手順と、をコンピュータに実行させることを要件とする。
また、この配線設計処理装置は、プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスを設計する配線設計処理装置であって、前記プリント基板に関する各種物理情報を含んだプリント基板情報を各プリント基板ごとに記憶するプリント基板情報記憶部と、前記プリント基板情報記憶部により記憶されているプリント基板情報を各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態、配線進捗状態および配線状況を分析した分析結果に応じて、前記自動配線処理プロセスを自動生成する自動配線処理プロセス生成部と、前記自動配線処理プロセス生成部により生成された前記自動配線処理プロセスに基づいて、自動配線処理をプリント基板ごとに実行する自動配線処理部と、を有することを要件とする。
この配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置は、自動配線処理に含まれる処理実行過程である自動配線処理プロセスを自動生成することができ、プリント基板の設計処理において人手による作業をできるだけ排除して、プリント基板の設計処理期間の短縮を実現することができるという効果を奏する。
また、この配線設計処理方法は、自動生成した自動配線処理プロセスをユーザによりカスタマイズすることができ、ユーザによりカスタマイズされた自動配線処理プロセスで自動配線処理を実行することができるという効果を奏する。
また、この配線設計処理方法は、物理的に配線可能なプリント基板についてのみ自動配線処理を実行することができ、効率的に設計期間を短縮することができるという効果を奏する。
また、この配線設計処理方法は、配線面積やネット数などによって処理負荷が大きくなる場合に、外部資源を有効に利用して自動配線処理を実行することができ、結果として、設計期間を短縮することができるという効果を奏する。
また、この配線設計処理方法は、例えば、配線率のあがらない自動配線処理について、ユーザからのアプローチを反映させて自動配線処理を実行することができるという効果を奏する。
また、この配線設計処理方法は、自動配線処理を効率的に実行することができるという効果を奏する。
また、この配線設計処理方法は、自動配線処理の処理状況に応じたアクションを自動で実行することができ、プリント基板の設計処理期間の短縮を効率的に実現することができるという効果を奏する。
また、この配線設計処理方法は、自動配線処理状況を評価するための各評価対象項目(例えば、配線率や配線エラー数など)に応じた各監視アクション(例えば、自動配線処理状況の通知や、自動配線処理プロセスに基づく自動配線処理の一時停止、終了、新規実行など)を簡易な方法で実行することができるという効果を奏する。
また、この配線設計処理方法は、自動配線処理状況に応じて自動配線処理プロセスを自動で再生成して自動配線処理を再実行することができ、プリント基板の設計処理期間を確実に短縮することができるという効果を奏する。
また、この配線設計処理方法は、ユーザからの指示を反映させた状態で自動配線処理を再開することができるという効果を奏する。
以下に添付図面を参照して、この発明に係る配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置の実施例を詳細に説明する。なお、以下では、本発明に係る配線設計処理方法を実施するための一実施形態として、配線設計処理方法を実行する配線設計処理装置を実施例1として説明し、本発明を実施するための他の実施形態を他の実施例として説明する。
以下の実施例1では、実施例1に係る配線設計処理装置の概要および特徴、かかる配線設計処理装置の構成および処理を順に説明し、最後に実施例1による効果を説明する。
[配線設計処理装置の概要および特徴(実施例1)]
最初に、図1を用いて、実施例1に係る配線設計処理装置の概要および特徴を説明する。図1は、実施例1に係る配線設計処理装置の概要および特徴を説明するための図である。
実施例1に係る配線設計処理装置は、プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスを設計することを概要とするが、プリント基板の設計処理において人手による作業に頼ることなく、プリント基板の設計処理期間の短縮を実現することが可能である点に主たる特徴がある。
この主たる特徴について具体的に説明すると、実施例1に係る配線設計処理装置は、図1に示すように、プリント基板に関する各種物理情報を含んだプリント基板情報を各プリント基板ごとに記憶している。ここで、実施例1に係る配線設計処理装置は、基板情報、部品情報、部品ピン情報、配線ルート情報、配線(ライン)情報、設計スペック層情報、設計スペック配線制御情報、ネット情報および配線制約情報など、プリント基板の自動配線処理に必要な情報をプリント基板情報として記憶している。
そして、実施例1に係る配線設計処理装置は、プリント基板データに基づいて、自動配線処理が物理的に実行可能であるか否か判定する(図1の(1)参照)。具体的には、基板情報から参照可能な基板サイズ、設計スペック層情報から参照可能な基板の層数、部品情報から参照可能な部品配置、および配線制約情報から参照可能な制約条件名などに基づいて、自動配線が物理的に実行可能なものであるか否かを判定する。
判定の結果、自動配線処理が物理的に実行可能であると判定した場合には、実施例1に係る配線設計処理装置は、次に、プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスを自動生成する(図1の(2)参照)。具体的には、プリント基板情報を各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態(例えば、配線を行う層を示すルート層の設定)、配線進捗状態(例えば、引出し配線や同一バスグループの配線が完了しているか否か)、および配線状況(例えば、配線のマイタリングやスペーシングが充分であるか否か)を分析した分析結果に応じて、自動配線処理プロセスを自動生成する。
自動配線処理プロセスの生成後、実施例1に係る配線設計処理装置は、自動配線処理プロセスに基づいて自動配線処理を実行して(図1の(3)参照)、自動配線処理結果を保存する(図1の(4)参照)。
このようなことから、実施例1に係る配線設計処理装置は、上述した主たる特徴のように、プリント基板の設計処理期間の短縮を実現することが可能である。
[配線設計処理装置の構成(実施例1)]
次に、図2〜図9を用いて、実施例1に係る配線設計処理装置の構成を説明する。図2は、実施例1に係る配線設計処理装置の構成を示すブロック図である。図3は、実施例1に係るプリント基板データの構成例を示す図である。図4は、実施例1に係る配線可能面積の算出を説明するための図である。図5は、実施例1に係る総理論配線長の算出を説明するための図である。図6は、実施例1に係る配線チャネル総長の算出を説明するための図である。図7は、実施例1に係るセル通過配線本数の初期値設定を示す図である。図8は、実施例1に係る配線ルート設定ネット配線本数の計数を説明するための図である。図9は、実施例1に係る配線ルート未設定時の配線本数の計数を説明するための図である。
同図に示すように、実施例1に係る配線設計処理装置10は、ネットワーク1を介して外部装置20と通信可能な状態に接続され、入力部11と、出力部12と、通信制御I/F部13と、記憶部14と、制御部15とから構成される。
このうち、入力部11は、各種の情報の入力を受付ける入力受付部であり、キーボードやマウス、マイクなどを備えて構成され、例えば、自動配線処理プロセスの変更などの入力を受け付ける。
また、出力部12は、各種の情報を出力する出力部であり、モニタ(若しくはディスプレイ、タッチパネル)やスピーカを備えて構成され、例えば、自動生成した自動配線処理プロセスや、リアルタイムな自動配線処理状況などを表示出力する。なお、出力部12がモニタを備えて構成される場合には、入力部11が備えるマウスと協働してポインティングディバイス機能を実現する。
通信制御I/F部13は、ネットワーク1を介して、外部装置20との間でやり取りする各種情報に関する通信を制御する。
記憶部14は、制御部15による各種処理に必要なデータおよびプログラムを記憶する記憶部であり、特に本発明に密接に関連するものとしては、プリント基板データ記憶部14aを備える。なお、プリント基板データ記憶部14aは、特許請求の範囲に記載の「プリント基板情報記憶ステップ」によりプリント基板情報を記憶する記憶部に対応する。
プリント基板データ記憶部14aは、プリント基板に関する各種物理情報を含んだプリント基板情報を各プリント基板ごとに記憶する記憶部であり、具体的には、図3に例示するように、基板情報、部品情報、部品ピン情報、配線ルート情報、配線(ライン)情報、設計スペック層情報、設計スペック配線制御情報、ネット情報および配線制約情報など、プリント基板の自動配線処理に必要な情報をプリント基板情報として記憶して構成される。
ここで、基板情報は、基板サイズを記憶する。部品情報は、回路部品番号(部品名)、部品配置座標、搭載面、角度、ピン数および部品外形サイズを記憶する。部品ピン情報は、ピン名、部品ピン座標、回転角度、ネット番号、所属部品情報および入出力区分を記憶する。設計スペック層情報は、層数、層構成および層種別を記憶する。設計スペック配線制御情報は、配線制御コードおよび導体間隙を記憶する。ネット情報は、ネット番号、信号名、配線グループ名、サブグループ名、線幅、配線制御コード、所属ピン情報、配線ルート名、配線ルート追番および制約条件情報を記憶する。配線制約情報は、制約条件名、パスデータ(部品名、ピン名)、線長条件値、等長条件値およびクロストーク条件値を記憶する。配線(ライン)情報は、始点座標、終点座標、ネット番号、線幅および入力層を記憶する。
そして、プリント基板データ記憶部14aに記憶されている各データ間にはリンクしているものが存在し、リンクを辿ることにより各種情報を特定する。
制御部15は、所定の制御プログラム、各種の処理手順などを規定したプログラムおよび所要データを格納するための内部メモリを有し、これらによって種々の処理を実行する処理部であり、特に本発明に密接に関連するものとしては、物理配線可否判定部15aと、自動配線処理プロセス生成部15bと、外部リソース利用判定部15cと、自動配線処理連携部15dと、自動配線処理部15eと、自動配線処理監視部15fとを備える。
なお、物理配線可否判定部15aは、特許請求の範囲に記載の「配線可否判定ステップ」に対応し、自動配線処理プロセス生成部15bは、同じく特許請求の範囲に記載の「自動配線処理プロセス生成ステップ」に対応し、外部リソース利用判定部15cは、同じく特許請求の範囲に記載の「外部資源利用判定ステップ」に対応し、自動配線処理部15eは、同じく特許請求の範囲に記載の「自動配線処理ステップ」に対応し、自動配線処理監視部15fは、同じく特許請求の範囲に記載の「経過情報収集ステップ」、「監視アクション実行ステップ」、「割込受付ステップ」および「配線変更受付ステップ」に対応する。
物理配線可否判定部15aは、プリント基板データに基づいて、自動配線処理が物理的に実行可能であるか否か判定する処理部である。具体的に説明すると、物理配線可否判定部15aは、プリント基板データ記憶部14aからプリント基板データを各プリント基板ごとに読み込んで、プリント基板データに含まれる基板情報から参照可能な基板サイズ、設計スペック層情報から参照可能な基板の層数、部品情報から参照可能な部品配置、および配線制約情報から参照可能な制約条件名などに基づいて、自動配線が物理的に実行可能なものであるか否かを判定するための物理配線チャネル不足判定処理および局所的チャネルネック判定処理を実行する。
以下に、物理配線可否判定部15aによる物理配線チャネル不足判定処理および局所的チャネルネック判定処理について詳細に説明する。まず、物理配線チャネル不足判定処理について説明する。物理配線可否判定部15aは、プリント基板データ記憶部14aから読み込んだ基板サイズ(基板形状や基板面積)、基板層数、部品配置および配線制約条件などの情報に基づいて、プリント基板を構成する各層(例えば、L1〜L4)ごとに配線可能な面積を算出する(図4参照)。
次に、物理配線可否判定部15aは、プリント基板データ記憶部14aから読み込んだネット情報に含まれる全ての信号についてマンハッタン長による理論長を各層ごとに算出する(図5の(1)および(2)参照)。そして、物理配線可否判定部15aは、プリント基板データ記憶部14aから読み込んだ配線制約情報(例えば、等長条件値や等長グループ)に基づいて、各層の全ての信号について算出された理論長を修正する。理論長の修正後、物理配線可否判定部15aは、各層ごとに算出された理論長の総和を求めて総理論配線長を算出する(図5の(3)参照)。
続いて、物理配線可否判定部15aは、プリント基板データ記憶部14aから読み込んだネット情報(例えば、標準信号線幅や標準信号間隔)に基づいて、配線可能面積を配線で敷き詰めた時の配線長を各層ごとに算出する(図6参照)。そして、物理配線可否判定部15aは、各層ごとに算出された配線長の総和を求めて、配線チャネル総長を算出する。
総理論配線長および配線チャネル総長の算出後、物理配線可否判定部15aは、総理論配線長と配線チャネル総長とを比較して、物理配線チャネル容量が不足しているか否かを判定する。物理配線可否判定部15aは、総理論配線長と配線チャネル総長とを比較した結果、総理論配線長が配線チャネル総長よりも大きい場合には、物理配線チャネル容量が不足しているものと判定し、自動配線処理が物理的に不可能なものとして処理を終了する。
これとは反対に、物理配線可否判定部15aは、総理論配線長と配線チャネル総長とを比較した結果、配線チャネル総長が総理論配線長よりも大きい場合には、物理配線チャネル容量が不足としていないものと判定して、局所的チャネルネック判定処理に移行する。
局所的チャネルネック判定処理に移行すると、物理配線可否判定部15aは、プリント基板の各層を均等な格子状に区切ったセルごとに、セルを通過する配線本数を初期値(“0”)に設定する(図7参照)。なお、既に配線が存在する場合には、配線が通過されるセルについて配線本数を計数しておく。
次に、物理配線可否判定部15aは、ネットごとにセルを通過する配線本数を計数する。具体的に説明すると、物理配線可否判定部15aは、プリント基板データ記憶部14aから読み込んだ配線ルート情報を参照して、配線ルートが設定されているネットについて計数する場合には、例えば、図8に示すように、部品C1のピンと部品C2のピンとを接続するネット数“4”の配線ルートR1が設定されている層L3において、ネットごとにセルを通過する配線本数(例えば、L3の所定のセルにおいて配線本数“2”)を計数する。
また、物理配線可否判定部15aは、配線ルート未設定時のネットについて計数する場合には、例えば、図9に示すように、部品ピン間をマンハッタンで接続し、かつ、セルを通過する配線本数が最小となるように層を切り替える(L2からL3へ切り替え)という条件下で、ネットごとにセルを通過する配線本数(例えば、L3の所定のセルにおいて配線本数“2”および“1”、L2の所定のセルにおいて配線本数“1”)を計数する。
ネットごとにセルを通過する配線本数を計数した後、物理配線可否判定部15aは、計数された配線本数が収納可能な本数を超えているセルの数と、あらかじめユーザによってセルごとに設定された設定値と比較して、局所的なチャネルネックが存在するか否かを判定する。判定の結果、計数された配線本数が収納可能な本数を超えているセルの数がユーザ設定値を超えているものと判定した場合には、局所的なチャネルネックが存在するものと判定し、自動配線処理が物理的に不可能なものとして処理を終了する。
これとは反対に、物理配線可否判定部15aは、判定の結果、計数された配線本数が収納可能な本数を超えているセルの数がユーザ設定値を超えていないものと判定した場合には、局所的なチャネルネックは存在しないものと判定し、自動配線処理プロセス生成部15bにおける自動配線処理プロセス生成処理へ移行する。
自動配線処理プロセス生成部15bは、プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスを自動生成する処理部である。
具体的に説明すると、自動配線処理プロセス生成部15bは、プリント基板データ記憶部14aからプリント基板データを各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態(例えば、配線を行う層を示すルート層の設定)、配線進捗状態(例えば、引出し配線や同一バスグループの配線が完了しているか否か)、および配線状況(例えば、配線のマイタリングやスペーシングが充分であるか否か)を分析した分析結果に応じて、自動配線処理プロセスを自動生成する。
自動配線処理プロセスの生成後、自動配線処理プロセス生成部15bは、生成した自動配線処理プロセスを出力部12に表示出力してユーザに提供する。そして、ユーザから自動配線処理プロセスの変更指示を受け付けた場合には、ユーザからの変更指示に応じて自動配線プロセスを修正し、後述する自動配線処理連携部15dに送出する。一方、ユーザから自動配線プロセスの承認指示を受け付けた場合には、生成した自動配線処理プロセスを後述する自動配線処理連携部15dにそのまま送出する。
また、自動配線処理プロセス生成部15bは、自動配線処理部15eにおける自動配線処理実行中に、自動配線処理の中で未完了である各処理の実行順序の変更をユーザから受け付けた場合には、ユーザから受け付けられた実行順序の変更に応じて、未完了である各処理についての自動配線処理プロセスを生成し、後述する自動配線処理連携部15dに送出する。
また、自動配線処理プロセス生成部15bは、自動配線処理部15eにおける自動配線処理実行中に、後述する自動配線処理監視部15fから自動配線処理プロセスの再生成指示を受け付けた場合には、前回の各処理の実行順序とは異なる実行順序で構成され多自動配線処理プロセスを再生成して、後述する自動配線処理連携部15dに送出する。
なお、自動配線処理プロセス生成部15bは、プリント基板の自動配線処理に含まれる各処理の実行順序を変更して自動配線処理プロセスを再生成するだけでなく、各処理の実行順序を変更せずに、自動配線処理に含まれる各処理を遂行するために、各処理について複数存在するアルゴリズム(例えば、層アサイン自動生成アルゴリズムや引出し配線実行アルゴリズムなど)の種別を変更して自動配線プロセスを再生成するようにしてもよい。また、プリント基板の自動配線処理に含まれる各処理の実行順序の変更、および自動配線処理に含まれる各処理を遂行するためのアルゴリズムの種別の変更の双方を行って、自動配線プロセスを再生成するようにしてもよい。
外部リソース利用判定部15cは、自動配線処理を実行する場合に外部装置20を利用するか否かを判定する処理部である。具体的に説明すると、外部リソース利用判定部15cは、自動配線処理プロセス生成部15bにより自動配線処理実行前の自動配線処理プロセスの生成が完了すると、プリント基板データ記憶部14aに記憶されているプリント基板データを参照して、基板サイズやネット数などに応じて自動配線処理に要する負荷を算出し、算出した負荷が自装置のみで処理するには大きいものである場合には、外部装置20を利用するものと判定する。
自動配線処理連携部15dは、自動配線処理プロセス生成部15bにより生成された自動配線プロセスを自動配線処理部15eに連携させる処理部である。具体的に説明すると、自動配線処理連携部15dは、自動配線処理プロセス生成部15bから受け付けた自動配線処理プロセスと、自動配線処理プロセスに応じた各処理を実行する際に利用するプリント基板データとを対応付けて自動配線処理部15eへ送出する。
また、自動配線処理連携部15dは、外部リソース利用判定部15cにより外部装置20を利用するものと判定された場合には、外部装置20におけるアプリケーションの準備を行うとともに、外部装置20に対して、外部装置20で自動配線処理を実行するための自動配線処理プロセスとプリント基板データとを対応付けて送出する。
自動配線処理部15eは、自動配線処理プロセス生成部15bにより生成された自動配線プロセスが後述する自動配線処理監視部15fにより起動されると、自動配線処理プロセスに応じて自動配線処理を実行する処理部である。なお、自動配線処理部15eは、プリント基板上の離れた領域における自動配線処理や異なる層における自動配線処理など、互いに干渉することの無い処理を並列に実行することもできる。
自動配線処理監視部15fは、自動配線処理部15eにより実行されている自動配線処理を監視して、自動配線処理の状況を評価するための各評価対象項目(例えば、処理開始からの経過時間、一定時間経過時の配線率および配線率の変動割合、配線エラー数やCPUやメモリなどのリソースの状態)ごとに、自動配線処理の経過を示す経過情報をそれぞれ収集し、収集した経過情報に基づいて監視アクションを実行する処理部である。
具体的に説明すると、自動配線処理監視部15fは、各評価対象項目に対応付けて予め設定された各閾値(デフォルトで設定されている閾値やユーザによる閾値など)と、監視ステップにより収集された各経過情報との比較結果に基づいて、各評価対象項目に対応付けられた監視アクションを実行する。
例えば、自動配線処理監視部15fは、一定時間経過時の配線率が閾値を超えていない場合や、配線エラー数が閾値を超えている場合には、自動配線処理を一時停止させるように、自動配線処理部15eに一時停止指示を送出するとともに自動配線処理プロセスの再生成を決定して、自動配線処理プロセスの再生成指示を自動配線処理プロセス生成部15bに送出する。
また、自動配線処理監視部15fは、自動配線処理開始からの経過時間が閾値を超えている場合には、自動配線処理を終了させるように、自動配線処理部15eに対して終了指示を送出する。なお、自動配線処理監視部15fは、自動配線処理開始からの経過時間をユーザに知らせるための通知や、処理状況の変化(例えば、配線率の上昇や配線エラー数の増加など)をユーザに知らせるための通知を行うこともできる。
また、自動配線処理監視部15fは、自動配線処理を一時停止させるための割り込みをユーザから受け付けた場合には、自動配線処理を一時停止させるように、自動配線処理部15eに一時停止指示を送出する。その後、自動配線処理監視部15fは、自動配線処理において完了された配線についての変更をユーザから受け付けた場合には、完了済みの配線が変更された状態での自動配線処理の再開を決定し、ユーザによる配線の変更を反映させた状態で自動配線処理を再開させるように、処理再開指示を自動配線処理部15eに送出する。
また、自動配線処理監視部15fは、実行中である自動配線処理の状況をリアルタイムに出力部12に出力表示してユーザに通知する。
なお、自動配線処理監視部15fは、各評価対象項目に対応付けて予め設定された各閾値(デフォルトで設定されている閾値やユーザによる閾値など)と、監視ステップにより収集された各経過情報との比較結果に基づいて、各評価対象項目に対応付けられた監視アクションを実行する場合に限られるものではなく、いくつかの評価対象項目に対応付けられた監視アクションを実行するようにしてもよい。例えば、自動配線処理監視部15fは、一定時間経過時の配線率が閾値を超えていない場合であって、かつ、配線エラー数が閾値を超えている場合には、自動配線処理を一時停止させるように、自動配線処理部15eに一時停止指示を送出するとともに自動配線処理プロセスの再生成を決定して、自動配線処理プロセスの再生成指示を自動配線処理プロセス生成部15bに送出するようにするようにしてもよい。
なお、配線設計処理装置10は、既知のパーソナルコンピュータ、ワークステーションなどの情報処理装置に、上記した各機能を搭載することによって実現することもできる。外部装置20も同様に、既知のパーソナルコンピュータ、ワークステーションなどの情報処理装置を採用可能である。
[配線設計処理装置による処理(実施例1)]
次に、図10〜図14を用いて、実施例1に係る配線設計処理装置による処理を説明する。図10は、実施例1に係る配線設計処理の全体の流れを示すフローチャートである。図11は、実施例1に係る物理配線可否判定処理の流れを示すフローチャートである。図12は、実施例1に係る自動配線処理プロセス生成処理の流れを示すフローチャートである。図13は、実施例1に係る自動配線処理プロセスの表示例を示す図である。図14は、実施例1に係る監視アクション処理の流れを示すフローチャートである。
[配線設計処理]
まず、図10を用いて、実施例1に係る配線設計処理の全体の流れを説明する。同図に示すように、ユーザから配線設計処理指示を受け付けると(ステップS1001肯定)、配線設計処理装置10は物理配線可否判定処理を実行する(ステップS1002)。物理配線可否判定処理の完了後、配線設計処理装置10は自動配線処理プロセス生成処理を実行する(ステップS1003)。
続いて、配線設計処理装置10は、外部リソースを利用するか否かを判定する(ステップS1004)。具体的に説明すると、配線設計処理装置10の外部リソース利用判定部15cは、自動配線処理プロセス生成処理により自動配線処理実行前の自動配線処理プロセスの生成が完了すると、プリント基板データを参照して、基板サイズやネット数などに応じて自動配線処理に要する負荷を算出し、算出した負荷が自装置のみで処理するには大きいものである場合には、外部装置20を利用するものと判定する。
判定の結果、外部リソースを利用するものと判定した場合には(ステップS1004肯定)、配線設計処理装置10は、外部リソース(外部装置20)の環境準備を行う(ステップS1005)。具体的に説明すると、配線設計処理装置10の自動配線処理連携部15dは、外部装置20におけるアプリケーションの準備を行う。
外部リソース(外部装置20)の環境準備完了後、もしくは、外部リソースを利用しないものと判定した場合(ステップS1004否定)、配線設計処理装置10は、自動配線処理プロセス生成処理により生成された自動配線プロセスを自動配線処理に連携させる(ステップS1006)。具体的に説明すると、配線設計処理装置10の自動配線処理連携部15dは、自動配線処理プロセス生成処理により生成された自動配線処理プロセスと、自動配線処理プロセスに応じた各処理を実行する際に利用するプリント基板データとを対応付けて自動配線処理へ連携させる。同様に、外部装置20に対して、外部装置20で自動配線処理を実行するための自動配線処理プロセスとプリント基板データとを対応付けて送出する。
そして、配線設計処理装置10は、自動配線処理プロセスに応じて自動配線処理を実行する(ステップS1007)。自動配線処理が完了すると、配線設計処理装置10は、自動配線処理結果を保存する(ステップS1008)。
[物理配線可否判定処理]
次に、図11を用いて、実施例1に係る物理配線可否判定処理の流れを説明する。物理配線可否判定部15aは、プリント基板ごとに以下に説明する流れで処理を実行する。同図に示すように、物理配線可否判定部15aは、プリント基板データ記憶部14aから読み込んだ基板サイズ(基板形状や基板面積)、基板層数、部品配置および配線制約条件などの情報に基づいて、プリント基板を構成する各層ごとに配線可能な面積を算出する(ステップS1101、図4参照)。
次に、物理配線可否判定部15aは、プリント基板データ記憶部14aから読み込んだネット情報に含まれる全ての信号についてマンハッタン長による理論長を各層ごとに算出し、プリント基板データ記憶部14aから読み込んだ配線制約情報(例えば、等長条件値や等長グループ)に基づいて、各層の全ての信号について算出された理論長を修正した上で、各層ごとに算出された理論長の総和を求めて総理論配線長を算出する(ステップS1102、図5参照)。
続いて、物理配線可否判定部15aは、プリント基板データ記憶部14aから読み込んだネット情報(例えば、標準信号線幅や標準信号間隔)に基づいて、配線可能面積を配線で敷き詰めた時の配線長を各層ごとに算出し、物理配線可否判定部15aは、各層ごとに算出された配線長の総和を求めて、配線チャネル総長を算出する(ステップS1103、図6参照)。
総理論配線長および配線チャネル総長の算出後、物理配線可否判定部15aは、総理論配線長と配線チャネル総長とを比較して、物理配線チャネル容量が不足しているか否かを判定する(ステップS1104)。物理配線可否判定部15aは、総理論配線長と配線チャネル総長とを比較した結果、総理論配線長が配線チャネル総長よりも大きい場合には、物理配線チャネル容量が不足しているものと判定し(ステップS1104肯定)、自動配線処理が物理的に不可能なものとして処理を終了する。
これとは反対に、物理配線可否判定部15aは、総理論配線長と配線チャネル総長とを比較した結果、配線チャネル総長が総理論配線長よりも大きい場合には、物理配線チャネル容量が不足としていないものと判定して(ステップS1104否定)、局所的チャネルネック判定処理に移行する。
局所的チャネルネック判定処理に移行すると、物理配線可否判定部15aは、プリント基板の各層を均等な格子状に区切ったセルごとに、セルを通過する配線本数を初期値(“0”)に設定する(ステップS1105、図7参照)。
次に、物理配線可否判定部15aは、ネットごとにセルを通過する配線本数を計数する(ステップS1106)。具体的に説明すると、物理配線可否判定部15aは、プリント基板データ記憶部14aから読み込んだ配線ルート情報を参照して、配線ルートが設定されているネットについて計数する場合には、例えば、図8に示すように、部品C1のピンと部品C2のピンとを接続するネット数“4”の配線ルートR1が設定されている層L3において、ネットごとにセルを通過する配線本数(例えば、L3の所定のセルにおいて配線本数“2”)を計数する。
また、物理配線可否判定部15aは、配線ルート未設定時のネットについて計数する場合には、例えば、図9に示すように、部品ピン間をマンハッタンで接続し、かつ、セルを通過する配線本数が最小となるように層を切り替える(L2からL3へ切り替え)という条件下で、ネットごとにセルを通過する配線本数(例えば、L3の所定のセルにおいて配線本数“2”および“1”、L2の所定のセルにおいて配線本数“1”)を計数する。
ネットごとにセルを通過する配線本数を計数した後、物理配線可否判定部15aは、計数された配線本数が収納可能な本数を超えているセルの数と、あらかじめユーザによってセルごとに設定された設定値と比較して、局所的なチャネルネックが存在するか否かを判定する(ステップS1107)。判定の結果、計数された配線本数が収納可能な本数を超えているセルの数がユーザ設定値を超えているものと判定した場合には(ステップS1107肯定)、局所的なチャネルネックが存在するものと判定し、自動配線処理が物理的に不可能なものとして処理を終了する。
これとは反対に、物理配線可否判定部15aは、判定の結果、計数された配線本数が収納可能な本数を超えているセルの数がユーザ設定値を超えていないものと判定した場合には(ステップS1107否定)、局所的なチャネルネックは存在しないものと判定し、自動配線処理プロセス生成部15bにおける自動配線処理プロセス生成処理へ移行する。
[自動配線処理プロセス生成処理]
続いて、図12および図13を用いて、実施例1に係る自動配線処理プロセス生成処理の流れを説明する。図12に示すように、自動配線処理プロセス生成部15bは、プリント基板データ記憶部14aからプリント基板データを各プリント基板ごとに読み込み、プリント基板ごとに以下に説明する流れで処理を実行する。まず、自動配線処理プロセス生成部15bは、ルート層のアサインが完了しているか否かを判定する(ステップS1201)。
判定の結果、ルート層のアサインが完了していない場合には(ステップS1201否定)、自動配線処理プロセス生成部15bは、層アサイン自動生成プロセスを自動配線処理プロセスに登録する(ステップS1202)。
ルート層のアサインが完了している場合(ステップS1201肯定)、若しくは、層アサイン自動生成プロセスの登録後、自動配線処理プロセス生成部15bは、引出し配線が完了しているか否かを判定する(ステップS1203)。
判定の結果、引出し配線が完了していない場合には(ステップS1203否定)、自動配線処理プロセス生成部15bは、引出し配線実行プロセスを自動配線処理プロセスに登録する(ステップS1204)。
引出し配線が完了している場合(ステップS1203肯定)、若しくは、引出し配線実行プロセスの登録後、自動配線処理プロセス生成部15bは、同一バスグループのネット配線が完了しているか否かを判定する(ステップS1205)。
判定の結果、同一バスグループのネット配線が完了していない場合には(ステップS1205否定)、自動配線処理プロセス生成部15bは、同一バスグループの自動配線実行プロセスを自動配線処理プロセスに登録する(ステップS1206)。
同一バスグループのネット配線が完了している場合(ステップS1205肯定)、若しくは、同一バスグループの自動配線実行プロセスの登録後、自動配線処理プロセス生成部15bは、ペア/差動属性を持つネット配線が完了しているか否かを判定する(ステップS1207)。
判定の結果、ペア/差動属性を持つネット配線が完了していない場合には(ステップS1207否定)、自動配線処理プロセス生成部15bは、ペア/差動属性を持つネットの自動配線実行プロセスを自動配線処理プロセスに登録する(ステップS1208)。
ペア/差動属性を持つネット配線が完了している場合(ステップS1207肯定)、若しくは、ペア/差動属性を持つネットの自動配線実行プロセスの登録後、自動配線処理プロセス生成部15bは、その他のネット配線が完了しているか否かを判定する(ステップS1209)。
判定の結果、その他のネット配線が完了していない場合には(ステップS1209否定)、自動配線処理プロセス生成部15bは、未配線ネットの自動配線実行プロセスを自動配線処理プロセスに登録する(ステップS1210)。
その他のネット配線が完了している場合(ステップS1209肯定)、若しくは、未配線ネットの自動配線実行プロセスの登録後、自動配線処理プロセス生成部15bは、マイタリング(ラインによる配線経路の整形)/スペーシング(隣接するラインの等間隔化)が充分であるか否かを判定する(ステップS1211)。
判定の結果、マイタリング(ラインによる配線経路の整形)/スペーシング(隣接するラインの等間隔化)が充分ではない場合には(ステップS1211否定)、自動配線処理プロセス生成部15bは、マイタリング/スペーシング実行プロセスを自動配線処理プロセスに登録する(ステップS1212)。
マイタリング/スペーシングが充分である場合(ステップS1211肯定)、若しくは、マイタリング/スペーシング実行プロセスの登録後、自動配線処理プロセス生成部15bは、各プロセスを登録して生成した自動配線処理プロセスをテキストデータ(図13参照)として出力部12から表示出力してユーザに提供する(ステップS1213)。
そして、自動配線処理プロセス生成部15bは、ユーザから変更指示を受け付けたか否かを確認する(ステップS1214)。ユーザから変更指示を受け付けた場合には(ステップS1214肯定)、ユーザからの変更指示に応じて自動配線プロセスを変更(修正)し(ステップS1215)、後述する自動配線処理連携部15dに送出する。一方、ユーザから変更指示を受け付けなかった場合(例えば、自動配線プロセスの承認指示を受け付けた場合)には(ステップS1214否定)、生成した自動配線処理プロセスを後述する自動配線処理連携部15dにそのまま送出する。
[監視アクション処理]
最後に、図14を用いて、実施例1に係る監視アクション処理の流れを説明する。自動配線処理監視部15fは、プリント基板ごとに以下に説明する流れで処理を実行する。
同図に示すように、自動配線処理部15eにより自動配線処理が開始されると(ステップS1401肯定)、自動配線処理監視部15fは、自動配線処理部15eにより実行されている自動配線処理の状況を評価するための各評価対象項目(例えば、処理開始からの経過時間、一定時間経過時の配線率および配線率の変動割合、配線エラー数やCPUやメモリなどのリソースの状態)ごとに、自動配線処理の経過を示す経過情報をそれぞれ収集する(ステップS1402)。
経過情報を収集すると同時に、自動配線処理監視部15fは、実行中である自動配線処理の状況をリアルタイムに出力部12に出力表示してユーザに通知する(ステップS1403)。また、自動配線処理を一時停止させるためにユーザから受け付けられる割り込みの有無を確認する(ステップS1404)。
そして、自動配線処理監視部15fは、自動配線処理の経過を示す経過情報、またはユーザから受け付けられる割り込みの有無に応じた監視アクションを実行する(ステップS1405)。
具体的に説明すると、自動配線処理監視部15fは、各評価対象項目に対応付けて予め設定された各閾値(デフォルトで設定されている閾値やユーザによる閾値など)と、監視ステップにより収集された各経過情報との比較結果に基づいて、各評価対象項目に対応付けられた監視アクションを実行する。
例えば、自動配線処理監視部15fは、一定時間経過時の配線率が閾値を超えていない場合や、配線エラー数が閾値を超えている場合には、自動配線処理を一時停止させるように、自動配線処理部15eに一時停止指示を送出するとともに、自動配線処理プロセスの再生成を決定して、自動配線処理プロセスの再生成指示を自動配線処理プロセス生成部15bに送出する。
また、自動配線処理監視部15fは、自動配線処理開始からの経過時間が閾値を超えている場合には、自動配線処理を終了させるように、自動配線処理部15eに対して終了指示を送出する。なお、自動配線処理監視部15fは、自動配線処理開始からの経過時間をユーザに知らせるための通知や、処理状況の変化(例えば、配線率の上昇や配線エラー数の増加など)をユーザに知らせるための通知を行うこともできる。
また、自動配線処理監視部15fは、自動配線処理を一時停止させるための割り込みをユーザから受け付けた場合には、自動配線処理を一時停止させるように、自動配線処理部15eに一時停止指示を送出する。その後、自動配線処理監視部15fは、自動配線処理において完了された配線についての変更をユーザから受け付けた場合には、完了済みの配線が変更された状態での自動配線処理の再開を決定し、ユーザによる配線の変更を反映させた状態で自動配線処理を再開させるように、処理再開指示を自動配線処理部15eに送出する。
監視アクションの実行後、自動配線処理監視部15fは、自動配線処理プロセスに登録されている各プロセスに対応した自動配線処理が全て完了しているか否かを判定する(ステップS1406)。自動配線処理監視部15fは、自動配線処理が全て完了している場合には(ステップS1406肯定)、監視アクション処理を終了し、自動配線処理が全て完了していない場合には(ステップS1406否定)、自動配線処理を引き続き監視して、自動配線処理の経過情報の収集を継続する。
[実施例1による効果]
上述してきたように、実施例1によれば、プリント基板に関する各種物理情報を含んだプリント基板データを各プリント基板ごとにプリント基板データ記憶部14aに記憶し、プリント基板データを各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態、配線進捗状態および配線状況を分析した分析結果に応じて、自動配線処理プロセスを自動生成し、自動配線処理プロセスに基づいて自動配線処理をプリント基板ごとに実行するので、プリント基板の設計処理において人手による作業をできるだけ排除して、プリント基板の設計処理期間の短縮を実現することができるという効果を奏する。
また、実施例1によれば、自動配線処理プロセスをユーザに通知し、ユーザに通知した自動配線処理プロセスについて、ユーザからの変更を受け付けると、ユーザから受け付けられた変更に応じて自動配線処理プロセスを変更し、変更された自動配線処理プロセスに基づいて自動配線処理を実行するので、自動生成した自動配線処理プロセスをユーザによりカスタマイズすることができ、ユーザによりカスタマイズされた自動配線処理プロセスで自動配線処理を実行することができるという効果を奏する。
また、実施例1によれば、プリント基板データに基づいて、自動配線処理が物理的に実行可能であるか否か判定し、自動配線処理が物理的に実行可能であると判定された場合には自動配線処理プロセスを自動生成するので、物理的に配線可能なプリント基板についてのみ自動配線処理を実行することができ、効率的に設計期間を短縮することができるという効果を奏する。
また、実施例1によれば、プリント基板の自動配線処理に要する負荷に応じて、自動配線処理の実行に際して外部装置20を利用するか否かを判定するので、配線面積やネット数などによって処理負荷が大きくなる場合に、外部資源を有効に利用して自動配線処理を実行することができ、結果として、設計期間を短縮することができるという効果を奏する。
また、実施例1によれば、プリント基板の自動配線処理状況をリアルタイムにユーザに通知し、自動配線処理の中で未完了である各処理の実行順序の変更をユーザから受け付けると、ユーザから受け付けられた実行順序の変更に応じて、未完了である各処理についての自動配線処理プロセスを生成し、実行中である自動配線処理を停止して、未完了である各処理についての自動配線処理プロセスに基づいて自動配線処理を再開するので、例えば、配線率のあがらない自動配線処理について、ユーザからのアプローチを反映させて自動配線処理を実行することができるという効果を奏する。
また、実施例1によれば、互いに自動配線処理が干渉することないプリント基板上の領域、またはプリント基板を構成する各層ごとに自動配線処理を並列に実行するので、自動配線処理を効率的に実行することができるという効果を奏する。
また、実施例1によれば、自動配線処理の状況を評価するための各評価対象項目ごとに、自動配線処理の経過を示す経過情報をそれぞれ収集し、収集された各経過情報に基づいて監視アクションを実行するので、自動配線処理の処理状況に応じたアクションを自動で実行することができ、プリント基板の設計処理期間の短縮を効率的に実現することができるという効果を奏する。
また、実施例1によれば、各評価対象項目に対応付けて予め設定された各閾値と各経過情報との比較結果に基づいて、各評価対象項目に対応付けられた監視アクションを実行するので、自動配線処理状況を評価するための各評価対象項目(例えば、配線率や配線エラー数など)に応じた各監視アクション(例えば、自動配線処理状況の通知や、自動配線処理プロセスに基づく自動配線処理の一時停止、終了、新規実行など)を簡易な方法で実行することができるという効果を奏する。
また、実施例1によれば、各評価対象項目に対応付けて予め設定された各閾値と各経過情報との比較結果に基づいて、実行中である自動配線処理についての自動配線処理プロセスを再生成するか否かを決定し、再生成された自動配線処理プロセスに基づいて、自動配線処理を再実行するので、自動配線処理状況に応じて自動配線処理プロセスを自動で再生成して自動配線処理を再実行することができ、プリント基板の設計処理期間を確実に短縮することができるという効果を奏する。
また、実施例1によれば、自動配線処理を一時停止させるための割り込みをユーザから受け付けるとともに、実行されている自動配線処理において完了された配線についての変更をユーザから受け付けると、完了された配線に変更がなされた自動配線処理を再開するので、ユーザからの指示を反映させた状態で自動配線処理を再開することができるという効果を奏する。
さて、これまで本発明の一実施形態として実施例1を説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では、本発明に含まれる他の実施形態として実施例2を説明する。
(1)装置構成等
図2に示した配線設計処理装置10の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、配線設計処理装置10の分散・統合の具体的形態は図示のものに限られず、例えば、自動配線処理連携部15dと自動配線処理部15eとを統合し、あるいは、自動配線処理プロセス生成部15bの処理機能の一部(自動配線処理の中で未完了である各処理の実行順序について、ユーザから受け付けられた実行順序の変更に応じ、自動配線処理プロセスを生成する処理機能)を自動配線処理監視部15fに搭載するなど、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、配線設計処理装置10にて行なわれる各処理機能(例えば、図10〜図12、図14等参照)は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部(例えば、自動配線処理プロセス生成部15bにより実行される自動配線処理プロセスの再生成など)を手動的におこなうこともできる。
(2)配線設計処理プログラム
ところで、上記の実施例1で説明した配線処理装置10の各種の処理(例えば、図10〜図12、図14等参照)は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することができる。そこで、以下では、図15を用いて、上記の実施例1と同様の機能を有する配線設計処理プログラムを実行するコンピュータの一例を説明する。図15は、配線設計処理プログラムを実行するコンピュータを示す図である。
同図に示すように、配線設計処理装置としてコンピュータ30は、入力部31、出力部32、HDD33、RAM34およびCPU35をバス40で接続して構成される。
ここで、入力部31は、ユーザから各種データの入力を受け付ける。出力部32は、各種情報を表示する。HDD33は、CPU35による各種処理の実行に必要な情報を記憶する。RAM34は、各種情報を一時的に記憶する。CPU35は、各種演算処理を実行する。
そして、HDD33には、図15に示すように、上記の実施例1に示した配線設計処理装置10の各処理部と同様の機能を発揮する配線設計処理プログラム33aと、プリント基板データ33bとがあらかじめ記憶されている。なお、この配線設計処理プログラム33aを適宜分散させて、ネットワークを介して通信可能に接続された他のコンピュータの記憶部に記憶させておくこともできる。
そして、CPU35が、この配線設計処理プログラム33aをHDD33から読み出してRAM34に展開することにより、図15に示すように、配線設計処理プログラム33aは配線設計処理プロセス34aとして機能するようになる。そして、配線設計処理プロセス34aは、プリント基板データ33b等をHDD33から読み出して、RAM34において自身に割り当てられた領域に展開し、この展開したデータ等に基づいて各種処理を実行する。なお、配線設計処理プロセス34aは、図2に示した配線設計処理装置10の制御部15(物理配線可否判定部15a、自動配線処理プロセス生成部15b、外部リソース利用判定部15c、自動配線処理連携部15d、自動配線処理部15eおよび自動配線処理監視部15f)において実行される処理にそれぞれ対応する。
なお、上記した配線設計処理プログラム33aについては、必ずしも最初からHDD33に記憶させておく必要はなく、例えば、コンピュータ30に挿入されるフレキシブルディスク(FD)、CD−ROM、DVDディスク、光磁気ディスク、ICカードなどの「可搬用の物理媒体」、さらには、公衆回線、インターネット、LAN、WANなどを介してコンピュータ30に接続される「他のコンピュータ(またはサーバ)」などに各プログラムを記憶させておき、コンピュータ30がこれらから各プログラムを読み出して実行するようにしてもよい。
以上のように、本発明に係る配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置は、プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスを設計する場合に有用であり、特に、プリント基板の設計処理において人手による作業に頼ることなく、プリント基板の設計処理期間の短縮を実現することに適する。
実施例1に係る配線設計処理装置の概要および特徴を説明するための図である。 実施例1に係る配線設計処理装置の構成を示すブロック図である。 実施例1に係るプリント基板データの構成例を示す図である。 実施例1に係る配線可能面積の算出を説明するための図である。 実施例1に係る総理論配線長の算出を説明するための図である。 実施例1に係る配線チャネル総長の算出を説明するための図である。 実施例1に係るセル通過配線本数の初期値設定を示す図である。 実施例1に係る配線ルート設定ネット配線本数の計数を説明するための図である。 実施例1に係る配線ルート未設定時の配線本数の計数を説明するための図である。 実施例1に係る配線設計処理の全体の流れを示すフローチャートである。 実施例1に係る物理配線可否判定処理の流れを示すフローチャートである。 実施例1に係る自動配線処理プロセス生成処理の流れを示すフローチャートである。 実施例1に係る自動配線処理プロセスの表示例を示す図である。 実施例1に係る監視アクション処理の流れを示すフローチャートである。 配線設計処理プログラムを実行するコンピュータを示す図である。
符号の説明
1 ネットワーク
10 配線設計処理装置
11 入力部
12 出力部
13 通信制御I/F部
14 記憶部
14a プリント基板データ記憶部
15 制御部
15a 物理配線可否判定部
15b 自動配線処理プロセス生成部
15c 外部リソース利用判定部
15d 自動配線処理連携部
15e 自動配線処理部
15f 自動配線処理監視部
20 外部装置
30 コンピュータ(配線設計処理装置)
31 入力部
32 出力部
33 HDD(Hard Disk Drive)
33a 配線設計処理プログラム
33b プリント基板データ
34 RAM(Random Access Memory)
34a 配線設計処理プロセス
35 CPU(Central Processing Unit)
40 バス

Claims (12)

  1. プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスをコンピュータにより設計する配線設計処理方法であって、
    前記プリント基板に関する各種物理情報を含んだプリント基板情報を各プリント基板ごとに記憶部に記憶するプリント基板情報記憶ステップと、
    前記プリント基板情報記憶ステップにより記憶部に記憶されているプリント基板情報を各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態、配線進捗状態および配線状況を分析した分析結果に応じて、前記自動配線処理プロセスを自動生成する自動配線処理プロセス生成ステップと、
    前記自動配線処理プロセス生成ステップにより生成された前記自動配線処理プロセスに基づいて、自動配線処理をプリント基板ごとに実行する自動配線処理ステップと、
    を含んだことを特徴とする配線設計処理方法。
  2. 前記自動配線処理プロセス生成ステップにより生成された前記自動配線処理プロセスをユーザに通知するプロセス通知ステップと、
    前記プロセス通知ステップによりユーザに通知された前記自動配線処理プロセスについて、当該ユーザからの変更を受け付けるプロセス変更受付ステップと、
    前記プロセス変更受付ステップによりユーザから受け付けられた変更に応じて、前記自動配線処理プロセス生成ステップにより生成された前記自動配線処理プロセスを変更するプロセス変更ステップと、
    をさらに含み、
    前記自動配線処理ステップは、前記プロセス変更ステップにより変更された自動配線処理プロセスに基づいて自動配線処理を実行することを特徴とする請求項1に記載の配線設計処理方法。
  3. 前記プリント基板情報記憶ステップにより記憶部に記憶されているプリント基板情報に基づいて、前記自動配線処理が物理的に実行可能であるか否か判定する配線可否判定ステップをさらに含み、
    前記自動配線処理プロセス生成ステップは、前記配線可否判定ステップにより前記自動配線処理が物理的に実行可能であると判定された場合には、前記自動配線処理プロセスを自動生成することを特徴とする請求項1または2に記載の配線設計処理方法。
  4. 前記プリント基板の自動配線処理に要する負荷に応じて、当該自動配線処理の実行に際して外部資源を利用するか否かを判定する外部資源利用判定ステップをさらに含んだことを特徴とする請求項1に記載の配線設計処理方法。
  5. 前記プリント基板の自動配線処理状況をリアルタイムにユーザに通知する処理状況通知ステップと、
    自動配線処理の中で未完了である各処理の実行順序の変更を当該ユーザから受け付ける実行順序変更受付ステップと、
    をさらに含み、
    前記自動配線処理プロセス生成ステップは、前記実行順序変更受付ステップによりユーザから受け付けられた前記実行順序の変更に応じて、未完了である各処理についての自動配線処理プロセスを生成し、
    前記自動配線処理ステップは、実行中である自動配線処理を停止して、前記自動配線処理プロセス生成ステップにより生成された未完了である各処理についての自動配線処理プロセスに基づいて、自動配線処理を再開することを特徴とする請求項1に記載の配線設計処理方法。
  6. 前記自動配線処理ステップは、互いに自動配線処理が干渉することないプリント基板上の領域、またはプリント基板を構成する各層ごとに自動配線処理を並列に実行することを特徴とする請求項1に記載の配線設計処理方法。
  7. 前記自動配線処理ステップにより実行される自動配線処理の状況を評価するための各評価対象項目ごとに、自動配線処理の経過を示す経過情報をそれぞれ収集する経過情報収集ステップと、
    前記経過情報収集ステップにより収集された各経過情報に基づいて監視アクションを実行する監視アクション実行ステップと、
    をさらに含んだことを特徴とする請求項1に記載の配線設計処理方法。
  8. 前記監視アクション実行ステップは、前記各評価対象項目に対応付けて予め設定された各閾値と、前記経過情報収集ステップにより収集された各経過情報との比較結果に基づいて、各評価対象項目に対応付けられた監視アクションを実行することを特徴とする請求項7に記載の配線設計処理方法。
  9. 前記監視アクション実行ステップは、前記各評価対象項目に対応付けて予め設定された各閾値と、前記経過情報収集ステップにより収集された各経過情報との比較結果に基づいて、実行中である自動配線処理についての自動配線処理プロセスを再生成するか否かを決定し、
    自動配線処理プロセス生成ステップは、前記監視アクション実行ステップにより前記自動配線処理プロセスを再生成することが決定された場合には、前記自動配線処理プロセスを再生成し、
    前記自動配線処理プロセスは、前記自動配線処理プロセス生成ステップにより再生成された自動配線処理プロセスに基づいて、自動配線処理を再実行することを特徴とする請求項7に記載の配線設計処理方法。
  10. 前記自動配線処理プロセスにより実行されている自動配線処理を一時停止させるための割り込みをユーザから受け付ける割込受付ステップと、
    前記自動配線処理プロセスにより実行されている自動配線処理において完了済みの配線についての変更をユーザから受け付ける配線変更受付ステップと、
    をさらに含み、
    前記監視アクション実行ステップは、前記割込受付ステップによりユーザからの割り込みを受け付けて、実行中の自動配線処理を一時停止し、前記配線変更受付ステップによりユーザから前記完了済みの配線ついての変更を受け付けて、当該完了済みの配線が変更された状態における自動配線処理の再開を決定し、
    前記自動配線処理プロセスは、前記監視アクション実行ステップにより前記完了済みの配線が変更された状態における自動配線処理の再開が決定された場合には、当該完了済みの配線が変更された状態における自動配線処理を再開することを特徴とする請求項7に記載の配線設計処理方法。
  11. プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスの設計処理をコンピュータに実行させる配線設計処理プログラムであって、
    前記プリント基板に関する各種物理情報を含んだプリント基板情報を各プリント基板ごとに記憶部に記憶するプリント基板情報記憶手順と、
    前記プリント基板情報記憶手順により記憶部に記憶されているプリント基板情報を各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態、配線進捗状態および配線状況を分析した分析結果に応じて、前記自動配線処理プロセスを自動生成する自動配線処理プロセス生成手順と、
    前記自動配線処理プロセス生成手順により生成された前記自動配線処理プロセスに基づいて、自動配線処理をプリント基板ごとに実行する自動配線処理手順と、
    をコンピュータに実行させることを特徴とする配線設計処理プログラム。
  12. プリント基板の自動配線処理に含まれる各処理の実行順序である自動配線処理プロセスを設計する配線設計処理装置であって、
    前記プリント基板に関する各種物理情報を含んだプリント基板情報を各プリント基板ごとに記憶するプリント基板情報記憶部と、
    前記プリント基板情報記憶部により記憶されているプリント基板情報を各プリント基板ごとに読み込み、各プリント基板に関する現時点での設定状態、配線進捗状態および配線状況を分析した分析結果に応じて、前記自動配線処理プロセスを自動生成する自動配線処理プロセス生成部と、
    前記自動配線処理プロセス生成部により生成された前記自動配線処理プロセスに基づいて、自動配線処理をプリント基板ごとに実行する自動配線処理部と、
    を有することを特徴とする配線設計処理装置。
JP2007293442A 2007-11-12 2007-11-12 配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置 Expired - Fee Related JP4910993B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007293442A JP4910993B2 (ja) 2007-11-12 2007-11-12 配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置
US12/222,229 US7984413B2 (en) 2007-11-12 2008-08-05 Wiring design processing method and wiring design processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007293442A JP4910993B2 (ja) 2007-11-12 2007-11-12 配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置

Publications (2)

Publication Number Publication Date
JP2009122765A true JP2009122765A (ja) 2009-06-04
JP4910993B2 JP4910993B2 (ja) 2012-04-04

Family

ID=40624937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007293442A Expired - Fee Related JP4910993B2 (ja) 2007-11-12 2007-11-12 配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置

Country Status (2)

Country Link
US (1) US7984413B2 (ja)
JP (1) JP4910993B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8479134B2 (en) * 2009-12-23 2013-07-02 Cadence Design Systems, Inc. Method and system for specifying system level constraints in a cross-fabric design environment
US8527929B2 (en) * 2009-12-23 2013-09-03 Cadence Design Systems, Inc. Method and system for optimally connecting interfaces across multiple fabrics
CN102375899A (zh) * 2010-08-16 2012-03-14 鸿富锦精密工业(深圳)有限公司 图形宽度检测系统及图形宽度检测方法
US8443324B2 (en) * 2011-03-14 2013-05-14 International Business Machines Corporation Routing and timing using layer ranges
TW201248440A (en) * 2011-05-26 2012-12-01 Hon Hai Prec Ind Co Ltd Circuit board wiring system and method
US8719758B1 (en) * 2011-09-23 2014-05-06 Custom Virtual Environments, Inc. Methods and apparatus for automated wiring diagram generation
US9852257B1 (en) * 2014-04-21 2017-12-26 Marvell International Ltd. Method and system for designing a semiconductor chip based on grouping of hierarchial pins that permit communication between internal components of the semiconductor chip
US10750616B2 (en) * 2018-08-14 2020-08-18 International Business Machines Corporation Controlled-impedance printed-circuit board (PCB) design with stack-up re-mapping
US11557221B2 (en) * 2020-04-01 2023-01-17 International Business Machines Corporation Intelligent cabling and connection instruction refinement

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05120380A (ja) * 1991-10-25 1993-05-18 Nec Corp 配線処理方式
JPH1063697A (ja) * 1996-08-15 1998-03-06 Nec Corp 自動配線方法
JPH113365A (ja) * 1997-06-13 1999-01-06 Hitachi Ltd 配線パターン生成方法
JP2002358331A (ja) * 2001-06-04 2002-12-13 Asahi Optical Co Ltd プリント基板用多層データのデータ編集処理を分散処理するプリント基板データ編集システム及び分散処理方法
JP2003316841A (ja) * 2002-04-25 2003-11-07 Nec Corp Lsi配線システム及びプログラム
JP2007080174A (ja) * 2005-09-16 2007-03-29 Sharp Corp 連携解析装置および連携解析方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62168269A (ja) 1986-01-20 1987-07-24 Nec Corp 配線処理方式
JPS63129467A (ja) 1986-11-19 1988-06-01 Fujitsu Ltd 並列配線処理方式
US5519633A (en) * 1993-03-08 1996-05-21 International Business Machines Corporation Method and apparatus for the cross-sectional design of multi-layer printed circuit boards
JPH07262241A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd プリント板実装設計システム及び方法
JP3192057B2 (ja) 1994-03-18 2001-07-23 富士通株式会社 配線プログラム生成方法及びその装置
JP2972540B2 (ja) 1994-03-24 1999-11-08 松下電器産業株式会社 Lsi自動設計システム及びlsi自動設計方法
JP4000198B2 (ja) * 1994-10-20 2007-10-31 富士通株式会社 会話型回路設計装置
WO2000052606A1 (fr) * 1999-03-04 2000-09-08 Fujitsu Limited Appareil de conception de cartes imprimees
JP2001015637A (ja) * 1999-06-30 2001-01-19 Mitsubishi Electric Corp 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板
JP2002108960A (ja) * 2000-10-03 2002-04-12 Fujitsu Ltd 配置・配線処理システム
US7140884B2 (en) * 2005-01-26 2006-11-28 International Business Machines Corporation Contact assembly and method of making thereof
JP4443450B2 (ja) * 2005-03-24 2010-03-31 新光電気工業株式会社 自動配線決定装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05120380A (ja) * 1991-10-25 1993-05-18 Nec Corp 配線処理方式
JPH1063697A (ja) * 1996-08-15 1998-03-06 Nec Corp 自動配線方法
JPH113365A (ja) * 1997-06-13 1999-01-06 Hitachi Ltd 配線パターン生成方法
JP2002358331A (ja) * 2001-06-04 2002-12-13 Asahi Optical Co Ltd プリント基板用多層データのデータ編集処理を分散処理するプリント基板データ編集システム及び分散処理方法
JP2003316841A (ja) * 2002-04-25 2003-11-07 Nec Corp Lsi配線システム及びプログラム
JP2007080174A (ja) * 2005-09-16 2007-03-29 Sharp Corp 連携解析装置および連携解析方法

Also Published As

Publication number Publication date
JP4910993B2 (ja) 2012-04-04
US20090125861A1 (en) 2009-05-14
US7984413B2 (en) 2011-07-19

Similar Documents

Publication Publication Date Title
JP4910993B2 (ja) 配線設計処理方法、配線設計処理プログラムおよび配線設計処理装置
Fekete et al. Specifying and using a partitionable group communication service
CN103201724B (zh) 在高可用性虚拟机环境中提供高可用性应用程序
KR101522444B1 (ko) 소스 코드 처리 방법, 시스템, 및 프로그램
CN112433819B (zh) 异构集群调度的模拟方法、装置、计算机设备及存储介质
JP6105742B2 (ja) バッファ占有率に基づくキャッシュへのプリフェッチ
US6598206B2 (en) Method and system of modifying integrated circuit power rails
Streubühr et al. ESL power and performance estimation for heterogeneous MPSOCS using SystemC
JP5417908B2 (ja) 仮想マシン管理システム、仮想マシン管理方法、仮想マシン管理装置及び仮想マシン管理プログラム
Meloni et al. System adaptivity and fault-tolerance in NoC-based MPSoCs: the MADNESS project approach
JP2013186770A (ja) データ処理装置
JP2008139965A (ja) 情報処理装置及び情報処理方法及びプログラム
US8862786B2 (en) Program execution with improved power efficiency
CN106899436A (zh) 一种云平台故障预测诊断系统
US20060041852A1 (en) Targeted optimization of buffer-tree logic
Afonso et al. Heterogeneous CPU/FPGA reconfigurable computing system for avionic test application
JP2001290860A (ja) ハードウエア/ソフトウエア協調シミュレータ
Saidi et al. End-to-end performance forecasting: finding bottlenecks before they happen
CN109587221A (zh) 大数据集群管理方法、装置、存储介质和计算机设备
Kim et al. A tactic-based approach to embodying non-functional requirements into software architectures
Joo et al. Efficient hierarchical bus-matrix architecture exploration of processor pool-based MPSoC
CN111666156B (zh) 一种容器编排方法、装置、设备和存储介质
US20170212977A1 (en) Area and/or power optimization through post-layout modification of integrated circuit (ic) design blocks
CN108345789B (zh) 记录访存操作信息的方法及装置
JP2006172065A (ja) チェックポイント採取方法、システム及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees