JP2009118665A - 駆動回路、電圧変換装置、音声システム - Google Patents

Abstract

【課題】素子の閾値電圧による制限を受けることなく出力信号の振幅を設定する。
【解決手段】制御トランジスタＭ１は、出力電圧Ｖｃｐとバイアス電圧Ｖｂ１との間で振幅する入力信号Ｓａをソースに受け、バイアス電圧Ｖｂ１をゲートに受ける。制御トランジスタＭ２は、入力信号Ｓａに同期して電源電圧Ｖｄｄと基準電圧Ｖｓｓとの間で振幅する入力信号Ｓｂをソースに受け、電源電圧Ｖｄｄをゲートに受ける。これにより、出力電圧Ｖｃｐと基準電圧Ｖｓｓとの間で振幅する制御信号Ｓｃ１が、制御トランジスタＭ１，Ｍ２の接続ノードから出力される。出力電圧Ｖｃｐと電源電圧Ｖｄｄとの電圧差は、制御トランジスタＭ２のソース・ドレイン間耐圧よりも小さいかまたは等しい。バイアス電圧Ｖｂ１と基準電圧Ｖｓｓとの電圧差は、制御トランジスタＭ１のソース・ドレイン間耐圧よりも小さいかまたは等しい。
【選択図】図１

Description

この発明は、素子耐圧よりも大きい振幅を有する出力信号を生成する駆動回路に関し、さらに詳しくは、入力電圧を昇圧して出力電圧を出力する電圧変換装置において昇圧動作を制御するための制御信号を出力する駆動回路に関する。

近年、携帯電話等の通信システムでは、筐体の薄型化が積極的に行われており、音声再生用スピーカとして従来から広く用いられていたダイナミックスピーカに代わり、薄型の圧電スピーカの採用が進められている。この圧電スピーカを駆動するためには、一般的に、１３Ｖｐｐ程度の差動電圧振幅が必要となるため、圧電スピーカ駆動用増幅器には、電源電圧として７Ｖから１０Ｖ程度の電圧が供給される。一方、携帯電話等の携帯機器には、４Ｖ程度の電圧を出力するリチウムイオン電池が一般的に使用されている。リチウムイオン電池の出力電圧を圧電スピーカ駆動用増幅器の電源電圧として供給するためには、リチウムイオン電池の出力電圧を２倍程度に昇圧して使用する必要がある。そのため、比較的簡単な構成で実現できるチャージポンプ電源装置が用いられている。このようなチャージポンプ電源装置は、携帯機器に限らず、様々な技術分野で使用されている。

図１１は、従来のチャージポンプ電源装置の構成を示す。このチャージポンプ電源装置は、駆動トランジスタＴ１〜Ｔ４によって昇圧容量Ｃ１，入力電圧ＶＣ（例えば、電源電圧）を受ける入力ノードＮｉｎ，基準電圧ＶＬ（例えば、接地電圧）を受ける基準ノードＮｒｅｆ，出力電圧ＶＨを出力するための出力ノードＮｏｕｔの接続状態を切り換えることにより、入力電圧ＶＣを昇圧して出力電圧ＶＨを出力する。図１１において、まず、充電モードになると、駆動トランジスタＴ９１，Ｔ９２がオン状態になり、駆動トランジスタＴ９３，Ｔ９４がオフ状態になる。これにより、図１１のように充電経路が形成され、昇圧容量Ｃ９１に入力電圧ＶＣと基準電圧ＶＬとの電圧差に対応する電荷が蓄積される。次に、昇圧モードになると、駆動トランジスタＴ９３，Ｔ９４がオン状態になり、駆動トランジスタＴ９１，Ｔ９２がオフ状態になる。これにより、図１１のように昇圧経路が形成され、出力電圧ＶＨ（ＶＨ＝２×（ＶＣ−ＶＬ））が出力される。このようにして、入力電圧ＶＣの２倍の電圧値を有する出力電圧ＶＨが出力される。

図１１において、駆動トランジスタＴ９１をオン状態にするためには、駆動トランジスタＴ９１のゲートに基準電圧ＶＬを印加する必要があり、駆動トランジスタＴ９１をオフ状態にするためには、駆動トランジスタＴ９１のゲートに出力電圧ＶＨを印加する必要がある。すなわち、駆動トランジスタＴ９１のゲートには、出力電圧ＶＨと基準電圧ＶＬとの間で振幅する制御信号を供給する必要がある。そのため、駆動トランジスタＴ９１へ制御信号を供給する駆動回路は、出力電圧ＶＨおよび基準電圧ＶＬを電源電圧として動作するので、他の駆動トランジスタＴ９２，Ｔ９３，Ｔ９４へ制御信号を供給する駆動回路よりも高耐圧化する必要があった。しかし、高耐圧化するためには製造プロセスに高耐圧化のための工程を追加する必要があり、また、高耐圧化により回路面積が増大するといった問題が生じてしまう。

そこで、特開２００１−１２７６１５号公報（特許文献１）には、素子耐圧よりも大きい電源電圧で動作するバッファ回路が開示されている。図１２Ａは、特許文献１に開示されたバッファ回路の構成を示す。トランジスタＭ９２は、バイアス電圧ＶＢＰをゲートに受け、中間電圧Ｖ９１（トランジスタＭ９１のドレイン電圧）が“ＶＢＰ＋｜Ｖｔｈｐ｜”よりも低くならないように中間電圧Ｖ９１を抑制する。また、トランジスタＭ９３は、バイアス電圧ＶＢＮをゲートに受け、中間電圧Ｖ９４（トランジスタＭ９４のドレイン電圧）が“ＶＢＮ−Ｖｔｈｎ”よりも高くならないように中間電圧Ｖ９４を抑制する。ここで、“｜Ｖｔｈｐ｜”，“Ｖｔｈｎ”は、それぞれ、トランジスタＭ９２，Ｍ９３の閾値電圧である。また、このバッファ回路をチャージポンプ電源装置の駆動回路として使用する場合、図１２Ａのように、チャージポンプ電源装置の出力電圧ＶＨおよび基準電圧ＶＬが電源電圧としてバッファ回路に供給される。

次に、図１２Ｂを参照しつつ、図１２Ａに示したバッファ回路による動作について説明する。入力信号ＳＰ，ＳＮがローレベル（ＶＢＰ，ＶＬ）になると、トランジスタＭ９１がオン状態になり、トランジスタＭ９４がオフ状態になる。これにより、出力電圧Ｖｏｕｔは、ハイレベル（ＶＨ）になる。また、中間電圧Ｖ９１，Ｖ９４は、それぞれ、“ＶＨ”，“ＶＢＮ−Ｖｔｈｎ”になる。一方、入力信号ＳＰ，ＳＮがハイレベル（ＶＨ，ＶＢＮ）になると、トランジスタＭ９１がオフ状態になり、トランジスタＭ９４がオン状態になる。これにより、出力電圧Ｖｏｕｔは、ローレベル（ＶＬ）になる。また、中間電圧Ｖ９１，Ｖ９４は、それぞれ、“ＶＢＰ＋｜Ｖｔｈｐ｜”，“ＶＬ”になる。

ここで、トランジスタＭ９１，Ｍ９２，Ｍ９３，Ｍ９４のソース・ドレイン間電圧Ｖｓｄ９１〜Ｖｓｄ９４のそれぞれの最大値は、
Ｖｓｄ９１＝ＶＨ−（ＶＢＰ＋｜Ｖｔｈｐ｜）・・・［式１］
Ｖｓｄ９２＝（ＶＢＰ＋｜Ｖｔｈｐ｜）−ＶＬ・・・［式２］
Ｖｓｄ９３＝ＶＨ−（ＶＢＮ−Ｖｔｈｎ）・・・［式３］
Ｖｓｄ９４＝（ＶＢＮ−Ｖｔｈｎ）−ＶＬ・・・［式４］
となる。図１２Ａに示されたバッファ回路では、これらのソース・ドレイン間電圧Ｖｓｄ９１〜Ｖｓｄ９４がトランジスタＭ９１〜Ｍ９４のソース・ドレイン間耐圧を超えない範囲において、トランジスタＭ９１〜Ｍ９４のソース・ドレイン間耐圧よりも高い出力電圧Ｖｏｕｔを出力することが可能である。
特開２００１−１２７６１５号公報

しかしながら、図１２Ａに示されたバッファ回路では、トランジスタＭ９１〜Ｍ９４のソース・ドレイン間耐圧だけでなく、トランジスタＭ９２，Ｍ９３の閾値電圧“｜Ｖｔｈｐ｜”，“Ｖｔｈｎ”も考慮してバイアス電圧ＶＢＰ，ＶＢＮやバッファ回路の出力電圧Ｖｏｕｔの振幅を設定する必要があった。特に、このようなバッファ回路をチャージポンプ電源装置の駆動回路として用いる場合、駆動トランジスタの制御信号の振幅が制限されることになり、結果として、チャージポンプ電源装置の出力電圧の電圧値が制限されてしまう。

例えば、トランジスタＭ９１〜Ｍ９４のそれぞれのソース・ドレイン間耐圧を“Ｖａｂｓ”とし“｜Ｖｔｈｐ｜＝Ｖｔｈｎ＝Ｖｔｈ”とする。また、一般的に、バイアス電圧ＶＢＰ，ＶＢＮを個別に設定することは非効率であるので“ＶＢＰ＝ＶＢＮ＝ＶＢ＝（ＶＨ−ＶＬ）／２”とする。この場合、上式［式１］〜［式４］は、次のようになる。

［式１］ ⇒ Ｖｓｄ９１＝ＶＨ−（ＶＢ＋Ｖｔｈ）・・・［式１’］
［式２］ ⇒ Ｖｓｄ９２＝（ＶＢ＋Ｖｔｈ）−ＶＬ・・・［式２’］
［式３］ ⇒ Ｖｓｄ９３＝ＶＨ−（ＶＢ−Ｖｔｈ）・・・［式３’］
［式４］ ⇒ Ｖｓｄ９４＝（ＶＢ−Ｖｔｈ）−ＶＬ・・・［式４’］
ここで、簡略化のために“ＶＬ＝０”とすると“ＶＨ＝２×ＶＢ”となり、上式［式１’］〜［式４’］は、次のようになる。

［式１’］ ⇒ Ｖｓｄ９１＝ＶＢ−Ｖｔｈ・・・［式１”］
［式２’］ ⇒ Ｖｓｄ９２＝ＶＢ＋Ｖｔｈ・・・［式２”］
［式３’］ ⇒ Ｖｓｄ９３＝ＶＢ＋Ｖｔｈ・・・［式３”］
［式４’］ ⇒ Ｖｓｄ９４＝ＶＢ−Ｖｔｈ・・・［式４”］
上記［式１’］〜［式４’］より、ソース・ドレイン間電圧の最大値は“ＶＢ＋Ｖｔｈ”であることが分かる。図１２Ａに示したバッファ回路では、ソース・ドレイン間電圧の最大値“ＶＢ＋Ｖｔｈ”がソース・ドレイン間耐圧“Ｖａｂｓ”と等しい場合に、出力電圧Ｖｏｕｔの振幅が最大となる。すなわち、以下の［式５］が成立するときに、出力電圧Ｖｏｕｔの振幅は最大となる。

ＶＢ＋Ｖｔｈ＝Ｖａｂｓ ⇒ ＶＢ＝Ｖａｂｓ−Ｖｔｈ・・・［式５］
また、“ＶＨ＝２×ＶＢ”であるので“ＶＨ＝２×（Ｖａｂｓ−Ｖｔｈ）”となる。このように、バッファ回路に電源電圧として供給される電圧ＶＨは、トランジスタＭ９１〜Ｍ９４のソース・ドレイン間耐圧だけでなく、トランジスタＭ９２，Ｍ９３の閾値電圧も考慮して設定する必要があった。

また、図１１に示した駆動トランジスタＴ９１〜Ｔ９４のソース・ドレイン間耐圧を“Ｖａｂｓ”とすると、チャージポンプ電源装置の出力電圧の最大値は“２×Ｖａｂｓ”になる。しかし、図１２Ａに示したバッファ回路によって駆動トランジスタＴ９１の制御信号を生成する場合、チャージポンプ電源装置の出力電圧を“２（Ｖａｂｓ−Ｖｔｈ）”よりも低くする必要がある。例えば、“Ｖａｂｓ＝５．０［ｖ］”，“Ｖｔｈ＝０．７［ｖ］”とすると、チャージポンプ電源装置が出力可能な出力電圧の最大値は“１０．０［ｖ］”であるが、図１２Ａに示したバッファ回路を駆動回路として用いるためには、チャージポンプ電源装置の出力電圧の最大値を“８．６［ｖ］”よりも低くする必要がある。このように、チャージポンプ電源装置の出力電圧の電圧値が制限されることになる。

そこで、この発明は、素子の耐圧破壊を防止するとともに素子の閾値電圧による制限を受けることなく出力信号の振幅を設定することができる駆動回路を提供することを目的とする。特に、入力電圧を昇圧して出力電圧を出力する電圧変換装置において、駆動回路を構成する素子の閾値電圧による制限を受けることなく駆動トランジスタの制御信号の振幅を設定可能にすることを目的とする。

この発明の１つの局面に従うと、電圧変換装置は、入力電圧を昇圧して出力電圧を出力する装置であって、昇圧容量と、上記出力電圧を出力するための出力ノードと基準電圧を受ける基準ノードとの間に接続される出力容量と、充電モードにおいて上記昇圧容量の一方端を上記入力電圧を受ける入力ノードに接続するとともに上記昇圧容量の他方端を上記基準ノードに接続し、昇圧モードにおいて上記昇圧容量の他方端を上記入力ノードに接続するとともに上記昇圧容量の一方端を上記出力ノードに接続する接続切換部とを含む昇圧回路と、上記接続切換部の動作を制御する制御回路とを備え、上記接続切換部は、上記出力電圧と上記基準電圧との間で振幅する第１の制御信号に応答して、上記入力ノードと上記昇圧容量の一方端との接続を切り換える第１の駆動トランジスタを含み、上記制御回路は、上記出力電圧と第１のバイアス電圧との間で振幅する第１の入力信号を受ける第１の入力ノードと上記第１の制御信号を出力するための中間ノードとの間に接続され、上記第１のバイアス電圧をゲートに受ける第１の制御トランジスタと、上記第１の入力信号に同期して第２のバイアス電圧と上記基準電圧との間で振幅する第２の入力信号を受ける第２の入力ノードと上記中間ノードとの間に接続され、上記第２のバイアス電圧をゲートに受ける第２の制御トランジスタとを含み、上記出力電圧と上記第２のバイアス電圧との電圧差は、上記第２の制御トランジスタのソース・ドレイン間耐圧よりも小さいかまたは等しく、上記第１のバイアス電圧と上記基準電圧との電圧差は、上記第１の制御トランジスタのソース・ドレイン間耐圧よりも小さいかまたは等しい。

上記電圧変換装置では、第１の入力信号の電圧レベルが出力電圧に等しい場合、第２の入力信号の電圧レベルは第２のバイアス電圧に等しい。このとき、第１の制御トランジスタがオン状態になり、第１の制御信号の電圧レベルは、出力電圧に等しくなる。また、第２の制御トランジスタのソース・ドレイン間電圧は、出力電圧と第２のバイアス電圧との電圧差に相当する。一方、第１の入力信号の電圧レベルが第１のバイアス電圧に等しい場合、第２の入力信号の電圧レベルは基準電圧に等しい。このとき、第２の制御トランジスタがオン状態になり、第１の制御信号の電圧レベルは、基準電圧に等しくなる。また、第１の制御トランジスタのソース・ドレイン間電圧は、第１のバイアス電圧と基準電圧との電圧差に相当する。このように、第１および第２の制御トランジスタの閾値電圧によって第１の制御信号が制限されないので、第１および第２の制御トランジスタの閾値電圧による制限を受けることなく出力電圧の電圧値を設定することができる。また、第１および第２の制御トランジスタのソース・ドレイン間電圧がソース・ドレイン間耐圧を超えないので、第１および第２の制御トランジスタの耐圧破壊を防止することができる。

好ましくは、上記切換接続部は、上記入力電圧と上記基準電圧との間で振幅する第２の制御信号に応答して、上記昇圧容量の他方端と上記基準ノードとの接続を切り換える第２の駆動トランジスタと、上記入力電圧と上記基準電圧との間で振幅する第３の制御信号に応答して、上記昇圧容量の他方端と上記入力ノードとの接続を切り換える第３の駆動トランジスタと、上記出力電圧と上記第１のバイアス電圧との間で振幅する第４の制御信号に応答して、上記昇圧容量の一方端と上記出力ノードとの接続を切り換える第４の駆動トランジスタとをさらに含み、上記制御回路は、上記入力電圧と上記基準電圧との間で互いに相補的に振幅する第１および第２の基準信号と、上記第２，第３の制御信号とを生成する信号生成部と、上記出力電圧と上記第１のバイアス電圧とを受け、上記信号生成部によって生成された第１の基準信号を上記第１の入力信号にシフトする第１のレベルシフタと、上記出力電圧と上記第１のバイアス電圧とを受け、上記信号生成部によって生成された第２の基準信号を上記第４の制御信号にシフトする第２のレベルシフタとをさらに含む。

好ましくは、上記制御回路は、上記出力電圧の変動に追従して上記第１のバイアス電圧が変動するように、上記出力電圧に基づいて上記第１のバイアス電圧を生成する電圧生成部をさらに含む。

上記電圧変換装置では、昇圧回路の駆動開始時において第４の駆動トランジスタをオン状態にするために必要なゲート・ソース間電圧を確保することができる。

この発明の別の局面に従うと、駆動回路は、第１の電圧と第２の電圧との間で振幅する第１の入力信号を受ける第１の入力ノードと出力信号を出力するための中間ノードとの間に接続され、上記第２の電圧をゲートに受ける第１の制御トランジスタと、上記第１の入力信号に同期して第３の電圧と第４の電圧との間で振幅する第２の入力信号を受ける第２の入力ノードと上記中間ノードとの間に接続され、上記第３の電圧をゲートに受ける第２の制御トランジスタとを備え、上記第１の電圧と上記第３の電圧との電圧差は、上記第２の制御トランジスタのソース・ドレイン間耐圧よりも小さいかまたは等しく、上記第２の電圧と上記第４の電圧との電位差は、上記第１の制御トランジスタのソース・ドレイン間耐圧よりも小さいかまたは等しい。

上記駆動回路では、第１および第２の制御トランジスタの閾値電圧による制限を受けることなく、出力信号の振幅を設定することができる。また、第１および第２の制御トランジスタのソース・ドレイン間電圧がソース・ドレイン間耐圧を超えないので、第１および第２の制御トランジスタの耐圧破壊を防止することができる。

以上のように、閾値電圧による制限を受けることなく出力信号の振幅を設定することができる。また、素子の耐圧破壊を防止することができる。

以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。

（実施形態１）
図１は、この発明の実施形態１による電圧変換装置の構成を示す。電圧変換装置１は、入力電圧（ここでは、電源電圧Ｖｄｄ）を昇圧して出力電圧Ｖｃｐを出力するものであり、昇圧回路１１と、制御回路１２とを備える。

昇圧回路１１は、昇圧容量Ｃ１と、出力容量Ｃ２と、駆動トランジスタＴ１〜Ｔ４とを含む。出力容量Ｃ２は、出力ノードＮｏｕｔと基準ノードＮｒｅｆとの間に接続される。基準ノードＮｒｅｆには、基準電圧（ここでは、接地電圧Ｖｓｓ）が供給される。駆動トランジスタＴ１は、入力ノードＮｉｎと昇圧容量Ｃ１の一方端との間に接続され、制御信号Ｓｃ１をゲートに受ける。入力ノードＮｉｎには、入力電圧（ここでは、電源電圧Ｖｄｄ）が供給される。駆動トランジスタＴ２は、昇圧容量Ｃ１の他方端と基準ノードＮｒｅｆとの間に接続され、制御信号Ｓｃ２をゲートに受ける。駆動トランジスタＴ３は、入力ノードＮｉｎと昇圧容量Ｃ１の他方端との間に接続され、制御信号Ｓｃ３を受ける。駆動トランジスタＴ４は、昇圧容量Ｃ１の一方端と出力ノードＮｏｕｔとの間に接続され、制御信号Ｓｃ４をゲートに受ける。

制御回路１２は、昇圧回路１１の動作を制御するものであり、制御信号出力回路１００と、駆動回路１０１〜１０４と、電圧生成回路１０５とを含む。

制御信号出力回路１００は、電源電圧Ｖｄｄおよび接地電圧Ｖｓｓを電源電圧として受け、電源電圧Ｖｄｄと接地電圧Ｖｓｓとの間で互いに相補的に振幅する基準信号Ｓｉ１，Ｓｉ２を出力する。また、制御信号出力回路１００は、外部からの駆動停止の指示に応答して、停止信号Ｓ１００を活性状態にする。例えば、制御信号出力回路１００は、発振器，遅延回路，停止制御回路等によって構成される。

駆動回路１０１は、インバータ回路Ａ０１を介して制御信号出力回路１００からの基準信号Ｓｉ１を受け、出力電圧Ｖｃｐと電源電圧Ｖｄｄとの間で振幅する制御信号Ｓｃ１を出力する。駆動回路１０１は、レベルシフタＬＳ１と、遅延回路ＤＬ１と、インバータ回路Ａ１１，Ａ１２と、制御トランジスタＭ１，Ｍ２とを含む。

駆動回路１０２は、インバータ回路Ａ０１を介して制御信号出力回路１００からの基準信号Ｓｉ１を受け、電源電圧Ｖｄｄと接地電圧Ｖｓｓとの間で振幅する制御信号Ｓｃ２を出力する。駆動回路１０２は、遅延回路ＤＬ２と、インバータ回路Ａ２１，Ａ２２とを含む。

駆動回路１０３は、インバータ回路Ａ０２を介して制御信号出力回路１００からの基準信号Ｓｉ２を受け、電源電圧Ｖｄｄと接地電圧Ｖｓｓとの間で振幅する制御信号Ｓｃ３を出力する。駆動回路１０３は、遅延回路ＤＬ３と、インバータ回路Ａ３１を含む。

駆動回路１０４は、インバータ回路Ａ０２を介して制御信号出力回路１００からの基準信号Ｓｉｂを受け、出力電圧Ｖｃｐとバイアス電圧Ｖｂ１との間で振幅する制御信号Ｓｃ４を出力する。駆動回路１０４は、レベルシフタＬＳ４と、インバータ回路Ａ４１とを含む。

電圧生成回路１０５は、バイアス電圧Ｖｂ１を出力する。また、電圧生成回路１０５は、制御信号出力回路１００からの停止信号Ｓ１００が活性状態になると、バイアス電圧Ｖｂ１の出力を停止する。例えば、図２のように、電圧生成回路１０５は、抵抗Ｒ１，Ｒ２と、ダイオードＤ１，Ｄ２と、バッファＢＵＦとを含む。この電圧生成回路１０５では、抵抗Ｒ１，Ｒ２による抵抗分圧によって得られた電圧がバイアス電圧Ｖｂ１として出力される。このように電圧生成回路１０５を構成することにより、図３のように、出力電圧Ｖｃｐの変動に追従してバイアス電圧Ｖｂ１を変動させることができ、昇圧回路１１の駆動開始時においてバイアス電圧Ｖｂ１を単調増加させることが可能となる。さらに、電圧生成回路１０５は、停止信号Ｓ１００をゲートに受けるトランジスタＴ１１を含む。停止信号Ｓ１００が非活性状態（ここでは、ローレベル）である場合には、トランジスタＴ１１がオン状態になり、バイアス電圧Ｖｂ１が出力される。一方、停止信号Ｓ１００が活性状態（ここでは、ハイレベル）になると、バイアス電圧Ｖｂ１の出力が停止する。

インバータ回路Ａ０１，Ａ０２，Ａ１２，Ａ２１，Ａ２２，Ａ３１，遅延回路ＤＬ１，ＤＬ２，ＤＬ３は、それぞれ、電源電圧Ｖｄｄおよび基準電圧Ｖｓｓを電源電圧として受ける。例えば、図４Ａのように、インバータ回路Ａ０１は、入力ノードＮｉｎと基準ノードＮｒｅｆとの間に接続されたトランジスタＴｐ，Ｔｎを含む。レベルシフタＬＳ１，ＬＳ４，インバータ回路Ａ１１，Ａ４１は、それぞれ、出力電圧Ｖｃｐおよび接地電圧Ｖｓｓを電源電圧として受ける。例えば、図４Ｂのように、インバータ回路Ａ１１は、インバータ回路Ａ０１と同様の構成であるが、トランジスタＴｐ，Ｔｎのソースは、それぞれ、出力電圧Ｖｃｐを出力する出力ノードＮｏｕｔ，バイアス電圧Ｖｂ１を受けるバイアスノードＮｂｉａｓに接続される。

遅延回路ＤＬ１は、入力信号Ｓｂを入力信号Ｓａに同期させるために、基準信号Ｓｉ１を遅延させ入力信号Ｓｂとして出力する。遅延回路ＤＬ２，ＤＬ３は、それぞれ、駆動回路１０１〜１０４のそれぞれにおける遅延量が同一になるように、基準信号Ｓｉ１，Ｓｉ２を遅延させ制御信号Ｓｃ２，Ｓｃ３として出力する。

インバータ回路Ａ０１，Ａ０２は、それぞれ、制御信号出力回路１００からの基準信号Ｓｉ１，Ｓｉ２を増幅するために設けられる。インバータ回路Ａ１１，Ａ１２は、それぞれ、入力信号Ｓａ，Ｓｂを増幅するためや、入力信号Ｓａ，Ｓｂの極性を基準信号Ｓｉ１の極性に一致させるために設けられる。インバータ回路Ａ２１，Ａ２２は、制御信号Ｓｃ２を増幅するためや、基準信号Ｓｉ１に対して制御信号Ｓｃ２を逆の極性にするために設けられる。インバータ回路Ａ３１，Ａ４１は、それぞれ、制御信号Ｓｃ３，Ｓｃ４を増幅するためや、制御信号Ｓｃ３，Ｓｃ４の極性を基準信号Ｓｉ２の極性に一致させるために設けられる。

レベルシフタＬＳ１，ＬＳ４は、それぞれ、基準信号Ｓｉ１，Ｓｉ２を入力信号Ｓａ，制御信号Ｓｃ４にシフトするために設けられる。例えば、図５のように、レベルシフタＬＳ１は、インバータ回路ＩＮＶと、差動トランジスタ対（ＴＡ１，ＴＢ１）と、カレントミラー回路ＣＭＡ１，ＣＭＡ２，ＣＭＡ３，ＣＭＡ４，ＣＭＢ１，ＣＭＢ２，ＣＭＢ３と、トランジスタＴＡ２，ＴＢ２と、バイアス電流源ＩＢＩＡＳと、電流供給部ＣＳとを含む。電流供給部ＣＳは、差動トランジスタＴＡ１，ＴＢ１およびトランジスタＴＡ２，ＴＢ２に電流を供給する。電流供給部ＣＳからトランジスタＴＡ２，ＴＢ２へアイドリング電流が供給されることにより、トランジスタＴＡ２，ＴＢ２のそれぞれのソース電圧は、バイアス電圧Ｖｂ１よりも高くならないように抑制される。

制御トランジスタＭ１は、インバータ回路Ａ１１の出力端子に接続されるソースと、制御トランジスタＭ２のドレインに接続されるドレインと、バイアス電圧Ｖｂ１を受けるゲートとを有する。制御トランジスタＭ２は、インバータ回路Ａ１２の出力端子に接続されるソースと、バイアス電圧（ここでは、電源電圧Ｖｄｄ）を受けるゲートとを有する。制御信号Ｓｃ１は、制御トランジスタＭ１，Ｍ２の接続ノード（中間ノード）から出力される。

次に、図６を参照しつつ、図１に示した電圧変換装置１による動作について説明する。なお、ここでは、駆動トランジスタＴ１〜Ｔ４，および制御トランジスタＭ１，Ｍ２のソース・ドレイン間耐圧を“Ｖｄｄ”とし、“Ｖｃｐ＝２×Ｖｄｄ”であるものとする。また、“Ｖｂ１＝Ｖｃｐ／２”とする。

〔充電期間〕
まず、充電期間が開始すると（充電モードになると）、制御回路１２では、基準信号Ｓｉ１は、ハイレベル（Ｖｄｄ）からローレベル（Ｖｓｓ）に遷移する。一方、基準信号Ｓｉ２は、ハイレベル（Ｖｄｄ）になっている。

駆動回路１０１では、入力信号Ｓａがハイレベル（Ｖｃｐ）からローレベル（Ｖｂ１）に遷移するとともに、入力信号Ｓｂもハイレベル（Ｖｄｄ）からローレベル（Ｖｓｓ）に遷移する。これにより、制御トランジスタＭ２がオン状態になり、制御信号Ｓｃ１がハイレベル（Ｖｃｐ）からローレベル（Ｖｓｓ）になる。このとき、制御トランジスタＭ１，Ｍ２のソース・ドレイン間電圧は、それぞれ、“Ｖｂ１−Ｖｓｓ”，“０”であり、いずれもソース・ドレイン間耐圧“Ｖｄｄ”よりも小さい。

昇圧回路１１では、制御信号Ｓｃ１がハイレベル（Ｖｃｐ）からローレベル（Ｖｓｓ）に遷移し、駆動トランジスタＴ１がオフ状態からオン状態になる。また、制御信号Ｓｃ２がローレベル（Ｖｓｓ）からハイレベル（Ｖｄｄ）に遷移し、駆動トランジスタＴ２がオフ状態からオン状態になる。これにより、昇圧容量Ｃ１の一方端が入力ノードＮｉｎに接続され、昇圧容量Ｃ１の他方端が基準ノードＮｒｅｆに接続されるので、昇圧容量Ｃ１が充電される。

〔非駆動期間〕
次に、充電期間が終了すると（充電モードが終了すると）、制御回路１２では、基準信号Ｓｉ１は、ローレベル（Ｖｓｓ）からハイレベル（Ｖｄｄ）に遷移する。一方、基準信号Ｓｉ２は、ハイレベル（Ｖｄｄ）になっている。

駆動回路１０１では、入力信号Ｓａがローレベル（Ｖｂ１）からハイレベル（Ｖｃｐ）に遷移するとともに、入力信号Ｓｂもローレベル（Ｖｓｓ）からハイレベル（Ｖｄｄ）に遷移する。これにより、制御トランジスタＭ１がオン状態になり、制御信号Ｓｃ１がハイレベル（Ｖｃｐ）になる。このとき、制御トランジスタＭ１，Ｍ２のソース・ドレイン間電圧は、それぞれ、“０”，“Ｖｃｐ−Ｖｂ１”であり、いずれもソース・ドレイン間耐圧“Ｖｄｄ”よりも小さい。

昇圧回路１１では、制御信号Ｓｃ１がローレベル（Ｖｓｓ）からハイレベル（Ｖｄｄ）に遷移し、駆動トランジスタＴ１がオン状態からオフ状態になる。また、制御信号Ｓｃ２がハイレベル（Ｖｄｄ）からローレベル（Ｖｓｓ）に遷移し、駆動トランジスタＴ２がオン状態からオフ状態になる。これにより、昇圧容量Ｃ１の一方端が入力ノードＮｉｎ，出力ノードＮｏｕｔのいずれからも切り離された状態になり、昇圧容量Ｃ１の他方端が入力ノードＮｉｎ，基準ノードＮｒｅｆのいずれからも切り離された状態になる。すなわち、昇圧回路１１は、非駆動状態になる。

〔昇圧期間〕
次に、昇圧期間が開始すると（昇圧モードになると）、制御回路１２では、基準信号Ｓｉ２は、ハイレベル（Ｖｄｄ）からローレベル（Ｖｓｓ）に遷移する。一方、基準信号Ｓｉ１は、ハイレベル（Ｖｄｄ）のままである。このとき、制御トランジスタＭ１，Ｍ２のソース・ドレイン間電圧は、それぞれ、“０”，“Ｖｃｐ−Ｖｄｄ”であり、いずれもソース・ドレイン間耐圧“Ｖｄｄ”よりも小さい。

昇圧回路１１では、制御信号Ｓｃ３，Ｓｃ４がハイレベル（Ｖｄｄ，Ｖｃｐ）からローレベル（Ｖｓｓ，Ｖｂ１）に遷移するので、駆動トランジスタＴ３，Ｔ４は、オフ状態からオン状態になる。これにより、昇圧容量Ｃ１の一方端が出力ノードＮｏｕｔに接続され、昇圧容量Ｃ１の他方端が入力ノードＮｉｎに接続されるので、昇圧容量Ｃ１の充電電圧が電源電圧Ｖｄｄに重畳され、電源電圧Ｖｄｄの２倍の電圧値を有する出力電圧Ｖｃｐが出力される。

以上のように、制御トランジスタＭ１，Ｍ２のソース・ドレイン間電圧がソース・ドレイン間耐圧を超えないので、制御トランジスタＭ１，Ｍ２の耐圧破壊を防止することができる。また、制御トランジスタＭ１，Ｍ２の閾値電圧による制限を受けることなく、制御信号Ｓｃ１の振幅を設定することができる。このように、制御トランジスタＭ１，Ｍ２の閾値電圧によって制御信号Ｓｃ１の振幅が制限されないので、駆動トランジスタＴ１〜Ｔ４のソース・ドレイン間耐圧の２倍の電圧値を有する出力電圧Ｖｃｐを出力することが可能となる。すなわち、制御トランジスタＭ１，Ｍ２の閾値電圧による制限を受けることなく出力電圧の電圧値を設定することができ、昇圧回路１１の昇圧能力を十分に発揮させることができる。

また、出力電圧Ｖｃｐの変動に追従してバイアス電圧Ｖｂ１が変動することにより、昇圧回路１１の駆動開始時（詳しくは、出力容量Ｃ２に電荷が蓄積されていない状態から昇圧動作を開始するとき）において制御信号Ｓｃ４のローレベルを電源電圧Ｖｄｄよりも低くすることができる。これにより、昇圧回路１１の駆動開始時において駆動トランジスタＴ４をオン状態にするために必要なゲート・ソース間電圧を確保することができる。なお、バイアス電圧Ｖｂ１は、定電圧であっても良い。

さらに、停止信号Ｓ１００によって電圧生成回路１０５を制御することができるので、バイアス電圧Ｖｂ１が必要なときだけ電圧生成回路１０５を駆動させることができ、電圧生成回路１０５による無駄な電力消費をなくすことができる。

さらに、遅延回路ＤＬ１，ＤＬ２，ＤＬ３により遅延量を調整することにより、非動作期間（充電期間と昇圧期間との間の期間）を確保することができ、充電期間と昇圧期間との重複（すなわち、駆動トランジスタＴ１〜Ｔ４の全てがオン状態になる状態）に起因する貫通電流の発生を抑制することができる。

（実施形態１の変形例）
また、図７のように、制御信号出力回路１００，インバータ回路Ａ０１，Ａ０２に対して電源電圧Ｖｄｄに代えて電圧ＶｄｄＬ（電源電圧Ｖｄｄよりも低い電圧）を電源電圧として供給しても良い。この場合、遅延回路ＤＬ１，ＤＬ２，ＤＬ３に代えて、レベルシフタＬＳ５，ＬＳ２，ＬＳ３を設ければ、図１と同様の制御信号Ｓｃ１〜Ｓｃ４を生成することができる。このように構成することにより、制御信号出力回路１００およびインバータ回路Ａ０１，Ａ０２における消費電力を低減することができる。また、図７のように、駆動回路１０２においてレベルシフタＬＳ２の前段にインバータ回路Ａ２１を設ければ、インバータ回路Ａ２１に対しても電圧ＶｄｄＬを電源電圧として供給することができ、消費電力をさらに低減することができる。

（実施形態２）
図８は、この発明の実施形態２による電圧変換装置２の構成を示す。電圧変換装置２は、図１に示した構成に加えて、判定回路２１と、リセット回路２２とを備える。

判定回路２１は、出力電圧Ｖｃｐを受け、出力電圧Ｖｃｐが所定値（ここでは、電源電圧Ｖｄｄ）よりも高いか否かを判定する。また、判定回路２１は、制御信号出力回路１００からの停止信号Ｓ１００を受け、停止信号Ｓ１００が活性状態であるか否かを判定する。判定回路２１は、出力電圧Ｖｃｐの電圧値が所定値よりも低いと判定し、且つ、停止信号Ｓ１００が非活性状態であると判定すると、停止信号Ｓ２１ａを活性状態にする。また、判定回路２１は、それ以外の場合（出力電圧Ｖｃｐの電圧値が所定値よりも高い場合、および／または、停止信号Ｓ１００が活性状態である場合）には、停止信号Ｓ２１ａを非活性状態にする。

さらに、判定回路２１は、出力電圧Ｖｃｐが所定値よりも高いと判定し、且つ、停止信号Ｓ１００が活性状態であると判定すると、リセット信号Ｓ２１ｂを活性状態にする。また、判定回路２１は、それ以外の場合（出力電圧Ｖｃｐの電圧値が所定値よりも低い場合、および／または、停止信号Ｓ１００が非活性状態である場合）には、リセット信号Ｓ２１ｂを非活性状態にする。例えば、判定回路２１は、出力電圧Ｖｃｐと電源電圧Ｖｄｄとを比較する比較器ＣＯＭＰと、比較器ＣＯＭＰの出力と停止信号Ｓ１００とを受ける論理回路ＬＬ１，ＬＬ２とを含む。

電圧生成回路１０５は、停止信号Ｓ１００に代えて判定回路２１からの停止信号Ｓ２１ａを受け、停止信号Ｓ２１ａが非活性状態（ここでは、ローレベル）である場合には、バイアス電圧Ｖｂ１の出力を継続し、停止信号Ｓ２１ａが活性状態（ここでは、ハイレベル）になるとバイアス電圧Ｖｂ１の出力を停止する。すなわち、電圧生成回路１０５は、停止信号Ｓ１００が活性状態であるとき、出力電圧Ｖｃｐの電圧値が所定値よりも高い場合にはバイアス電圧Ｖｂ１の出力を継続し、一方、低い場合にはバイアス電圧Ｖｂ１の出力を停止する。

リセット回路２２は、判定回路２１からのリセット信号Ｓ２１ｂが活性状態（ここでは、ハイレベル）になると、出力容量Ｃ２に蓄積された電荷を放電する（出力ノードＮｏｕｔにおける出力電圧Ｖｃｐをリセットする。）。すなわち、リセット回路２２は、停止信号Ｓ１００が活性状態であるとき、出力電圧Ｖｃｐの電圧値が所定値よりも高い場合にはリセット処理を実行し、出力電圧Ｖｃｐが所定値よりも低い場合にはリセット処理を停止する。例えば、リセット回路２２は、抵抗ＲＲＲと、１個または複数のダイオードＤＤＤと、トランジスタＴ２２とを含む。

以上のように、出力電圧Ｖｃｐの電圧値が所定値よりも小さくなるまで電圧生成回路１０５によるバイアス電圧Ｖｂ１の出力を継続させることにより、出力電圧Ｖｃｐとバイアス電圧Ｖｂ１との電圧差が素子耐圧を超えることを防止することができ、素子（例えば、制御トランジスタＭ１等）の耐圧破壊を防ぐことが可能となる。さらに、出力電圧Ｖｃｐの電圧値が所定値よりも小さくなった後に電圧生成回路１０５によるバイアス電圧Ｖｂ１の出力を停止させることにより、電圧生成回路１０５における消費電力を低減することができる。

また、出力電圧Ｖｃｐが所定値よりも小さくなるまでリセット回路２２によるリセット処理を実行することにより、昇圧回路１１の駆動停止時において出力電圧Ｖｃｐを素速くリセットすることができ、出力電圧Ｖｃｐが安定するまでに要する時間を短縮することができる。これにより、製品の量産検査において検査時間を短縮することができる。

（実施形態３）
図９は、この発明の実施形態３による電圧変換装置の構成を示す。電圧変換装置３は、図１に示した構成に加えて、出力電圧異常検知回路３１と、容量電圧異常検知回路３２，３３と、バイアス電圧異常検知回路３４とを備える。

昇圧回路１１が駆動状態である場合、出力電圧Ｖｃｐが電源電圧Ｖｄｄよりも低くなることはないが、出力ノードＮｏｕｔが接地ノード（ここでは、基準ノードＮｒｅｆ）に短絡している場合、出力ノードＮｏｕｔと接地ノードとの間に貫通電流が発生し、出力電圧Ｖｃｐが電源電圧Ｖｄｄよりも低くなることがある。同様に、昇圧容量Ｃ１の一方端が接地ノードに短絡している場合、昇圧容量Ｃ１の一方端と接地ノードとの間に貫通電流が発生し、昇圧容量Ｃ１の一方端における電圧（容量電圧ＶＰ）が電源電圧Ｖｄｄよりも低くなることがある。

出力電圧異常検知回路３１は、出力電圧Ｖｃｐの電圧値が出力電圧閾値（例えば、電源電圧Ｖｄｄ）よりも低いことを検知すると、検知信号Ｓ３１を出力する。容量電圧異常検知回路３２は、昇圧容量Ｃ１の容量電圧ＶＰの電圧値が容量電圧閾値（例えば、電源電圧Ｖｄｄ）よりも小さいことを検知すると、検知信号Ｓ３２を出力する。

また、昇圧容量Ｃ１の他方端が電源電圧ノード（ここでは、入力ノードＮｉｎ）に短絡している場合、容量電圧ＶＮは、電源電圧Ｖｄｄと等しくなる。ここで、駆動トランジスタＴ２がオン状態になると、駆動トランジスタＴ２を介して昇圧容量Ｃ１の他方端と基準ノードＮｒｅｆとの間に貫通電流が発生してしまう。一方、昇圧容量Ｃ１の他方端が接地ノード（ここでは、基準ノードＮｒｅｆ）に短絡している場合、容量電圧ＶＮは、接地電圧Ｖｓｓと等しくなる。ここで、駆動トランジスタＴ３がオン状態になると、駆動トランジスタＴ３を介して入力ノードＮｉｎと昇圧容量Ｃ１の他方端との間に貫通電流が発生してしまう。

容量電圧異常検知回路３３は、昇圧容量Ｃ１の容量電圧ＶＮの電圧値が所定範囲（例えば、電源電圧Ｖｄｄよりも若干低い電圧よりも低く、接地電圧Ｖｓｓよりも若干高い電圧よりも高い範囲）の外であることを検知すると、検知信号Ｓ３３を出力する。

また、電圧生成回路１０５の出力端子が電源電圧ノードや接地ノードに短絡している場合、バイアス電圧Ｖｂ１の電圧値が所望値から大幅にずれることがある。この場合、バイアス電圧Ｖｂ１を電源電圧として受ける素子（制御トランジスタＭ１や、インバータ回路Ａ１１等）において耐圧破壊が生じる可能性がある。

バイアス電圧異常検知回路３４は、バイアス電圧Ｖｂ１の電圧値が所定の許容範囲の外であることを検知すると、検知信号Ｓ３４を出力する。

制御信号出力回路１００は、検知信号Ｓ３１〜Ｓ３４のうち少なくとも１つが活性状態になると、昇圧回路１１の駆動トランジスタＴ１〜Ｔ４の全てがオフ状態になるように基準信号Ｓｉ１，Ｓｉ２を出力する。これにより、昇圧回路１１は、非駆動状態になる。

以上のように、出力電圧Ｖｃｐ，容量電圧ＶＰ，ＶＮ，バイアス電圧Ｖｂ１のそれぞれの異常状態を検知することにより、素子の耐圧破壊や過大電流による発熱等の被害を防止することができる。

なお、出力電圧異常検知回路３１，容量電圧異常検知回路３２，３３，バイアス電圧異常検知回路３４は、図７、図８に示した電圧変換装置１ａ，２にも適用可能である。

（音声システム）
図１０のように、以上の各実施形態における電圧変換装置１，１ａ，２，３は、音声システムに適用可能である。図１０に示した音声システムは、電圧変換装置１の他に、デコード回路４１と、一対の増幅回路４２ａ，４２ｂと、圧電スピーカ回路４３とを備える。

デコード回路４１は、音声データを復号化し、音声信号を出力する。増幅回路４２ａ，４２ｂは、電圧変換装置１の出力電圧を電源電圧として動作し、増幅回路４２ａは、デコード回路４１からの音声信号を増幅し、増幅回路４２ｂは、デコード回路４１からの音声信号を反転増幅する。これにより、差動信号が生成される。圧電スピーカ回路４３は、増幅回路４２ａ，４２ｂによって生成された差動信号に基づいて、音声を出力する。

（その他の実施形態）
以上の各実施形態において、入力電圧を「電源電圧Ｖｄｄ」、基準電圧を「接地電圧Ｖｓｓ」、制御トランジスタＭ１のゲートに供給されるバイアス電圧（第１のバイアス電圧）を「バイアス電圧Ｖｂ１」、制御トランジスタＭ２のゲートに供給されるバイアス電圧（第２のバイアス電圧）を「電源電圧Ｖｄｄ」として説明したが、これらに限定されない。すなわち、出力電圧と第２のバイアス電圧との電圧差が制御トランジスタＭ２のソース・ドレイン間耐圧よりも小さいかまたは等しく、第１のバイアス電圧と基準電圧との電圧差が制御トランジスタＭ１のソース・ドレイン間耐圧よりも小さいかまたは等しければ、上述の効果を奏する。

さらに、ソース・ドレイン間耐圧が同一であるトランジスタを用いて、昇圧回路１１および制御回路１２を構成する場合、出力電圧と第１のバイアス電圧との電圧差，第２のバイアス電圧と基準電圧との電圧差，出力電圧と第２のバイアス電圧との電圧差、第１のバイアス電圧と基準電圧との電圧差の全てをそのソース・ドレイン間耐圧よりも小さくまたは等しくすれば、耐圧破壊を発生させることなく、電圧変換装置を動作させることができる。例えば、図１において、ソース・ドレイン間耐圧が“Ｖｄｄ”であるトランジスタを用いて電圧変換装置を構成する場合、入力電圧を“Ｖｄｄ”、基準電圧を“Ｖｓｓ”、第１のバイアス電圧を“Ｖｂ１＝Ｖｃｐ／２”、第２のバイアス電圧を“Ｖｄｄ”に設定すれば、いずれの回路においてもソース・ドレイン間電圧がソース・ドレイン間耐圧“Ｖｄｄ”を超えなくなる。

以上のように、この発明は、閾値電圧による制限を受けることなく出力信号の振幅を設定することができるので、チャージポンプ電源装置のように入力電圧を昇圧して出力電圧を出力する電圧変換装置等に有用である。

この発明の実施形態１による電圧変換装置の構成を示す図。 図１に示した電圧生成回路の構成例を示す図。 バイアス電圧について説明するためのグラフ。 図１に示したインバータ回路の構成例を示す図。 図１に示したレベルシフタの構成例を示す図。 図１に示した電圧変換装置による動作について説明するための信号波形図。 図１に示した電圧変換装置の変形例を示す図。 この発明の実施形態２による電圧変換装置の構成を示す図。 この発明の実施形態３による電圧変換装置の構成を示す図。 図１に示した電圧変換装置を備える音声システムの構成を示す図。 従来のチャージポンプ電源装置の構成を示す図。 （Ａ）従来のバッファ回路の構成を示す図。（Ｂ）従来のバッファ回路による動作について説明するための信号波形図。

符号の説明

１，１ａ，２，３ 電圧変換装置
１１ 昇圧回路
１２ 制御回路
１００ 制御信号出力回路
１０１，１０２，１０３，１０４ 駆動回路
１０５ 電圧生成回路
Ｃ１ 昇圧容量
Ｃ２ 出力容量
Ｔ１，Ｔ２，Ｔ３，Ｔ４ 駆動トランジスタ
Ｍ１，Ｍ２ 制御トランジスタ
Ａ０１，Ａ０２，Ａ１１，Ａ１２，Ａ２１，Ａ２２，Ａ３１，Ａ４１ インバータ回路
ＬＳ１，ＬＳ２，ＬＳ３，ＬＳ４ レベルシフタ
ＤＬ１，ＤＬ２，ＤＬ３ 遅延回路
２１ 判定回路
２２ リセット回路
３１ 出力電圧異常検知回路
３２，３３ 容量電圧異常検知回路
３４ バイアス電圧異常検知回路

Claims (12)

1. 入力電圧を昇圧して出力電圧を出力する装置であって、
   昇圧容量と、前記出力電圧を出力するための出力ノードと基準電圧を受ける基準ノードとの間に接続される出力容量と、充電モードにおいて前記昇圧容量の一方端を前記入力電圧を受ける入力ノードに接続するとともに前記昇圧容量の他方端を前記基準ノードに接続し、昇圧モードにおいて前記昇圧容量の他方端を前記入力ノードに接続するとともに前記昇圧容量の一方端を前記出力ノードに接続する接続切換部とを含む昇圧回路と、
   前記接続切換部の動作を制御する制御回路とを備え、
   前記接続切換部は、
   前記出力電圧と前記基準電圧との間で振幅する第１の制御信号に応答して、前記入力ノードと前記昇圧容量の一方端との接続を切り換える第１の駆動トランジスタを含み、
   前記制御回路は、
   前記出力電圧と第１のバイアス電圧との間で振幅する第１の入力信号を受ける第１の入力ノードと前記第１の制御信号を出力するための中間ノードとの間に接続され、前記第１のバイアス電圧をゲートに受ける第１の制御トランジスタと、
   前記第１の入力信号に同期して第２のバイアス電圧と前記基準電圧との間で振幅する第２の入力信号を受ける第２の入力ノードと前記中間ノードとの間に接続され、前記第２のバイアス電圧をゲートに受ける第２の制御トランジスタとを含み、
   前記出力電圧と前記第２のバイアス電圧との電圧差は、前記第２の制御トランジスタのソース・ドレイン間耐圧よりも小さいかまたは等しく、
   前記第１のバイアス電圧と前記基準電圧との電圧差は、前記第１の制御トランジスタのソース・ドレイン間耐圧よりも小さいかまたは等しい
   ことを特徴とする電圧変換装置。
2. 請求項１において、
   前記切換接続部は、
   前記入力電圧と前記基準電圧との間で振幅する第２の制御信号に応答して、前記昇圧容量の他方端と前記基準ノードとの接続を切り換える第２の駆動トランジスタと、
   前記入力電圧と前記基準電圧との間で振幅する第３の制御信号に応答して、前記昇圧容量の他方端と前記入力ノードとの接続を切り換える第３の駆動トランジスタと、
   前記出力電圧と前記第１のバイアス電圧との間で振幅する第４の制御信号に応答して、前記昇圧容量の一方端と前記出力ノードとの接続を切り換える第４の駆動トランジスタとをさらに含み、
   前記制御回路は、
   前記入力電圧と前記基準電圧との間で互いに相補的に振幅する第１および第２の基準信号と、前記第２，第３の制御信号とを生成する信号生成部と、
   前記出力電圧と前記第１のバイアス電圧とを受け、前記信号生成部によって生成された第１の基準信号を前記第１の入力信号にシフトする第１のレベルシフタと、
   前記出力電圧と前記第１のバイアス電圧とを受け、前記信号生成部によって生成された第２の基準信号を前記第４の制御信号にシフトする第２のレベルシフタとをさらに含む
   ことを特徴とする電圧変換装置。
3. 請求項１または請求項２において、
   前記制御回路は、
   前記出力電圧の変動に追従して前記第１のバイアス電圧が変動するように、前記出力電圧に基づいて前記第１のバイアス電圧を生成する電圧生成部をさらに含む
   ことを特徴とする電圧変換装置。
4. 請求項３において、
   前記電圧生成部は、駆動停止を指示する停止信号を受け、当該停止信号が活性状態になると前記第１のバイアス電圧を出力を停止する
   ことを特徴とする電圧変換装置。
5. 請求項３において、
   前記出力電圧の電圧値が所定値よりも大きいか否かを判定するとともに、駆動停止を指示する停止信号を受け当該停止信号が活性状態であるか否かを判定する判定回路をさらに備え、
   前記電圧生成部は、前記判定回路によって前記出力電圧の電圧値が所定値よりも小さいと判定され且つ前記停止信号が活性状態であると判定されると、前記第１のバイアス電圧の出力を停止し、それ以外の場合には、前記第１のバイアス電圧の出力を継続する
   ことを特徴とする電圧変換装置。
6. 請求項３において、
   前記出力電圧の電圧値が所定値よりも大きいか否かを判定するとともに、駆動停止を指示する停止信号を受け当該停止信号が活性状態であるか否かを判定する判定回路と、
   前記判定回路によって前記出力電圧の電圧値が所定値よりも大きいと判定され且つ前記停止信号が活性状態であると判定されると、前記出力ノードにおける出力電圧をリセットするリセット回路とをさらに備える
   ことを特徴とする電圧変換装置。
7. 請求項１〜６のいずれか１項において、
   前記出力電圧の電圧値が出力電圧閾値よりも小さいことを検知する出力電圧異常検知回路をさらに備え、
   前記制御回路は、前記出力電圧異常検知回路によって前記出力電圧の電圧値が出力電圧閾値よりも小さいことが検知されると、前記昇圧回路を非駆動状態にする
   ことを特徴とする電圧変換装置。
8. 請求項１〜７のいずれか１項において、
   前記昇圧容量の一方端における電圧の電圧値が容量電圧閾値よりも小さいことを検知する第１の容量電圧異常検知回路をさらに備え、
   前記制御回路は、前記第１の容量電圧異常検知回路によって前記昇圧容量の一方端における電圧の電圧値が容量電圧閾値よりも小さいことが検知されると、前記昇圧回路を非駆動状態にする
   ことを特徴とする電圧変換装置。
9. 請求項１〜８のいずれか１項において、
   前記昇圧容量の他方端における電圧が所定範囲の外であることを検知する第２の容量電圧異常検知回路をさらに備え、
   前記制御回路は、前記第２の容量電圧異常検知回路によって前記昇圧容量の他方端における電圧が所定範囲の外であることが検知されると、前記昇圧回路を非駆動状態にする
   ことを特徴とする電圧変換装置。
10. 請求項１〜９のいずれか１項において、
    前記バイアス電圧が許容範囲の外であることを検知するバイアス電圧異常検知回路をさらに備え、
    前記制御回路は、バイアス電圧異常検知回路によって前記バイアス電圧が許容範囲の外であることが検知されると、前記昇圧回路を非駆動状態にする
    ことを特徴とする電圧変換装置。
11. 請求項１〜１０のいずれか１項に記載の電圧変換装置と、
    音声データを復号化し音声信号を出力するデコード回路と、
    前記電圧変換装置の出力電圧を電源電圧として動作し、前記デコード回路からの音声信号を差動信号にして増幅する増幅回路と、
    前記増幅回路からの差動信号に基づいて音声を出力するスピーカ回路とを備える
    ことを特徴とする音声システム。
12. 第１の電圧と第２の電圧との間で振幅する第１の入力信号を受ける第１の入力ノードと出力信号を出力するための中間ノードとの間に接続され、前記第２の電圧をゲートに受ける第１の制御トランジスタと、
    前記第１の入力信号に同期して第３の電圧と第４の電圧との間で振幅する第２の入力信号を受ける第２の入力ノードと前記中間ノードとの間に接続され、前記第３の電圧をゲートに受ける第２の制御トランジスタとを備え、
    前記第１の電圧と前記第３の電圧との電圧差は、前記第２の制御トランジスタのソース・ドレイン間耐圧よりも小さいかまたは等しく、
    前記第２の電圧と前記第４の電圧との電位差は、前記第１の制御トランジスタのソース・ドレイン間耐圧よりも小さいかまたは等しい
    ことを特徴とする駆動回路。

Images