JP2009111750A - アナログスイッチおよびそれを用いたセレクタ回路 - Google Patents
アナログスイッチおよびそれを用いたセレクタ回路 Download PDFInfo
- Publication number
- JP2009111750A JP2009111750A JP2007282218A JP2007282218A JP2009111750A JP 2009111750 A JP2009111750 A JP 2009111750A JP 2007282218 A JP2007282218 A JP 2007282218A JP 2007282218 A JP2007282218 A JP 2007282218A JP 2009111750 A JP2009111750 A JP 2009111750A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- gate
- analog switch
- analog
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】アナログスイッチの歪みを低減する。
【解決手段】入力端子P1にはアナログ信号INが入力される。出力端子P2からは、アナログ信号OUTが出力される。第1トランジスタM1はNチャンネルのMOSFETであって、入力端子P1と出力端子P2の間に設けられる。第1抵抗R1は、第1トランジスタM1のゲートと第1固定電圧端子(電源端子)P3の間に設けられ、第1トランジスタM1のゲートをハイインピーダンス状態とする。
【選択図】図1
【解決手段】入力端子P1にはアナログ信号INが入力される。出力端子P2からは、アナログ信号OUTが出力される。第1トランジスタM1はNチャンネルのMOSFETであって、入力端子P1と出力端子P2の間に設けられる。第1抵抗R1は、第1トランジスタM1のゲートと第1固定電圧端子(電源端子)P3の間に設けられ、第1トランジスタM1のゲートをハイインピーダンス状態とする。
【選択図】図1
Description
本発明は、アナログスイッチに関する。
アナログ信号の伝搬経路を遮断したり、伝搬経路を切りかえる目的でアナログスイッチが利用される。一般的なアナログスイッチとしてはトランスファゲートがしばしば利用される。トランスファゲートは、並列に設けられ、互いの両端が共通に接続されたNチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)とPチャンネルMOSFETを備える。
トランスファゲートにアナログ信号を伝搬させる場合について考察する。トランスファゲートがオンの状態において、NチャンネルMOSFETのゲートにはハイレベル(電源電圧)が、PチャンネルMOSFETのゲートにはローレベル(接地電圧または負の電源電圧)が印加され、電圧が固定される。この状態でアナログスイッチの入力端子に時間的に変動するアナログの入力信号を入力すると、MOSFETのゲートソース間電圧が入力信号の変動に応じて変化する。
ゲートソース間電圧が変化するとMOSFETのオン抵抗が変動するため、出力端子に現れるアナログ信号の波形が歪んでしまう。こうしたアナログスイッチにアナログオーディオ信号やアナログビデオ信号などの低歪みが要求される信号を伝搬させると、音質や画質の低下といった問題を招く。
本発明はかかる課題に鑑みてなされたものであり、その目的は、歪みを低減したアナログスイッチの提供にある。
本発明のある態様のアナログスイッチは、アナログ信号が入力される入力端子と、アナログ信号を出力するための出力端子と、入力端子と出力端子の間に設けられたNチャンネルの第1MOSFET(Metal Oxide Semiconductor Field Effect Transistor)と、第1MOSFETのゲートと第1固定電圧端子の間に設けられた第1抵抗と、を備える。
この態様によると、第1固定電圧端子と第1MOSFETのゲート間が、第1抵抗によってハイインピーダンスとなる。この状態で入力端子にアナログ信号を与えると、ゲートソース間容量(もしくはゲートドレイン間容量)によって入力端子とゲート間がカップリングされ、ゲート電圧が入力信号と同相で変化する。その結果、第1MOSFETのゲートソース間電圧の変動が抑制され、オン抵抗の変動も抑制されるため、アナログ信号の歪みを低減できる。
アナログ信号は接地電圧を中心として正負にスイングする信号であってもよい。アナログスイッチのオン状態において、第1固定電圧端子には電源電圧が印加されてもよい。つまり、第1固定電圧端子は電源端子であってもよい。このアナログスイッチを用いれば、電源電圧のみを与えればすみ、負のバイアス電圧が不要となるため、回路を簡素化できる。
ある態様のアナログスイッチは、入力端子と出力端子の間に第1MOSFETと直列に接続され、ゲートが第1MOSFETのゲートと共通に接続されたNチャンネルの第2MOSFETを更に備えてもよい。
アナログ信号はオーディオ信号であって、第1抵抗と第1MOSFETのゲートソース間の容量によって形成されるハイパスフィルタは、オーディオ帯域を透過させてもよい。
ある態様のアナログスイッチは、入力端子と第1MOSFETのゲートの間に設けられた第1キャパシタをさらに備えてもよい。
この場合、ゲートと入力端子間が、MOSFETのゲートソース間容量(ゲートドレイン間容量)に加えて、第1キャパシタによってもカップリングされるため、ゲート電圧の入力信号に対する追従性を高めることができ、さらに歪みを低減することができる。
この場合、ゲートと入力端子間が、MOSFETのゲートソース間容量(ゲートドレイン間容量)に加えて、第1キャパシタによってもカップリングされるため、ゲート電圧の入力信号に対する追従性を高めることができ、さらに歪みを低減することができる。
ある態様のアナログスイッチは、出力端子と第1MOSFETのゲートの間に設けられた第2キャパシタをさらに備えてもよい。
この場合、ゲートと入力端子間が、MOSFETのゲートソース間容量(ゲートドレイン間容量)に加えて、第2キャパシタによってもカップリングされるため、ゲート電圧の入力信号に対する追従性を高めることができ、さらに歪みを低減することができる。
この場合、ゲートと入力端子間が、MOSFETのゲートソース間容量(ゲートドレイン間容量)に加えて、第2キャパシタによってもカップリングされるため、ゲート電圧の入力信号に対する追従性を高めることができ、さらに歪みを低減することができる。
ある態様のアナログスイッチは、第1固定電圧端子と第1抵抗の設けられ、アナログスイッチのオン、オフに応じて、ゲート電圧が制御される第3MOSFETをさらに備えてもよい。
ある態様のアナログスイッチは、第1MOSFETと第2MOSFETの接続点と第1抵抗の間に設けられ、アナログスイッチのオン、オフに応じて、ゲート電圧が制御される第4MOSFETをさらに備えてもよい。
ある態様のアナログスイッチは、第1MOSFETと第2MOSFETの接続点と接地端子の間に設けられ、アナログスイッチのオン、オフに応じて、ゲート電圧が制御される第5MOSFETをさらに備えてもよい。
ある態様のアナログスイッチは、第1MOSFETのゲートと第1固定電圧端子の間に、第1抵抗と直列に、カソードが第1MOSFETのゲート側となる向きで配置された第1ダイオードをさらに備えてもよい。
ある態様のアナログスイッチは、入力端子と出力端子の間に設けられたPチャンネルの第6MOSFETと、第6MOSFETのゲートと第2固定電圧端子の間に設けられた第2抵抗と、をさらに備えてもよい。
アナログ信号は接地電圧を中心として正負にスイングする信号であってもよい。アナログスイッチのオン状態において、第2固定電圧端子には接地電圧を印加してもよい。つまり第2固定電圧端子は接地端子であってもよい。あるいは第2固定電圧端子を負電圧としてもよい。
ある態様のアナログスイッチは、入力端子と出力端子の間に第6MOSFETと直列に接続され、ゲートが第6MOSFETのゲートと共通に接続されたPチャンネルの第7MOSFETを更に備えてもよい。
本発明のさらに別の態様もまた、アナログスイッチである。このアナログスイッチは、アナログ信号が入力される入力端子と、アナログ信号を出力するための出力端子と、入力端子と出力端子の間に設けられた第1MOSFET(Metal Oxide Semiconductor Field Effect Transistor)と、第1MOSFETのゲートと第1固定電圧端子の間に設けられ、アナログ信号の電圧に応じて第1MOSFETのゲートを充放電するインピーダンス素子と、を備える。
アナログ信号はオーディオ信号であって、出力端子には負荷として電気音響変換素子が接続されてもよい。電気音響変換素子とは、スピーカ、ヘッドホン、イヤホンなど、アナログの電気信号を、音響波(音)に変換するデバイスをいう。電気音響変換素子のインピーダンスは数Ωから数十Ωと小さいため、MOSFETのオン抵抗の変動を抑制する上述のアナログスイッチを好適に利用できる。
本発明のさらに別の態様は、セレクタ回路である。このセレクタ回路は、上述のアナログスイッチを複数備える。複数のアナログスイッチの出力端子は共通に接続される。
この態様によれば、低歪みのマルチプレクサを提供できる。
この態様によれば、低歪みのマルチプレクサを提供できる。
本発明のさらに別の態様もまた、セレクタ回路である。このセレクタ回路は、上述のアナログスイッチを複数備える。複数のアナログスイッチの入力端子は共通に接続される。
この態様によれば、低歪みのデマルチプレクサを提供できる。
この態様によれば、低歪みのデマルチプレクサを提供できる。
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明によれば、低歪みのアナログスイッチが提供できる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが部材Bに接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図1は、実施の形態に係るアナログスイッチ10aの構成の主要部を示す回路図である。アナログスイッチ10aは、入力端子P1、出力端子P2、第1抵抗R1、キャパシタC1を備える。
アナログスイッチ10aは、オン状態において入力端子P1に入力された入力信号INを出力端子P2から出力し、オフ状態において出力端子P2を入力信号INと無相関の状態、たとえばハイインピーダンス状態や所定の電圧に固定された状態とする。
入力信号INは、たとえばオーディオ信号やビデオ信号など、低歪みが要求されるアナログ信号である。もっとも入力信号INは、その他の任意の信号でもよい。以下の説明では、入力信号INは、接地電圧(0V)を中点として正負にスイングする波形を有するものとする。
第1トランジスタM1は、NチャンネルMOSFETであって、入力端子P1と出力端子P2の間に設けられる。ここでは説明の便宜のため、第1トランジスタM1の入力端子P1側の端子をソース、出力端子P2側の端子をドレインと呼ぶ。
第1抵抗R1は、第1トランジスタM1のゲートと第1固定電圧端子P3の間に設けられる。
アナログスイッチ10aがオンの状態において、第1固定電圧端子P3には電源電圧Vddが印加される。アナログスイッチ10aをオフする場合、第1トランジスタM1をオフさせればよく、その方法は特に限定されない。たとえば、第1固定電圧端子P3に接地電圧や負電圧を印加してもよい。あるいは、第1抵抗R1と直列にスイッチ素子を設けて、これをオフして第1トランジスタM1のゲートに与えるバイアスを遮断してもよい。図1には、アナログスイッチ10aの最も基本的な構成要素のみが示され、オンオフを切りかえるための構成は示されない。言い換えれば、図1は、オン状態におけるアナログスイッチ10aの等価回路を示している。
第1トランジスタM1のゲートと入力端子P1の間には、第1キャパシタC1が設けられる。第1キャパシタC1は、MIM(Metal Insulator Metal)容量として形成してもよいし、第1トランジスタM1のゲートソース間容量を利用してもよい。MIM容量として形成する場合、容量値を第1トランジスタM1のサイズとは独立して設計できるという利点がある。ゲートソース間容量を利用する場合、トランジスタサイズを、所望の容量が得られる値に設計する。以下では、MIM容量であると寄生容量であるとを問わずに、入力端子P1と第1トランジスタM1のゲート間容量を第1キャパシタC1という。
同様に、第1トランジスタM1のゲートと出力端子P2の間に、第2キャパシタを設けてもよい。なお図1には図示しないが、第2キャパシタは第1トランジスタM1のゲートドレイン間容量として存在する。ゲートドレイン間容量に加えて、MIM容量を設けてもよい。
図1のアナログスイッチ10aにおいて、入力端子P1と第1トランジスタM1のゲートの間には、第1キャパシタC1と第1抵抗R1によってハイパスフィルタが構成する。このハイパスフィルタの帯域は、アナログ信号INの帯域に合わせて設計すればよい。たとえばアナログ信号INがオーディオ信号の場合、オーディオ帯域を透過させるように設計する。一例として、R1=100MΩ、C1=100pF程度が望ましい。
以上が実施の形態に係るアナログスイッチ10aの基本的な構成である。次に図1のアナログスイッチ10aの動作を説明する。図2は、図1のアナログスイッチ10aの動作状態を示すタイムチャートである。図2の縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。
図1の回路の効果を明確とするために、第1抵抗R1を設けない回路の動作について考察する。たとえば従来のトランスファゲートのように、トランジスタのゲートに第1抵抗R1が設けられない場合、第1トランジスタM1のゲート電圧Vgは図2の破線で示すように電源電圧Vddに固定され、第1トランジスタM1のゲートソース間電圧Vgsは、図2に破線で示すように入力信号INの電圧値に応じて時間的に変化する。その結果、第1トランジスタM1のオン抵抗が変動し、第1トランジスタM1のドレインソース間電圧が変化するため、出力信号OUTは入力信号INに対して歪んでしまう。
これに対して、図1のアナログスイッチ10aは以下のように動作する。第1固定電圧端子P3と第1トランジスタM1のゲート間は、第1抵抗R1によってハイインピーダンスとなる。つまり第1トランジスタM1のゲート電圧Vgは、電源電圧Vddに固定されない。第1抵抗R1は第1トランジスタM1を充電する素子として機能する。
この状態で入力端子P1に図2に示すような接地電圧(0V)をバイアス点としてスイングする入力信号INを与えると、第1キャパシタC1によって入力端子P1とゲート間がカップリングされるため、ゲート電圧Vgが入力信号INと同相で変化する。
入力信号INの電圧は、第1トランジスタM1のソース電圧に相当する。第1トランジスタM1のゲートソース間電圧Vgsは、第1トランジスタM1のゲート電圧Vgと入力信号INの電位差となる。図2に示すように、入力信号INが入力されて時間を経るにつれて、ゲートソース間電圧Vgsの変動量が小さくなっていき、ほぼ一定値に安定化される。第1トランジスタM1のゲートソース間電圧Vgsを安定化することにより、オン抵抗Ronの変動が抑制されるため、入力信号INに対する出力信号OUTの歪みを低減できる。
特に、出力端子P2に、スピーカやヘッドホンなどのインピーダンスが数Ω〜数十Ωの負荷が接続される場合、第1トランジスタM1のオン抵抗の変動による出力信号OUTの歪みが顕著となる。したがって、図1のアナログスイッチ10および後述する変形例は、オーディオ用途に好適に用いることができる。
また従来のトランスファゲートであれば、0Vをバイアス点として正負にスイングする入力信号INを伝搬させるためには、PチャンネルMOSFETのゲート電圧を負の電源電圧(−Vdd)にバイアスするのが一般的であった。これに対して、図1の回路では、電源電圧Vddのみを使用しており、負電源を必要としないため、回路を簡素化できるという利点がある。
以下、図1の構成を基本としたいくつかの変形例を説明する。
図3は、第1の変形例に係るアナログスイッチ10bの構成を示す回路図である。図3のアナログスイッチ10bは、図1のアナログスイッチ10aの構成に加えて、第2トランジスタM2、第2キャパシタC2を更に備える。
第2トランジスタM2は、第1トランジスタM1と同型のNチャンネルMOSFETであって、入力端子P1と出力端子P2の間に、第1トランジスタM1と直列に接続されている。また、第2トランジスタM2のゲートは、第1トランジスタM1のゲートと共通に接続される。説明の便宜上、第2トランジスタM2の出力端子P2側の端子をソース、第1トランジスタM1側の端子をドレインと呼ぶ。
第2トランジスタM2は、第1トランジスタM1と同型のNチャンネルMOSFETであって、入力端子P1と出力端子P2の間に、第1トランジスタM1と直列に接続されている。また、第2トランジスタM2のゲートは、第1トランジスタM1のゲートと共通に接続される。説明の便宜上、第2トランジスタM2の出力端子P2側の端子をソース、第1トランジスタM1側の端子をドレインと呼ぶ。
第1トランジスタM1のバックゲートは、第1トランジスタM1と第2トランジスタM2の接続点N1側、つまり第1トランジスタM1のドレイン側に接続し、第2トランジスタM2のバックゲートは、接続点N1側、つまり第2トランジスタM2のドレイン側に接続することが望ましい。
第2キャパシタC2は、第2トランジスタM2のゲートと出力端子P2の間に設けられる。第2キャパシタC2は、MIM(Metal Insulator Metal)容量として形成してもよいし、第2トランジスタM2のゲートソース間容量を利用してもよい。以下では、MIM容量であると寄生容量であるとを問わずに、出力端子P2と第2トランジスタM2のゲート間容量を第2キャパシタC2という。
図3の変形例によれば、第1トランジスタM1のボディダイオード(不図示)と第2トランジスタM2のボディダイオード(不図示)が、入力端子P1と出力端子P2の間に反対向きに接続される。その結果、アナログスイッチ10bがオフの状態において、入力端子P1と出力端子P2のアイソレーションを高めることができる。
図4は、第2の変形例に係るアナログスイッチ10cの構成を示す回路図である。図4のアナログスイッチ10cは、図3の構成に加えて、第3トランジスタM3、第4トランジスタM4、第5トランジスタM5、第8トランジスタM8、第9トランジスタM9を備える。トランジスタM3、M4、M5、M8、M9は、アナログスイッチ10cのオン、オフを切りかえるために設けられる。なお、図4において第1キャパシタC1、第2キャパシタC2は省略している。
第3トランジスタM3は、第1固定電圧端子P3と第1抵抗R1の間の設けられ、アナログスイッチ10cのオン、オフに応じて、ゲート電圧が制御される。つまり、第3トランジスタM3のゲートには、アナログスイッチ10cがオンのときにローレベルとなる制御信号#CNT(明細書中、#は論理反転を示す)が入力される。
第4トランジスタM4は、第1トランジスタM1と第2トランジスタM2の接続点N1と第1抵抗R1の間に設けられる。第4トランジスタM4のゲート電圧は、アナログスイッチ10cのオン、オフに応じて制御される。第4トランジスタM4のゲートと接続点N1の間には、抵抗R3が設けられる。また、電源端子と第4トランジスタM4のゲートの間には、ゲートに制御信号CNTが入力された第8トランジスタM8が設けられる。制御信号CNTがハイレベルのとき、第8トランジスタM8はオフとなる。このとき、第4トランジスタM4のゲートは抵抗R3によってプルダウンされ、第4トランジスタM4はオフとなる。制御信号CNTがローレベルのとき、第8トランジスタM8はオンとなり、第4トランジスタM4のゲートがハイレベルとなって第4トランジスタM4はオンとなる。
第5トランジスタM5および第9トランジスタM9は、第1トランジスタM1と第2トランジスタM2の接続点N1と接地端子の間に直列に設けられる。第5トランジスタM5、第9トランジスタM9のゲート電圧は、制御信号CNTに応じて制御される。第5トランジスタM5のゲートは、第4トランジスタM4のゲートと共通に接続されている。制御信号CNTがハイレベルで第8トランジスタM8がオフするとき、第5トランジスタM5のゲートは抵抗R3によってプルアップされ、第5トランジスタM5はオフとなる。また、第9トランジスタM9のゲートには制御信号#CNTが入力される。
図4のアナログスイッチ10cによれば、制御信号CNTがハイレベルのとき、第4トランジスタM4、第5トランジスタM5、第9トランジスタM9がオフ、第3トランジスタM3がオンとなり、等価的に図3のアナログスイッチ10bと同じ状態となり、入力端子P1の入力信号INを出力端子P2から出力できる。
制御信号CNTがローレベルのとき、第5トランジスタM5、第9トランジスタM9はオンし、接続点N1が接地される。さらに第4トランジスタM4がオンするため、第1トランジスタM1、第2トランジスタM2のゲートも接地される。その結果、第1トランジスタM1、第2トランジスタM2は少なくとも一方が必ずオフとなるため、入力端子P1と出力端子P2の間を遮断できる。また、第3トランジスタM3がオフすることにより第1固定電圧端子P3から接地に対して無駄な電流が流れるのを防止できる。
第5トランジスタM5、第9トランジスタM9、第4トランジスタM4、第3トランジスタM3、第8トランジスタM8を設けることにより上述の利点を有するが、いくつかのトランジスタを選択的に用いてもよい。
図5は、第3の変形例に係るアナログスイッチ10dの構成を示す回路図である。図5のアナログスイッチ10dは、図1のアナログスイッチ10aに加えて、第6トランジスタM6、第2抵抗R2、第3キャパシタC3、第4キャパシタC4を備える。
第6トランジスタM6はPチャンネルMOSFETであって、入力端子P1と出力端子P2の間に設けられる。第2抵抗R2は、第6トランジスタM6のゲートと第2固定電圧端子P4の間に設けられる。好ましくはアナログスイッチ10dがオン状態において、第2固定電圧端子P4には接地電圧が印加される。
第2トランジスタM2のゲートと入力端子P1の間には第3キャパシタC3が、ゲートと出力端子P2の間には第4キャパシタC4が設けられる。第3キャパシタC3および第4キャパシタC4は、MIM容量であってもよいし、第6トランジスタM6の寄生容量(ゲートソース間容量、ゲートドレイン間容量)であってもよい。
図5の回路によれば、第6トランジスタM6のゲートが第2抵抗R2を介して接地されるため、ハイインピーダンスとなる。入力端子P1と第6トランジスタM6のゲート間は、第3キャパシタC3によってカップリングされるため、第6トランジスタM6のゲート電圧も、入力信号INと同相でスイングする。その結果、第6トランジスタM6のゲートソース間電圧が一定に保たれ、第6トランジスタM6のオン抵抗の変動が抑制され、信号の歪みを低減できる。
図5のアナログスイッチ10dによれば、入力端子P1と出力端子P2の間の合成インピーダンスが、図1のそれに比べて小さくなるため、信号の減衰を低減できる。
図6(a)、(b)は、第4の変形例に係るアナログスイッチ10e、10fの構成を示す回路図である。図6(a)は図5の変形例であって、第5トランジスタM5、第1抵抗R1、第1キャパシタC1、第2キャパシタC2を省略した回路である。別の観点から見れば、図6(a)のアナログスイッチ10eは、図1のアナログスイッチ10aの第1トランジスタM1をPチャンネルMOSFETに置換した回路となっている。
図6(b)のアナログスイッチ10fは、図6(a)の構成に加えて、第7トランジスタM7を備える。第7トランジスタM7はPチャンネルMOSFETであって、入力端子P1と出力端子P2の間に第6トランジスタM6と直列に接続される。第7トランジスタM7のゲートは、第6トランジスタM6のゲートと共通に接続される。つまり、図6(a)、(b)のアナログスイッチ10e、10fはそれぞれ、図1、図3のアナログスイッチ10a、10bのPチャンネルMOSFETで置換し、ダイオードの向きを反対にした回路と把握できる。したがって、図6(a)、(b)の回路にも、図4で説明した変形例を適用可能である。
図7は、第5の変形例に係るアナログスイッチ10gの構成を示す回路図である。図7のアナログスイッチ10gは、第1トランジスタM1のゲートと第1固定電圧端子P3の間には、第1抵抗R1と直列に設けられた第1ダイオードD1をさらに備える。第1ダイオードD1は、カソードが第1トランジスタM1のゲート側となる向きで配置される。抵抗R1と第1ダイオードD1の位置は反対であってもよい。また、図5、図6(a)、(b)に示される第2抵抗R2と直列に、第2ダイオードを設けてもよい。第2ダイオードは、アノードがPチャンネルMOSFETのゲート側となる向きで配置する。
上述したいくつかのアナログスイッチを別の観点から見ると、以下のように把握することも可能である。すなわち、ある態様のアナログスイッチは、アナログ信号INが入力される入力端子P1と、アナログ信号OUTを出力するための出力端子P2と、入力端子P1と出力端子P2の間に設けられたMOSFETと、MOSFETのゲートと固定電圧端子の間に設けられ、MOSFETのゲートを充電するインピーダンス素子と、を備える。「インピーダンス素子」とは、MOSFETのゲート電圧が固定電圧端子の電圧に束縛されることなく変動しうる程度のインピーダンスを有する回路素子を意味する。実施の形態では、インピーダンス素子は、ダイオード、あるいはダイオードと抵抗の組み合わせである。
図8(a)、(b)は、上述のいずれかのアナログスイッチ10〜10g(単に10と記す)を利用したセレクタ回路の構成を示すブロック図である。図8(a)は、マルチプレクサ20を示し、図8(b)はデマルチプレクサ30を示す。図8(a)のマルチプレクサ20は、複数のアナログスイッチ10を備える。アナログスイッチは上述したいずれの回路であってもよい。複数のアナログスイッチ10の出力端子は共通に接続され、それぞれの入力端子には異なる信号が入力される。図8(b)のデマルチプレクサ30は、複数のアナログスイッチ10を備える。アナログスイッチは上述したいずれの回路であってもよい。複数のアナログスイッチ10の入力端子は共通に接続され、それぞれの出力端子には異なる回路ブロックが接続される。マルチプレクサ20、デマルチプレクサ30によれば、伝搬する信号の歪みを低減することができる。
実施の形態では、アナログスイッチ10にアナログ信号を伝搬させる場合を説明したが、デジタル信号を伝搬させてもよい。また、2つのアナログスイッチをペアで用いて、差動信号を伝搬させてもよい。
以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
10…アナログスイッチ、P1…入力端子、P2…出力端子、P3…第1固定電圧端子、P4…第2固定電圧端子、M1…第1トランジスタ、M2…第2トランジスタ、M3…第3トランジスタ、M4…第4トランジスタ、M5…第5トランジスタ、M6…第6トランジスタ、M7…第7トランジスタ、M8…第8トランジスタ、M9…第9トランジスタ、R1…第1抵抗、R2…第2抵抗、C1…第1キャパシタ、C2…第2キャパシタ、C3…第3キャパシタ、C4…第4キャパシタ、20…マルチプレクサ、30…デマルチプレクサ。
Claims (17)
- アナログ信号が入力される入力端子と、
前記アナログ信号を出力するための出力端子と、
前記入力端子と前記出力端子の間に設けられたNチャンネルの第1MOSFET(Metal Oxide Semiconductor Field Effect Transistor)と、
前記第1MOSFETのゲートと第1固定電圧端子の間に設けられた第1抵抗と、
を備えることを特徴とするアナログスイッチ。 - 前記アナログ信号は接地電圧を中心として正負にスイングする信号であり、前記第1固定電圧端子にはアナログスイッチのオン状態において、電源電圧が印加されることを特徴とする請求項1に記載のアナログスイッチ。
- 前記入力端子と前記出力端子の間に前記第1MOSFETと直列に接続され、ゲートが前記第1MOSFETのゲートと共通に接続されたNチャンネルの第2MOSFETを更に備えることを特徴とする請求項1に記載のアナログスイッチ。
- 前記アナログ信号はオーディオ信号であって、前記第1抵抗と前記第1MOSFETのゲートソース間の容量によって形成されるハイパスフィルタは、オーディオ帯域を透過させることを特徴とする請求項1から3のいずれかに記載のアナログスイッチ。
- 前記入力端子と前記第1MOSFETのゲートの間に、MIM(Metal Insulator Metal)容量として設けられた第1キャパシタをさらに備えることを特徴とする請求項1から3のいずれかに記載のアナログスイッチ。
- 前記出力端子と前記第1MOSFETのゲートの間に、MIM容量として設けられた第2キャパシタをさらに備えることを特徴とする請求項1から4のいずれかに記載のアナログスイッチ。
- 前記第1固定電圧端子と前記第1抵抗の間の設けられ、前記アナログスイッチのオン、オフに応じて、ゲート電圧が制御される第3MOSFETをさらに備えることを特徴とする請求項3に記載のアナログスイッチ。
- 前記第1MOSFETと前記第2MOSFETの接続点と前記第1抵抗の間に設けられ、前記アナログスイッチのオン、オフに応じて、ゲート電圧が制御される第4MOSFETをさらに備えることを特徴とする請求項3に記載のアナログスイッチ。
- 前記第1MOSFETと前記第2MOSFETの接続点と接地端子の間に設けられ、前記アナログスイッチのオン、オフに応じて、ゲート電圧が制御される第5MOSFETをさらに備えることを特徴とする請求項3に記載のアナログスイッチ。
- 前記第1MOSFETのゲートと第1固定電圧端子の間に前記第1抵抗と直列に、カソードが前記第1MOSFETのゲート側となる向きで配置された第1ダイオードをさらに備えることを特徴とする請求項1から3のいずれかに記載のアナログスイッチ。
- 前記入力端子と前記出力端子の間に設けられたPチャンネルの第6MOSFETと、
前記第6MOSFETのゲートと第2固定電圧端子の間に設けられた第2抵抗と、
をさらに備えることを特徴とする請求項1に記載のアナログスイッチ。 - アナログ信号が入力される入力端子と、
前記アナログ信号を出力するための出力端子と、
前記入力端子と前記出力端子の間に設けられたPチャンネルの第6MOSFET(Metal Oxide Semiconductor Field Effect Transistor)と、
前記第6MOSFETのゲートと第2固定電圧端子の間に設けられた第2抵抗と、
を備えることを特徴とするアナログスイッチ。 - 前記アナログ信号は接地電圧を中心として正負にスイングする信号であり、前記第2固定電圧端子にはアナログスイッチのオン状態において、接地電圧が印加されることを特徴とする請求項12に記載のアナログスイッチ。
- 前記入力端子と前記出力端子の間に前記第6MOSFETと直列に接続され、ゲートが前記第6MOSFETのゲートと共通に接続されたPチャンネルの第7MOSFETを更に備えることを特徴とする請求項12に記載のアナログスイッチ。
- 前記アナログ信号はオーディオ信号であって、前記出力端子には負荷として電気音響変換素子が接続されることを特徴とする請求項1から14のいずれかに記載のアナログスイッチ。
- 請求項1から15のいずれかに記載のアナログスイッチを複数備え、
前記複数のアナログスイッチの出力端子を共通に接続したことを特徴とするセレクタ回路。 - 請求項1から15のいずれかに記載のアナログスイッチを複数備え、
前記複数のアナログスイッチの入力端子を共通に接続したことを特徴とするセレクタ回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007282218A JP2009111750A (ja) | 2007-10-30 | 2007-10-30 | アナログスイッチおよびそれを用いたセレクタ回路 |
US12/261,167 US20090108911A1 (en) | 2007-10-30 | 2008-10-30 | Analog switch |
US13/237,133 US8149042B2 (en) | 2007-10-30 | 2011-09-20 | Analog switch for signal swinging between positive and negative voltages |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007282218A JP2009111750A (ja) | 2007-10-30 | 2007-10-30 | アナログスイッチおよびそれを用いたセレクタ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009111750A true JP2009111750A (ja) | 2009-05-21 |
Family
ID=40779756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007282218A Pending JP2009111750A (ja) | 2007-10-30 | 2007-10-30 | アナログスイッチおよびそれを用いたセレクタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009111750A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015527833A (ja) * | 2012-07-27 | 2015-09-17 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | パッシブ・ミキサ回路における改善された線形性 |
JP2019096375A (ja) * | 2017-11-20 | 2019-06-20 | ローム株式会社 | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006157132A (ja) * | 2004-11-25 | 2006-06-15 | Yamaha Corp | アナログスイッチ回路 |
-
2007
- 2007-10-30 JP JP2007282218A patent/JP2009111750A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006157132A (ja) * | 2004-11-25 | 2006-06-15 | Yamaha Corp | アナログスイッチ回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015527833A (ja) * | 2012-07-27 | 2015-09-17 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | パッシブ・ミキサ回路における改善された線形性 |
JP2019096375A (ja) * | 2017-11-20 | 2019-06-20 | ローム株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8149042B2 (en) | Analog switch for signal swinging between positive and negative voltages | |
JP5045754B2 (ja) | スイッチ回路及び半導体装置 | |
KR101727752B1 (ko) | 트랜스미션 게이트 및 반도체 장치 | |
JP2006304013A (ja) | スイッチ回路 | |
US9209799B2 (en) | Switch and switch circuit using the same | |
JP2007259112A (ja) | 高周波スイッチ回路および半導体装置 | |
JP2009267776A (ja) | アナログマルチプレクサ及びその選択信号生成方法 | |
JP2009218296A (ja) | 保護回路 | |
JP2006157648A (ja) | サンプルホールド回路 | |
US8750391B2 (en) | Differential signal output device and portable device | |
JP5101991B2 (ja) | アナログスイッチおよびそれを用いたセレクタ回路 | |
US20140009191A1 (en) | Output buffer | |
US7403046B2 (en) | Sample-and-hold circuits | |
JP2005223872A (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
JP2009111750A (ja) | アナログスイッチおよびそれを用いたセレクタ回路 | |
US20100109774A1 (en) | Operational amplifier | |
US10856073B2 (en) | Switch arrangements | |
JP2008278298A (ja) | アナログ信号選択回路 | |
JP2012114610A (ja) | 電子回路 | |
JP5126355B2 (ja) | 終端回路、半導体装置、及び電子機器 | |
JP6845680B2 (ja) | アナログスイッチ回路 | |
JP2006345398A (ja) | 高周波スイッチ回路及び高周波スイッチを用いた半導体装置 | |
JP2001217701A (ja) | 高周波mosスイッチ | |
US11967395B2 (en) | Buffers and multiplexers | |
JP4780302B2 (ja) | 高周波スイッチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101022 |
|
A977 | Report on retrieval |
Effective date: 20120531 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |