JP2009111196A - Wiring board with solder bump, and manufacturing method thereof - Google Patents

Wiring board with solder bump, and manufacturing method thereof Download PDF

Info

Publication number
JP2009111196A
JP2009111196A JP2007282572A JP2007282572A JP2009111196A JP 2009111196 A JP2009111196 A JP 2009111196A JP 2007282572 A JP2007282572 A JP 2007282572A JP 2007282572 A JP2007282572 A JP 2007282572A JP 2009111196 A JP2009111196 A JP 2009111196A
Authority
JP
Japan
Prior art keywords
solder
dummy
wiring board
bump
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007282572A
Other languages
Japanese (ja)
Inventor
Kiminori Tada
公則 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2007282572A priority Critical patent/JP2009111196A/en
Publication of JP2009111196A publication Critical patent/JP2009111196A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board with a solder bump, which ensures a proper and solid connection between an electrode on a semiconductor element and a soldering pad via a solder bump, and to provide a method for manufacturing the same. <P>SOLUTION: The wiring board with the solder bump has a mounting part A on an insulating substrate 1 having the mounting part A on its top surface in which a semiconductor element 101 is mounted, wherein many soldering pads 3 to which an electrode 102 on the semiconductor element 101 is electrically connected are arranged and formed in a lattice pattern, and a solder bump 4 for connection with the electrode on the semiconductor element 101 is welded to each of the soldering pads 3. At the periphery of the mounting part A on the top surface of the insulating substrate 1, a dummy pad 4 is provided, and a dummy solder 7A is welded to the dummy pad 4. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体素子を搭載するための半田バンプ付き配線基板およびその製造方法に関する。   The present invention relates to a wiring board with solder bumps for mounting a semiconductor element and a method for manufacturing the same.

近年、半導体集積回路素子等の半導体素子を搭載するために用いられる配線基板には、ガラス基材および熱硬化性樹脂から成る絶縁基板と銅箔等から成る配線導体層とを交互に複数積層して成るプリント基板や、絶縁基板上に熱硬化性樹脂およびフィラーから成る絶縁層と銅めっき層から成る配線導体層とを複数積層して成るビルドアップ基板が用いられている。そして、このようなプリント基板やビルドアップ基板等の配線基板の上面には、半導体素子の電極を接続するために格子状の並びに配列された半田接合パッドおよびこの半田接合パッドの中央部を露出させるソルダーレジスト層が被着形成されており、さらに、ソルダーレジスト層から露出した半田接合パッド上には半導体素子と半田接合パッドとを接合するための半田バンプが形成されている。   In recent years, a wiring board used for mounting a semiconductor element such as a semiconductor integrated circuit element is formed by alternately laminating a plurality of wiring conductor layers made of a copper base material and an insulating substrate made of a glass base material and a thermosetting resin. And a build-up board in which a plurality of insulating layers made of a thermosetting resin and filler and a wiring conductor layer made of a copper plating layer are laminated on an insulating board. Then, on the upper surface of the wiring board such as a printed board or a build-up board, a solder joint pad arranged in a lattice shape and a central portion of the solder joint pad are exposed to connect the electrodes of the semiconductor element. A solder resist layer is deposited and solder bumps are formed on the solder bonding pads exposed from the solder resist layer to bond the semiconductor element and the solder bonding pads.

そして、このような半田バンプ付き配線基板においては、半導体素子をその各電極がそれぞれ対応する半田バンプに当接するようにして配線基板の上面に載置するとともに、これらを例えば電気炉等の加熱装置で加熱して半田バンプを溶融させて半田バンプと半導体素子の電極とを接合させることによって、半導体素子が配線基板上に実装される。   In such a wiring board with solder bumps, the semiconductor element is placed on the upper surface of the wiring board so that each electrode abuts on the corresponding solder bump, and these are mounted on a heating device such as an electric furnace. The semiconductor element is mounted on the wiring board by heating the solder bump to melt the solder bump and bonding the solder bump and the electrode of the semiconductor element.

なお、このような半田バンプ付き配線基板は、内部および表面に複数の配線導体を有する絶縁基板の表面に、配線導体に接続されて格子状の並びに配列された円形の複数の半田接合パッドおよびこの半田接合パッドの中央部を露出させる開口部を有するソルダーレジスト層を被着させ、次に各半田接合パッドに対応する位置にバンプ形成用開口部を有する印刷マスクを用いて各半田接合パッド上にフラックスおよび半田粉末から成る半田ペーストを従来周知のスクリーン印刷法を採用して半田バンプに対応する量だけ印刷塗布するとともにこれを加熱して半田ペースト中の半田粉末を溶融させて半田接合パッド上に半田バンプを形成することによって製作されている。   Note that such a wiring board with solder bumps is formed on the surface of an insulating substrate having a plurality of wiring conductors inside and on the surface, and a plurality of circular solder bonding pads arranged in a grid and connected to the wiring conductor. A solder resist layer having an opening that exposes the central portion of the solder bonding pad is applied, and then a solder mask is provided on each solder bonding pad using a printing mask having a bump forming opening at a position corresponding to each solder bonding pad. A solder paste composed of flux and solder powder is applied and printed in an amount corresponding to the solder bumps using a conventionally known screen printing method, and this is heated to melt the solder powder in the solder paste and onto the solder joint pad. It is manufactured by forming solder bumps.

しかしながら、従来の半田バンプ付き配線基板の製造方法によれば、半田ペーストを各半田接合パッド上に印刷塗布する際、格子状の並びに配列形成された半田接合パッドのうち最外周(特に角部)の半田接合パッドへの半田ペーストの塗布量が内側の半田バンプの半田量と比較して少なくなる傾向がある。そのため、半導体素子の電極と半田接合パッドとを半田バンプを介して接合する際に、最外周の半田バンプの半田量が不足し、半田バンプの強度が弱いものとなって、半導体素子の電極と半田接合パッドとを半田バンプを介して強固に接合することができなくなってしまうという問題点を有していた。   However, according to the conventional method for manufacturing a wiring board with solder bumps, when the solder paste is printed and applied onto each solder bonding pad, the outermost periphery (particularly the corner) of the solder bonding pads arranged in a grid and arranged. There is a tendency that the amount of solder paste applied to the solder bonding pads is smaller than the amount of solder on the inner solder bumps. Therefore, when the electrode of the semiconductor element and the solder bonding pad are bonded via the solder bump, the solder amount of the outermost solder bump is insufficient, and the strength of the solder bump becomes weak. There is a problem that it becomes impossible to firmly bond the solder bonding pad to the solder bump via the solder bump.

そこで、特許文献1には、配線導体を有する絶縁基板の上面に、半導体素子の電極が接続される多数の半田接合パッドを格子状の並びに配列形成するとともにこの半田接合パッドの中央部を露出させる開口部を有するソルダーレジスト層を被着させた配線基板と、前記各半田接合パッドに対応する位置に格子状の並びに配列形成されたバンプ形成用開口部およびこのバンプ形成用開口部の並びの外側にこのバンプ形成用開口部と同じ形状および同じ配列間隔で形成されたダミーの開口部を有する印刷マスクとを準備する工程と、この印刷マスクを用いて印刷することにより前記各半田接合パッド上にバンプ形成用の半田ペーストおよび前記半田接合パッドの並びの外側の前記ソルダーレジスト層上にダミーの半田ペーストを印刷塗布する工程と、前記バンプ形成用の半田ペーストおよびダミーの半田ペースト中の半田を加熱溶融させて、前記半田接合パッドに接合された半田バンプを形成するとともに前記半田接合パッドの並びの外側の前記ソルダーレジスト層上に半田ボールを形成する工程と、この半田ボールを除去する工程とを順次行なう半田バンプ付き配線基板の製造方法が提案されている。
特開2004−179363号公報
Therefore, in Patent Document 1, a large number of solder bonding pads to which electrodes of semiconductor elements are connected are formed in an array on the upper surface of an insulating substrate having wiring conductors, and the central portion of the solder bonding pads is exposed. A wiring board on which a solder resist layer having openings is deposited, bump forming openings arranged in a grid and arranged at positions corresponding to the solder bonding pads, and the outside of the arrangement of the bump forming openings And a step of preparing a printing mask having dummy openings formed in the same shape and the same arrangement interval as the bump forming openings, and printing on the solder bonding pads by using the printing mask. A step of printing and applying a dummy solder paste on the solder resist layer on the outside of the solder paste for bump formation and the solder bonding pads The solder paste for bump formation and the solder in the dummy solder paste are heated and melted to form solder bumps joined to the solder joint pads, and on the solder resist layer outside the solder joint pads. A method of manufacturing a wiring board with solder bumps has been proposed in which a solder ball forming step and a solder ball removing step are sequentially performed.
JP 2004-179363 A

しかしながら、この特許文献1で提案された半田バンプ付き配線基板の製造方法によると、半田接合パッドの並びの外側のソルダーレジスト層上に印刷塗布したダミーの半田ペースト中の半田を加熱溶融させる際に、溶融した半田ボールがソルダーレジスト層と濡れないことからソルダーレジスト層上を移動し易く、そのため、半田接合パッドの配列ピッチが例えば200μm以下の狭いものとなると、ソルダーレジスト層上で溶融した半田ボールが製造工程中に受ける振動や衝撃、風圧等の影響で僅かに移動しただけでも隣接する半田バンプと接触して融合してしまい、その結果、一部の半田バンプの大きさが他の半田バンプよりも極端に大きくなったり、隣接する半田バンプ同士が融合して電気的に短絡してしまったりして半導体素子の電極と半田接合パッドとを半田バンプを介して正常かつ強固に接続することができない事態が発生するという問題点がある。   However, according to the method of manufacturing a wiring board with solder bumps proposed in Patent Document 1, when soldering the solder in the dummy solder paste printed and applied onto the solder resist layer outside the solder bonding pad array, Since the molten solder ball does not get wet with the solder resist layer, it is easy to move on the solder resist layer. Therefore, when the arrangement pitch of the solder bonding pads becomes narrow, for example, 200 μm or less, the solder ball melted on the solder resist layer Even if they move slightly due to the effects of vibration, impact, wind pressure, etc. that are received during the manufacturing process, they will contact and fuse with the adjacent solder bumps, resulting in the size of some solder bumps being different from those of other solder bumps. The size of the semiconductor element may become extremely large, or adjacent solder bumps may fuse together and cause an electrical short circuit. There is a problem that a situation can not be correctly and firmly connected via the solder bumps and the electrode and the solder bonding pads occurs.

本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、格子状の並びに配列された半田接合パッドに均一な大きさの半田バンプが互いに短絡することなく形成され、それにより半導体素子の電極と半田接合パッドとを半田バンプを介して正常かつ強固に接続することが可能な半田バンプ付き配線基板およびその製造方法を提供することにある。   The present invention has been devised in view of such conventional problems, and the purpose thereof is to form solder bumps of uniform size on the solder joint pads arranged in a grid and without being short-circuited with each other, Accordingly, it is an object of the present invention to provide a wiring board with solder bumps and a method for manufacturing the same which can normally and firmly connect the electrodes of the semiconductor element and the solder bonding pads via the solder bumps.

本発明の半田バンプ付き配線基板は、上面に半導体素子が搭載される搭載部を有する絶縁基板の前記搭載部に前記半導体素子の電極が電気的に接続される多数の半田接合パッドが格子状の並びに配列形成されているとともに該半田接合パッドの各々に前記半導体素子の電極と接続するための半田バンプが溶着されて成る半田バンプ付き配線基板であって、前記絶縁基板上面の前記搭載部周辺にダミーのパッドが設けられており、かつ該ダミーのパッドにダミーの半田が溶着されていることを特徴とするものである。   In the wiring board with solder bumps of the present invention, a large number of solder bonding pads in which electrodes of the semiconductor element are electrically connected to the mounting part of the insulating substrate having a mounting part on which the semiconductor element is mounted on the upper surface are in a lattice shape. And a wiring board with solder bumps formed by welding solder bumps connected to the electrodes of the semiconductor element to each of the solder bonding pads, and arranged around the mounting portion on the upper surface of the insulating substrate. A dummy pad is provided, and a dummy solder is welded to the dummy pad.

また、本発明の半田バンプ付き配線基板の製造方法は、上面に半導体素子の電極が電気的に接続される多数の半田接合パッドが格子状の並びに配列形成された搭載部を有するとともに前記上面の前記搭載部周辺にダミーのパッドが形成された絶縁基板と、前記各半田接合パッドに対応する位置に格子状の並びに配列形成されたバンプ形成用開口部および該バンプ形成用開口部の並びの外側に該バンプ形成用開口部と同じ形状および同じ配列間隔で形成されたダミーの開口部を有する印刷マスクとを準備する工程と、該印刷マスクを用いて印刷することにより前記各半田接合パッド上にバンプ形成用の半田ペーストおよび前記ダミーのパッド上にダミーの半田ペーストを印刷塗布する工程と、前記バンプ形成用の半田ペーストおよびダミーの半田ペースト中の半田を加熱溶融させて、前記半田接合パッドに溶着された半田バンプを形成するとともに前記ダミーのパッド上に溶着されたダミーの半田を形成する工程とを順次行なうことを特徴とするものである。   The method for manufacturing a wiring board with solder bumps according to the present invention includes a mounting portion in which a large number of solder bonding pads to which electrodes of a semiconductor element are electrically connected are arranged in a grid and arranged on the upper surface. Insulating substrate in which dummy pads are formed around the mounting portion, bump forming openings arranged in a grid and arranged at positions corresponding to the solder bonding pads, and the outside of the arrangement of the bump forming openings And a step of preparing a printing mask having dummy openings formed in the same shape and the same arrangement interval as the bump forming openings, and printing on the solder bonding pads by using the printing mask. A step of printing and applying a solder paste for forming a bump and a dummy solder paste on the dummy pad; A step of forming a solder bump welded to the solder joint pad and forming a dummy solder welded on the dummy pad sequentially by heating and melting the solder in the paste; It is.

さらに、本発明の半田バンプ付き配線基板の別の製造方法は、上面に半導体素子の電極が電気的に接続される多数の半田接合パッドが格子状の並びに配列形成された搭載部を有する絶縁基板と、前記各半田接合パッドに対応する位置に格子状の並びに配列形成されたバンプ形成用開口部および該バンプ形成用開口部の並びの外側に該バンプ形成用開口部と同じ形状および同じ配列間隔で形成されたダミーの開口部を有する印刷マスクとを準備する工程と、該印刷マスクを用いて印刷することにより前記各半田接合パッド上にバンプ形成用の半田ペーストおよび前記搭載部周辺の前記絶縁基板上にダミーの半田ペーストを印刷塗布する工程と、前記バンプ形成用の半田ペーストおよびダミーの半田ペースト中の半田を加熱溶融させて、前記半田接合パッドに溶着された半田バンプを形成するとともに前記搭載部周辺の前記絶縁基板上に半田ボールを形成する工程と、前記半田ボール除去する工程とを順次行なう半田バンプ付き配線基板の製造方法において、前記絶縁基板は、前記半田ボールが形成される位置に該半田ボールが載座される凹部を有することを特徴とするものである。   Furthermore, another method for manufacturing a wiring board with solder bumps according to the present invention includes an insulating substrate having a mounting portion in which a large number of solder bonding pads to which electrodes of a semiconductor element are electrically connected are arranged in an array on the upper surface. And the bump forming openings arranged in a grid and arranged at positions corresponding to the respective solder bonding pads, and the bump forming openings having the same shape and the same arrangement interval outside the arrangement of the bump forming openings. And a step of preparing a printing mask having a dummy opening formed in step B, a solder paste for forming bumps on each solder joint pad by printing using the printing mask, and the insulation around the mounting portion A step of printing and applying a dummy solder paste on the substrate, and heating and melting the solder paste for bump formation and the solder in the dummy solder paste, In the method for manufacturing a wiring board with solder bumps, the process of forming solder bumps welded to the mating pad and forming solder balls on the insulating substrate around the mounting portion and the step of removing the solder balls are sequentially performed. The insulating substrate has a recess in which the solder ball is placed at a position where the solder ball is formed.

本発明の半田バンプ付き配線基板によれば、半導体素子の電極が電気的に接続される多数の半田接合パッドが格子状の並びに形成された絶縁基板上面の搭載部周辺にダミーのパッドが設けられており、そのダミーのパッドにダミーの半田が溶着されているので、ダミーの半田は溶融の際にダミーのパッドに拘束されて動かない。したがって、搭載部に形成された半田接合パッドに溶着された半田バンプとダミーのパッドに溶着されたダミーの半田とが溶融の際に接触して融合することはなく、半田バンプの大きさは均一であり、その結果、半導体素子の電極と半田接合パッドとを均一な大きさの半田バンプを介して正常かつ強固に接続することができる。   According to the wiring board with solder bumps of the present invention, dummy pads are provided around the mounting portion on the upper surface of the insulating substrate in which a large number of solder bonding pads to which the electrodes of the semiconductor element are electrically connected are arranged in a lattice pattern. Since the dummy solder is welded to the dummy pad, the dummy solder is restrained by the dummy pad at the time of melting and does not move. Therefore, the solder bump welded to the solder bonding pad formed on the mounting portion and the dummy solder welded to the dummy pad do not come into contact and fuse at the time of melting, and the size of the solder bump is uniform. As a result, the electrodes of the semiconductor element and the solder bonding pads can be normally and firmly connected via the solder bumps having a uniform size.

また本発明の半田バンプ付き配線基板の製造方法によれば、上面に半導体素子の電極が電気的に接続される多数の半田接合パッドが格子状の並びに配列形成された搭載部を有するとともに前記上面の前記搭載部周辺にダミーのパッドが形成された絶縁基板と、各半田接合パッドに対応する位置に配列形成されたバンプ形成用開口部およびこれらのバンプ形成用開口部の並びの外側にこれらのバンプ形成用開口部と同じ形状および同じ配列間隔で形成されたダミーの開口部を有する印刷マスクとを準備し、次にこの印刷マスクを用いて印刷することにより各半田接合パッド上にバンプ形成用の半田ペーストおよびダミーのパッド上にダミーの半田ペーストを印刷塗布し、次にバンプ形成用の半田ペーストおよびダミーの半田ペースト中の半田を加熱溶融させて、半田接合パッドに溶着された半田バンプを形成するとともにダミーのパッド上に溶着されたダミーの半田を形成することから、ダミーの半田は加熱溶融の際にダミーのパッドに拘束されて動かない。したがって、搭載部に形成された半田接合パッドに溶着された半田バンプとダミーのパッドに溶着されたダミーの半田とが溶融の際に接触して融合することはなく、半田バンプの大きさが均一となり、半導体素子の電極と半田接合パッドとを半田バンプを介して正常かつ強固に接続することが可能な半田バンプ付き配線基板を提供することができる。   According to the method for manufacturing a wiring board with solder bumps of the present invention, the upper surface has a mounting portion in which a large number of solder bonding pads to which electrodes of semiconductor elements are electrically connected are arranged in a grid pattern. The insulating substrate having dummy pads formed in the periphery of the mounting portion, the bump forming openings arranged at positions corresponding to the solder bonding pads, and the outside of the arrangement of the bump forming openings. A bump is formed on each solder joint pad by preparing a printing mask having a dummy opening formed in the same shape and the same arrangement interval as the bump forming opening, and then printing using this print mask. The solder paste and the dummy solder paste are printed on the dummy pad, and then the bump forming solder paste and the solder in the dummy solder paste are applied. Since the solder bumps are formed by soldering to the solder bonding pads and the dummy solder is formed on the dummy pads, the dummy solder is restrained by the dummy pads during the heat melting. Does not move. Therefore, the solder bump welded to the solder bonding pad formed on the mounting portion and the dummy solder welded to the dummy pad do not come into contact with each other at the time of melting, and the size of the solder bump is uniform. Thus, it is possible to provide a wiring board with solder bumps capable of normally and firmly connecting the electrodes of the semiconductor element and the solder bonding pads via the solder bumps.

さらに、本発明の半田バンプ付き配線基板の別の製造方法によれば、上面に半導体素子の電極が電気的に接続される多数の半田接合パッドが格子状の並びに配列形成された搭載部を有する絶縁基板と、前記各半田接合パッドに対応する位置に格子状の並びに配列形成されたバンプ形成用開口部および該バンプ形成用開口部の並びの外側に該バンプ形成用開口部と同じ形状および同じ配列間隔で形成されたダミーの開口部を有する印刷マスクとを準備し、次にこの印刷マスクを用いて印刷することにより各半田接合パッド上にバンプ形成用の半田ペーストおよび搭載部周辺の絶縁基板上にダミーの半田ペーストを印刷塗布し、次にバンプ形成用の半田ペーストおよびダミーの半田ペースト中の半田を加熱溶融させて、半田接合パッドに溶着された半田バンプを形成するとともに搭載部周辺の絶縁基板上に半田ボールを形成し、次に前記半田ボールを除去する半田バンプ付き配線基板の製造方法において、絶縁基板は前記半田ボールが形成される位置に該半田ボールが載座される凹部を有することから、ダミーの半田ペースト中の半田を溶融させて形成された半田ボールは前記凹部に載座され、製造工程中に受ける振動や衝撃、風圧程度では動かない。したがって、搭載部に形成された半田接合パッドに溶着された半田バンプと搭載部周辺の絶縁基板上に形成された半田ボールとが溶融の際に接触して融合することはなく、半田バンプの大きさが均一となり、半導体素子の電極と半田接合パッドとを半田バンプを介して正常かつ強固に接続することが可能な半田バンプ付き配線基板を提供することができる。   Furthermore, according to another method for manufacturing a wiring board with solder bumps of the present invention, the upper surface has a mounting portion in which a large number of solder bonding pads to which electrodes of semiconductor elements are electrically connected are arranged in a grid pattern. The same shape and the same shape as the bump forming openings on the outside of the insulating substrate, the bump forming openings arranged in a grid and arranged at positions corresponding to the solder bonding pads, and the bump forming openings A printing mask having dummy openings formed at array intervals is prepared, and then printing is performed using the printing mask, whereby a solder paste for bump formation and an insulating substrate around the mounting portion are formed on each solder bonding pad. A dummy solder paste is printed and applied on the top, and then the solder paste for bump formation and the solder in the dummy solder paste are heated and melted and welded to the solder joint pads. In a method for manufacturing a wiring board with solder bumps, in which solder bumps are formed, solder balls are formed on an insulating substrate around a mounting portion, and then the solder balls are removed, the insulating substrate is placed at a position where the solder balls are formed. Since the solder ball has a recess in which the solder ball is seated, the solder ball formed by melting the solder in the dummy solder paste is seated in the recess and is subjected to vibration, impact, wind pressure, etc. It does n’t move. Therefore, the solder bumps welded to the solder bonding pads formed on the mounting portion and the solder balls formed on the insulating substrate around the mounting portion do not come into contact and fuse at the time of melting. Accordingly, it is possible to provide a wiring board with solder bumps that can be uniformly and firmly connected to the electrodes of the semiconductor element and the solder bonding pads via the solder bumps.

次に、本発明の半田バンプ付き配線基板の一例を図1および図2を基にして詳細に説明する。図1は本発明の半田バンプ付き配線基板の一実施形態を示す断面図であり、図2は図1に示す半田バンプ付き配線基板の上面図である。これらの図中、1は絶縁基板、2は配線導体、3は半田接合パッド、4はダミーのパッド、5はソルダーレジスト層、6は半田バンプ、7Aはダミーの半田であり、主としてこれらにより本発明の半田バンプ付き配線基板が構成される。   Next, an example of the wiring board with solder bumps of the present invention will be described in detail with reference to FIG. 1 and FIG. FIG. 1 is a cross-sectional view showing an embodiment of a wiring board with solder bumps according to the present invention, and FIG. 2 is a top view of the wiring board with solder bumps shown in FIG. In these drawings, 1 is an insulating substrate, 2 is a wiring conductor, 3 is a solder bonding pad, 4 is a dummy pad, 5 is a solder resist layer, 6 is a solder bump, and 7A is a dummy solder. The wiring board with solder bumps of the invention is configured.

なお、本実施形態の半田バンプ付き配線基板では、ガラス織物に熱硬化性樹脂を含浸させて成る絶縁層1aの上下面に熱硬化性樹脂から成る絶縁層1bを2層ずつ積層して絶縁基板1を形成しており、最表層の絶縁層1b上にソルダーレジスト層5が積層されている。また絶縁基板1の上面中央部には半導体素子101が搭載される搭載部Aが形成されており、この搭載部Aにはそれぞれ半導体素子101の電極102が電気的に接続される半田接合パッド3が形成されている。さらに、絶縁基板1の上面には搭載部Aの周辺にダミーのパッド4が形成されている。また、絶縁基板1の下面には外部電気回路基板に電気的に接続される外部接続パッド8が形成されており、絶縁基板1の上面から下面にかけてはそれぞれ対応する半田接合パッド3と外部接続パッド8とを互いに電気的に接続する配線導体2が配設されている。そして、半田接合パッド3には半田バンプ6が溶着されており、ダミーのパッド4にはダミーの半田7Aが溶着されている。   In the wiring board with solder bumps of this embodiment, two insulating layers 1b made of thermosetting resin are laminated on the upper and lower surfaces of insulating layer 1a made by impregnating glass fabric with thermosetting resin. 1 and a solder resist layer 5 is laminated on the outermost insulating layer 1b. Further, a mounting portion A on which the semiconductor element 101 is mounted is formed at the center of the upper surface of the insulating substrate 1, and the solder bonding pad 3 to which the electrode 102 of the semiconductor element 101 is electrically connected is mounted on the mounting portion A. Is formed. Further, dummy pads 4 are formed around the mounting portion A on the upper surface of the insulating substrate 1. In addition, external connection pads 8 that are electrically connected to the external electric circuit board are formed on the lower surface of the insulating substrate 1, and corresponding solder bonding pads 3 and external connection pads are respectively provided from the upper surface to the lower surface of the insulating substrate 1. Wiring conductors 2 are electrically connected to each other. Solder bumps 6 are welded to the solder bonding pads 3, and dummy solders 7 </ b> A are welded to the dummy pads 4.

絶縁層1aは、本実施形態の半田バンプ付き配線基板におけるコア部材であり、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。この絶縁層1aは、例えば厚みが0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.1〜1mm程度の複数の貫通孔9を有している。そして、その上下面および各貫通孔9の内面には配線導体2の一部が被着されており、上下面の配線導体2が貫通孔9を介して電気的に接続されている。   The insulating layer 1a is a core member in the wiring board with solder bumps of the present embodiment, and is formed by impregnating a thermosetting resin such as epoxy resin or bismaleimide triazine resin into a glass fabric in which glass fiber bundles are woven vertically and horizontally, for example. . The insulating layer 1a has a thickness of about 0.3 to 1.5 mm, for example, and has a plurality of through holes 9 having a diameter of about 0.1 to 1 mm from the upper surface to the lower surface. A part of the wiring conductor 2 is attached to the upper and lower surfaces and the inner surface of each through-hole 9, and the upper and lower wiring conductors 2 are electrically connected via the through-hole 9.

このような絶縁層1aは、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁層1a上下面の配線導体2は、絶縁層1a用の絶縁シートの上下全面に厚みが3〜50μm程度の銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、貫通孔9内面の配線導体2は、絶縁層1aに貫通孔9を設けた後に、この貫通孔9内面に無電解めっき法および電解めっき法により厚みが3〜50μm程度の銅めっき膜を析出させることにより形成される。   Such an insulating layer 1a is manufactured by thermally curing an insulating sheet in which a glass fabric is impregnated with an uncured thermosetting resin, and then drilling the insulating sheet from the upper surface to the lower surface. In addition, the wiring conductor 2 on the upper and lower surfaces of the insulating layer 1a has a copper foil having a thickness of about 3 to 50 μm attached to the entire upper and lower surfaces of the insulating sheet for the insulating layer 1a, and the copper foil is etched after the sheet is cured. By doing so, a predetermined pattern is formed. The wiring conductor 2 on the inner surface of the through hole 9 is provided with a copper plating film having a thickness of about 3 to 50 μm by an electroless plating method and an electrolytic plating method on the inner surface of the through hole 9 after the through hole 9 is provided in the insulating layer 1a. Formed by precipitation.

さらに、絶縁層1aは、その貫通孔9の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る孔埋め樹脂10が充填されている。孔埋め樹脂10は、貫通孔9を塞ぐことにより貫通孔9の直上および直下に配線導体2および各絶縁層1bを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂を貫通孔9内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この孔埋め樹脂10を含む絶縁層1aの上下面に絶縁層1bがそれぞれ2層ずつ積層されている。   Furthermore, the insulating layer 1 a is filled with a hole filling resin 10 made of a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin in the through hole 9. The hole-filling resin 10 is for making it possible to form the wiring conductor 2 and each insulating layer 1b immediately above and below the through-hole 9 by closing the through-hole 9, and is an uncured paste-like thermosetting resin Are filled in the through-holes 9 by screen printing, thermally cured, and then the upper and lower surfaces thereof are polished substantially flatly. Two insulating layers 1b are laminated on the upper and lower surfaces of the insulating layer 1a including the hole filling resin 10, respectively.

絶縁層1aの上下面に積層された各絶縁層1bは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成り、それぞれの厚みが20〜60μm程度であり、各層の上面から下面にかけて直径が30〜100μm程度の複数の貫通孔11を有している。これらの各絶縁層1bは、配線導体2を高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体2と下層の配線導体2とを貫通孔11を介して電気的に接続することにより高密度配線が立体的に形成可能となっている。このような各絶縁層1bは、厚みが20〜60μm程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁層1aの上下面に貼着し、これを熱硬化させるとともにレーザ加工により貫通孔11を穿孔し、さらにその上に同様にして次の絶縁層1bを順次積み重ねることによって形成される。なお、各絶縁層1bの表面および貫通孔11内に被着された配線導体2は、各絶縁層1bを形成する毎に各絶縁層1bの表面および貫通孔11内に5〜50μm程度の厚みの銅めっき膜を公知のセミアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。   Each insulating layer 1b laminated on the upper and lower surfaces of the insulating layer 1a is made of a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin, and each has a thickness of about 20 to 60 μm and has a diameter from the upper surface to the lower surface of each layer. Has a plurality of through holes 11 of about 30 to 100 μm. Each of these insulating layers 1b is for providing an insulating interval for wiring the wiring conductor 2 with high density. A high-density wiring can be three-dimensionally formed by electrically connecting the upper wiring conductor 2 and the lower wiring conductor 2 via the through hole 11. Each of such insulating layers 1b has an insulating film made of an uncured thermosetting resin having a thickness of about 20 to 60 [mu] m attached to the upper and lower surfaces of the insulating layer 1a, thermally cured, and laser-processed through-holes. 11 is perforated, and the next insulating layer 1b is sequentially stacked thereon in the same manner. The wiring conductor 2 deposited in the surface of each insulating layer 1b and in the through hole 11 has a thickness of about 5 to 50 μm in the surface of each insulating layer 1b and in the through hole 11 every time each insulating layer 1b is formed. This copper plating film is formed by depositing it in a predetermined pattern by a pattern forming method such as a known semi-additive method.

絶縁基板1の上面の搭載部Aに形成された半田接合パッド3は、直径が50〜100μm程度の円形であり、搭載部A内の領域にピッチが100〜200μmの格子状の並びに多数配列形成されている。このような半田接合パッド3は、半導体素子101の電極102を配線導体2に電気的に接続するための端子部として機能し、最上層の絶縁層1b上に形成された配線導体2の一部を、ソルダーレジスト層5に設けた直径が50〜100μmの円形の開口部5a内に露出させることにより形成されている。   The solder bonding pads 3 formed on the mounting portion A on the upper surface of the insulating substrate 1 are circular with a diameter of about 50 to 100 μm, and a large number of grid-like arrays with a pitch of 100 to 200 μm are formed in the region within the mounting portion A. Has been. Such a solder bonding pad 3 functions as a terminal portion for electrically connecting the electrode 102 of the semiconductor element 101 to the wiring conductor 2, and a part of the wiring conductor 2 formed on the uppermost insulating layer 1b. Is exposed in a circular opening 5 a having a diameter of 50 to 100 μm provided in the solder resist layer 5.

また、絶縁基板1の上面における搭載部Aの周辺に形成されたダミーのパッド4は、直径が50〜100μm程度の円形であり、半田接合パッド3の並びの外側に搭載部Aの各辺に対して一列ずつ半田接合パッド3と同じ大きさおよび同じ配列間隔で形成されている。このようなダミーのパッド4は、後述する半田バンプ6を半田接合パッド3に溶着する際に、半田バンプ6の大きさを均一とするためのダミーの半田7Aを絶縁基板1上で動かないように拘束するための拘束部材として機能し、最上層の絶縁層1b上に形成された配線導体2の一部を、ソルダーレジスト層5に設けた直径が50〜100μmの円形の開口部5b内に露出させることにより形成されている。   In addition, the dummy pad 4 formed around the mounting portion A on the upper surface of the insulating substrate 1 is a circle having a diameter of about 50 to 100 μm, and on each side of the mounting portion A outside the array of the solder bonding pads 3. On the other hand, the solder bonding pads 3 are formed in one row with the same size and the same arrangement interval. Such a dummy pad 4 prevents the dummy solder 7A for making the size of the solder bump 6 uniform on the insulating substrate 1 when the solder bump 6 described later is welded to the solder bonding pad 3. A part of the wiring conductor 2 formed on the uppermost insulating layer 1b is placed in a circular opening 5b having a diameter of 50 to 100 μm provided in the solder resist layer 5. It is formed by exposing.

また、絶縁基板1の下面に形成された外部接続パッド8は、直径が300〜500μm程度の円形であり、絶縁基板1下面の略全領域にピッチが600〜1000μmの格子状の並びに多数配列形成されている。外部接続パッド8は、配線導体2を外部電気回路基板に電気的に接続するための端子部として機能し、最下層の絶縁層1b上に形成された配線胴体2の一部を、ソルダーレジスト層5に設けた直径が300〜500μmの円形の開口部5c内に露出させることにより形成されている。   Further, the external connection pads 8 formed on the lower surface of the insulating substrate 1 are circular having a diameter of about 300 to 500 μm, and a plurality of grid-like arrays having a pitch of 600 to 1000 μm are formed in substantially the entire lower surface of the insulating substrate 1. Has been. The external connection pad 8 functions as a terminal portion for electrically connecting the wiring conductor 2 to the external electric circuit board, and a part of the wiring body 2 formed on the lowermost insulating layer 1b is used as a solder resist layer. 5 is exposed by being exposed in a circular opening 5c having a diameter of 300 to 500 μm.

半田接合パッド3に溶着された半田バンプ6は、例えば鉛−錫合金等の鉛含有半田や錫−銀−銅合金等の鉛フリー半田から成り、半田接合パッド3と半導体素子101の電極102とを電気的に接続するための接続部材として機能する。そして、半導体素子101の電極102を半田バンプ6に接触させた状態で半田バンプ6を溶融させることにより半田接合パッド3と半導体素子101の電極102とが半田バンプ6を介して電気的に接続されることとなる。このように半田バンプ6を半田接合パッド3に予め溶着させておくことにより半田接合パッド3への半導体素子101の接続の作業性が極めて良好なものとなる。
なお、半導体素子101の電極102を半田バンプ6に接触させるのに先立って、半田バンプ6の上端部をプレスして平坦にしておくと、半導体素子101の電極102と半田バンプ6とを接触させることが容易かつ確実なものとなる。従って、半導体素子101の電極102を半田バンプ6に接触させるのに先立って、半田バンプ6の上端部をプレスして平坦にしておくことが好ましい。
The solder bump 6 welded to the solder bonding pad 3 is made of, for example, lead-containing solder such as lead-tin alloy or lead-free solder such as tin-silver-copper alloy, and the solder bonding pad 3 and the electrode 102 of the semiconductor element 101. Functions as a connection member for electrically connecting the two. Then, by melting the solder bump 6 in a state where the electrode 102 of the semiconductor element 101 is in contact with the solder bump 6, the solder joint pad 3 and the electrode 102 of the semiconductor element 101 are electrically connected via the solder bump 6. The Rukoto. In this way, by soldering the solder bump 6 to the solder bonding pad 3 in advance, the workability of connecting the semiconductor element 101 to the solder bonding pad 3 becomes extremely good.
Prior to bringing the electrode 102 of the semiconductor element 101 into contact with the solder bump 6, if the upper end portion of the solder bump 6 is pressed and flattened, the electrode 102 of the semiconductor element 101 and the solder bump 6 are brought into contact with each other. Is easy and reliable. Therefore, prior to bringing the electrode 102 of the semiconductor element 101 into contact with the solder bump 6, it is preferable to press and flatten the upper end portion of the solder bump 6.

このような半田バンプ6は、各半田接合パッド3に対応する位置に格子状の並びに配列形成されたバンプ形成用開口部を有する印刷マスクを用いて半田バンプ6用の半田ペーストを各半田接合パッド3上に印刷塗布するとともに印刷された半田ペースト中の半田を加熱溶融させることにより各半田接合パッド3上に溶着される。   Such solder bumps 6 are obtained by applying a solder paste for the solder bumps 6 to each solder bonding pad using a printing mask having bump forming openings arranged in a grid and arranged at positions corresponding to the solder bonding pads 3. The solder in the printed solder paste is heated and melted on the solder bonding pads 3 by printing and coating on the solder paste 3.

ダミーのパッド4に溶着されたダミーの半田7Aは、半田バンプ6と同じ組成の半田から成り、半田バンプ6と同時に形成される。このダミーの半田7Aは、半田接合パッド3に溶着される半田バンプ6の大きさを均一にするための捨て半田として機能し、半田バンプ6用の半田ペーストを印刷するための印刷マスクに、バンプ形成用開口部と同じ形状および配列間隔のダミー開口部をバンプ形成用開口部の並びの外側に形成しておくとともに、このダミーの開口部を通してダミーのパッド4にも前記半田ペーストと同じ半田ペーストをダミーの半田ペーストとして印刷塗布し、しかる後、そのダミーの半田ペースト中の半田を半田バンプ6用の半田ペースト中の半田と同時に加熱溶融させることによりダミーのパッド4上に溶着される。   The dummy solder 7 A welded to the dummy pad 4 is made of solder having the same composition as the solder bump 6 and is formed simultaneously with the solder bump 6. The dummy solder 7A functions as a discarded solder for making the size of the solder bump 6 welded to the solder joint pad 3 uniform, and the bump is used as a printing mask for printing a solder paste for the solder bump 6. Dummy openings having the same shape and arrangement interval as the formation openings are formed outside the arrangement of the bump formation openings, and the same solder paste as the solder paste is also applied to the dummy pads 4 through the dummy openings. Is printed and applied as a dummy solder paste, and then the solder in the dummy solder paste is welded onto the dummy pad 4 by heating and melting simultaneously with the solder in the solder paste for the solder bumps 6.

この場合、半田ペーストを印刷するための印刷マスクにはバンプ形成用開口部の並びの外側にバンプ形成用開口部と実質的に同じ形状および配列間隔のダミーの開口部が形成されているので、最外周のダミー開口部に対応するダミーのパッド4では半田ペーストの塗布量が少なくなる傾向があるものの、その内側の各半田接合パッド3では塗布される半田ペーストの量は略均一になる。また、ダミーの半田7Aはダミーのパッド4上で溶融するのでダミーのパッド4により拘束され、隣接する半田バンプ6と接触融合することはない。したがって、本発明の半田バンプ付き配線基板によれば、半田バンプ6の大きさは均一であり、その結果、半導体素子101の電極102と半田接合パッド3とを均一な大きさの半田バンプ6を介して正常かつ強固に接続することができる。   In this case, since the printing mask for printing the solder paste has dummy openings with substantially the same shape and arrangement interval as the bump forming openings on the outside of the arrangement of the bump forming openings, The dummy pad 4 corresponding to the outermost dummy opening tends to reduce the amount of solder paste applied, but the amount of solder paste applied to each inner solder bonding pad 3 is substantially uniform. Further, since the dummy solder 7A melts on the dummy pad 4, it is restrained by the dummy pad 4 and does not fuse with the adjacent solder bump 6. Therefore, according to the wiring board with solder bumps of the present invention, the size of the solder bumps 6 is uniform, and as a result, the electrodes 102 of the semiconductor element 101 and the solder bonding pads 3 are connected to the solder bumps 6 of uniform size. And can be connected normally and firmly.

さらに、ダミーのパッド4では半田ペーストの塗布量が少なくなる傾向があるので、ダミーの半田7Aの高さは半田バンプ6の高さより低くなる傾向にある。このようにダミーの半田7Aの高さが半田バンプ6の高さより低い場合、半導体素子101の電極102を半田接合パッド3に半田バンプ6を介して接続する際にダミーの半田7Aが邪魔になりにくい。   Furthermore, since the amount of solder paste applied tends to be small in the dummy pad 4, the height of the dummy solder 7 </ b> A tends to be lower than the height of the solder bump 6. Thus, when the height of the dummy solder 7A is lower than the height of the solder bump 6, the dummy solder 7A becomes an obstacle when the electrode 102 of the semiconductor element 101 is connected to the solder bonding pad 3 via the solder bump 6. Hateful.

なお、上述の一実施形態では、ダミーのパッド4は半田接合パッド3と同じ大きさおよび同じ配列間隔であったが、図3に他の実施形態きとして示すように、ダミーのパッド4は半田接合パッド3より大きなものであっても良い。あるいは図4にさらに他の実施形態として示すように、搭載部Aを取り囲む連続した帯状パターンであっても良い。これらの場合、ダミーの半田7Aが溶着する面積が大きくなり、その分、ダミーの半田7Aの高さをさらに低いものとすることができる。したがって、半導体素子101の電極102を半田接合パッド3に半田バンプ6を介して接続する際にダミーの半田7Aがさらに邪魔になりにくい。   In the above-described embodiment, the dummy pads 4 have the same size and the same arrangement interval as the solder bonding pads 3. However, as shown in FIG. It may be larger than the bonding pad 3. Alternatively, as shown in FIG. 4 as still another embodiment, a continuous belt-like pattern surrounding the mounting portion A may be used. In these cases, the area to which the dummy solder 7A is welded is increased, and the height of the dummy solder 7A can be further reduced accordingly. Therefore, when the electrode 102 of the semiconductor element 101 is connected to the solder bonding pad 3 via the solder bump 6, the dummy solder 7 </ b> A is not easily disturbed.

また、上述の3つの実施形態では、ダミーのパッド4は搭載部A周辺の全周にわたり配設されていたが、図5や図6にさらに他の実施形態として示すように、ダミーのパッド4は絶縁基板1上面の搭載部Aの角部に対応する領域のみに形成されていてもよい。この場合、各半田接合パッド3からの配線導体2の引出し経路の確保が容易となる利点がある。   In the above-described three embodiments, the dummy pads 4 are arranged over the entire circumference around the mounting portion A. However, as shown in FIGS. 5 and 6 as still another embodiment, the dummy pads 4 are arranged. May be formed only in a region corresponding to a corner portion of the mounting portion A on the upper surface of the insulating substrate 1. In this case, there is an advantage that it is easy to secure a lead path for the wiring conductor 2 from each solder bonding pad 3.

なお、図3〜図6に示した他の実施形態の半田バンプ付き配線基板においては、上述の図1および図2に示した一実施形態の半田バンプ付き配線基板と比較してダミーのパッド4およびダミーの半田7Aの大きさや形状、配置等が異なるだけであり、その他の構成については同じである。したがって、図1および図2に示した一実施形態と機能的に同一の個所には同一の符号を付し、簡略のため各部の説明は省略する。 In the wiring board with solder bumps of the other embodiments shown in FIGS. 3 to 6, the dummy pads 4 are compared with the wiring board with solder bumps of the embodiment shown in FIGS. 1 and 2 described above. The dummy solder 7A is different only in size, shape, arrangement, etc., and the other configurations are the same. Accordingly, the same reference numerals are given to the same functional parts as those of the embodiment shown in FIGS. 1 and 2, and the description of each part is omitted for the sake of brevity.

次に、本発明の半田バンプ付き配線基板の製造方法を図7〜図9に基にして説明する。図7〜図9は本発明における半田バンプ付き配線基板の製造方法の一実施形態を説明するための工程毎の概略断面図であり、これらの図中、1は絶縁基板、20は印刷マスクである。   Next, a method for manufacturing a wiring board with solder bumps according to the present invention will be described with reference to FIGS. FIG. 7 to FIG. 9 are schematic cross-sectional views for each process for explaining an embodiment of a method for manufacturing a wiring board with solder bumps in the present invention. In these drawings, 1 is an insulating substrate, and 20 is a printing mask. is there.

先ず、図7に示すように、上面に半導体素子の電極が電気的に接続される多数の半田接合パッド3が格子状の並びに配列形成された搭載部Aを有するとともに上面の記搭載部A周辺にダミーのパッド4が形成された絶縁基板1と、各半田接合パッド3に対応する位置に格子状の並びに配列形成されたバンプ形成用開口部20aおよびこれらのバンプ形成用開口部20aの並びの外側にバンプ形成用開口部20aと同じ形状および同じ配列間隔で形成されたダミー開口部20bを有する印刷マスク20とを準備する。   First, as shown in FIG. 7, a plurality of solder bonding pads 3 to which the electrodes of the semiconductor element are electrically connected are provided on the upper surface and have a mounting portion A arranged in a grid pattern and the periphery of the mounting portion A on the upper surface. Insulating substrate 1 on which dummy pads 4 are formed, bump forming openings 20a arranged in a grid and arranged at positions corresponding to each solder bonding pad 3, and an array of these bump forming openings 20a. A printing mask 20 having dummy openings 20b formed on the outside with the same shape and the same arrangement interval as the bump forming openings 20a is prepared.

絶縁基板1は、図1および図2で示した半田バンプ付き配線基板の一実施形態で説明したものと同一である。したがって、図1および図2で示した絶縁基板1と同一個所には同一符号を付し、簡略のため各部の説明は省略する。   The insulating substrate 1 is the same as that described in the embodiment of the wiring substrate with solder bumps shown in FIGS. Accordingly, the same portions as those of the insulating substrate 1 shown in FIGS. 1 and 2 are denoted by the same reference numerals, and description of each part is omitted for the sake of brevity.

印刷マスク20は、厚みが20〜50μm程度のステンレス板から成り、均一な厚みのステンレス板にフォトリソグラフィー技術やレーザ加工技術を用いてバンプ形成用開口部20aおよびダミー開口部20bを設けることにより形成され、図示しない枠状の金属フレームに適当な張力をもって支持されている。   The printing mask 20 is made of a stainless plate having a thickness of about 20 to 50 μm, and is formed by providing a bump forming opening 20a and a dummy opening 20b on a stainless plate having a uniform thickness using a photolithography technique or a laser processing technique. It is supported by a frame-shaped metal frame (not shown) with an appropriate tension.

次に、図8に示すように、絶縁基板1上に印刷マスク20を、バンプ形成用開口部20aおよびダミーの開口部20bがそれぞれ対応する半田接合パッド3およびダミーのパッド4上に位置するようにして載置するとともに印刷マスク20を用いてスクリーン印刷することにより各半田接合パッド3上にバンプ形成用の半田ペースト6Pおよびダミーのパッド4上にダミーの半田ペースト7Pを印刷塗布する。   Next, as shown in FIG. 8, the printing mask 20 is placed on the insulating substrate 1 so that the bump forming opening 20a and the dummy opening 20b are positioned on the corresponding solder bonding pad 3 and dummy pad 4, respectively. The solder paste 6 </ b> P for bump formation and the dummy solder paste 7 </ b> P are printed on each solder bonding pad 3 by screen printing using the printing mask 20.

このとき、印刷マスク20は、各半田接合パッド3に対応する位置に格子状の並びに配列形成されたバンプ形成用開口部20aの並びの外側にそれらのバンプ形成用開口部20aと同じ形状および同じ配列間隔で形成されたダミー開口部20bを有しているので、この印刷マスク20を用いて、スクリーン印刷することにより各半田接合パッド3上にバンプ形成用の半田ペースト6Pおよびダミーのパッド4上にダミーの半田ペースト7Pを印刷塗布すると、印刷マスク20のバンプ形成用開口部20aの並びの外側に設けたダミー開口部20bからの塗布量は少なくなるものの、その内側に並んだ半田接合パッド3に対応するバンプ形成用開口部20aからの塗布量は均一となる。したがって、各半田接合パッド3には均一な量の半田ペースト6Pが塗布される。   At this time, the printing mask 20 has the same shape and the same shape as those of the bump forming openings 20a outside the arrangement of the bump forming openings 20a arranged in a grid and arranged in a position corresponding to each solder bonding pad 3. Since the dummy openings 20b formed at the arrangement interval are provided, the printing mask 20 is used to screen-print the solder paste 6P for forming bumps and the dummy pads 4 on each solder bonding pad 3. When the dummy solder paste 7P is printed and applied to the surface, the amount of coating from the dummy openings 20b provided on the outer side of the arrangement of the bump forming openings 20a of the print mask 20 is reduced, but the solder bonding pads 3 arranged on the inner side thereof. The coating amount from the bump forming opening 20a corresponding to is uniform. Therefore, a uniform amount of solder paste 6P is applied to each solder bonding pad 3.

次に、図9(a)、(b)に示すように、半田接合パッド3上にバンプ形成用の半田ペースト6Pおよびダミーのパッド4上にダミーの半田ペースト7Pが印刷塗布された絶縁基板1をピーク温度が200〜260℃のリフロー炉に通し、バンプ形成用の半田ペースト6Pおよびダミーの半田ペースト7P中の半田を加熱溶融させて半田接合パッド3に溶着された半田バンプ6を形成するとともにダミーのパッド4上に溶着されたダミーの半田7Aを形成する。このとき、前述したように各半田接合パッド3に塗布されたバンプ形成用の半田ペースト6Pはその塗布量が均一であることから、各半田接合パッド3に半田量の均一な半田バンプ6を形成することができる。また、ダミーの半田7Aはダミーのパッド4上で溶融するのでダミーのパッド4により拘束され、隣接する半田バンプ6と接触融合することはない。したがって、本発明の半田バンプ付き配線基板の製造方法によれば、半田バンプ6の大きさは均一であり、その結果、半導体素子の電極と半田接合パッド3とを均一な大きさの半田バンプ6を介して正常かつ強固に接続することが可能な半田バンプ付き配線基板を提供することができる。   Next, as shown in FIGS. 9A and 9B, the insulating substrate 1 in which the solder paste 6P for bump formation is printed on the solder joint pad 3 and the dummy solder paste 7P is printed on the dummy pad 4 is printed. Is passed through a reflow furnace having a peak temperature of 200 to 260 ° C., the solder in the bump forming solder paste 6P and the dummy solder paste 7P is heated and melted to form the solder bump 6 welded to the solder joint pad 3. A dummy solder 7A welded on the dummy pad 4 is formed. At this time, as described above, the bump forming solder paste 6P applied to each solder bonding pad 3 has a uniform coating amount, so that the solder bump 6 having a uniform solder amount is formed on each solder bonding pad 3. can do. Further, since the dummy solder 7A melts on the dummy pad 4, it is restrained by the dummy pad 4 and does not fuse with the adjacent solder bump 6. Therefore, according to the method for manufacturing a wiring board with solder bumps of the present invention, the size of the solder bumps 6 is uniform, and as a result, the electrodes of the semiconductor element and the solder bonding pads 3 are connected to the solder bumps 6 of a uniform size. Thus, it is possible to provide a wiring board with solder bumps that can be normally and firmly connected to each other.

また、ダミーのパッド4では半田ペースト7Pの塗布量が少なくなる傾向があるので、ダミーの半田7Aの高さは半田バンプ6の高さより低くなる傾向にある。このようにダミーの半田7Aの高さが半田バンプ6の高さより低い場合、半導体素子の電極を半田接合パッド3に半田バンプ6を介して接続する際にダミーの半田7Aが邪魔になりにくい半田バンプ付き配線基板を提供することができる。   In addition, since the amount of solder paste 7P applied tends to be small in the dummy pad 4, the height of the dummy solder 7A tends to be lower than the height of the solder bump 6. When the height of the dummy solder 7A is lower than the height of the solder bump 6 as described above, the dummy solder 7A is less likely to become an obstacle when the electrode of the semiconductor element is connected to the solder bonding pad 3 via the solder bump 6. A wiring board with bumps can be provided.

なお、上述した半田バンプ付き配線基板の製造方法の一実施形態においては、絶縁基板1として図1および図2に示す絶縁基板1を用いたが、絶縁基板1として図3〜図6に示した絶縁基板1を用いてもよい。これらの場合、印刷マスク20としては上述と同様に、絶縁基板1の半田接合パッド3に対応する位置に格子状の並びに配列形成されたバンプ形成用開口部20aおよびこれらのバンプ形成用開口部20aの並びの外側にバンプ形成用開口部20aと同じ形状および同じ配列間隔で形成されたダミー開口部20bを有するものを用いて、各半田接合パッド3上にバンプ形成用の半田ペースト6Pおよびダミーのパッド4上にダミーの半田ペースト7Pを印刷塗布する。ただし、図5および図6で示した絶縁基板1を用いる場合、印刷マスク20のダミーの開口20aは絶縁基板1の搭載部Aの角部に対応する領域のみに形成し、ダミーのパッド4上のみにダミーの半田ペースト7Pを印刷塗布する。そして、半田ペースト6Pおよびダミーの半田ペースト7P中の半田を加熱溶融させて半田接合パッド3に溶着された半田バンプ6を形成するとともにダミーのパッド4上に溶着されたダミーの半田7Aを形成する。これらのうち、図3および図4、図5に示した絶縁基板1を用いた場合、ダミーの半田7Aが溶着する面積が大きくなり、その分、ダミーの半田7Aの高さをさらに低いものとすることができる。したがって、半導体素子の電極を半田接合パッド3に半田バンプ6を介して接続する際にダミーの半田7Aがさらに邪魔になりにくい半田バンプ付き配線基板を提供することができる。   In the embodiment of the method for manufacturing a wiring board with solder bumps described above, the insulating substrate 1 shown in FIGS. 1 and 2 is used as the insulating substrate 1, but the insulating substrate 1 is shown in FIGS. An insulating substrate 1 may be used. In these cases, as described above, as the printing mask 20, the bump forming openings 20a and the bump forming openings 20a which are arranged in a grid pattern at positions corresponding to the solder bonding pads 3 of the insulating substrate 1 and the bump forming openings 20a. Are formed on the solder joint pads 3 with dummy openings 20b formed in the same shape and with the same spacing as the bump forming openings 20a. A dummy solder paste 7 </ b> P is printed on the pad 4. However, when the insulating substrate 1 shown in FIG. 5 and FIG. 6 is used, the dummy opening 20 a of the printing mask 20 is formed only in the region corresponding to the corner portion of the mounting portion A of the insulating substrate 1, and on the dummy pad 4. Only the dummy solder paste 7P is printed and applied. Then, the solder in the solder paste 6P and the dummy solder paste 7P is heated and melted to form the solder bumps 6 welded to the solder bonding pads 3, and the dummy solder 7A welded to the dummy pads 4 is formed. . Among these, when the insulating substrate 1 shown in FIGS. 3, 4, and 5 is used, the area to which the dummy solder 7 </ b> A is welded is increased, and accordingly, the height of the dummy solder 7 </ b> A is further reduced. can do. Therefore, it is possible to provide a wiring board with solder bumps in which the dummy solder 7A is less likely to become an obstacle when the electrodes of the semiconductor element are connected to the solder bonding pads 3 via the solder bumps 6.

さらに、本発明の半田バンプ付き配線基板の製造方法の他の実施形態を図10〜図12を基にして説明する。図10〜図12は本発明における半田バンプ付き配線基板の製造方法の他の実施形態を説明するための概略断面図であり、これらの図中、1は絶縁基板、20は印刷マスクである。   Furthermore, another embodiment of the method for manufacturing a wiring board with solder bumps of the present invention will be described with reference to FIGS. 10 to 12 are schematic cross-sectional views for explaining another embodiment of the method for manufacturing a wiring board with solder bumps in the present invention. In these figures, 1 is an insulating substrate, and 20 is a printing mask.

なお、この実施形態例で用いられる絶縁基板1は、図7で示した絶縁基板1においてダミーのパッド4が形成されておらず、それによりソルダーレジスト層5に設けた開口部5bにより後述する半田ボール7Bが載座される凹部Bが形成されている点を除いて同一である。また、印刷マスク20も図7で示したものと同一である。したがって、図7で示した絶縁基板1とおよび印刷マスク20と同一個所には同一符号を付し、簡略のため各部の説明は省略する。   Note that the insulating substrate 1 used in this embodiment example has no dummy pad 4 formed on the insulating substrate 1 shown in FIG. 7, so that a solder described later is provided by an opening 5 b provided in the solder resist layer 5. It is the same except that a recess B on which the ball 7B is seated is formed. The printing mask 20 is the same as that shown in FIG. Therefore, the same parts as those of the insulating substrate 1 and the print mask 20 shown in FIG.

先ず、図10に示すように、上面に半導体素子の電極が電気的に接続される多数の半田接合パッド3が格子状の並びに配列形成された搭載部Aを有するとともに上面の搭載部A周辺に後述する半田ボール7Bが載座される凹部Bを有する絶縁基板1と、各半田接合パッド3に対応する位置に格子状の並びに配列形成されたバンプ形成用開口部20aおよびこれらのバンプ形成用開口部20aの並びの外側にバンプ形成用開口部20aと実質的に同じ形状および同じ配列で形成されたダミー開口部20bを有する印刷マスク20とを準備する。   First, as shown in FIG. 10, a large number of solder bonding pads 3 to which electrodes of semiconductor elements are electrically connected are provided on the upper surface and have a mounting portion A arranged in a grid and arranged around the mounting portion A on the upper surface. Insulating substrate 1 having a recess B on which a solder ball 7B, which will be described later, is placed, bump forming openings 20a arranged in a grid and arranged at positions corresponding to each solder bonding pad 3, and these bump forming openings A printing mask 20 having dummy openings 20b formed in substantially the same shape and the same arrangement as the bump forming openings 20a outside the arrangement of the parts 20a is prepared.

次に、図11に示すように、絶縁基板1上に印刷マスク20を、バンプ形成用開口部20aおよびダミーの開口部20bがそれぞれ対応する半田接合パッド3および凹部B上に位置するようにして載置するとともに印刷マスク20を用いてスクリーン印刷することにより各半田接合パッド3上にバンプ形成用の半田ペースト6Pおよび凹部B上にダミーの半田ペースト7Pを印刷塗布する。   Next, as shown in FIG. 11, the printing mask 20 is placed on the insulating substrate 1 so that the bump forming opening 20a and the dummy opening 20b are positioned on the corresponding solder bonding pad 3 and the recess B, respectively. The solder paste 6P for bump formation and the dummy solder paste 7P on the concave portions B are printed on the solder joint pads 3 by screen printing using the printing mask 20 while being placed.

このとき、印刷マスク20は、各半田接合パッド3に対応する位置に格子状の並びに配列形成されたバンプ形成用開口部20aの並びの外側にそれらのバンプ形成用開口部20aと同じ形状および同じ配列間隔で形成されたダミー開口部20bを有しているので、この印刷マスク20を用いて、スクリーン印刷することにより各半田接合パッド3上にバンプ形成用の半田ペースト6Pおよび凹部B上にダミーの半田ペースト7Pを印刷塗布すると、印刷マスク20のバンプ形成用開口部20aの並びの外側に設けたダミー開口部20bからの塗布量は少なくなるものの、その内側に並んだ半田接合パッド3に対応するバンプ形成用開口部20aからの塗布量は均一となる。したがって、各半田接合パッド3には均一な量の半田ペースト6Pが塗布される。   At this time, the printing mask 20 has the same shape and the same shape as those of the bump forming openings 20a outside the arrangement of the bump forming openings 20a arranged in a grid and arranged in a position corresponding to each solder bonding pad 3. Since the dummy openings 20b formed at the arrangement intervals are provided, the printing mask 20 is used to screen-print the dummy paste 20P on the solder bonding pads 3 and the dummy B on the recesses B by screen printing. When the solder paste 7P is printed and applied, the coating amount from the dummy openings 20b provided outside the arrangement of the bump forming openings 20a of the print mask 20 is reduced, but it corresponds to the solder bonding pads 3 arranged on the inside. The applied amount from the bump forming opening 20a is uniform. Therefore, a uniform amount of solder paste 6P is applied to each solder bonding pad 3.

次に、図12(a)、(b)に示すように、半田接合パッド3上にバンプ形成用の半田ペースト6Pおよび凹部B上にダミーの半田ペースト7Pが印刷塗布された絶縁基板1をピーク温度が200〜260℃のリフロー炉に通し、バンプ形成用の半田ペースト6Pおよびダミーの半田ペースト7P中の半田を加熱溶融させて半田接合パッド3に溶着された半田バンプ6を形成するとともに凹部B上に載座された半田ボール7Bを形成する。このとき、前述したように各半田接合パッド3に塗布されたバンプ形成用の半田ペースト6Pはその塗布量が均一であることから、各半田接合パッド3に半田量の均一な半田バンプ6を形成することができる。また、ダミーの半田ペースト7P中の半田が溶融して形成される半田ボール7Bは凹部B上で溶融するので凹部B上に載座されて製造工程中に受ける振動や衝撃、風圧程度では動かず、その結果、隣接する半田バンプ6と接触融合することはない。したがって、本実施形態の半田バンプ付き配線基板の製造方法によれば、半田バンプ6の大きさは均一であり、半導体素子の電極と半田接合パッド3とを均一な大きさの半田バンプ6を介して正常かつ強固に接続することが可能な半田バンプ付き配線基板を提供することができる。   Next, as shown in FIGS. 12 (a) and 12 (b), the insulating substrate 1 in which the solder paste 6P for bump formation on the solder bonding pad 3 and the dummy solder paste 7P on the concave portion B are printed and applied is peaked. Through a reflow furnace at a temperature of 200 to 260 ° C., the solder in the bump forming solder paste 6P and the dummy solder paste 7P is heated and melted to form the solder bump 6 welded to the solder joint pad 3 and the recess B A solder ball 7B placed on the top is formed. At this time, as described above, the bump forming solder paste 6P applied to each solder bonding pad 3 has a uniform coating amount, so that the solder bump 6 having a uniform solder amount is formed on each solder bonding pad 3. can do. Further, the solder ball 7B formed by melting the solder in the dummy solder paste 7P melts on the concave portion B, so that it does not move at the level of vibration, impact, or wind pressure that is placed on the concave portion B and received during the manufacturing process. As a result, there is no contact fusion with the adjacent solder bump 6. Therefore, according to the method for manufacturing a wiring board with solder bumps of the present embodiment, the size of the solder bumps 6 is uniform, and the electrodes of the semiconductor element and the solder joint pads 3 are connected via the solder bumps 6 of uniform size. Thus, it is possible to provide a wiring board with solder bumps that can be connected normally and firmly.

最後に、図12(c)に示すように、凹部B上から半田ボール7Bを除去すれば、本実施形態による半田バンプ付き配線基板が完成する。この場合、絶縁基板1上に余分な半田ボール7Bが存在しないことから、半田ボール7Bが半導体素子の実装の邪魔になるようなことはない。このように凹部B上から半田ボール7Bを除去するには、半田バンプ6および半田ボール7Bが形成された絶縁基板1をアルカリ性の界面活性剤水溶液等を用いて浸漬洗浄あるいはスプレー洗浄し、その洗浄と同時に半田ボール7Bを洗い落として除去する方法が採用され得る。   Finally, as shown in FIG. 12C, when the solder balls 7B are removed from the recesses B, the wiring board with solder bumps according to the present embodiment is completed. In this case, since there is no extra solder ball 7B on the insulating substrate 1, the solder ball 7B does not interfere with the mounting of the semiconductor element. In this way, in order to remove the solder balls 7B from the recesses B, the insulating substrate 1 on which the solder bumps 6 and the solder balls 7B are formed is subjected to immersion cleaning or spray cleaning using an alkaline surfactant aqueous solution or the like. At the same time, a method of washing off and removing the solder balls 7B can be employed.

なお、上述の他の実施形態例では、半田ボール7Bが載座される凹部Bを、ソルダーレジスト層5に開口部5bを設けることにより形成したが、凹部Bは、ソルダーレジスト層5にプレス加工を施すことにより形成されてもよい。また、絶縁基板1の凹部Bおよび印刷マスク20のダミーの開口部20bは、絶縁基板1上面の搭載部Aの角部に対応する領域のみに半田接合パッド3と同じ配列間隔で設けてもよい。   In the above-described other embodiments, the recess B on which the solder ball 7B is seated is formed by providing the opening 5b in the solder resist layer 5, but the recess B is pressed into the solder resist layer 5. It may be formed by applying. Further, the concave portion B of the insulating substrate 1 and the dummy opening 20b of the printing mask 20 may be provided at the same arrangement interval as the solder bonding pads 3 only in the region corresponding to the corner portion of the mounting portion A on the upper surface of the insulating substrate 1. .

本発明の半田バンプ付き配線基板の一実施形態を示す概略断面図である。It is a schematic sectional drawing which shows one Embodiment of the wiring board with a solder bump of this invention. 図1に示す半田バンプ付き配線基板の上面図である。It is a top view of the wiring board with a solder bump shown in FIG. 本発明の半田バンプ付き配線基板の他の実施形態を示す上面図である。It is a top view which shows other embodiment of the wiring board with a solder bump of this invention. 本発明の半田バンプ付き配線基板のさらに他の実施形態を示す上面図である。It is a top view which shows other embodiment of the wiring board with a solder bump of this invention. 本発明の半田バンプ付き配線基板のさらに他の実施形態を示す上面図である。It is a top view which shows other embodiment of the wiring board with a solder bump of this invention. 本発明の半田バンプ付き配線基板のさらに他の実施形態を示す上面図である。It is a top view which shows other embodiment of the wiring board with a solder bump of this invention. 本発明の半田バンプ付き配線基板の製造方法の一実施形態を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating one Embodiment of the manufacturing method of the wiring board with a solder bump of this invention. 本発明の半田バンプ付き配線基板の製造方法の一実施形態を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating one Embodiment of the manufacturing method of the wiring board with a solder bump of this invention. (a),(b)は本発明の半田バンプ付き配線基板の製造方法の一実施形態を説明するための概略断面図である。(A), (b) is a schematic sectional drawing for demonstrating one Embodiment of the manufacturing method of the wiring board with a solder bump of this invention. 本発明の半田バンプ付き配線基板の製造方法の他の実施形態を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating other embodiment of the manufacturing method of the wiring board with a solder bump of this invention. 本発明の半田バンプ付き配線基板の製造方法の他の実施形態を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating other embodiment of the manufacturing method of the wiring board with a solder bump of this invention. (a),(b),(c)は本発明の半田バンプ付き配線基板の製造方法の他の実施形態を説明するための概略断面図である。(A), (b), (c) is a schematic sectional drawing for demonstrating other embodiment of the manufacturing method of the wiring board with a solder bump of this invention.

符号の説明Explanation of symbols

1:絶縁基板
3:半田接合パッド
4:ダミーのパッド
6:半田バンプ
6P:バンプ形成用の半田ペースト
7A:ダミーの半田
7B:半田ボール
7P:ダミーの半田ペースト
20:印刷マスク
20a:バンプ形成用開口部
20b:ダミー開口部
B:凹部
1: Insulating substrate 3: Solder bonding pad 4: Dummy pad 6: Solder bump 6P: Solder paste for bump formation 7A: Dummy solder 7B: Solder ball 7P: Dummy solder paste 20: Print mask 20a: For bump formation Opening 20b: Dummy opening B: Recess

Claims (13)

上面に半導体素子が搭載される搭載部を有する絶縁基板の前記搭載部に前記半導体素子の電極が電気的に接続される多数の半田接合パッドが格子状の並びに配列形成されているとともに該半田接合パッドの各々に前記半導体素子の電極と接続するための半田バンプが溶着されて成る半田バンプ付き配線基板であって、前記絶縁基板上面の前記搭載部周辺にダミーのパッドが設けられており、かつ該ダミーのパッドにダミーの半田が溶着されていることを特徴とする半田バンプ付き配線基板。   A plurality of solder bonding pads, in which the electrodes of the semiconductor element are electrically connected to the mounting portion of the insulating substrate having a mounting portion on which the semiconductor element is mounted on the upper surface, are arranged in a grid pattern and the solder bonding A wiring board with solder bumps formed by welding solder bumps for connection to the electrodes of the semiconductor elements to each of the pads, wherein dummy pads are provided around the mounting portion on the upper surface of the insulating substrate, and A wiring board with solder bumps, wherein dummy solder is welded to the dummy pads. 前記ダミーのパッドが前記半田接合パッドの並びの外側に前記半田接合パッドと同じ形状および同じ配列間隔で設けられていることを特徴とする請求項1記載の半田バンプ付き配線基板。   The wiring board with solder bumps according to claim 1, wherein the dummy pads are provided outside the array of the solder bonding pads with the same shape and the same arrangement interval as the solder bonding pads. 前記ダミーのパッドが前記半田接合パッドより大きな面積を有することを特徴とする請求項1または2に記載の半田バンプ付き配線基板。   3. The wiring board with solder bumps according to claim 1, wherein the dummy pad has a larger area than the solder bonding pad. 前記ダミーのパッドが前記半田接合パッドの複数の並びに対応する長さの帯状パターンにより形成されていることを特徴とする請求項1記載の半田バンプ付き配線基板。   2. The wiring board with solder bumps according to claim 1, wherein the dummy pads are formed by a plurality of strip patterns of the solder joint pads and corresponding lengths. 前記ダミーのパッドが前記絶縁基板上面の前記搭載部の角部に対応する領域のみに形成されていることを特徴とする請求項1乃至4のいずれかに記載の半田バンプ付き配線基板。   5. The wiring board with solder bumps according to claim 1, wherein the dummy pad is formed only in a region corresponding to a corner of the mounting portion on the upper surface of the insulating substrate. 前記ダミーの半田の高さが前記半田バンプの高さよりも低いことを特徴とする請求項1乃至5のいずれかに記載の半田バンプ付き配線基板。   6. The wiring board with solder bumps according to claim 1, wherein a height of the dummy solder is lower than a height of the solder bump. 上面に半導体素子の電極が電気的に接続される多数の半田接合パッドが格子状の並びに配列形成された搭載部を有するとともに前記上面の前記搭載部周辺にダミーのパッドが形成された絶縁基板と、前記各半田接合パッドに対応する位置に格子状の並びに配列形成されたバンプ形成用開口部および該バンプ形成用開口部の並びの外側に該バンプ形成用開口部と同じ形状および同じ配列間隔で形成されたダミーの開口部を有する印刷マスクとを準備する工程と、該印刷マスクを用いて印刷することにより前記各半田接合パッド上にバンプ形成用の半田ペーストおよび前記ダミーのパッド上にダミーの半田ペーストを印刷塗布する工程と、前記バンプ形成用の半田ペーストおよびダミーの半田ペースト中の半田を加熱溶融させて、前記半田接合パッドに溶着された半田バンプを形成するとともに前記ダミーのパッド上に溶着されたダミーの半田を形成する工程とを順次行なうことを特徴とする半田バンプ付き配線基板の製造方法。   An insulating substrate having a mounting portion in which a large number of solder bonding pads to which electrodes of a semiconductor element are electrically connected are arranged on a top surface and arranged in a grid, and dummy pads are formed around the mounting portion on the top surface; The bump forming openings arranged in a grid and arranged at positions corresponding to the solder bonding pads, and outside the arrangement of the bump forming openings, have the same shape and the same arrangement interval as the bump forming openings. A step of preparing a printed mask having a dummy opening formed, and a solder paste for forming a bump on each solder joint pad and a dummy on the dummy pad by printing using the print mask. A step of printing and applying a solder paste, and heat-melting the solder in the bump forming solder paste and the dummy solder paste, and Method for producing a dummy sequential solder bumped wiring board and performing the step of forming solder on the welded dummy pad to form a solder bump that is welded to de. 前記ダミーのパッドが前記半田接合パッドの並びの外側に前記半田接合パッドと同じ形状および同じ配列間隔で設けられていることを特徴とする請求項7記載の半田バンプ付き配線基板の製造方法。   8. The method of manufacturing a wiring board with solder bumps according to claim 7, wherein the dummy pads are provided outside the array of the solder bonding pads with the same shape and the same arrangement interval as the solder bonding pads. 前記ダミーのパッドが前記半田接合パッドより大きな面積を有することを特徴とする請求項7または8に記載の半田バンプ付き配線基板の製造方法。   9. The method of manufacturing a wiring board with solder bumps according to claim 7, wherein the dummy pad has a larger area than the solder bonding pad. 前記ダミーのパッドが前記半田接合パッドの複数の並びに対応する長さの帯状パターンにより形成されていることを特徴とする請求項7記載の半田バンプ付き配線基板の製造方法。   8. The method of manufacturing a wiring board with solder bumps according to claim 7, wherein the dummy pads are formed by a plurality of strip patterns of the solder joint pads and corresponding lengths. 前記ダミーのパッドが前記絶縁基板上面の前記搭載部の角部に対応する領域のみに形成されていることを特徴とする請求項7乃至10のいずれかに記載の半田バンプ付き配線基板の製造方法。   11. The method of manufacturing a wiring board with solder bumps according to claim 7, wherein the dummy pad is formed only in a region corresponding to a corner of the mounting portion on the upper surface of the insulating substrate. . 前記ダミーの半田の高さが前記半田バンプの高さよりも低いことを特徴とする請求項7乃至11のいずれかに記載の半田バンプ付き配線基板の製造方法。   12. The method for manufacturing a wiring board with solder bumps according to claim 7, wherein the height of the dummy solder is lower than the height of the solder bump. 上面に半導体素子の電極が電気的に接続される多数の半田接合パッドが格子状の並びに配列形成された搭載部を有する絶縁基板と、前記各半田接合パッドに対応する位置に格子状の並びに配列形成されたバンプ形成用開口部および該バンプ形成用開口部の並びの外側に該バンプ形成用開口部と同じ形状および同じ配列間隔で形成されたダミーの開口部を有する印刷マスクとを準備する工程と、該印刷マスクを用いて印刷することにより前記各半田接合パッド上にバンプ形成用の半田ペーストおよび前記搭載部周辺の前記絶縁基板上にダミーの半田ペーストを印刷塗布する工程と、前記バンプ形成用の半田ペーストおよびダミーの半田ペースト中の半田を加熱溶融させて、前記半田接合パッドに溶着された半田バンプを形成するとともに前記搭載部周辺の前記絶縁基板上に半田ボールを形成する工程と、前記半田ボールを除去する工程とを順次行なう半田バンプ付き配線基板の製造方法において、前記絶縁基板は、前記半田ボールが形成される位置に該半田ボールが載座される凹部を有することを特徴とする半田バンプ付き配線基板の製造方法。

An insulating substrate having a mounting portion in which a large number of solder bonding pads to which electrodes of semiconductor elements are electrically connected are arranged in a lattice shape and arranged on the upper surface, and a lattice arrangement in a position corresponding to each solder bonding pad A step of preparing a formed bump forming opening and a printing mask having dummy openings formed in the same shape and the same arrangement interval as the bump forming openings outside the arrangement of the bump forming openings And a step of printing and applying a solder paste for forming a bump on each solder joint pad and a dummy solder paste on the insulating substrate around the mounting portion by printing using the printing mask, and forming the bump The solder paste for use and the solder paste in the dummy solder paste are heated and melted to form solder bumps welded to the solder joint pads and the tower. In the method of manufacturing a wiring board with solder bumps, in which a step of forming solder balls on the insulating substrate around the portion and a step of removing the solder balls are sequentially performed, the insulating substrate is a position where the solder balls are formed. A method of manufacturing a wiring board with solder bumps, wherein the solder balls have recesses on which the solder balls are placed.

JP2007282572A 2007-10-31 2007-10-31 Wiring board with solder bump, and manufacturing method thereof Pending JP2009111196A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007282572A JP2009111196A (en) 2007-10-31 2007-10-31 Wiring board with solder bump, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007282572A JP2009111196A (en) 2007-10-31 2007-10-31 Wiring board with solder bump, and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2009111196A true JP2009111196A (en) 2009-05-21

Family

ID=40779362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007282572A Pending JP2009111196A (en) 2007-10-31 2007-10-31 Wiring board with solder bump, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2009111196A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101198540B1 (en) 2011-05-13 2012-11-09 앰코 테크놀로지 코리아 주식회사 Semiconductor device and fabrication method thereof
JP2020519028A (en) * 2017-05-03 2020-06-25 華為技術有限公司Huawei Technologies Co.,Ltd. PCB, package structure, terminal and PCB processing method
US11855028B2 (en) 2021-01-21 2023-12-26 Taiwan Semiconductor Manufacturing Hybrid micro-bump integration with redistribution layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101198540B1 (en) 2011-05-13 2012-11-09 앰코 테크놀로지 코리아 주식회사 Semiconductor device and fabrication method thereof
JP2020519028A (en) * 2017-05-03 2020-06-25 華為技術有限公司Huawei Technologies Co.,Ltd. PCB, package structure, terminal and PCB processing method
JP6999696B2 (en) 2017-05-03 2022-01-19 華為技術有限公司 PCB, package structure, terminal and PCB processing method
US11855028B2 (en) 2021-01-21 2023-12-26 Taiwan Semiconductor Manufacturing Hybrid micro-bump integration with redistribution layer
DE102021113437B4 (en) 2021-01-21 2024-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid microbump integration with redistribution layer

Similar Documents

Publication Publication Date Title
JP5138277B2 (en) Wiring board and manufacturing method thereof
WO2014155455A1 (en) Wiring board
JP2009111196A (en) Wiring board with solder bump, and manufacturing method thereof
JP2007059588A (en) Method of manufacturing wiring board, and wiring board
JP2009212160A (en) Wiring board and manufacturing method therefor
JP2014192177A (en) Wiring board
JP2009208259A (en) Printing mask and manufacturing method of wiring substrate using this printing mask
JP4069731B2 (en) Wiring board manufacturing method
JP2004327743A (en) Wiring board with solder bump and its producing process
JP2009123757A (en) Wiring board and manufacturing method thereof
JP5311656B2 (en) Wiring board
JP2011009624A (en) Wiring board
JP2015103760A (en) Chip capacitor mounting method, method of manufacturing wiring board with chip capacitor using the same, and wiring board with chip capacitor connection pad
US20230276575A1 (en) Embedded printed circuit board
JP2012114381A (en) Wiring board and method for manufacturing the same
JP4434702B2 (en) Wiring board manufacturing method
JP2009239128A (en) Method of manufacturing wiring board
JP2010087017A (en) Wiring board, and method of manufacturing the same
JP2008251869A (en) Wiring board, and manufacturing method thereof
JP2004172416A (en) Wiring board with solder bump, and its manufacturing method
JP2010157628A (en) Wiring substrate and method of manufacturing the same
JP2014192363A (en) Wiring board and method of manufacturing the same
JP5389748B2 (en) Electronic component surface mounting method and printed circuit board manufactured using the method
JP3940655B2 (en) Wiring board with solder bump, electronic device, and method for manufacturing wiring board with solder bump
JP2007150358A (en) Process for producing wiring board with solder bump and electronic device