JP2014192177A - Wiring board - Google Patents

Wiring board Download PDF

Info

Publication number
JP2014192177A
JP2014192177A JP2013063370A JP2013063370A JP2014192177A JP 2014192177 A JP2014192177 A JP 2014192177A JP 2013063370 A JP2013063370 A JP 2013063370A JP 2013063370 A JP2013063370 A JP 2013063370A JP 2014192177 A JP2014192177 A JP 2014192177A
Authority
JP
Japan
Prior art keywords
pad
solder
wiring board
conductor
shaft portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013063370A
Other languages
Japanese (ja)
Inventor
Makoto Nagai
誠 永井
Tatsuya Ito
達也 伊藤
Hidetoshi Wada
英敏 和田
Seiji Mori
聖二 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2013063370A priority Critical patent/JP2014192177A/en
Publication of JP2014192177A publication Critical patent/JP2014192177A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board capable of improving reliability by constructing the board to be suitable for connection with components.SOLUTION: This wiring board 10 comprises a pad 61 and a solder resist 81 having formed therein an opening 82 for causing the pad 61 to be exposed. A protruding conductor 71 is secured to part of a surface 62 of the pad 61. The protruding conductor 71 is connected to the surface 62 of the pad 61, and provided with a shank 72 whose outside diameter A3 is set to smaller than an outside diameter A1 of the pad 61 and a head 73 connected to the shank 72 and whose outside diameter A6 is set to larger than the outside diameter A3 of the shank 72. The head 73 is disposed in a state apart from a surface 83 of the solder resist 81.

Description

本発明は、パッドと、パッドを露出させる開口部が形成されたソルダーレジストとを備える配線基板に関するものである。   The present invention relates to a wiring board including a pad and a solder resist in which an opening for exposing the pad is formed.

従来、ICチップなどの部品を搭載してなる配線基板(いわゆる半導体パッケージ)がよく知られている。ここで、ICチップとの電気的な接続を図るための構造としては、ICチップの底面上に配置された複数の端子上や、配線基板の基板主面上に配置された複数のパッド(いわゆるC4パッド:Controlled Collapsed Chip Connectionパッド)上に、はんだバンプを形成したものが提案されている。   Conventionally, a wiring substrate (so-called semiconductor package) on which components such as an IC chip are mounted is well known. Here, as a structure for achieving an electrical connection with the IC chip, a plurality of pads (so-called “so-called pads”) arranged on a plurality of terminals arranged on the bottom surface of the IC chip or on the main surface of the wiring board. There has been proposed a solder bump formed on a C4 pad (Controlled Collapsed Chip Connection pad).

なお、はんだバンプは、例えば印刷法などにより形成される。印刷法とは、基板主面上に形成された複数のパッド上にメタルマスクを用いてはんだペーストを印刷した後、リフローすることにより、はんだバンプを形成する方法である。また、この種の配線基板では、基板主面を覆うようにソルダーレジストが形成され、そのソルダーレジストには、パッドを露出させる複数の開口部が設けられている。   The solder bump is formed by, for example, a printing method. The printing method is a method of forming solder bumps by printing a solder paste on a plurality of pads formed on a main surface of a substrate using a metal mask and then reflowing. Further, in this type of wiring board, a solder resist is formed so as to cover the main surface of the board, and the solder resist is provided with a plurality of openings for exposing the pads.

ところで、配線基板とICチップとの接合性を高めるためには、パッド上に形成された個々のはんだバンプの高さが揃っていることが好ましい。しかし、はんだバンプは、加熱溶融された液状のはんだペーストが表面張力で球状に変化することにより形成されるため、はんだバンプの高さははんだペーストの体積によって決定されることになる。つまり、はんだペーストの体積が少ない場合には、はんだバンプを高く形成することが困難になる。しかも、印刷したはんだペーストの体積のバラツキに伴って、個々のはんだバンプの高さにバラツキが生じてしまうこともある。従って、はんだバンプを形成したとしても、個々のパッドとICチップと間に接続不良が発生する可能性がある。ゆえに、製造される配線基板が不良品となるため、配線基板の信頼性が低下するおそれがある。   By the way, in order to improve the bondability between the wiring board and the IC chip, it is preferable that the individual solder bumps formed on the pads have the same height. However, since the solder bump is formed by changing the solder paste, which is heated and melted, into a spherical shape with the surface tension, the height of the solder bump is determined by the volume of the solder paste. That is, when the volume of the solder paste is small, it is difficult to form a high solder bump. In addition, the height of individual solder bumps may vary as the printed solder paste volume varies. Therefore, even if solder bumps are formed, connection failure may occur between individual pads and the IC chip. Therefore, since the manufactured wiring board becomes defective, the reliability of the wiring board may be reduced.

そこで、パッドの表面の一部に、突起状導体である銅ポストを固定し、パッドの表面及び銅ポストの表面をはんだバンプによって覆う技術が提案されている(例えば特許文献1参照)。このようにすれば、パッド上にはんだを印刷してはんだバンプを形成したとしても、はんだバンプを高く形成することが可能になる。その結果、個々のはんだバンプの高さを揃えることができるため、個々のパッドとICチップとの接続不良を防止することができる。即ち、ICチップとの接続に適した構造となるため、配線基板の信頼性を向上させることが可能となる。   Therefore, a technique has been proposed in which a copper post, which is a protruding conductor, is fixed to a part of the surface of the pad, and the surface of the pad and the surface of the copper post are covered with solder bumps (see, for example, Patent Document 1). In this way, even if solder is printed on the pad to form a solder bump, the solder bump can be formed high. As a result, the heights of the individual solder bumps can be made uniform, so that connection failure between the individual pads and the IC chip can be prevented. That is, since the structure is suitable for connection with the IC chip, the reliability of the wiring board can be improved.

特開2012−129368号公報(図1等)JP2012-129368A (FIG. 1 etc.)

ところが、パッドは、C4パッドのファイン化に対応して、小さく形成されるようになっている。これに伴い、銅ポストも小径化する傾向にある。しかし、この場合には、はんだバンプと銅ポスト(及びパッド)との接触面積が小さくなることから、はんだバンプと銅ポスト(及びパッド)との密着性が低下するため、ICチップとの間に接続不良が発生するおそれがある。   However, the pad is formed to be small corresponding to the refinement of the C4 pad. Along with this, the copper post also tends to be reduced in diameter. However, in this case, since the contact area between the solder bump and the copper post (and pad) is reduced, the adhesion between the solder bump and the copper post (and pad) is reduced, so that the contact between the IC chip and the solder bump is reduced. Connection failure may occur.

本発明は上記の課題に鑑みてなされたものであり、その目的は、部品との接続に適した構造とすることにより、信頼性を向上させることが可能な配線基板を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a wiring board capable of improving reliability by adopting a structure suitable for connection with a component.

上記課題を解決するための手段(手段1)としては、基板主面上に配置された複数のパッドと、前記基板主面を覆うとともに、前記複数のパッドを露出させる複数の開口部が形成されたソルダーレジストとを備える配線基板であって、前記パッドの表面の一部に突起状導体が固定され、前記突起状導体は、前記パッドの表面に接続されるとともに、外径が前記パッドの外径よりも小さく設定された軸部と、前記軸部に接続されるとともに、外径が前記軸部の外径よりも大きく設定された頭部とを備え、前記頭部は、前記ソルダーレジストの表面から離間した状態に配置されていることを特徴とする配線基板がある。   Means for solving the above problems (means 1) include a plurality of pads arranged on the main surface of the substrate and a plurality of openings that cover the main surface of the substrate and expose the plurality of pads. A soldering resist, wherein a protruding conductor is fixed to a part of the surface of the pad, and the protruding conductor is connected to the surface of the pad and has an outer diameter outside the pad. A shaft portion set smaller than the diameter, and a head connected to the shaft portion and having an outer diameter set larger than the outer diameter of the shaft portion, and the head is made of the solder resist. There is a wiring board characterized in that it is arranged in a state of being separated from the surface.

従って、手段1の配線基板によると、突起状導体が、軸部に加えて、軸部の外径よりも大きく設定された頭部を備えている。よって、いわゆるC4パッドのファイン化に対応してパッドが小さく形成されることに伴って、軸部が小さく形成される場合であっても、頭部は大きく形成されるため、突起状導体と、部品との接続に用いられるはんだバンプとの接触面積を確保することができる。さらに、頭部がソルダーレジストの表面から離間した状態に配置されるため、頭部とソルダーレジストの表面との間にはんだを入り込ませることにより、はんだバンプの一部を頭部の底面(ソルダーレジストの表面に対向する面)や軸部の外側面などにも接触させることができる。その結果、突起状導体とはんだバンプとの接触面積がよりいっそう大きくなり、突起状導体とはんだバンプとの密着性が向上するため、個々のパッドと部品との接続不良を防止することができる。また、部品接続後のはんだの冷却時に、突起状導体に対して熱応力が作用したとしても、軸部のしなりによって応力が緩和されるため、パッドと部品との接続部分の破損を防止することができる。以上のことから、突起状導体が部品との接続に適した構造となるため、配線基板の信頼性を向上させることが可能となる。   Therefore, according to the wiring board of the means 1, the protruding conductor has a head set larger than the outer diameter of the shaft portion in addition to the shaft portion. Therefore, since the head is formed large even when the shaft portion is formed small in association with the so-called C4 pad refinement, the projecting conductor, A contact area with a solder bump used for connection with a component can be secured. Furthermore, since the head is arranged in a state of being separated from the surface of the solder resist, by inserting solder between the head and the surface of the solder resist, a part of the solder bump is placed on the bottom surface of the head (solder resist Or the outer surface of the shaft portion. As a result, the contact area between the protruding conductor and the solder bump is further increased, and the adhesion between the protruding conductor and the solder bump is improved, so that connection failure between individual pads and components can be prevented. In addition, even if thermal stress acts on the protruding conductor during cooling of the solder after connecting the components, the stress is relieved by the bending of the shaft portion, thus preventing damage to the connection portion between the pad and the component. be able to. From the above, since the protruding conductor has a structure suitable for connection with a component, the reliability of the wiring board can be improved.

上記配線基板の種類は特に限定されず任意であるが、例えば、樹脂基板などが用いられる。樹脂基板としては、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド−トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)等からなる基板が挙げられる。その他、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)との複合材料からなる基板を使用してもよい。また、これらの樹脂とポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂等の熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。他の材料として、例えば各種のセラミックなどを選択することもできる。なお、配線基板の構造としては特に限定されないが、例えばコア基板の片面または両面にビルドアップ層を有するビルドアップ多層配線基板や、コア基板を有さないコアレス配線基板などを挙げることができる。   The type of the wiring board is not particularly limited and is arbitrary. For example, a resin board or the like is used. Examples of the resin substrate include substrates made of EP resin (epoxy resin), PI resin (polyimide resin), BT resin (bismaleimide-triazine resin), PPE resin (polyphenylene ether resin), and the like. In addition, a substrate made of a composite material of these resins and glass fibers (glass woven fabric or glass nonwoven fabric) may be used. A substrate made of a composite material of these resins and organic fibers such as polyamide fibers may be used. Alternatively, a substrate made of a resin-resin composite material in which a thermosetting resin such as an epoxy resin is impregnated into a three-dimensional network fluorine-based resin base material such as continuous porous PTFE may be used. As other materials, for example, various ceramics can be selected. The structure of the wiring board is not particularly limited, and examples thereof include a build-up multilayer wiring board having a build-up layer on one or both sides of the core board, and a coreless wiring board having no core board.

上記配線基板を構成するパッドは、基板主面上に複数配置される。パッドは、導電性の金属材料などによって形成することが可能である。パッドを構成する金属材料としては、例えば、金、銀、銅、鉄、コバルト、ニッケルなどが挙げられる。特に、パッドは、銅を主体として形成されていてもよい。このようにした場合、パッドを他の材料を主体として形成する場合よりも、パッドの低抵抗化が図られるとともに、パッドの導電性が向上する。また、パッドは、めっきによって形成されることがよい。このようにすれば、パッドを高精度かつ均一に形成することができる。仮に、パッドを金属ペーストのリフローによって形成すると、パッドを高精度かつ均一に形成することが困難になるため、個々のパッドの高さにバラツキが生じてしまうおそれがある。   A plurality of pads constituting the wiring board are arranged on the main surface of the board. The pad can be formed of a conductive metal material or the like. Examples of the metal material constituting the pad include gold, silver, copper, iron, cobalt, nickel, and the like. In particular, the pad may be formed mainly of copper. In this case, the resistance of the pad can be reduced and the conductivity of the pad can be improved as compared with the case where the pad is mainly formed of other materials. The pad is preferably formed by plating. In this way, the pad can be formed with high accuracy and uniformity. If the pads are formed by reflowing a metal paste, it is difficult to form the pads with high accuracy and uniformity, which may cause variations in the height of individual pads.

上記配線基板を構成するソルダーレジストは、絶縁性及び耐熱性を有する樹脂からなり、基板主面を覆い隠すことによりその基板主面を保護する保護膜として機能する。ソルダーレジストの具体例としては、エポキシ樹脂やポリイミド樹脂などからなるソルダーレジストがある。なお、ソルダーレジストに形成された複数の開口部の平面視の形状としては、平面視円形状、平面視楕円形状、平面視三角形状、平面視長方形状、平面視正方形状などを挙げることができる。   The solder resist constituting the wiring board is made of a resin having insulating properties and heat resistance, and functions as a protective film that protects the main surface of the substrate by covering the main surface of the substrate. Specific examples of the solder resist include a solder resist made of an epoxy resin or a polyimide resin. In addition, examples of the shape of the plurality of openings formed in the solder resist in a plan view include a circular shape in plan view, an elliptical shape in plan view, a triangular shape in plan view, a rectangular shape in plan view, and a square shape in plan view. .

さらに、上記配線基板を構成する突起状導体は、パッドの表面の一部に固定される。突起状導体を構成する材料としては、例えば、銅、銀、鉄、コバルト、ニッケルなどが挙げられるが、特には、銅を主体として形成されることがよい。このようにすれば、銅は比較的柔らかい材料であるため、軸部がしなりやすくなる(応力が掛かってもクラック等が生じにくい)。また、突起状導体を他の材料を主体として形成する場合よりも、突起状導体の低抵抗化が図られるとともに、突起状導体の導電性が向上する。なお、突起状導体は、パッドと同じ導電性材料を主体として形成されていてもよい。このようにすれば、突起状導体の形成に際してパッドとは別の材料を準備しなくても済む。よって、配線基板の製造に必要な材料が少なくなるため、配線基板の低コスト化を図ることが可能となる。   Further, the protruding conductors constituting the wiring board are fixed to a part of the surface of the pad. Examples of the material constituting the protruding conductor include copper, silver, iron, cobalt, nickel, and the like. In particular, it is preferable that the material be formed mainly of copper. In this way, since copper is a relatively soft material, the shaft portion is liable to bend (cracks are not easily generated even when stress is applied). Further, the resistance of the protruding conductor can be reduced and the conductivity of the protruding conductor can be improved as compared with the case where the protruding conductor is formed mainly of other materials. The protruding conductor may be formed mainly of the same conductive material as the pad. In this way, it is not necessary to prepare a material different from the pad when forming the protruding conductor. Therefore, since the material necessary for manufacturing the wiring board is reduced, the cost of the wiring board can be reduced.

また、突起状導体の形成方法としては、めっきによって突起状導体を形成する方法などが挙げられる。この場合、突起状導体が柱状をなしていれば、めっきによって突起状導体を容易に形成することができる。また、突起状導体が例えば銅を主体として形成される場合、突起状導体は、銅めっきによって形成されていてもよい。このようにすれば、突起状導体を例えば導電性ペーストなどによって形成する場合に比べて、突起状導体の導電性が向上する。また、突起状導体の他の形成方法としては、パッド上に導電性ペーストを印刷して突起状導体を形成する方法や、パッド上に軸部となる導電性部材を貼付した後、軸部上に頭部となる導電性部材を貼付することによって突起状導体を形成する方法や、パッド上に突起状導体よりも大きい導電性を有する板材を貼付した後、板材に対するエッチングを行って突起状導体を形成する方法などが挙げられる。   Examples of the method for forming the protruding conductor include a method of forming the protruding conductor by plating. In this case, if the protruding conductor has a columnar shape, the protruding conductor can be easily formed by plating. Further, when the protruding conductor is formed mainly of copper, for example, the protruding conductor may be formed by copper plating. In this way, the conductivity of the protruding conductor is improved as compared with the case where the protruding conductor is formed of, for example, a conductive paste. Other methods of forming the protruding conductor include a method of forming a protruding conductor by printing a conductive paste on the pad, or after attaching a conductive member to be a shaft portion on the pad, A method of forming a projecting conductor by pasting a conductive member to be a head on the surface, or a projecting conductor by pasting a plate material having conductivity larger than that of the projecting conductor on a pad and then etching the plate material The method of forming is mentioned.

また、突起状導体は、パッドの表面に接続されるとともに、外径がパッドの外径よりも小さく設定された軸部と、軸部に接続されるとともに、外径が軸部の外径よりも大きく設定された頭部とを備えている。なお、軸部における頭部との接続部分に、軸部及び頭部よりも外径が小さいくびれ部が設けられていてもよい。このようにすれば、軸部におけるくびれ部の箇所が特にしなりやすくなるため、突起状導体に対して作用する応力をより確実に緩和することができる。よって、パッドと部品との接続部分の破損をより確実に防止することができる。また、くびれ部の外周部にはアール部が設けられていることがよい。このようにすれば、軸部がよりいっそうしなりやすくなる。   Further, the protruding conductor is connected to the surface of the pad, the shaft portion whose outer diameter is set smaller than the outer diameter of the pad, and the shaft portion is connected to the shaft portion, and the outer diameter is larger than the outer diameter of the shaft portion. With a larger head. Note that a constricted portion having an outer diameter smaller than that of the shaft portion and the head portion may be provided at a connection portion of the shaft portion with the head portion. In this way, the constricted portion of the shaft portion is particularly likely to be bent, so that the stress acting on the protruding conductor can be more reliably alleviated. Therefore, it is possible to more reliably prevent the connection portion between the pad and the component from being damaged. Moreover, it is preferable that the rounded part is provided in the outer peripheral part of the constriction part. If it does in this way, it will become still easier to make a shaft part.

さらに、突起状導体の表面は、突起状導体とは異なる金属材料からなるめっき層によって覆われていてもよい。このようにすれば、例えば、突起状導体の表面にはんだが密着しやすくなるため、はんだバンプを確実に形成することができる。   Furthermore, the surface of the protruding conductor may be covered with a plating layer made of a metal material different from the protruding conductor. In this way, for example, the solder easily adheres to the surface of the protruding conductor, so that the solder bump can be reliably formed.

また、頭部は、断面湾曲状をなす上側面と、ソルダーレジストの表面と略平行に配置される底面とを有し、上側面及び底面に、部品との接続に用いられるはんだバンプが密着していてもよい。このようにすれば、突起状導体とはんだバンプとの接触面積がより確実に大きくなり、突起状導体とはんだバンプとの密着性がよりいっそう向上するため、個々のパッドと部品との接続不良をより確実に防止することができる。さらに、底面とソルダーレジストの表面との隙間に、はんだバンプの一部が充填されていてもよい。このようにすれば、はんだバンプを頭部の底面、軸部の外側面及びソルダーレジストの表面に接触するようになるため、はんだバンプと配線基板側の構成(突起状導体及びソルダーレジスト)との接触面積がさらに大きくなる。その結果、はんだバンプと配線基板側の構成との密着性が向上するため、個々のパッドと部品との接続不良をより確実に防止することができる。   In addition, the head has an upper side surface having a curved cross section and a bottom surface disposed substantially parallel to the surface of the solder resist, and solder bumps used for connecting to components are in close contact with the upper side surface and the bottom surface. It may be. In this way, the contact area between the protruding conductor and the solder bump is more reliably increased, and the adhesion between the protruding conductor and the solder bump is further improved. It can prevent more reliably. Furthermore, a part of the solder bump may be filled in the gap between the bottom surface and the surface of the solder resist. In this way, the solder bump comes into contact with the bottom surface of the head, the outer surface of the shaft portion, and the surface of the solder resist. Therefore, the configuration of the solder bump and the wiring board side (protruding conductor and solder resist) The contact area is further increased. As a result, the adhesion between the solder bumps and the configuration on the wiring board side is improved, so that connection failure between individual pads and components can be prevented more reliably.

ここで、はんだバンプに使用されるはんだ材料としては特に限定されないが、例えば錫鉛共晶はんだ(Sn/37Pb:融点183℃)が使用される。錫鉛共晶はんだ以外のSn/Pb系はんだ、例えばSn/36Pb/2Agという組成のはんだ(融点190℃)などを使用してもよい。また、上記のような鉛入りはんだ以外にも、Sn−Ag系はんだ、Sn−Ag−Cu系はんだ、Sn−Ag−Bi系はんだ、Sn−Ag−Bi−Cu系はんだ、Sn−Zn系はんだ、Sn−Zn−Bi系はんだ等の鉛フリーはんだを選択することも可能である。   Here, the solder material used for the solder bump is not particularly limited. For example, tin-lead eutectic solder (Sn / 37Pb: melting point 183 ° C.) is used. Sn / Pb solder other than tin-lead eutectic solder, for example, solder having a composition of Sn / 36Pb / 2Ag (melting point 190 ° C.) may be used. In addition to the above lead-containing solder, Sn-Ag solder, Sn-Ag-Cu solder, Sn-Ag-Bi solder, Sn-Ag-Bi-Cu solder, Sn-Zn solder It is also possible to select lead-free solder such as Sn—Zn—Bi solder.

また、はんだバンプによって接続される好適な部品としては、コンデンサ、レジスター、半導体集積回路素子(ICチップ)、半導体製造プロセスで製造されたMEMS(Micro Electro Mechanical Systems)素子などを挙げることができる。さらに、ICチップとしては、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory )などを挙げることができる。ここで、「半導体集積回路素子」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。   Suitable components connected by solder bumps include capacitors, resistors, semiconductor integrated circuit elements (IC chips), MEMS (Micro Electro Mechanical Systems) elements manufactured by a semiconductor manufacturing process, and the like. Further, examples of the IC chip include DRAM (Dynamic Random Access Memory), SRAM (Static Random Access Memory) and the like. Here, “semiconductor integrated circuit element” refers to an element mainly used as a microprocessor of a computer or the like.

本発明を具体化した一実施形態の配線基板を示す概略断面図。1 is a schematic cross-sectional view showing a wiring board according to an embodiment of the present invention. パッド及び突起状導体を示す要部断面図。The principal part sectional view showing a pad and a projection-like conductor. 配線基板の製造方法を示す説明図。Explanatory drawing which shows the manufacturing method of a wiring board. 配線基板の製造方法を示す説明図。Explanatory drawing which shows the manufacturing method of a wiring board. 配線基板の製造方法を示す説明図。Explanatory drawing which shows the manufacturing method of a wiring board. 配線基板の製造方法を示す説明図。Explanatory drawing which shows the manufacturing method of a wiring board. 他の実施形態における配線基板を示す要部断面図。The principal part sectional view showing the wiring board in other embodiments. 他の実施形態におけるパッド及び突起状導体を示す要部断面図。The principal part sectional drawing which shows the pad and protrusion-shaped conductor in other embodiment.

以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。   Hereinafter, an embodiment embodying the present invention will be described in detail with reference to the drawings.

図1に示されるように、本実施形態の配線基板10は、ICチップ搭載用の配線基板である。配線基板10は、基板主面12(図1では上面)及び基板裏面13(図1では下面)を有する略矩形板状をなしている。配線基板10は、略矩形板状のコア基板21と、コア基板21のコア主面22上に形成される主面側ビルドアップ層31と、コア基板21のコア裏面23上に形成される裏面側ビルドアップ層32とからなる。   As shown in FIG. 1, the wiring board 10 of this embodiment is a wiring board for mounting an IC chip. The wiring substrate 10 has a substantially rectangular plate shape having a substrate main surface 12 (upper surface in FIG. 1) and a substrate rear surface 13 (lower surface in FIG. 1). The wiring board 10 includes a substantially rectangular plate-shaped core substrate 21, a main surface side buildup layer 31 formed on the core main surface 22 of the core substrate 21, and a back surface formed on the core back surface 23 of the core substrate 21. And a side buildup layer 32.

本実施形態のコア基板21は、縦25mm×横25mm×厚さ1.0mmの平面視略矩形板状である。コア基板21は、平面方向(XY方向)における熱膨張係数が10〜30ppm/℃(具体的には18ppm/℃)となっている。なお、コア基板21の熱膨張係数は、0℃〜ガラス転移温度(Tg)間の測定値の平均値をいう。このコア基板21における複数箇所にはスルーホール導体24が形成されている。かかるスルーホール導体24は、コア基板21のコア主面22側とコア裏面23側とを接続導通している。なお、スルーホール導体24の内部は、例えばエポキシ樹脂などの閉塞体25で埋められている。また、コア基板21のコア主面22及びコア裏面23には、銅からなる導体層41がパターン形成されており、各導体層41は、スルーホール導体24に電気的に接続されている。   The core substrate 21 of the present embodiment has a substantially rectangular plate shape in plan view of 25 mm length × 25 mm width × 1.0 mm thickness. The core substrate 21 has a thermal expansion coefficient in the plane direction (XY direction) of 10 to 30 ppm / ° C. (specifically, 18 ppm / ° C.). The thermal expansion coefficient of the core substrate 21 is an average value of measured values between 0 ° C. and the glass transition temperature (Tg). Through-hole conductors 24 are formed at a plurality of locations on the core substrate 21. The through-hole conductor 24 connects and connects the core main surface 22 side and the core back surface 23 side of the core substrate 21. Note that the inside of the through-hole conductor 24 is filled with a closing body 25 such as an epoxy resin. A conductor layer 41 made of copper is patterned on the core main surface 22 and the core back surface 23 of the core substrate 21, and each conductor layer 41 is electrically connected to the through-hole conductor 24.

図1に示されるように、裏面側ビルドアップ層32は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂絶縁層34,36(層間絶縁層)と、導体層42とを交互に積層した構造を有しており、樹脂絶縁層34,36の熱膨張係数が10〜60ppm/℃程度(具体的には30ppm/℃程度)となっている。第2層の樹脂絶縁層36の下面上における複数箇所には、ビア導体43を介して導体層42に電気的に接続されるBGA用パッド48がアレイ状に形成されている。また、樹脂絶縁層36の下面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、BGA用パッド48を露出させる開口部40が形成されている。BGA用パッド48の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ49が配設されている。そして、各はんだバンプ49により、図1に示される配線基板10は図示しないマザーボード上に実装される。   As shown in FIG. 1, the back-side buildup layer 32 is formed by alternately laminating two resin insulating layers 34 and 36 (interlayer insulating layers) made of a thermosetting resin (epoxy resin) and a conductor layer 42. The resin insulating layers 34 and 36 have a thermal expansion coefficient of about 10 to 60 ppm / ° C. (specifically, about 30 ppm / ° C.). BGA pads 48 electrically connected to the conductor layer 42 through via conductors 43 are formed in an array at a plurality of locations on the lower surface of the second resin insulating layer 36. The lower surface of the resin insulating layer 36 is almost entirely covered with a solder resist 38. An opening 40 for exposing the BGA pad 48 is formed at a predetermined portion of the solder resist 38. On the surface of the BGA pad 48, a plurality of solder bumps 49 are provided for electrical connection with a mother board (not shown). The wiring board 10 shown in FIG. 1 is mounted on a mother board (not shown) by each solder bump 49.

図1に示されるように、主面側ビルドアップ層31は、上述した裏面側ビルドアップ層32とほぼ同じ構造を有している。即ち、主面側ビルドアップ層31は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂絶縁層33,35(層間絶縁層)と、銅からなる導体層42とを交互に積層した構造を有している。本実施形態において、樹脂絶縁層33,35の熱膨張係数は、10〜60ppm/℃程度(具体的には30ppm/℃程度)となっている。なお、樹脂絶縁層33,35の熱膨張係数は、30℃〜ガラス転移温度(Tg)間の測定値の平均値をいう。   As shown in FIG. 1, the main surface side buildup layer 31 has substantially the same structure as the back surface side buildup layer 32 described above. That is, the main surface side buildup layer 31 has a structure in which two resin insulating layers 33 and 35 (interlayer insulating layer) made of thermosetting resin (epoxy resin) and a conductor layer 42 made of copper are alternately laminated. have. In this embodiment, the thermal expansion coefficients of the resin insulating layers 33 and 35 are about 10 to 60 ppm / ° C. (specifically, about 30 ppm / ° C.). In addition, the thermal expansion coefficient of the resin insulating layers 33 and 35 means an average value of measured values between 30 ° C. and the glass transition temperature (Tg).

図1,図2に示されるように、配線基板10の基板主面12上(第2層の樹脂絶縁層35の上面上)には、平面視円形状をなすパッド61が基板主面12の面方向に沿って縦横に複数配列されている。各パッド61は、ビア導体43を介して導体層42に電気的に接続されるようになっている。なお、図2に示されるように、各パッド61の外径A1は、ビア導体43の外径(本実施形態では30μm以上100μm以下)よりも大きく、本実施形態では50μm以上150μm以下に設定されている。また、本実施形態における各パッド61の厚さA2は、5μm以上30μm以下に設定されている。   As shown in FIGS. 1 and 2, a pad 61 having a circular shape in a plan view is formed on the substrate main surface 12 of the wiring substrate 10 (on the upper surface of the second resin insulating layer 35). A plurality are arranged vertically and horizontally along the surface direction. Each pad 61 is electrically connected to the conductor layer 42 via the via conductor 43. As shown in FIG. 2, the outer diameter A1 of each pad 61 is larger than the outer diameter of the via conductor 43 (30 μm to 100 μm in this embodiment), and is set to 50 μm to 150 μm in this embodiment. ing. Further, the thickness A2 of each pad 61 in the present embodiment is set to 5 μm or more and 30 μm or less.

さらに、各パッド61の上面62(表面)の中央部分には、突起状導体71が固定されている。突起状導体71はパッド61とは別体に形成されている。また、突起状導体71は、基板主面12側において複数存在しており、1つのパッド61に対して1箇所ずつ配置されている。よって、突起状導体71の数は、パッド61の数と等しくなっている。なお、突起状導体71は、パッド61と同じ導電性材料である銅を主体として形成された銅ポストである。   Further, a protruding conductor 71 is fixed to the central portion of the upper surface 62 (front surface) of each pad 61. The protruding conductor 71 is formed separately from the pad 61. In addition, a plurality of protruding conductors 71 exist on the substrate main surface 12 side, and are arranged one by one with respect to one pad 61. Therefore, the number of protruding conductors 71 is equal to the number of pads 61. The protruding conductor 71 is a copper post formed mainly of copper, which is the same conductive material as the pad 61.

図2に示されるように、各突起状導体71は、パッド61の上面62に接続される略円柱状の軸部72と、軸部72に接続される略半球状の頭部73とを備えている。なお、軸部72の外径A3は、パッド61の外径A1(50μm以上150μm以下)よりも小さく設定され、本実施形態では30μm以上100μm以下に設定されている。また、軸部72は、パッド61の上面62から頭部73との接続部分までの高さA4が、パッド61の厚さA2(5μm以上30μm以下)よりも大きく設定されており、本実施形態では40μm以上150μm以下に設定されている。さらに、軸部72における頭部73との接続部分には、軸部72及び頭部73よりも小さい外径A5(本実施形態では20μm以上90μm以下)を有するくびれ部74が設けられている。そして、軸部72の中心軸は、パッド61の中心軸C1と一致している。なお、「中心軸C1」とは、平面視でパッド61の中心となる箇所を通る軸線のことをいう。   As shown in FIG. 2, each protruding conductor 71 includes a substantially cylindrical shaft portion 72 connected to the upper surface 62 of the pad 61, and a substantially hemispherical head portion 73 connected to the shaft portion 72. ing. The outer diameter A3 of the shaft portion 72 is set smaller than the outer diameter A1 (50 μm or more and 150 μm or less) of the pad 61, and is set to 30 μm or more and 100 μm or less in the present embodiment. Further, in the shaft portion 72, the height A4 from the upper surface 62 of the pad 61 to the connection portion with the head portion 73 is set to be larger than the thickness A2 (5 μm or more and 30 μm or less) of the pad 61. Is set to 40 μm or more and 150 μm or less. Further, a constricted portion 74 having an outer diameter A5 (20 μm or more and 90 μm or less in the present embodiment) smaller than that of the shaft portion 72 and the head portion 73 is provided at a connection portion of the shaft portion 72 with the head portion 73. The central axis of the shaft portion 72 coincides with the central axis C 1 of the pad 61. The “center axis C1” refers to an axis that passes through the center of the pad 61 in plan view.

図2に示されるように、頭部73は、凸状湾曲面である上側面75、及び、パッド61の上面62と略平行に配置される底面76を有し、断面略半円状をなしている。なお、頭部73の外径A6は、軸部72の外径A3(30μm以上100μm以下)及びビア導体43の外径(30μm以上100μm以下)よりも大きく設定され、本実施形態では40μm以上200μm以下に設定されている。また、頭部73は、軸部72との接続部分から上側面75の最高点P1までの高さA7が、パッド61の厚さA2(5μm以上30μm以下)よりも大きく、かつ、軸部72の高さA4(40μm以上150μm以下)よりもやや小さく設定されており、本実施形態では20μm以上140μm以下に設定されている。さらに、頭部73は、軸部72(くびれ部74)との境界部分に凹部77を有している。凹部77は、頭部73の底面76において開口しており、深さが0μm以上5μm以下に設定されている。なお、頭部73の中心軸は、最高点P1を通過しており、パッド61の中心軸C1と一致している。   As shown in FIG. 2, the head portion 73 has an upper side surface 75 that is a convex curved surface and a bottom surface 76 that is disposed substantially parallel to the upper surface 62 of the pad 61, and has a substantially semicircular cross section. ing. The outer diameter A6 of the head 73 is set larger than the outer diameter A3 (30 μm or more and 100 μm or less) of the shaft portion 72 and the outer diameter (30 μm or more and 100 μm or less) of the via conductor 43, and in this embodiment, 40 μm or more and 200 μm. It is set as follows. Further, the head 73 has a height A7 from the connecting portion with the shaft portion 72 to the highest point P1 of the upper side surface 75 larger than the thickness A2 of the pad 61 (5 μm or more and 30 μm or less), and the shaft portion 72. Is set to be slightly smaller than the height A4 (40 μm to 150 μm), and in the present embodiment, it is set to 20 μm or more and 140 μm or less. Further, the head portion 73 has a recess 77 at a boundary portion with the shaft portion 72 (neck portion 74). The recess 77 is open at the bottom surface 76 of the head 73, and the depth is set to 0 μm or more and 5 μm or less. The central axis of the head 73 passes through the highest point P1 and coincides with the central axis C1 of the pad 61.

図1,図2に示されるように、配線基板10の基板主面12(樹脂絶縁層35の表面)は、ソルダーレジスト81によってほぼ全体的に覆われている。このソルダーレジスト81には、複数のパッド61及び複数の突起状導体71を露出させる複数の開口部82が形成されている。各開口部82は、平面視円形状をなし、内径が30μm以上100μm以下に設定されている。つまり、開口部82の内径は軸部72の外径A3と等しく設定され、軸部72の外側面78の下側部分は、開口部82の内側面に密着している。また、各開口部82の深さ(パッド61の上面62からソルダーレジスト81の表面83までの高さ)は、軸部72の高さA4(40μm以上150μm以下)よりも小さく設定され、本実施形態では20μm以上140μm以下に設定されている。よって、頭部73は、ソルダーレジスト81の表面83から離間した状態に配置され、底面76がソルダーレジスト81の表面83と略平行に配置されている。なお、頭部73の底面76とソルダーレジスト81の表面83との隙間S1の大きさは、20μm以上80μm以下に設定されている。   As shown in FIGS. 1 and 2, the substrate main surface 12 (the surface of the resin insulating layer 35) of the wiring substrate 10 is almost entirely covered with a solder resist 81. The solder resist 81 has a plurality of openings 82 that expose the plurality of pads 61 and the plurality of protruding conductors 71. Each opening 82 has a circular shape in plan view, and has an inner diameter of 30 μm or more and 100 μm or less. That is, the inner diameter of the opening portion 82 is set equal to the outer diameter A3 of the shaft portion 72, and the lower portion of the outer surface 78 of the shaft portion 72 is in close contact with the inner surface of the opening portion 82. In addition, the depth of each opening 82 (the height from the upper surface 62 of the pad 61 to the surface 83 of the solder resist 81) is set to be smaller than the height A4 (40 μm or more and 150 μm or less) of the shaft portion 72. In the form, it is set to 20 μm or more and 140 μm or less. Therefore, the head 73 is disposed in a state of being separated from the surface 83 of the solder resist 81, and the bottom surface 76 is disposed substantially parallel to the surface 83 of the solder resist 81. The size of the gap S1 between the bottom surface 76 of the head 73 and the surface 83 of the solder resist 81 is set to 20 μm or more and 80 μm or less.

さらに、軸部72の外側面78の上側部分、及び、頭部73の表面(上側面75及び底面76)は、めっき層79によって覆われている。めっき層79は、ニッケル層、パラジウム層及び金層によって構成されている。ニッケル層は、軸部72の外側面78の上側部分、及び、頭部73の表面を無電解ニッケルめっきで被覆することによって形成されためっき層である。パラジウム層は、ニッケル層の表面を無電解パラジウムめっきで被覆することによって形成されためっき層である。金層は、パラジウム層の表面を無電解金めっきで被覆することによって形成されためっき層である。また、パッド61及び突起状導体71は、めっき層などの介在物を介することなく直接接続されている。なお、本実施形態のめっき層79は、ニッケル層、パラジウム層及び金層からなる構造を有しているが、層構造は適宜変更することが可能である。   Further, the upper portion of the outer surface 78 of the shaft portion 72 and the surface (the upper side surface 75 and the bottom surface 76) of the head portion 73 are covered with a plating layer 79. The plating layer 79 is composed of a nickel layer, a palladium layer, and a gold layer. The nickel layer is a plating layer formed by coating the upper portion of the outer surface 78 of the shaft portion 72 and the surface of the head portion 73 with electroless nickel plating. The palladium layer is a plating layer formed by coating the surface of the nickel layer with electroless palladium plating. The gold layer is a plating layer formed by coating the surface of the palladium layer with electroless gold plating. Further, the pad 61 and the protruding conductor 71 are directly connected without intervening inclusions such as a plating layer. In addition, although the plating layer 79 of the present embodiment has a structure including a nickel layer, a palladium layer, and a gold layer, the layer structure can be changed as appropriate.

図1,図2に示されるように、突起状導体71の表面上には、ICチップ51(部品)との接続に用いられるはんだバンプ84が形成されている。詳述すると、はんだバンプ84は、頭部73の上側面75及び底面76に密着している。また、はんだバンプ84は、軸部72の外側面78においてソルダーレジスト81の表面83から突出した領域に密着している。さらに、はんだバンプ84は、ソルダーレジスト81の表面83の一部にも密着している。そして、底面76とソルダーレジスト81の表面83との隙間S1には、はんだバンプ84の一部が充填されている。よって、突起状導体71は、はんだバンプ84に覆われて見えなくなる。また、はんだバンプ84の高さは、ソルダーレジスト81の表面83からの突起状導体71の高さ(50μm以上200μm以下)よりも高く、本実施形態では100μm以上200μm以下に設定されている。なお、本実施形態のはんだバンプ84は、鉛フリーはんだであるSn−Ag系はんだからなっている。   As shown in FIGS. 1 and 2, solder bumps 84 used for connection to the IC chip 51 (component) are formed on the surface of the protruding conductor 71. More specifically, the solder bump 84 is in close contact with the upper side surface 75 and the bottom surface 76 of the head 73. Further, the solder bump 84 is in close contact with a region protruding from the surface 83 of the solder resist 81 on the outer surface 78 of the shaft portion 72. Furthermore, the solder bumps 84 are also in close contact with part of the surface 83 of the solder resist 81. A gap S 1 between the bottom surface 76 and the surface 83 of the solder resist 81 is filled with a part of the solder bump 84. Therefore, the protruding conductor 71 is covered with the solder bump 84 and cannot be seen. The height of the solder bump 84 is higher than the height of the protruding conductor 71 from the surface 83 of the solder resist 81 (50 μm or more and 200 μm or less), and is set to 100 μm or more and 200 μm or less in this embodiment. Note that the solder bumps 84 of the present embodiment are made of Sn-Ag solder that is lead-free solder.

そして、各はんだバンプ84は、矩形平板状をなすICチップ51の面接続端子52に電気的に接続されている。この状態においては、頭部73の上側面75と面接続端子52の表面とが互いに離間しているため、突起状導体71及び面接続端子52は互いに接触しないようになっている。なお、各パッド61及び各はんだバンプ84からなる領域は、ICチップ51を搭載可能なICチップ搭載領域53である。ICチップ搭載領域53は、主面側ビルドアップ層31の表面に設定されている。また、樹脂絶縁層33,35内には、それぞれビア導体43,47が設けられている。これらのビア導体43,47は、導体層42及びパッド61を相互に電気的に接続している。   Each solder bump 84 is electrically connected to the surface connection terminal 52 of the IC chip 51 having a rectangular flat plate shape. In this state, since the upper side surface 75 of the head 73 and the surface of the surface connection terminal 52 are separated from each other, the protruding conductor 71 and the surface connection terminal 52 do not contact each other. Note that an area including the pads 61 and the solder bumps 84 is an IC chip mounting area 53 on which the IC chip 51 can be mounted. The IC chip mounting area 53 is set on the surface of the main surface side buildup layer 31. Further, via conductors 43 and 47 are provided in the resin insulation layers 33 and 35, respectively. These via conductors 43 and 47 electrically connect the conductor layer 42 and the pad 61 to each other.

次に、配線基板10の製造方法について説明する。   Next, a method for manufacturing the wiring board 10 will be described.

まず、配線基板10を準備する基板準備工程を行う。具体的には、まず、ガラスエポキシからなる基材の両面に銅箔が貼付された銅張積層板を準備する。そして、ドリル機を用いて孔あけ加工を行い、銅張積層板の表裏面を貫通する貫通孔を所定位置にあらかじめ形成しておく。そして、貫通孔の内面に対して無電解銅めっき及び電解銅めっきを行うことにより、貫通孔内にスルーホール導体24を形成する。その後、スルーホール導体24の空洞部を絶縁樹脂材料(エポキシ樹脂)で穴埋めし、閉塞体25を形成する。   First, a substrate preparation process for preparing the wiring substrate 10 is performed. Specifically, first, a copper clad laminate in which copper foil is pasted on both surfaces of a substrate made of glass epoxy is prepared. And drilling is performed using a drill machine, and the through-hole which penetrates the front and back of a copper clad laminated board is previously formed in the predetermined position. And the through-hole conductor 24 is formed in a through-hole by performing electroless copper plating and electrolytic copper plating with respect to the inner surface of a through-hole. Thereafter, the cavity of the through-hole conductor 24 is filled with an insulating resin material (epoxy resin) to form the closing body 25.

さらに、無電解銅めっき及び電解銅めっきを行うことにより、閉塞体25の露出部分を含む銅張積層板の表面に銅めっき層を形成した後、その銅めっき層及び銅箔を例えばサブトラクティブ法によってパターニングする。その結果、導体層41及びスルーホール導体24が形成されたコア基板21の中間製品を得る。なお、コア基板21の中間製品とは、コア基板21となるべき領域が平面方向に沿って縦横に複数配置された多数個取り用コア基板である。   Further, by performing electroless copper plating and electrolytic copper plating, a copper plating layer is formed on the surface of the copper clad laminate including the exposed portion of the closing body 25, and then the copper plating layer and the copper foil are subjected to, for example, a subtractive method. To pattern. As a result, an intermediate product of the core substrate 21 on which the conductor layer 41 and the through-hole conductor 24 are formed is obtained. The intermediate product of the core substrate 21 is a multi-piece core substrate in which a plurality of regions to be the core substrate 21 are arranged vertically and horizontally along the plane direction.

次に、コア基板21のコア主面22上に主面側ビルドアップ層31を形成するとともに、コア基板21のコア裏面23上に裏面側ビルドアップ層32を形成する。具体的に言うと、まず、コア主面22上に熱硬化性エポキシ樹脂を被着(貼付)することにより、樹脂絶縁層33を形成する。また、コア裏面23上に熱硬化性エポキシ樹脂を被着(貼付)することにより、樹脂絶縁層34を形成する。なお、熱硬化性エポキシ樹脂を被着する代わりに、感光性エポキシ樹脂や絶縁樹脂や液晶ポリマー(LCP:Liquid Crystalline Polymer)を被着してもよい。   Next, the main surface side buildup layer 31 is formed on the core main surface 22 of the core substrate 21, and the back surface side buildup layer 32 is formed on the core back surface 23 of the core substrate 21. Specifically, first, a resin insulating layer 33 is formed by applying (sticking) a thermosetting epoxy resin on the core main surface 22. Further, a resin insulating layer 34 is formed by depositing (attaching) a thermosetting epoxy resin on the core back surface 23. Instead of depositing a thermosetting epoxy resin, a photosensitive epoxy resin, an insulating resin, or a liquid crystal polymer (LCP) may be deposited.

さらに、YAGレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、ビア導体47が形成されるべき位置にビア孔を形成する。具体的には、樹脂絶縁層33を貫通するビア孔を形成し、導体層41の表面を露出させる。また、樹脂絶縁層34を貫通するビア孔を形成し、導体層41の表面を露出させる。次に、従来公知の手法に従って電解銅めっきを行い、ビア孔の内部にビア導体47を形成するとともに、樹脂絶縁層33,34上に導体層42を形成する。   Further, laser drilling is performed using a YAG laser or a carbon dioxide laser to form via holes at positions where via conductors 47 are to be formed. Specifically, a via hole penetrating the resin insulating layer 33 is formed, and the surface of the conductor layer 41 is exposed. In addition, a via hole penetrating the resin insulating layer 34 is formed to expose the surface of the conductor layer 41. Next, electrolytic copper plating is performed according to a conventionally known method to form a via conductor 47 inside the via hole, and to form a conductor layer 42 on the resin insulating layers 33 and 34.

次に、樹脂絶縁層33,34上に熱硬化性エポキシ樹脂を被着して、樹脂絶縁層35,36を形成する。なお、熱硬化性エポキシ樹脂を被着する代わりに、感光性エポキシ樹脂や絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザー加工機などにより、樹脂絶縁層36においてビア導体43が形成されるべき位置にビア孔が形成される。次に、従来公知の手法に従って電解銅めっきを行い、樹脂絶縁層36のビア孔内にビア導体43を形成するとともに、樹脂絶縁層36上にBGA用パッド48を形成する。   Next, a thermosetting epoxy resin is deposited on the resin insulation layers 33 and 34 to form resin insulation layers 35 and 36. Instead of depositing the thermosetting epoxy resin, a photosensitive epoxy resin, an insulating resin, or a liquid crystal polymer may be deposited. In this case, via holes are formed in the resin insulating layer 36 at positions where the via conductors 43 are to be formed by a laser processing machine or the like. Next, electrolytic copper plating is performed according to a conventionally known method to form a via conductor 43 in the via hole of the resin insulating layer 36 and to form a BGA pad 48 on the resin insulating layer 36.

続くパッド形成工程では、基板主面12を有する最外層の樹脂絶縁層35上に対してめっきを行うことにより、基板主面12上に複数のパッド61を形成する(図3参照)。本実施形態では、セミアディティブ法を行うことにより、樹脂絶縁層35上にパッド61をパターン形成する。具体的に言うと、まず、レーザー加工を施すことによって樹脂絶縁層35の所定の位置にビア孔を形成し、次いで各ビア孔内のスミアを処理するデスミア処理を行う。次に、樹脂絶縁層35の表面に対して無電解銅めっきを行った後、樹脂絶縁層35上にドライフィルムをラミネートして、第1めっきレジスト(図示略)を形成する。さらに、第1めっきレジストに対してレーザー加工機を用いてレーザー加工を行う。その結果、樹脂絶縁層35においてビア孔と連通する位置に、内径がビア孔の外径よりも大きく設定された開口部が形成される。そして、電解銅めっきを行い、各ビア孔内にビア導体43を形成するとともに、開口部を介して露出した樹脂絶縁層35の上面(基板主面12)、及び、開口部を介して露出したビア導体43の上面に対して、銅(銅層)を主体とするパッド61を形成する。その後、第1めっきレジストを剥離するとともに、不要な無電解銅めっき層を除去する。なお、本実施形態における銅層の厚さは、5μm以上30μm以下に設定されている。本実施形態の銅層は、めっきによって形成されているが、スパッタ法、CVD等の他の方法により形成することも可能である。しかし、特に銅層において必要な高さ(5μm以上30μm以下)を得るためには、めっきによって形成されることが好ましい。   In the subsequent pad forming step, a plurality of pads 61 are formed on the substrate main surface 12 by plating on the outermost resin insulating layer 35 having the substrate main surface 12 (see FIG. 3). In the present embodiment, the pad 61 is patterned on the resin insulating layer 35 by performing a semi-additive method. Specifically, first, via processing is performed to form via holes at predetermined positions of the resin insulating layer 35, and then desmear processing is performed to process smear in each via hole. Next, after electroless copper plating is performed on the surface of the resin insulating layer 35, a dry film is laminated on the resin insulating layer 35 to form a first plating resist (not shown). Further, laser processing is performed on the first plating resist using a laser processing machine. As a result, an opening having an inner diameter larger than the outer diameter of the via hole is formed at a position where the resin insulating layer 35 communicates with the via hole. Then, electrolytic copper plating is performed to form a via conductor 43 in each via hole, and the upper surface (substrate main surface 12) of the resin insulating layer 35 exposed through the opening and exposed through the opening. A pad 61 mainly composed of copper (copper layer) is formed on the upper surface of the via conductor 43. Thereafter, the first plating resist is peeled off and an unnecessary electroless copper plating layer is removed. In addition, the thickness of the copper layer in this embodiment is set to 5 μm or more and 30 μm or less. The copper layer of the present embodiment is formed by plating, but can be formed by other methods such as sputtering and CVD. However, in order to obtain a required height (5 μm or more and 30 μm or less) particularly in the copper layer, it is preferably formed by plating.

続く突起状導体形成工程では、各パッド61に対してめっきを行うことにより、各パッド61の上面62に複数の突起状導体71を形成する。具体的に言うと、まず、樹脂絶縁層35の表面にドライフィルムをラミネートして、第2めっきレジスト91を形成する(図4参照)。次に、第2めっきレジスト91に対してレーザー加工機を用いたレーザー加工を行う。その結果、パッド61の上面62の中央部を露出させる開口部92が形成される。そして、開口部92を介して露出した上面62の中央部に対して電解銅めっきを行う。この時点で、銅を主体とする突起状導体71が形成される(図5参照)。このとき、頭部73の底面76が第2めっきレジスト91の表面に接触した状態になる。その後、第2めっきレジスト91を剥離する。   In the subsequent protruding conductor forming step, the plurality of protruding conductors 71 are formed on the upper surface 62 of each pad 61 by plating each pad 61. Specifically, first, a dry film is laminated on the surface of the resin insulating layer 35 to form the second plating resist 91 (see FIG. 4). Next, laser processing using a laser processing machine is performed on the second plating resist 91. As a result, an opening 92 that exposes the central portion of the upper surface 62 of the pad 61 is formed. Then, electrolytic copper plating is performed on the central portion of the upper surface 62 exposed through the opening 92. At this time, the protruding conductor 71 mainly composed of copper is formed (see FIG. 5). At this time, the bottom surface 76 of the head 73 comes into contact with the surface of the second plating resist 91. Thereafter, the second plating resist 91 is peeled off.

なお、本実施形態の電解銅めっきでは、軸部72に加えて頭部73が確実に形成されるようなめっき条件が設定されている。具体的には、ピロりん酸銅めっき浴を用い、50℃〜60℃程度の温度、1.0A/dm〜3.0A/dm程度の電流密度、20分〜25分程度の析出時間等の条件で電解銅めっきを行う。 In the electrolytic copper plating of the present embodiment, plating conditions are set such that the head 73 is reliably formed in addition to the shaft portion 72. Specifically, using a copper pyrophosphate plating bath, a temperature of about 50 ° C. to 60 ° C., a current density of about 1.0 A / dm 2 to 3.0 A / dm 2 , and a deposition time of about 20 minutes to 25 minutes. Electrolytic copper plating is performed under such conditions.

続くソルダーレジスト形成工程では、パッド61が形成された樹脂絶縁層35上に液状のエポキシ樹脂を塗布して硬化させることにより、基板主面12を覆うようにソルダーレジスト81を形成する(図6参照)。このとき、軸部72の外側面78にソルダーレジスト81の開口部82の内側面が接触するようになる。また、頭部73が、ソルダーレジスト81の表面83から離間した状態となる。   In the subsequent solder resist formation step, a solder resist 81 is formed so as to cover the substrate main surface 12 by applying and curing a liquid epoxy resin on the resin insulating layer 35 on which the pads 61 are formed (see FIG. 6). ). At this time, the inner surface of the opening 82 of the solder resist 81 comes into contact with the outer surface 78 of the shaft portion 72. Further, the head 73 is separated from the surface 83 of the solder resist 81.

その後、ソフトエッチングを行う。その結果、軸部72においてソルダーレジスト81の表面83から突出した部分全体にくびれ部74が形成されるとともに、頭部73における軸部72(くびれ部74)との境界部分に凹部77が形成される(図6参照)。なお、突起状導体71の表面を粗化することにより、くびれ部74及び凹部77を形成するようにしてもよい。   Thereafter, soft etching is performed. As a result, a constricted portion 74 is formed in the entire portion of the shaft portion 72 protruding from the surface 83 of the solder resist 81, and a concave portion 77 is formed in a boundary portion of the head portion 73 with the shaft portion 72 (constricted portion 74). (See FIG. 6). The constricted portion 74 and the recessed portion 77 may be formed by roughening the surface of the protruding conductor 71.

さらに、無電解ニッケルめっきを行い、軸部72の外側面78の上側部分と頭部73の表面(上側面75及び底面76)とに対してニッケル層を形成する。次に、無電解パラジウムめっきを行い、ニッケル層上にパラジウム層を形成する。そして、無電解金めっきを行い、パラジウム層上に金層を形成する。この時点で、軸部72の外側面78の上側部分と頭部73の表面とが、めっき層79によって覆われるようになる(図6参照)。ここで、ニッケル層、パラジウム層及び金層の厚さは0.01μm以上15μm以下に設定されている。なお、本実施形態のニッケル層、パラジウム層及び金層は、めっきによって形成されているが、CVD等の他の方法により形成することも可能である。   Further, electroless nickel plating is performed to form a nickel layer on the upper portion of the outer surface 78 of the shaft portion 72 and the surface of the head portion 73 (upper side surface 75 and bottom surface 76). Next, electroless palladium plating is performed to form a palladium layer on the nickel layer. Then, electroless gold plating is performed to form a gold layer on the palladium layer. At this point, the upper portion of the outer surface 78 of the shaft portion 72 and the surface of the head portion 73 are covered with the plating layer 79 (see FIG. 6). Here, the thickness of the nickel layer, the palladium layer, and the gold layer is set to 0.01 μm or more and 15 μm or less. In addition, although the nickel layer, palladium layer, and gold | metal layer of this embodiment are formed by plating, it is also possible to form by other methods, such as CVD.

続くはんだバンプ形成工程では、ソルダーレジスト81の開口部82を介して露出する複数の突起状導体71に対してはんだを印刷する。詳述すると、開口部82を介して露出する突起状導体71上に、はんだペーストを印刷する。次に、はんだ融点より10〜40℃高い温度に加熱してはんだペーストを加熱溶融(リフロー)することにより、半球状に盛り上がった形状のICチップ51搭載用のはんだバンプ84が突起状導体71を覆うように形成される。なお、この時点で、配線基板10の中間製品が完成する。   In the subsequent solder bump forming step, solder is printed on the plurality of protruding conductors 71 exposed through the openings 82 of the solder resist 81. More specifically, a solder paste is printed on the protruding conductor 71 exposed through the opening 82. Next, by heating and melting (reflowing) the solder paste by heating to a temperature 10 to 40 ° C. higher than the solder melting point, the solder bumps 84 for mounting the IC chip 51 in a hemispherical shape form the protruding conductors 71. It is formed to cover. At this point, the intermediate product of the wiring board 10 is completed.

その後、従来周知の切断装置などを用いて配線基板10の中間製品を分割する。その結果、製品部同士が分割され、個々の製品である配線基板10が多数個同時に得られる(図1参照)。   Thereafter, the intermediate product of the wiring board 10 is divided using a conventionally known cutting device or the like. As a result, the product parts are divided, and a large number of wiring boards 10 which are individual products are obtained simultaneously (see FIG. 1).

さらに、ICチップ搭載工程を実施する。具体的に言うと、まず、配線基板10の基板主面12側にICチップ51を載置する。このとき、ICチップ51の底面側に配置された面接続端子52を、配線基板10側に配置されたはんだバンプ84上に載置するようにする。そして、230℃〜260℃程度の温度に加熱して各はんだバンプ84を加熱溶融(リフロー)することにより、パッド61が面接続端子52に対してフリップチップ接続され、配線基板10にICチップ51が搭載される(図1参照)。   Further, an IC chip mounting process is performed. Specifically, first, the IC chip 51 is placed on the substrate main surface 12 side of the wiring substrate 10. At this time, the surface connection terminals 52 arranged on the bottom surface side of the IC chip 51 are placed on the solder bumps 84 arranged on the wiring board 10 side. Then, the solder bumps 84 are heated and melted (reflowed) by heating to a temperature of about 230 ° C. to 260 ° C., whereby the pads 61 are flip-chip connected to the surface connection terminals 52, and the IC chip 51 is connected to the wiring substrate 10. Is mounted (see FIG. 1).

従って、本実施形態によれば以下の効果を得ることができる。   Therefore, according to the present embodiment, the following effects can be obtained.

(1)本実施形態の配線基板10では、突起状導体71が、軸部72に加えて、軸部72の外径A3よりも大きく設定された頭部73を備えている。よって、いわゆるC4パッドのファイン化に対応してパッド61が小さく形成されることに伴って、軸部72が小さく形成される場合であっても、頭部73は大きく形成されるため、突起状導体71とはんだバンプ84との接触面積を確保することができる。さらに、頭部73がソルダーレジスト81の表面83から離間した状態に配置されるため、頭部73とソルダーレジスト81の表面83との間にはんだを入り込ませることにより、はんだバンプ84の一部を頭部73の底面76や軸部72の外側面78などにも接触させることができる。その結果、突起状導体71とはんだバンプ84との接触面積がよりいっそう大きくなり、突起状導体71とはんだバンプ84との密着性が向上するため、個々のパッド61とICチップ51との接続不良を防止することができる。また、ICチップ51接続後のはんだの冷却時に、突起状導体71に対して熱応力が作用したとしても、軸部72のしなりによって応力が緩和されるため、パッド61とICチップ51との接続部分の破損を防止することができる。以上のことから、突起状導体71がICチップ51との接続に適した構造となるため、配線基板10の信頼性を向上させることが可能となる。   (1) In the wiring board 10 of the present embodiment, the protruding conductor 71 includes a head portion 73 that is set larger than the outer diameter A3 of the shaft portion 72 in addition to the shaft portion 72. Therefore, as the pad 61 is formed smaller corresponding to the so-called fineness of the C4 pad, the head 73 is formed larger even if the shaft portion 72 is formed smaller. A contact area between the conductor 71 and the solder bump 84 can be ensured. Further, since the head portion 73 is disposed in a state of being separated from the surface 83 of the solder resist 81, a part of the solder bump 84 is formed by inserting solder between the head portion 73 and the surface 83 of the solder resist 81. The bottom surface 76 of the head 73 and the outer surface 78 of the shaft portion 72 can also be brought into contact with each other. As a result, the contact area between the protruding conductor 71 and the solder bump 84 is further increased, and the adhesion between the protruding conductor 71 and the solder bump 84 is improved, so that the connection between the individual pads 61 and the IC chip 51 is poor. Can be prevented. Further, even when a thermal stress acts on the protruding conductor 71 during the cooling of the solder after the IC chip 51 is connected, the stress is relieved by the bending of the shaft portion 72, so that the pad 61 and the IC chip 51 Damage to the connecting portion can be prevented. From the above, since the protruding conductor 71 has a structure suitable for connection with the IC chip 51, the reliability of the wiring board 10 can be improved.

(2)本実施形態では、軸部72における外側面73との接続部分にくびれ部74が設けられ、さらに頭部73における軸部72との境界部分に凹部77が設けられている。その結果、突起状導体71とはんだバンプ84との接触面積がよりいっそう大きくなり、突起状導体71とはんだバンプ84との密着性がよりいっそう向上するため、個々のパッド61とICチップ51との接続不良をより確実に防止することができる。   (2) In the present embodiment, a constricted portion 74 is provided at a connection portion between the shaft portion 72 and the outer surface 73, and a concave portion 77 is provided at a boundary portion between the head portion 73 and the shaft portion 72. As a result, the contact area between the protruding conductor 71 and the solder bump 84 is further increased, and the adhesion between the protruding conductor 71 and the solder bump 84 is further improved. Connection failure can be prevented more reliably.

(3)本実施形態では、パッド61の上面62の一部に突起状導体71が固定され、突起状導体71は、略円柱状の軸部72と、軸部72よりも外径が大きい略半球状の頭部73とからなっている。ゆえに、突起状導体71の表面を覆うはんだバンプ84を形成すれば、はんだバンプ84内に突起状導体71が嵌り込んだ状態となるため、突起状導体71のとはんだバンプ84との密着強度を高くすることができ、ひいては、個々のパッド61とICチップ51との接続不良を防止することができる。即ち、ICチップ51との接続に適したパッド61及び突起状導体71を備えることにより、配線基板10の信頼性をよりいっそう向上させることができる。   (3) In the present embodiment, the protruding conductor 71 is fixed to a part of the upper surface 62 of the pad 61, and the protruding conductor 71 has a substantially cylindrical shaft portion 72 and a substantially larger outer diameter than the shaft portion 72. It consists of a hemispherical head 73. Therefore, if the solder bump 84 covering the surface of the projecting conductor 71 is formed, the projecting conductor 71 is fitted in the solder bump 84, so that the adhesion strength between the projecting conductor 71 and the solder bump 84 is increased. It is possible to increase the height, and as a result, connection failure between the individual pads 61 and the IC chip 51 can be prevented. That is, by providing the pads 61 and the protruding conductors 71 suitable for connection with the IC chip 51, the reliability of the wiring board 10 can be further improved.

なお、本実施形態を以下のように変更してもよい。   In addition, you may change this embodiment as follows.

・上記実施形態の配線基板10では、ソルダーレジスト81の開口部82の内径が、突起状導体71の軸部72の外径A3と等しく設定され、軸部72の外側面78が開口部82の内側面に密着していた。しかし、図7に示される配線基板110のように、ソルダーレジスト111の開口部112の内径を、突起状導体113の軸部114の外径よりも大きく設定し、軸部114の外側面115を開口部112の内側面から離間させるようにしてもよい。この場合、開口部112内には、パッド116、突起状導体113及び基板主面117が露出するようになる。   In the wiring substrate 10 of the above embodiment, the inner diameter of the opening portion 82 of the solder resist 81 is set equal to the outer diameter A3 of the shaft portion 72 of the protruding conductor 71, and the outer surface 78 of the shaft portion 72 is the opening portion 82. It was in close contact with the inner surface. However, like the wiring board 110 shown in FIG. 7, the inner diameter of the opening 112 of the solder resist 111 is set larger than the outer diameter of the shaft 114 of the protruding conductor 113, and the outer surface 115 of the shaft 114 is formed. You may make it space apart from the inner surface of the opening part 112. FIG. In this case, the pad 116, the protruding conductor 113, and the substrate main surface 117 are exposed in the opening 112.

・上記実施形態では、突起状導体71の表面にくびれ部74及び凹部77を形成した後に、軸部72の外側面78の上側部分、及び、頭部73の表面(上側面75及び底面76)にめっき層79を形成していた。しかし、めっき層を形成した後で、くびれ部及び凹部を形成するようにしてもよい。この場合、ソフトエッチングなどを行うことによってくびれ部121及び凹部122が形成されるため、上側面123全体や、底面124の外周部のみにめっき層125が残るようになる(図8参照)。   In the above embodiment, after the constricted portion 74 and the concave portion 77 are formed on the surface of the protruding conductor 71, the upper portion of the outer surface 78 of the shaft portion 72 and the surface of the head portion 73 (upper side surface 75 and bottom surface 76). A plating layer 79 was formed on the substrate. However, after the plating layer is formed, the constricted portion and the concave portion may be formed. In this case, since the constricted portion 121 and the concave portion 122 are formed by performing soft etching or the like, the plating layer 125 remains on the entire upper side surface 123 or only on the outer peripheral portion of the bottom surface 124 (see FIG. 8).

・上記実施形態では、突起状導体形成工程後にソルダーレジスト形成工程を行っていたが、ソルダーレジスト形成工程後に突起状導体形成工程を行ってもよい。   In the above embodiment, the solder resist forming step is performed after the protruding conductor forming step, but the protruding conductor forming step may be performed after the solder resist forming step.

・上記実施形態の突起状導体71は、銅めっきによって形成された導体(銅ポスト)であったが、銅ペーストを印刷することによって形成された導体であってもよい。   The protruding conductor 71 of the above embodiment is a conductor (copper post) formed by copper plating, but may be a conductor formed by printing a copper paste.

・上記実施形態では、1つのパッド61について、1つの突起状導体71を形成していたが、これに限定されるものではなく、2つ以上の突起状導体を形成してもよい。   In the above embodiment, one protruding conductor 71 is formed for one pad 61. However, the present invention is not limited to this, and two or more protruding conductors may be formed.

・上記実施形態の突起状導体71は、配線基板10とICチップ51との接合に用いられるものに適用されていたが、例えば、配線基板10とマザーボードとの接合に用いられるものに適用してもよい。   The protruding conductor 71 of the above embodiment has been applied to the one used for joining the wiring substrate 10 and the IC chip 51. For example, the projecting conductor 71 is applied to one used for joining the wiring substrate 10 and the mother board. Also good.

・上記実施形態では、配線基板10のパッケージ形態はBGA(ボールグリッドアレイ)であったが、BGAのみに限定されず、例えばPGA(ピングリッドアレイ)やLGA(ランドグリッドアレイ)等であってもよい。   In the above embodiment, the package form of the wiring board 10 is BGA (ball grid array). However, the package form is not limited to BGA. For example, PGA (pin grid array) or LGA (land grid array) may be used. Good.

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。   Next, the technical ideas grasped by the embodiment described above are listed below.

(1)上記手段1において、前記開口部の内径が前記軸部の外径と等しく設定され、前記軸部の外側面が前記開口部の内側面に密着していることを特徴とする配線基板。   (1) In the above means 1, the inner diameter of the opening is set equal to the outer diameter of the shaft, and the outer surface of the shaft is in close contact with the inner surface of the opening. .

(2)上記手段1において、前記頭部における前記軸部との境界部分に凹部が設けられていることを特徴とする配線基板。   (2) In the above means 1, the wiring board is characterized in that a concave portion is provided in a boundary portion between the head portion and the shaft portion.

10,110…配線基板
12,117…基板主面
51…部品としてのICチップ
61,116…パッド
62…パッドの表面としての上面
71,113…突起状導体
72,114…軸部
73…頭部
74,121…くびれ部
75,123…頭部の上側面
76,124…頭部の底面
81,111…ソルダーレジスト
82,112…開口部
83…ソルダーレジストの表面
84…はんだバンプ
A1…パッドの外径
A3…軸部の外径
A6…頭部の外径
S1…底面とソルダーレジストの表面との隙間
DESCRIPTION OF SYMBOLS 10,110 ... Wiring board | substrate 12,117 ... Board | substrate main surface 51 ... IC chip 61, 116 as a component ... Pad 62 ... Upper surface 71, 113 ... Projection-like conductor 72,114 ... Shaft part 73 ... Head part as a pad surface 74, 121 ... Constriction part 75, 123 ... Upper side surface 76, 124 of head part Bottom face 81, 111 ... Solder resist 82, 112 ... Opening part 83 ... Surface of solder resist 84 ... Solder bump A1 ... Outside of pad Diameter A3 ... Shaft outer diameter A6 ... Head outer diameter S1 ... Clearance between bottom surface and solder resist surface

Claims (4)

基板主面上に配置された複数のパッドと、
前記基板主面を覆うとともに、前記複数のパッドを露出させる複数の開口部が形成されたソルダーレジストと
を備える配線基板であって、
前記パッドの表面の一部に突起状導体が固定され、
前記突起状導体は、
前記パッドの表面に接続されるとともに、外径が前記パッドの外径よりも小さく設定された軸部と、
前記軸部に接続されるとともに、外径が前記軸部の外径よりも大きく設定された頭部と
を備え、
前記頭部は、前記ソルダーレジストの表面から離間した状態に配置されている
ことを特徴とする配線基板。
A plurality of pads arranged on the main surface of the substrate;
A wiring board comprising a solder resist that covers the main surface of the substrate and is formed with a plurality of openings for exposing the plurality of pads.
A protruding conductor is fixed to a part of the surface of the pad,
The protruding conductor is
A shaft portion connected to the surface of the pad and having an outer diameter set smaller than the outer diameter of the pad;
A head portion connected to the shaft portion and having an outer diameter set larger than the outer diameter of the shaft portion;
The wiring board, wherein the head is disposed in a state of being separated from the surface of the solder resist.
前記軸部における前記頭部との接続部分に、前記軸部及び前記頭部よりも外径が小さいくびれ部が設けられていることを特徴とする請求項1に記載の配線基板。   2. The wiring board according to claim 1, wherein a constriction portion having an outer diameter smaller than that of the shaft portion and the head portion is provided at a connection portion of the shaft portion with the head portion. 前記頭部は、断面湾曲状をなす上側面と、前記ソルダーレジストの表面と略平行に配置される底面とを有し、
前記上側面及び前記底面に、部品との接続に用いられるはんだバンプが密着している
ことを特徴とする請求項1または2に記載の配線基板。
The head portion has an upper side surface having a curved cross section and a bottom surface disposed substantially parallel to the surface of the solder resist,
The wiring board according to claim 1, wherein solder bumps used for connection to a component are in close contact with the upper side surface and the bottom surface.
前記底面と前記ソルダーレジストの表面との隙間に、前記はんだバンプの一部が充填されていることを特徴とする請求項3に記載の配線基板。   The wiring board according to claim 3, wherein a part of the solder bump is filled in a gap between the bottom surface and the surface of the solder resist.
JP2013063370A 2013-03-26 2013-03-26 Wiring board Pending JP2014192177A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013063370A JP2014192177A (en) 2013-03-26 2013-03-26 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013063370A JP2014192177A (en) 2013-03-26 2013-03-26 Wiring board

Publications (1)

Publication Number Publication Date
JP2014192177A true JP2014192177A (en) 2014-10-06

Family

ID=51838212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013063370A Pending JP2014192177A (en) 2013-03-26 2013-03-26 Wiring board

Country Status (1)

Country Link
JP (1) JP2014192177A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019062009A (en) * 2017-09-25 2019-04-18 新光電気工業株式会社 Wiring board device
EP4071792A1 (en) * 2021-04-07 2022-10-12 MediaTek Inc. Three-dimensional pad structure and interconnection structure for electronic devices
WO2023176238A1 (en) * 2022-03-15 2023-09-21 株式会社村田製作所 Wiring board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275966A (en) * 1997-01-30 1998-10-13 Ibiden Co Ltd Printed-wiring board and its manufacture
JP2002261105A (en) * 2000-06-12 2002-09-13 Hitachi Ltd Electronic equipment
JP2004140248A (en) * 2002-10-18 2004-05-13 Kyocera Corp Wiring board with bump and its manufacturing method
JP2006093290A (en) * 2004-09-22 2006-04-06 Fujikura Ltd Semiconductor device, its manufacturing method, and electronic apparatus
JP2012129368A (en) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd Wiring board and manufacturing method of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275966A (en) * 1997-01-30 1998-10-13 Ibiden Co Ltd Printed-wiring board and its manufacture
JP2002261105A (en) * 2000-06-12 2002-09-13 Hitachi Ltd Electronic equipment
JP2004140248A (en) * 2002-10-18 2004-05-13 Kyocera Corp Wiring board with bump and its manufacturing method
JP2006093290A (en) * 2004-09-22 2006-04-06 Fujikura Ltd Semiconductor device, its manufacturing method, and electronic apparatus
JP2012129368A (en) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd Wiring board and manufacturing method of the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019062009A (en) * 2017-09-25 2019-04-18 新光電気工業株式会社 Wiring board device
JP7002263B2 (en) 2017-09-25 2022-01-20 新光電気工業株式会社 Wiring board equipment
US11749590B2 (en) 2017-09-25 2023-09-05 Shinko Electric Industries Co., Ltd. Wiring substrate device
EP4071792A1 (en) * 2021-04-07 2022-10-12 MediaTek Inc. Three-dimensional pad structure and interconnection structure for electronic devices
TWI815356B (en) * 2021-04-07 2023-09-11 聯發科技股份有限公司 Three-dimensional pad structure, interconnection structure and semiconductor package
WO2023176238A1 (en) * 2022-03-15 2023-09-21 株式会社村田製作所 Wiring board

Similar Documents

Publication Publication Date Title
JP5800674B2 (en) Wiring board and manufacturing method thereof
WO2014155455A1 (en) Wiring board
JP2013149948A (en) Wiring board and manufacturing method of the same
JP5122932B2 (en) Multilayer wiring board
US20130098670A1 (en) Wiring substrate and manufacturing method of the same
CN103794515A (en) Chip packaging substrate, chip packaging structure, and method for manufacturing same
JP2016021550A (en) Wiring board and manufacturing method of the same, and wiring board columnar terminal
JP2014192177A (en) Wiring board
JP4835629B2 (en) Manufacturing method of semiconductor device
JP4429435B2 (en) Bumped double-layer circuit tape carrier and manufacturing method thereof
JP2016051747A (en) Wiring board
JP2014096469A (en) Wiring board
JP5479959B2 (en) Manufacturing method of wiring board having solder bump, mask for mounting solder ball
US20130081862A1 (en) Wiring substrate and method of manufacturing the same
JP2016009740A (en) Method for manufacturing wiring board
JP2016225331A (en) Wiring board
TWI461134B (en) Supporting substrate and fabrication thereof
JP2004031738A (en) Wiring board and its manufacturing method
JP2016021551A (en) Wiring board and manufacturing method of the same
CN114005760A (en) Preparation method of semiconductor packaging substrate
JP2013102096A (en) Wiring board and method of manufacturing the same
JP2008251869A (en) Wiring board, and manufacturing method thereof
JP2004172416A (en) Wiring board with solder bump, and its manufacturing method
JP5479979B2 (en) Manufacturing method of wiring board having solder bump
JP5389748B2 (en) Electronic component surface mounting method and printed circuit board manufactured using the method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606