JP2009105695A - 画像形成装置および画像形成システム - Google Patents
画像形成装置および画像形成システム Download PDFInfo
- Publication number
- JP2009105695A JP2009105695A JP2007275967A JP2007275967A JP2009105695A JP 2009105695 A JP2009105695 A JP 2009105695A JP 2007275967 A JP2007275967 A JP 2007275967A JP 2007275967 A JP2007275967 A JP 2007275967A JP 2009105695 A JP2009105695 A JP 2009105695A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- bit
- processing
- image forming
- bit system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Color, Gradation (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
【課題】プリンタのヘッド仕様が変更になったときにも、スクリーン処理を簡略に行える画像形成装置および画像形成システムの提供。
【解決手段】スクリーン処理モジュール7には、リード信号生成部11、アドレス生成部12a、12b、出力生成(閾値比較)部13、LUT値選択部14、処理切替信号作成部15、LUTダウンロード処理部16、ライトメモリ選択部17、メモリ8f〜8iが設けられている。1Bit(8Bit)LUT値はすべてのメモリ8f〜8iに分割して記憶される。2BitのLUT値はメモリ8f〜8iから選択して記憶される。処理切替信号作成部15で、何Bitのスクリーン処理かの信号を作成する。LUT値選択部14は、モード(1/2/8Bit)に応じたメモリのリードデータを選択する。
【選択図】 図1
【解決手段】スクリーン処理モジュール7には、リード信号生成部11、アドレス生成部12a、12b、出力生成(閾値比較)部13、LUT値選択部14、処理切替信号作成部15、LUTダウンロード処理部16、ライトメモリ選択部17、メモリ8f〜8iが設けられている。1Bit(8Bit)LUT値はすべてのメモリ8f〜8iに分割して記憶される。2BitのLUT値はメモリ8f〜8iから選択して記憶される。処理切替信号作成部15で、何Bitのスクリーン処理かの信号を作成する。LUT値選択部14は、モード(1/2/8Bit)に応じたメモリのリードデータを選択する。
【選択図】 図1
Description
本発明は、プリンタのヘッド仕様が変更になったときにも、スクリーン処理を簡略に行える画像形成装置および画像形成システムに関するものである。
プリンタなどの画像形成装置におけるスクリーン処理では、イメージやテキスト等の印刷のモードによってスクリーンを切り替える方法が知られている。例えば、特許文献1においては、2値系のプリンタシステムにおいて、モード毎やオブジェクト毎のスクリーン切り替えを行う方法が開示されている。
前記特許文献1では、プリンタエンジンへの入力データ、すなわち、スクリーン処理後のデータのビット幅は、プリンタのヘッド仕様に合わせて固定のビット幅に限定している。このため、プリンタのヘッド仕様が例えば1Bit系から2Bit系にモードが変わったとき等には、スクリーン処理モジュールや関連するLUT用メモリ構成も作り直さなければならず、コストが嵩み、処理が煩雑になるという問題があった。
本発明は従来技術のこのような問題点に鑑みてなされたものであり、その目的は、プリンタのヘッド仕様が変更になったときにも、スクリーン処理を簡略に行える画像形成装置と画像形成システムを提供することにある。
上記目的を達成する本発明の画像形成装置は、複数のヘッド仕様に対応して設定される複数のビット系スクリーンテーブルを処理するスクリーン処理手段と、
第1のビット系スクリーン処理で用いられるスクリーンテーブル、および第2のビット系スクリーン処理で用いられるスクリーンテーブルをそれぞれ記憶する複数の記憶手段と、
前記第1のビット系スクリーン処理のスクリーンテーブルを分割する分割手段と、
前記分割された第1のビット系スクリーン処理のスクリーンテーブルを前記すべての複数の記憶手段に割り付けて順次書き込むと共に、前記すべての複数の記憶手段の中から第2のビット系スクリーン処理のスクリーンテーブルを書き込む記憶手段を選択する書込選択手段と、
前記すべての記憶手段から、第1のビット系スクリーン処理のスクリーンテーブル、または第2のビット系スクリーン処理のスクリーンテーブルを読み出す読出選択手段と、
を有することを特徴とする。
第1のビット系スクリーン処理で用いられるスクリーンテーブル、および第2のビット系スクリーン処理で用いられるスクリーンテーブルをそれぞれ記憶する複数の記憶手段と、
前記第1のビット系スクリーン処理のスクリーンテーブルを分割する分割手段と、
前記分割された第1のビット系スクリーン処理のスクリーンテーブルを前記すべての複数の記憶手段に割り付けて順次書き込むと共に、前記すべての複数の記憶手段の中から第2のビット系スクリーン処理のスクリーンテーブルを書き込む記憶手段を選択する書込選択手段と、
前記すべての記憶手段から、第1のビット系スクリーン処理のスクリーンテーブル、または第2のビット系スクリーン処理のスクリーンテーブルを読み出す読出選択手段と、
を有することを特徴とする。
また、本発明の画像形成装置は、前記スクリーン処理手段に、前記スクリーンテーブルにスクリーンの各要素に対応した閾値を設定し、入力画像に前記スクリーンを割り当て、前記入力画像の階調値と前記閾値を比較して出力値を生成する出力生成部を設けたことを特徴とする。
また、本発明の画像形成装置は、前記スクリーン処理手段は、リード信号生成部、複数のアドレス生成部、LUTダウンロード選択部、ライトメモリ選択部を有し、前記装着されたヘッド仕様に応じた前記スクリーンテーブルを前記すべての複数の記憶手段から読み出すことを特徴とする。
また、本発明の画像形成装置は、前記ライトメモリ選択部は、前記ビット系のモードに応じてLUT値を書き込む記憶手段を、前記すべての複数の記憶手段から選択することを特徴とする。
また、本発明の画像形成装置は、前記装着されたヘッド仕様に応じて、前記ビット系のいずれのモードを用いるか、モード指定信号を前記スクリーン処理手段に入力することを特徴とする。
また、本発明の画像形成装置は、前記複数のビット系は、1ビット、2ビット、8ビットであることを特徴とする。
また、本発明の画像形成装置は、前記1ビットと8ビットのスクリーンテーブルが前記第1のビット系スクリーン処理のスクリーンテーブルに相当し、前記2ビットのスクリーンテーブルのスクリーンテーブルが前記第2のビット系スクリーン処理のスクリーンテーブルに相当することを特徴とする。
本発明の画像形成システムは、複数のヘッド仕様に対応して設定される複数のビット系スクリーンテーブルを処理するスクリーン処理手段と、
第1のビット系スクリーン処理で用いられるスクリーンテーブル、および第2のビット系スクリーン処理で用いられるスクリーンテーブルをそれぞれ記憶する複数の記憶手段とを有し、
前記第1のビット系スクリーン処理のスクリーンテーブルを分割して、
前記分割された第1のビット系スクリーン処理のスクリーンテーブルを前記すべての複数の記憶手段に割り付けて順次書き込むと共に、前記すべての複数の記憶手段の中から前記第2のビット系スクリーン処理のスクリーンテーブルを書き込む記憶手段を選択し、
前記各スクリーンテーブルにスクリーンの各要素に対応した閾値を設定し、
入力画像に前記スクリーンを割り当て、前記装着されたヘッド仕様に応じて前記すべての複数の記憶手段から、第1のビット系スクリーン処理のスクリーンテーブル、または第2のビット系スクリーン処理のスクリーンテーブルを読み出し、
前記入力画像の階調値と前記閾値を比較して出力値を生成する
ことを特徴とする。
第1のビット系スクリーン処理で用いられるスクリーンテーブル、および第2のビット系スクリーン処理で用いられるスクリーンテーブルをそれぞれ記憶する複数の記憶手段とを有し、
前記第1のビット系スクリーン処理のスクリーンテーブルを分割して、
前記分割された第1のビット系スクリーン処理のスクリーンテーブルを前記すべての複数の記憶手段に割り付けて順次書き込むと共に、前記すべての複数の記憶手段の中から前記第2のビット系スクリーン処理のスクリーンテーブルを書き込む記憶手段を選択し、
前記各スクリーンテーブルにスクリーンの各要素に対応した閾値を設定し、
入力画像に前記スクリーンを割り当て、前記装着されたヘッド仕様に応じて前記すべての複数の記憶手段から、第1のビット系スクリーン処理のスクリーンテーブル、または第2のビット系スクリーン処理のスクリーンテーブルを読み出し、
前記入力画像の階調値と前記閾値を比較して出力値を生成する
ことを特徴とする。
以下、図を参照して本発明を説明する。図3は、本発明の実施形態を示すブロック図である。図3において、画像形成装置1には、画像形成部2、画像処理ボード3、プリンタエンジン4が設けられている。画像形成部2は、パーソナルコンピュータ(PC)のRIP(Raster Image Processor)サーバで構成される。
また、画像処理ボード3は、PCのPCI Expressスロット等に装着されるH/W基板であり、この基板上のFPGA(フィールド・プログラマブル・ゲートアレイ)3aで、色変換処理→スクリーン処理の順で画像処理が行われる。画像処理ボード3は、プリンタエンジン4にビデオインターフェイス(Video・I/F)を介して接続される。
図4は、画像形成部2、および画像処理ボード3の詳細を示すブロック図である。画像形成部2は、PDL(ページ記述言語)解析部2a、レンダリング部(画像生成部)2b、デバイスドライバ(ハードウェアとの橋渡し)2cで所定のソフトウエア処理を行う。画像処理ボード3には、色変換処理部5で用いるスクリーンテーブルを記憶するメモリ6(a)、スクリーン処理部7で用いるスクリーンテーブルを記憶するメモリ8(b)、スクリーン処理部7の処理結果を記憶するメモリ9(c)が設けられている。メモリ6(a)、メモリ8(b)は、FPGA3aの内部RAMを使用する。また、メモリ9(c)は、1ページ分の処理結果を保存できるようにするため、外部のRAMを使用する。メモリ9(c)は、プリンタエンジン4からの要求に応じて画像データが出せるようにしておく。
各画像処理を行う際には、FPGAの内部メモリに保存したテーブル(LUT)の値を参照して画像処理を行う。印刷環境としては、サーバPCにネットワーク等で接続されたクライアントPCから印刷を行う環境と、サーバPCから印刷を行う環境が考えられる。クライアントPCまたはサーバPC上のアプリケーションで印刷を行うと、ページ記述言語(PDL。例:ポストスクリプト)が送られ、サーバPCでは、これを解析し印刷を行う。
図7は、本発明の実施形態を示す説明図であり、1Bit系のスクリーンテーブルとメモリの構成を示している。図7(a)は、スクリーン20の構成を示している。このスクリーン20は、(3×3)の要素で形成されており、理解を容易にするために各要素を1から9までナンバリングしている。図7(b)は、メモリ21の構成を示している。このメモリ21は、前記各スクリーンの各要素1〜9に対応した閾値をLUT値で保存している。
図7(c)は、入力画像22にスクリーンを割り当てる例を示している。入力画像22の各階調値と、割り当てられたスクリーンの閾値を比較し、入力階調値が、対応する閾値以上の場合は1、閾値未満であれば0を出力する。例えば、スクリーンの要素が5の位置における入力階調値が222の場合には、図7(b)のスクリーンの要素5に対応した閾値は220である。このため、入力階調値が222は閾値以上となり、出力は1となる。
図8は、本発明の他の実施形態を示す説明図であり、2Bit系のスクリーンテーブルとメモリの構成を示している。図8(a)は、スクリーン20の構成を示しており、図7(a)と同じ構成である。図8(b)は、メモリ23の構成を示している。このメモリ23は、前記各スクリーンの各要素1〜9に対応した3つの閾値をLUT値で保存している。
図8(c)は、入力画像22にスクリーンの各要素を割り当てる例を示している。この例では、入力画像の各階調値と、図8(b)に示されているようなスクリーンの各要素3つの閾値を比較し、入力階調値と、対応する3つの閾値との大小関係により、0/1/2/3のいずれかを出力する。
例として、スクリーンの要素5の場所における入力階調値が222の場合には、スクリーンの要素5に対応した閾値は、197、200、220の3つである。以下の場合分けで出力値を決める。
(1)入力階調値<197の時は0を出力
(2)197≦入力階調値<200の時は1を出力
(3)200≦入力階調値<220の時は2を出力
(4)220≦入力階調値の時は3を出力
よって、この例では3が出力される。
(1)入力階調値<197の時は0を出力
(2)197≦入力階調値<200の時は1を出力
(3)200≦入力階調値<220の時は2を出力
(4)220≦入力階調値の時は3を出力
よって、この例では3が出力される。
図9は、本発明の他の実施形態を示す説明図であり、8Bit系のスクリーンテーブルとメモリの構成を示している。図9(a)は、スクリーン20の構成を示しており、図7(a)と同じ構成である。図9(b)は、メモリ24の構成を示している。このメモリ24は、前記各スクリーンの各要素1〜9に対応した0〜255の256個の閾値をLUT値で保存している。
図9(c)は、入力画像22にスクリーンの各要素を割り当てる例を示している。割り当てられたスクリーンの各要素で、入力画像の階調値に対応したLUT値を取得する。この取得したLUT値をそのまま出力
する。例えば、スクリーンの要素が9の位置における入力階調値が255の場合には、図9(b)のスクリーンの要素が9の中で階調値255に対応した値は250である。このため、出力は250となる。
する。例えば、スクリーンの要素が9の位置における入力階調値が255の場合には、図9(b)のスクリーンの要素が9の中で階調値255に対応した値は250である。このため、出力は250となる。
図5は、本発明の前提技術を示すブロック図である。図5は、1Bit系、または8Bit系のモジュール構成を示している。図5において、スクリーン処理モジュール7には、リード信号生成部11、アドレス生成部12、出力生成(閾値比較)部13が設けられている。リード信号生成部11は、メモリをリードするための制御信号を作成する。また、アドレス生成部12は、メモリのアドレス信号を作成する。出力生成部13は、モード(1/8Bit)に応じた処理を行い、出力値を作成する。
スクリーン処理モジュール7の各信号生成部11、12の出力リード制御信号とアドレス信号は、メモリ(LUT)8aに入力される。また、メモリ8aからのリードデータは、出力生成(閾値比較)部13に入力される。アドレス線の「16」、リードデータ線の「8」の数字は、データ幅(ビット幅)を示している。
図6は、本発明の他の前提技術を示すブロック図であり、2Bit系のモジュール構成を示している。図6において、スクリーン処理モジュール7の構成は図5と同じである。記憶手段としてのメモリは、メモリ8b〜8dに3分割されている。これは、図8(b)で説明したように、
2Bit系の場合は、1画素をスクリーン処理するために3つの閾値(LUT値)が必要となることに対応させるためである。この例では、高速処理(1クロックで1画素処理)するために、3つの閾値を別々のメモリに記憶させており、各メモリ8b〜8dから、それぞれリードデータ1〜3を出力生成(閾値比較)部13に入力している。
2Bit系の場合は、1画素をスクリーン処理するために3つの閾値(LUT値)が必要となることに対応させるためである。この例では、高速処理(1クロックで1画素処理)するために、3つの閾値を別々のメモリに記憶させており、各メモリ8b〜8dから、それぞれリードデータ1〜3を出力生成(閾値比較)部13に入力している。
図10は、本発明の基本的な技術思想を示すブロック図である。図10は、可変系(1Bit系/2Bit系/8Bit系)モジュール構成を示している。スクリーン処理モジュール7には、図5で示したリード信号生成部11、アドレス生成部12、出力生成(閾値比較)部13の外に、LUT値選択部14、処理切替信号作成部15が設けられている。
また、記憶手段として、1Bit(8Bit)LUT値のメモリ8a、
2Bit系スクリーン処理用に、3つの閾値を記憶する別々のメモリ8b〜8d(メモリ1〜3)が設けられている。処理切替信号作成部15で、装着されたヘッドに対応してどのBitのスクリーン処理を行うかの信号を作成する。LUT値選択部14は、モード(1/2/8Bit)に応じたメモリのリードデータを選択する。リード信号を送ってないメモリは、リードデータは不定である。
2Bit系スクリーン処理用に、3つの閾値を記憶する別々のメモリ8b〜8d(メモリ1〜3)が設けられている。処理切替信号作成部15で、装着されたヘッドに対応してどのBitのスクリーン処理を行うかの信号を作成する。LUT値選択部14は、モード(1/2/8Bit)に応じたメモリのリードデータを選択する。リード信号を送ってないメモリは、リードデータは不定である。
モードを何Bitにするかは、ユーザ指定でも良いし、エンジン情報から取得する仕組みでも良い。各メモリへのリード制御信号は同じ信号を使用し、LUT値選択部14で切替信号に応じてリードデータを選択する。ここで、不要なリードデータをダミーとして読み捨てることで、リード制御信号を選択する回路が不要となる。
図11は、本発明の他の基本的な技術思想を示すブロック図である。図10の構成では、メモリ8a〜8dの4個が必要であり、メモリ資源が増大するという課題がある。そこで、図11の構成においては、必要とするメモリの個数を減少させてメモリ資源の有効利用を図るものである。図11において、図10とは異なる構成について説明する。図11の構成においては、スクリーン処理モジュール7に、図10の構成に加えてLUTダウンロード処理部16、ライトメモリ選択部17が設けられている。ライトメモリ選択部17は、メモリ8c〜8e(メモリ1〜3)に対して、ライトデータ1〜3、ライト制御信号1〜3を別々に出力する。
LUTダウンロード処理部16は、LUT値をメモリにダウンロードする。また、ライトメモリ選択部17は、モード(1/2/8Bit)に応じてLUT値を書き込むメモリを選択する。メモリ8eには、1BitLUT/2BitLUT/8BitLUTが格納される。また、モード指定信号(X)を処理切替信号作成部15に入力し、モード(1/2/8Bit)を指定する。
図11の構成では、2Bit系スクリーン処理用に合わせて、3つのメモリ8c〜8e(メモリ1〜3)を有している。2Bit系スクリーン処理時は、3つの閾値を別々のメモリ8c〜8e(メモリ1〜3)に持たせる。1Bit系(8Bit系)スクリーン処理時は、1つのメモリ8e(メモリ1)に全LUT値を持たせる。この際、メモリ2、メモリ3のリードデータは、ダミーデータとなる。
処理切替信号作成部15で、何Bitのスクリーン処理かの信号を作成する。図11の例においても、何Bitのモードにするかは、ユーザ指定でも良いし、エンジン情報から取得する仕組みでも良い。LUT値選択部14では、切替信号に応じて、LUT値を選択する。この際、Bit幅を合わせる。印刷開始時に、LUTダウンロード処理部16によりヘッド仕様に応じたLUT値をメモリへダウンロードする。
前記したように2Bit系のスクリーンテーブルは、3つの閾値を有しているが、図11の例では、2Bit系の1つの閾値を記憶するメモリは、他のBit、この例では1Bit/8Bit系のメモリと共通に使用する構成としている。このように、図11ではメモリを異なるBit幅のスクリーン処理で共用しているので、図10の構成よりもメモリ資源を減少させている。
図11では、1Bit系(8Bit系)と2Bit系で、複数あるメモリの1つのみを共用していたが、他のメモリは共用できていなかったため、システムとしてのメモリ効率がよくなかったという課題がある。図1は、このような課題に対処する本発明の実施形態を示すブロック図である。図1においては、アドレス生成部は12a、12bの2つ設ける構成としている。アドレス生成部12aはアドレス信号を作成し、アドレス生成部12bはメモリのアドレス信号を作成する。アドレス生成部12aの出力データは、LUTダウンロード処理部16へ入力される。
図1の構成では、メモリが4分割されたため、上位14Bitが各メモリのアドレスとなり、下位2Bitがどのメモリかを示すアドレスとなる。
図1の構成では、メモリが4分割されたため、上位14Bitが各メモリのアドレスとなり、下位2Bitがどのメモリかを示すアドレスとなる。
LUT値選択部14は、モード・下位2Bitアドレスに応じて、リードデータを選択する。すなわち、LUT値選択部14は、読出選択手段として機能する。2Bitモード時は、メモリ1〜3の3つのリードデータを選択する。1/8Bitモード時は、下位2Bitのアドレス(アドレス生成部12bの出力)に応じた1つのメモリのリードデータを選択する。例えば、アドレスとの対応を次のように選定する。アドレス00:メモリ1、01:メモリ2、10:メモリ3、11:メモリ4。ライトメモリ選択部17は、LUT値を書き込むメモリを選択する。1/8Bitモード時は、下位2Bitアドレスに応じてすべてのメモリを選択し、LUT値を分割して書き込み、2Bitモード時はメモリ1〜3を選択して書き込む。このように、ライトメモリ選択部17は、1/8Bitモード時には、LUT値の分割手段として機能すると共に、すべてのメモリに分割したLUT値を割り付けて書き込む作用を行う。また、2Bitモード時は、すべてのメモリの中からLUT値を書き込むメモリを選択する。したがって、ライトメモリ選択部17は、1/8Bitモード時と2Bitモード時のメモリ(記憶手段)の書込選択手段として機能する。
また、図1の構成では、4つのメモリ8f〜8i(メモリ1〜4)を有している。2Bit系スクリーン処理時は、3つの閾値を別々のメモリ8f〜8h(メモリ1〜3)に持たせ、1Bit系(8Bit系)スクリーン処理時は、LUT値を各メモリ8f〜8iに順々に持たせる。1Bit系(8Bit系)処理時には、1画素の処理に必要なLUT値は、4つのLUT値の中の1つとする。このLUT値を判別するための信号をアドレス生成部12bで作成する。入力アドレスのうちの下位2Bitを判別信号とするため、4つのメモリ構成としている。
図2は、本発明の他の実施形態を示すブロック図である。図2においては、メモリを8j〜8rの8個としている。この場合には、並列にメモリアクセスすることで、メモリ4個の場合に比べて倍のスピードでスクリーン処理することが可能となる。図2の例では、図1の構成と対比すると、メモリが倍の8個になっている。このため、1メモリあたりの容量は図1の1メモリの容量の半分になる。よって、アドレスのビット幅も14から13に変更する。また、メモリ個数が図1の倍になったので、どのメモリにアクセスするかを表す信号(アドレス生成部12bの出力)は、アドレスの下位3ビットにする。図2の例においても、1Bit系(8Bit系)モードでは、ライトメモリ選択部でLUT値を分割して、すべてのメモリ8j〜8rに割り付けて書き込む。また、2Bit系モードの場合には、すべてのメモリから選択された3つのメモリにLUT値を書き込む。
2Bit系モードの場合、ある1つの画素をスクリーン処理するために必要な3つの閾値を、メモリ1〜メモリ3に入力する。また、次の画素をスクリーン処理するために必要な3つの閾値をメモリ5〜メモリ7に入力する。このような処理で、全てのメモリから2Bitモードの処理に選択されたメモリを一括で読み出せば、2画素分のスクリーン処理が可能となる。すなわち、メモリ4個の場合に比べて、2倍のスピードでスクリーン処理することが可能となる。
1/8Bitモードのように、1つの画素を処理するのに必要な閾値が1つしかない場合には、メモリ個数が4個の場合は最大4画素同時処理が可能で、メモリ個数が8個の場合は最大8画素同時処理が可能となる。つまり、メモリ個数が倍になることで、処理スピードも倍にすることが可能となる。
本発明の実施形態における特徴について、説明する。
(1)スクリーン処理モジュール内で、複数のヘッド仕様に対応するよう、各ヘッド仕様全てに合わせた複数の画像処理手段を有している。
(2)スクリーン処理モジュール内で、ヘッド仕様に応じて処理を切替えるための切替え信号を作成する手段を有している。
(3)スクリーン処理モジュール内で、ヘッド仕様に応じて処理を切替えるための切替え手段を有している。
(4)スクリーン処理に必要なスクリーンテーブル(LUT)を格納するメモリを、各ヘッド仕様に応じて複数有しているが、全てのメモリは異なるビット幅のスクリーン処理で共通に使用する。
(5)ヘッド仕様に応じて、複数のスクリーンテーブル(LUT)が格納された各メモリから読み出した、複数の情報(LUT値)を選択する手段を有している。
(6)スクリーン処理モジュール内で、複数のヘッド仕様に応じたLUTのダウンロード処理を行う手段を有している。
(1)スクリーン処理モジュール内で、複数のヘッド仕様に対応するよう、各ヘッド仕様全てに合わせた複数の画像処理手段を有している。
(2)スクリーン処理モジュール内で、ヘッド仕様に応じて処理を切替えるための切替え信号を作成する手段を有している。
(3)スクリーン処理モジュール内で、ヘッド仕様に応じて処理を切替えるための切替え手段を有している。
(4)スクリーン処理に必要なスクリーンテーブル(LUT)を格納するメモリを、各ヘッド仕様に応じて複数有しているが、全てのメモリは異なるビット幅のスクリーン処理で共通に使用する。
(5)ヘッド仕様に応じて、複数のスクリーンテーブル(LUT)が格納された各メモリから読み出した、複数の情報(LUT値)を選択する手段を有している。
(6)スクリーン処理モジュール内で、複数のヘッド仕様に応じたLUTのダウンロード処理を行う手段を有している。
本発明の実施形態においては、ヘッド仕様が変わっても、スクリーン処理モジュールやメモリ構成を作りなおす必要がなく、1つの画像処理ボード(画像処理モジュール)で、異なるヘッド仕様のプリンタへ印刷ができる、という利点がある。
以上、プリンタのヘッド仕様が変更になったときにも、スクリーン処理を簡略に行える画像形成装置および画像形成システムについて実施例に基づいて説明したが、本発明はこれら実施例に限定されず種々の変形が可能である。
1・・・画像形成装置、2・・・画像形成部、3・・・画像処理ボード、4・・・プリンタエンジン、5・・・FPGA、6、8、9・・・メモリ、7・・・・スクリーン処理部(モジュール)、8a〜8r・・・メモリ(LUT)、11・・・リード信号生成部、12a、12b・・・アドレス生成部、13・・・出力生成(閾値比較)部、14・・・LUT値選択部、15・・・処理切替信号作成部、16・・・LUTダウンロード処理部、17・・・ライトメモリ選択部
Claims (8)
- 複数のヘッド仕様に対応して設定される複数のビット系スクリーンテーブルを処理するスクリーン処理手段と、
第1のビット系スクリーン処理で用いられるスクリーンテーブル、および第2のビット系スクリーン処理で用いられるスクリーンテーブルをそれぞれ記憶する複数の記憶手段と、
前記第1のビット系スクリーン処理のスクリーンテーブルを分割する分割手段と、
前記分割された第1のビット系スクリーン処理のスクリーンテーブルを前記すべての複数の記憶手段に割り付けて順次書き込むと共に、前記すべての複数の記憶手段の中から第2のビット系スクリーン処理のスクリーンテーブルを書き込む記憶手段を選択する書込選択手段と、
前記すべての記憶手段から、第1のビット系スクリーン処理のスクリーンテーブル、または第2のビット系スクリーン処理のスクリーンテーブルを読み出す読出選択手段と、
を有することを特徴とする、画像形成装置。 - 前記スクリーン処理手段に、前記スクリーンテーブルにスクリーンの各要素に対応した閾値を設定し、入力画像に前記スクリーンを割り当て、前記入力画像の階調値と前記閾値を比較して出力値を生成する出力生成部を設けたことを特徴とする、請求項1に記載の画像形成装置。
- 前記スクリーン処理手段は、リード信号生成部、複数のアドレス生成部、LUTダウンロード選択部、ライトメモリ選択部を有し、前記装着されたヘッド仕様に応じた前記スクリーンテーブルを前記複数の記憶手段から読み出すことを特徴とする、請求項1または請求項2に記載の画像形成装置。
- 前記ライトメモリ選択部は、前記ビット系のモードに応じてLUT値を書き込む記憶手段を、前記複数の記憶手段から選択することを特徴とする、請求項3に記載の画像形成装置。
- 前記装着されたヘッド仕様に応じて、前記ビット系のいずれのモードを用いるか、モード指定信号を前記スクリーン処理手段に入力することを特徴とする、請求項4に記載の画像形成装置。
- 前記複数のビット系は、1ビット、2ビット、8ビットであることを特徴とする、請求項1ないし請求項5のいずれかに記載の画像形成装置。
- 前記1ビットと8ビットのスクリーンテーブルが前記第1のビット系スクリーン処理のスクリーンテーブルに相当し、前記2ビットのスクリーンテーブルのスクリーンテーブルが前記第2のビット系スクリーン処理のスクリーンテーブルに相当することを特徴とする、請求項1ないし請求項6のいずれかに記載の画像形成装置。
- 複数のヘッド仕様に対応して設定される複数のビット系スクリーンテーブルを処理するスクリーン処理手段と、
第1のビット系スクリーン処理で用いられるスクリーンテーブル、および第2のビット系スクリーン処理で用いられるスクリーンテーブルをそれぞれ記憶する複数の記憶手段とを有し、
前記第1のビット系スクリーン処理のスクリーンテーブルを分割して、
前記分割された第1のビット系スクリーン処理のスクリーンテーブルを前記すべての複数の記憶手段に割り付けて順次書き込むと共に、前記すべての複数の記憶手段の中から前記第2のビット系スクリーン処理のスクリーンテーブルを書き込む記憶手段を選択し、
前記各スクリーンテーブルにスクリーンの各要素に対応した閾値を設定し、
入力画像に前記スクリーンを割り当て、前記装着されたヘッド仕様に応じて前記すべての複数の記憶手段から、第1のビット系スクリーン処理のスクリーンテーブル、または第2のビット系スクリーン処理のスクリーンテーブルを読み出し、
前記入力画像の階調値と前記閾値を比較して出力値を生成することを特徴とする、画像形成システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007275967A JP2009105695A (ja) | 2007-10-24 | 2007-10-24 | 画像形成装置および画像形成システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007275967A JP2009105695A (ja) | 2007-10-24 | 2007-10-24 | 画像形成装置および画像形成システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009105695A true JP2009105695A (ja) | 2009-05-14 |
Family
ID=40706962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007275967A Pending JP2009105695A (ja) | 2007-10-24 | 2007-10-24 | 画像形成装置および画像形成システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009105695A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014116718A (ja) * | 2012-12-07 | 2014-06-26 | Seiko Epson Corp | 画像処理装置 |
JP2018147182A (ja) * | 2017-03-03 | 2018-09-20 | キヤノン株式会社 | 演算処理装置およびその制御方法 |
-
2007
- 2007-10-24 JP JP2007275967A patent/JP2009105695A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014116718A (ja) * | 2012-12-07 | 2014-06-26 | Seiko Epson Corp | 画像処理装置 |
JP2018147182A (ja) * | 2017-03-03 | 2018-09-20 | キヤノン株式会社 | 演算処理装置およびその制御方法 |
US11699067B2 (en) | 2017-03-03 | 2023-07-11 | Canon Kabushiki Kaisha | Arithmetic processing apparatus and control method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5781201A (en) | Method for providing improved graphics performance through atypical pixel storage in video memory | |
JP3469492B2 (ja) | フォントメモリおよびフォントデータの読み出し方法 | |
JP2009105695A (ja) | 画像形成装置および画像形成システム | |
US7103702B2 (en) | Memory device | |
US20100070648A1 (en) | Traffic generator and method for testing the performance of a graphic processing unit | |
US10152766B2 (en) | Image processor, method, and chipset for increasing intergration and performance of image processing | |
US7573482B2 (en) | Method for reducing memory consumption when carrying out edge enhancement in multiple beam pixel apparatus | |
JP2009100393A (ja) | 画像形成装置および画像形成システム | |
JP2009090567A (ja) | 画像形成装置および画像形成システム | |
JP5146216B2 (ja) | 画像処理装置、画像処理方法、及び、コンピュータプログラム | |
JP2647348B2 (ja) | クリッピング・プレーン・データ記憶システム及び方法 | |
US6972770B1 (en) | Method and apparatus for performing raster operations in a data processing system | |
JP2006264257A (ja) | バンド単位で画像処理を行う画像処理装置 | |
CN108399604B (zh) | 一种在打印机SoC芯片上支持大尺寸图片旋转的方法 | |
JP6800726B2 (ja) | 画像形成装置、方法およびプログラム | |
JP2782798B2 (ja) | 画像出力装置 | |
JP2003178300A (ja) | 画像処理方法及び画像処理装置 | |
CN1379347A (zh) | 基于动态编码生成的字符显示控制方法 | |
US6985624B2 (en) | Image processing apparatus and its method | |
JP2633251B2 (ja) | 画像メモリ素子 | |
JP3365068B2 (ja) | 画像処理装置 | |
JP2003091497A (ja) | データ転送装置及びデータ転送方法 | |
JP3059618B2 (ja) | 画像制御装置 | |
JP2000035915A (ja) | 半導体メモリのアクセス制御装置 | |
JPH05334421A (ja) | 文字認識装置 |