JP2009088557A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009088557A JP2009088557A JP2008318134A JP2008318134A JP2009088557A JP 2009088557 A JP2009088557 A JP 2009088557A JP 2008318134 A JP2008318134 A JP 2008318134A JP 2008318134 A JP2008318134 A JP 2008318134A JP 2009088557 A JP2009088557 A JP 2009088557A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- semiconductor device
- chip
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】下側の半導体チップ104と、上側の半導体チップ106と、下側の半導体チップ104および上側の半導体チップ106の間に設けられ、上側の半導体チップ106の外周縁よりも外方向へ張り出した張出部分を有するシリコンスペーサー108と、を備え、シリコンスペーサー108は、貫通電極190a、190bと、再配線128a、128bと、を有する半導体装置100を提供する。
【選択図】図1
Description
図1は、実施形態1の多段チップ積層構造を示す断面図である。
図4は、実施形態2の多段チップ積層構造を示す断面図である。
図5は、実施形態3の多段チップ積層構造を示す断面図である。
図6は、実施形態4の多段チップ積層構造を示す断面図である。
図7は、実施形態5の多段チップ積層構造を示す断面図である。
102 基板
104 半導体チップ
106 半導体チップ
108 シリコンスペーサー
112 電極パッド
114 電極パッド
116 電極パッド
118 電極パッド
120 ワイヤー
128 再配線
130 補強材
132 封止樹脂層
134 アンダーフィル樹脂層
136 電極パッド
138 半田ボール
142 再配線層
190 貫通電極
192 電極パッド
194 ダミーバンプ
196 ダミーバンプ
200 半導体装置
300 半導体装置
400 半導体装置
411 第一の半導体チップ
412 第一の半導体チップの表面
413 第一の半導体チップのバンプ
414 絶縁フィルム
415 フィルム
416 配線パターン
417 第二の半導体チップ
418 第二の半導体チップの表面
419 第二の半導体チップのバンプ
420 配線パターン
423 接続部
424 接続部
425 接続部
426 接続部
427 接続部
500 半導体装置
1001 半導体装置
1002 第一の半導体チップ
1002a 主面
1003 第二の半導体チップ
1003b 側方領域
1004 ダイパッド
1005 樹脂パッケージ
1006 接着剤
1007 異方性導電樹脂
1020 第一の端子部
1020a 第一の端子パッド
1020b バンプ
1030 第二の端子部
1030a 第二の端子パッド
1030b バンプ
1031 信号用の端子部
1031a 信号用の端子パッド
1031b バンプ
1032 第二の端子部
1032a 第二の端子パッド
1032b バンプ
1033 配線部
1040 外部接続用端子
1041 内部リード
1042 外部リード
1070 樹脂成分
1071 導電ボール
W ワイヤ
1100 半導体装置
1102 基板
1104 半導体チップ
1106 半導体チップ
1108 シリコンスペーサー
1112 電極パッド
1116 電極パッド
1120 ワイヤー
1128 導電部材
1132 レジスト膜
1138 導電部材
Claims (12)
- 第一の半導体素子と、
第二の半導体素子と、
前記第一の半導体素子と前記第二の半導体素子との間に設けられ、前記第二の半導体素子の外周縁よりも外方向へ張り出した張出部分を有する板状体と、
を備え、
前記第一の半導体素子は、前記板状体側の面に第一の電極パッドを有し、
前記第二の半導体素子は、前記板状体側の面に第二の電極パッドおよび第三の電極パッドを有し、
前記板状体は、
前記第一の電極パッドと前記第二の電極パッドとを接続する貫通電極と、
前記張出部分における前記第二の半導体素子側の面に設けられた第四の電極パッドと、 前記第三の電極パッドと前記第四の電極パッドとを接続する配線と、
を有することを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記貫通電極は、前記第一の電極パッドおよび前記第二の電極パッドと、それぞれバンプ接合していることを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
前記板状体は、板状スペーサーであることを特徴とする半導体装置。 - 請求項1乃至3いずれかに記載の半導体装置において、
前記板状体は、シリコンスペーサーであることを特徴とする半導体装置。 - 請求項4に記載の半導体装置において、
前記第一の半導体素子および前記第二の半導体素子は、シリコン系半導体素子であることを特徴とする半導体装置。 - 請求項1乃至5いずれかに記載の半導体装置において、
前記第四の電極パッドは、前記第一の半導体素子の外周縁よりも外側に設けられていることを特徴とする半導体装置。 - 請求項1乃至6いずれかに記載の半導体装置において、
前記第四の電極パッドは、ワイヤーボンディングにより接続されていることを特徴とする半導体装置。 - 請求項1乃至7いずれかに記載の半導体装置において、
基板をさらに備え、
前記第一の半導体素子は、前記基板の上部に設けられており、
前記第二の半導体素子は、前記第一の半導体素子の上部に設けられていることを特徴とする半導体装置。 - 請求項8に記載の半導体装置において、
前記基板上に、前記板状体を前記張出部分において支持する補強材をさらに備えることを特徴とする半導体装置。 - 請求項8または9に記載の半導体装置において、
前記第一の半導体素子上に、前記板状体を前記張出部分において支持する補強材をさらに備えることを特徴とする半導体装置。 - 請求項8乃至10いずれかに記載の半導体装置において、
前記基板の上面に第五の電極パッドが設けられており、
前記第四の電極パッドは、前記第五の電極パッドにワイヤーボンディングにより接続していることを特徴とする半導体装置。 - 請求項1乃至11いずれかに記載の半導体装置において、
前記第一の半導体素子は、メモリ素子であり、
前記第二の半導体素子は、ロジック素子であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008318134A JP4801133B2 (ja) | 2008-12-15 | 2008-12-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008318134A JP4801133B2 (ja) | 2008-12-15 | 2008-12-15 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004095965A Division JP4580671B2 (ja) | 2004-03-29 | 2004-03-29 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009088557A true JP2009088557A (ja) | 2009-04-23 |
JP2009088557A5 JP2009088557A5 (ja) | 2010-07-15 |
JP4801133B2 JP4801133B2 (ja) | 2011-10-26 |
Family
ID=40661468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008318134A Expired - Fee Related JP4801133B2 (ja) | 2008-12-15 | 2008-12-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4801133B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014136156A1 (ja) * | 2013-03-08 | 2014-09-12 | パナソニック株式会社 | 半導体装置 |
CN108074919A (zh) * | 2016-11-10 | 2018-05-25 | 三星电子株式会社 | 堆叠式半导体封装件 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548001A (ja) * | 1991-08-19 | 1993-02-26 | Fujitsu Ltd | 半導体集積回路の実装方法 |
JPH08213545A (ja) * | 1995-02-06 | 1996-08-20 | Mitsui High Tec Inc | 半導体装置 |
JP2001024150A (ja) * | 1999-07-06 | 2001-01-26 | Sony Corp | 半導体装置 |
JP2003060153A (ja) * | 2001-07-27 | 2003-02-28 | Nokia Corp | 半導体パッケージ |
-
2008
- 2008-12-15 JP JP2008318134A patent/JP4801133B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548001A (ja) * | 1991-08-19 | 1993-02-26 | Fujitsu Ltd | 半導体集積回路の実装方法 |
JPH08213545A (ja) * | 1995-02-06 | 1996-08-20 | Mitsui High Tec Inc | 半導体装置 |
JP2001024150A (ja) * | 1999-07-06 | 2001-01-26 | Sony Corp | 半導体装置 |
JP2003060153A (ja) * | 2001-07-27 | 2003-02-28 | Nokia Corp | 半導体パッケージ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014136156A1 (ja) * | 2013-03-08 | 2014-09-12 | パナソニック株式会社 | 半導体装置 |
CN108074919A (zh) * | 2016-11-10 | 2018-05-25 | 三星电子株式会社 | 堆叠式半导体封装件 |
CN108074919B (zh) * | 2016-11-10 | 2023-04-07 | 三星电子株式会社 | 堆叠式半导体封装件 |
Also Published As
Publication number | Publication date |
---|---|
JP4801133B2 (ja) | 2011-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4580671B2 (ja) | 半導体装置 | |
US8338963B2 (en) | Multiple die face-down stacking for two or more die | |
JP3722209B2 (ja) | 半導体装置 | |
JP5042591B2 (ja) | 半導体パッケージおよび積層型半導体パッケージ | |
US7598617B2 (en) | Stack package utilizing through vias and re-distribution lines | |
US9437579B2 (en) | Multiple die face-down stacking for two or more die | |
US7642632B2 (en) | Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same | |
US20070278657A1 (en) | Chip stack, method of fabrication thereof, and semiconductor package having the same | |
US7071569B2 (en) | Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection | |
JP4360941B2 (ja) | 半導体装置 | |
US10217710B2 (en) | Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same | |
US8361857B2 (en) | Semiconductor device having a simplified stack and method for manufacturing thereof | |
US8164189B2 (en) | Multi-chip semiconductor device | |
KR100914987B1 (ko) | 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지 | |
JP2002217354A (ja) | 半導体装置 | |
JP4801133B2 (ja) | 半導体装置 | |
US8618637B2 (en) | Semiconductor package using through-electrodes having voids | |
JP3850712B2 (ja) | 積層型半導体装置 | |
US20090309236A1 (en) | Package on Package Structure with thin film Interposing Layer | |
US20240170456A1 (en) | Semiconductor package | |
US9966364B2 (en) | Semiconductor package and method for fabricating the same | |
KR100808586B1 (ko) | 적층형 패키지 | |
KR20240074215A (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |