JP2009076727A - Printed wiring board, electronic equipment using the same, and manufacturing method thereof - Google Patents
Printed wiring board, electronic equipment using the same, and manufacturing method thereof Download PDFInfo
- Publication number
- JP2009076727A JP2009076727A JP2007244937A JP2007244937A JP2009076727A JP 2009076727 A JP2009076727 A JP 2009076727A JP 2007244937 A JP2007244937 A JP 2007244937A JP 2007244937 A JP2007244937 A JP 2007244937A JP 2009076727 A JP2009076727 A JP 2009076727A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- wiring board
- printed wiring
- hole
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、電子機器に使用されるプリント配線板、それを用いた電子機器、及びその製造方法に関するものである。 The present invention relates to a printed wiring board used for an electronic device, an electronic device using the printed wiring board, and a manufacturing method thereof.
従来の一般的なプリント配線板のスルーホールに回路部品を挿入してはんだ付した場合、Sn−Pb共晶はんだを用いた場合は正常なはんだ接合部が得られるのに対し、鉛フリーはんだを用いた場合は、ランドが浮き上がる状態となるいわゆるランド剥離と呼ばれる現象が多発する。ランド剥離が発生すると、ランドに接続されている配線パターンも浮き上がり、容易に配線パターンの断線に至る。このように、ランド剥離による配線パターンの断線は、プリント配線板を用いる電子機器の信頼性を著しく低下させる。このようなランド剥離を防止する対策として、ソルダーレジストをランドに被せることで、ランド剥離を防止することが提案されている(例えば特許文献1参照。)。 When circuit components are inserted and soldered into through-holes of conventional general printed wiring boards, when Sn-Pb eutectic solder is used, normal solder joints are obtained, whereas lead-free solder is used. When used, a phenomenon called so-called land peeling, in which the land rises, frequently occurs. When land peeling occurs, the wiring pattern connected to the land also rises, and the wiring pattern is easily disconnected. Thus, the disconnection of the wiring pattern due to the land peeling significantly reduces the reliability of the electronic device using the printed wiring board. As a countermeasure for preventing such land peeling, it has been proposed to prevent land peeling by covering a land with a solder resist (see, for example, Patent Document 1).
上記のような従来技術では、ソルダーレジストでランドを覆うことにより、ランド上に形成されるはんだフィレットが小さくなり、はんだ付部の接合信頼性の低下が懸念されるという課題があった。 In the prior art as described above, there is a problem that the solder fillet formed on the land becomes small by covering the land with the solder resist, and there is a concern that the bonding reliability of the soldered portion is lowered.
本発明は上記のような従来技術の課題を解消するためになされたもので、フィレットを小さくすることがなく、しかも鉛フリーはんだを用いても、配線パターンの断線を防止し得る信頼性の高いプリント配線板、それを用いた電子機器、及びその製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems of the prior art, and does not reduce the fillet, and even when lead-free solder is used, the wiring pattern can be prevented from being disconnected with high reliability. It is an object to provide a printed wiring board, an electronic device using the printed wiring board, and a manufacturing method thereof.
本発明に係るプリント配線板は、スルーホールに設けられたランドが複数の導電層からなることを特徴とするものである。
本発明に係る電子機器は、上記プリント配線板のスルーホールに回路部品のリード線が挿入され、はんだによって接続、固定されてなるものである。
本発明に係るプリント配線板の製造方法は、基材にスル−ホールを形成するための貫通孔を設ける工程と、上記貫通孔の内壁及び上記基材の表面に跨って第1の導電体を形成する工程と、フォトリソグラフィによって上記第1の導電体を選択的に除去してランドを構成する第1の導電層及び配線パターンを形成する工程と、上記基材表面、上記第1の導電層、及び上記配線パターンの上に絶縁層を形成する工程と、上記貫通孔の内壁及び上記絶縁層の上に跨って第2の導電体を形成する工程と、フォトリソグラフィにより上記第2の導電体を選択的に除去して上記ランドを構成する第2の導電層を形成する工程とを含むものである。
The printed wiring board according to the present invention is characterized in that a land provided in a through hole is composed of a plurality of conductive layers.
In the electronic device according to the present invention, the lead wire of the circuit component is inserted into the through hole of the printed wiring board, and connected and fixed by solder.
The method for manufacturing a printed wiring board according to the present invention includes a step of providing a through hole for forming a through hole in a base material, and a first conductor straddling the inner wall of the through hole and the surface of the base material. A step of forming, a step of selectively removing the first conductor by photolithography to form a first conductive layer and a wiring pattern constituting the land, a surface of the base material, and the first conductive layer. And a step of forming an insulating layer on the wiring pattern, a step of forming a second conductor straddling the inner wall of the through hole and the insulating layer, and the second conductor by photolithography. And a step of forming a second conductive layer that constitutes the land by selectively removing.
本発明のプリント配線板においては、スルーホールに設けられランドが複数の導電層に形成されているので、スルーホールに回路部品のリード線を挿入して鉛フリーはんだによりはんだ付けしたときに、ランドを構成する最上層の導電層のみが剥離を発生し、ランドを構成するその下の導電層は配線パターンとの接続が維持されることにより、配線パターンの断線が防止されるという効果がある。また、ランドを構成する最も上層の導電層の一部をソルダーレジストで覆う必要がないのでフィレット形状が小さくなることもない。 In the printed wiring board of the present invention, since the land provided in the through hole is formed in the plurality of conductive layers, when the lead wire of the circuit component is inserted into the through hole and soldered with lead-free solder, Only the uppermost conductive layer constituting the layer is peeled off, and the conductive layer under the land constituting the land is maintained in connection with the wiring pattern, thereby preventing the wiring pattern from being disconnected. In addition, since it is not necessary to cover a part of the uppermost conductive layer constituting the land with the solder resist, the fillet shape is not reduced.
また、本発明のプリント配線板の製造方法においては、第1の導電層及び第2の導電層を有する複数の導電層からなるランドを一般的なプロセスの組み合わせによってスルーホールに容易に設けることができる。また、スルーホールに設けられたランドを構成する複数の導電層の内、最上層の第2の導電層のみが剥離し易く形成され、下層の第1の導電層の剥離を防止することで配線パターンの断線が防止された信頼性の高いプリント配線板が得られるという効果がある。 In the method for manufacturing a printed wiring board of the present invention, a land including a plurality of conductive layers having a first conductive layer and a second conductive layer can be easily provided in a through hole by a combination of general processes. it can. In addition, among the plurality of conductive layers constituting the land provided in the through hole, only the uppermost second conductive layer is formed so as to be easily peeled off, thereby preventing the lower first conductive layer from being peeled off. There is an effect that a highly reliable printed wiring board in which disconnection of the pattern is prevented can be obtained.
実施の形態1.
図1〜図3は本発明の実施の形態1に係るプリント配線板、それを用いた電子機器、及びその製造方法を説明する図であり、図1はプリント配線板のスルーホール部を模式的に示す断面図、図2は図1に示すプリント配線板の製造方法を工程順に示す説明図、図3は図1に示すプリント配線板のスルーホールに回路部品のリード線を挿入し、鉛フリーはんだによって接続、固定した電子機器のスルーホール部を模式的に示す断面図である。図1において、本発明のプリント配線板1は、スルーホール2に設けられたランド3が複数の導電層によって形成されている。この実施の形態1では、ランド3を構成する複数の導電層は、基材4上に設けられた配線パターン5の延長部に形成され、該配線パターン5に接続された第1の導電層31と、この第1の導電層31の表面側に形成され、スルーホール2側端部において該第1の導電層31と相互に電気的、物理的に接続されている第2の導電層32からなっている。
Embodiment 1 FIG.
1 to 3 are diagrams for explaining a printed wiring board according to Embodiment 1 of the present invention, an electronic device using the printed wiring board, and a method for manufacturing the printed wiring board. FIG. 1 schematically illustrates a through-hole portion of the printed wiring board. FIG. 2 is an explanatory view showing the manufacturing method of the printed wiring board shown in FIG. 1 in the order of steps, and FIG. It is sectional drawing which shows typically the through-hole part of the electronic device connected and fixed with the solder. In FIG. 1, in a printed wiring board 1 of the present invention, a
そして、この実施の形態1では第1の導電層31と第2の導電層32の2つの導電層の間にソルダーレジストを熱硬化して形成された絶縁層6が介装されている。なお、この絶縁層6は基材4の表面上及び配線パターン5上に跨って一体的に設けられている。また、絶縁層6上のランド3を除く部分にはソルダーレジスト7が設けられている。また、上記ランド3はプリント配線板1の所定位置に所定数設けられ、各ランドは何れも基材4の表面(例えば図の上側)、及び裏面に対称的に形成され、スルーホール2の内壁面に設けられた導電体と一体的に形成されている。
In the first embodiment, the
次に、図2(a)〜(g)を参照して上記実施の形態1に係るプリント配線板1の製造方法を説明する。まず、ガラスクロスにエポキシ樹脂を含浸させた基材4(図2(a))の所定位置にドリルなどによりスルーホール2を形成するための直径が0.9mmの貫通孔20をあけ、該貫通孔20の内壁及び基材2の表面に無電解銅めっき及び電解めっきを行ない、無電解銅めっき層81a及び電解めっき層81bからなる第1の導電体81を形成する(図2(b))。次に、パターニングレジストでコートして第1の導電体81をエッチングし、配線パターン5及びこの配線パターン5の延長部で接続されたランド3を構成する直径が1.3mmの第1の導電層31を形成する(図2(c))。
Next, a method for manufacturing the printed wiring board 1 according to the first embodiment will be described with reference to FIGS. First, a
続いて、ソルダーレジストを基材4の表面と該第1の導電層31及び配線パターン5上に印刷塗布し、熱硬化させることで絶縁層6を形成する(図2(d))。さらに、貫通孔20の内壁及びソルダーレジストからなる絶縁層6上に無電解銅めっき及び電解めっきを行ない、無電解銅めっき層82a及び電解めっき層82bからなる第2の導電体82を形成する(図2(e))。さらに、パターニングレジストでコートして該第2の導電体82をエッチングし、ランド3を構成する直径が1.3mmの第2の導電層32を形成する(図2(f))。最後に、ソルダーレジスト7を印刷塗布し、露光、現像、熱硬化させ、本発明の実施の形態1のプリント配線板1を得る(図2(g))。
Subsequently, a solder resist is printed on the surface of the
また、上記のような実施の形態1の製造方法によって得られたプリント配線板1のスルーホール2に、詳細図示省略している回路部品(挿入部品)のリード線を挿入して溶融はんだに浸漬させるいわゆるフローはんだ付工程によりはんだ付けして電子機器を得た。なお、このときのはんだ組成は鉛フリーはんだ(Sn−3.0Ag−0.5Cuはんだ)であり、はんだ融液温度は250℃、コンベアスピードは1.0m/minとした。また、フラックスは標準的なRMAタイプのものを使用した。
Further, a lead wire of a circuit component (insertion component) not shown in detail is inserted into the
上記のように製造された電子機器におけるプリント配線板のスルーホール部を図3に模式的に示す。図において、回路部品のリード線9はスルーホール2に挿通され、鉛フリーはんだ10によって接続、固定されている。従来のランドが単層のプリント配線板では矢印Aで示す配線パターン5とランド3の境界付近に相当する部分が剥離して上方にめくれ上がり、配線パターン5が断線する問題があったが、この発明の実施の形態1では図に示すように、第2の導電層32とソルダーレジストからなる絶縁層6の間において剥離が見られ、配線パターン5及びこの配線パターン5に接続された第1の導電層31には全く剥離が見られず、従って断線も発生しなかった。
A through hole portion of a printed wiring board in the electronic device manufactured as described above is schematically shown in FIG. In the figure, a lead wire 9 of a circuit component is inserted into a
なお、上記製造方法によって得られたプリント配線板は、絶縁層6の上面側の第2の導電層32との間の表面は、通常行われる化学研磨による表面粗化は行なわず、該絶縁層6の表面粗さは1μm以下としている。これは、第2の導電層32と絶縁層6との間の密着性を表面粗化を行なわないことで意図的に低くし、第2の導電層6で積極的に剥離を発生させるためである。また、本発明においては、スルーホール2側端部からランド3の外周端部までの長さL(図1)が0.8mm以下の場合に特に有効である。これは、スルーホール2端からランド3外周までの長さLが0.8mmより長い場合は、ランド3と基材の密着力が大きくなるため、従来のプリント配線板においてもランド剥離は発生しないのに対し、0.8mm以下の場合、剥離しやすくなるためである。
In the printed wiring board obtained by the above manufacturing method, the surface between the upper surface side of the
上記実施の形態1の製造方法によって得られたプリント配線板、及び比較例として従来のプリント配線板について、鉛フリーはんだ(Sn−3.0Ag−0.5Cuはんだ)を用いて得られた図3に示すものと実質的に同様の電子機器に、−40℃(30min)⇔+125℃(30min)の温度サイクル試験を500サイクル(cyc)まで実施し、試験後サンプルを断面観察して配線パターン5の断線有無を確認した。本検証の結果を表1に示す。なお、同表中での数値は、断線発生数/評価配線数である。比較例として示す従来のプリント配線板においては、温度サイクル試験100cyc時点で配線パターンの断線が見られ、以降その割合が高くなるのに対し、本実施の形態1のプリント配線板1においては、温度サイクル試験500cycにおいても配線パターンの断線は全く見られなかった。 FIG. 3 obtained using lead-free solder (Sn-3.0Ag-0.5Cu solder) for the printed wiring board obtained by the manufacturing method of the first embodiment and a conventional printed wiring board as a comparative example. A temperature cycle test of −40 ° C. (30 min) ⇔ + 125 ° C. (30 min) is performed up to 500 cycles (cyc) on the electronic device substantially the same as that shown in FIG. The presence or absence of disconnection was confirmed. The results of this verification are shown in Table 1. In addition, the numerical value in the same table | surface is the number of disconnection generation / the number of evaluation wiring. In the conventional printed wiring board shown as a comparative example, the disconnection of the wiring pattern is seen at the time of the temperature cycle test 100 cyc, and the ratio thereafter increases, whereas in the printed wiring board 1 of the first embodiment, the temperature In the cycle test 500 cyc, no disconnection of the wiring pattern was observed.
なお、上記実施の形態1では、基材4としてガラスクロスにエポキシ樹脂を含浸させた基材を用いた場合について説明したが、もとよりこれに限定されるものではなく、絶縁性を有する材料、例えば紙基材、ポリエステル基材などに例えばエポキシ樹脂、フェノール樹脂などの樹脂材料を含浸させた基材など、公知の基材は何れも特別な制限なく用いることができる。また、両面基板の場合について説明したが、これに限るものではなく、多層基板等でもよい。さらに、鉛フリーはんだとして、Sn−Ag−Cu系のはんだを用いた場合について説明したが、組成を含めてこれに限定されるものではなく、例えばSn−Cu系はんだ、Sn−Ag系はんだ、Sn−Zn系はんだ、及びSn−Sbはんだ等、公知の鉛フリーはんだは何れも特別な制限なく用いることができる。
In the first embodiment, the case where a base material in which a glass cloth is impregnated with an epoxy resin is used as the
上記説明したように本発明の実施の形態1に係るプリント配線板は、スルーホール2に設けられたランド3が複数の導電層によって形成されており、該複数の導電層は、配線パターン5の延長部に形成され該配線パターンに接続された第1の導電層31と、この第1の導電層31の表面側に形成され、上記スルーホール2側端部において該第1の導電層31と相互に電気的、物理的に接続されている第2の導電層32からなるものである。該実施の形態1によれば、ランド3部のスルーホール2に任意の電子部品のリード線を挿入して鉛フリーはんだで接続、固定したときに、配線パターン5の延長部では接続されていない第2の導電層32とソルダーレジストからなる絶縁層6の間において剥離を発生させ、配線パターン5の延長部において接続された第1の導電層31の剥離を防止することにより、第1の導電層31と接続されている配線パターン5の断線を防止することができるという効果が得られる。
As described above, in the printed wiring board according to Embodiment 1 of the present invention, the
また、第1の導電層31と第2の導電層32はランド3のスルーホール2側のみで電気的・物理的(機械的)に接続され、下層の第1の導電層31のみ配線パターン5の延長部で接続されているので、第2の導電層32と絶縁層6の間における剥離が容易となり、配線パターン5の延長部で接続される第1の導電層31の剥離を防止することにより、配線パターン5の断線を防止することができる。また、第1の導電層31と第2の導電層32に介在されたソルダーレジストからなる絶縁層6は第2の導電層32にのみ剥離を発生させ、配線パターン5に接続される第1の導電層31の剥離の防止に寄与している。
The first
加えて、該絶縁層6の表面は、通常行われる化学研磨による表面粗化は行わず、表面粗さが1μm以下としたことにより、配線パターン5の延長部では接続されていない第2の導電層32と絶縁層6の間において容易に剥離を発生させ、配線パターン5に接続される第1の導電層31の剥離を防止し、配線パターン5の断線を効果的に防止している。しかも、ランド3の寸法がスルーホール2端からランド3の外周までの長さLが0.8mm以下と小さいものであっても、配線パターン5に接続される第1の導電層31の剥離を防止することにより、配線パターン5の断線を防止した信頼性の高いプリント配線板を提供できるという効果がある。
また、実施の形態1による上記プリント配線板を用いた電子機器(図示省略)は、上記のような特有の構成、作用効果を有するプリント配線板が用いられたことにより、配線パターン5の断線が防止され、信頼性が向上されると言う効果が得られる。
In addition, the surface of the insulating
Further, in the electronic apparatus (not shown) using the printed wiring board according to the first embodiment, the
また、実施の形態1によるプリント配線板の製造方法は、基材4に貫通孔20を形成する工程と、貫通孔20の内壁及び基材4の表面に跨って第1の導電体81を形成する工程と、フォトリソグラフィによって第1の導電体81を選択的に除去して第1の導電層31及び配線パターン5を形成する工程と、基材20の表面、第1の導電層31、及び配線パターン5の上に絶縁層6を形成する工程と、貫通孔20の内壁及び絶縁層6の上に跨って第2の導電体82を形成する工程と、フォトリソグラフィにより第2の導電体82を選択的に除去して第2の導電層32を形成する工程とを有するようにしたことにより、スルーホール2に設けられたランド3が複数の導電層に形成され、ランドを構成する複数の導電層の内、最上層の第2の導電層32のみが剥離し易く形成され、下層の第1の導電層31の剥離を防止することで配線パターン5の断線が防止された信頼性の高いプリント配線板が得られるという効果がある。
Further, in the method for manufacturing a printed wiring board according to the first embodiment, the step of forming the through
実施の形態2.
図4は、本発明の実施の形態2によるプリント配線板の製造方法を工程順に示す説明図である。なお、各図を通じて同一符号は同一または相当部分を示している。この実施の形態2では、実施の形態1と同様のガラスクロスにエポキシ樹脂を含浸させた基板41の表裏に銅箔42を備えたいわゆる銅張積層板からなる基材4A(図4(a))を用いる。先ず、基材4Aの所定部にドリルなどによりスルーホール2を形成するための直径が0.9mmの貫通孔20をあける(図4(b))。次に、貫通孔20の内壁及び銅箔42の表面に無電解銅めっき及び電解めっきを行い、無電解銅めっき層81a及び電解めっき層81bからなる第1の導電体81を形成する(図4(c))。続いて、パターニングレジストでコートして第1の導電体81をエッチングし、配線パターン5及びこの配線パターン5の延長部で接続された直径が1.3mmの第1の導電層31を形成する(図4(d))。
FIG. 4 is an explanatory view showing the printed wiring board manufacturing method according to the second embodiment of the present invention in the order of steps. Note that the same reference numerals denote the same or corresponding parts throughout the drawings. In the second embodiment, a
さらに、ソルダーレジストを基板41の表面と第1の導電層31及び配線パターン5上に印刷塗布し、熱硬化させることで絶縁層6を形成する(図4(e))。さらに、貫通孔20の内壁及びソルダーレジストからなる絶縁層6の上に無電解銅めっき及び電解めっきを行い、無電解銅めっき層82a及び電解めっき層82bからなる第2の導電体82を形成する(図4(f))。さらに、パターニングレジストでコートして第2の導電体82をエッチングし、直径が1.3mmの第2の導電層32部を形成する(図4(g))。最後に、ソルダーレジスト7を印刷塗布し、露光、現像、熱硬化させ、本発明の実施の形態2のプリント配線板1Aを得る(図4(h))。
Further, the insulating
上記のようにして得られたプリント配線板1Aは、銅張積層板からなる基材4Aが用いられている他は、スルーホール2に設けられたランド3が実施の形態1と同様に第1の導電層31及び第2の導電層32から構成される複数の導電層からなるものであり、上記実施の形態1と同様の動作により、同様の効果が得られる。
The printed wiring board 1A obtained as described above is the same as the first embodiment except that the
なお、上記実施の形態1及び2で示したスルーホール2、及びランド3の大きさや形状は一例に過ぎず、例示したものに限定されないことは言うまでもない。また、第1の導電層31及び第2の導電層32の間にソルダーレジストからなる絶縁層6を設けたが、該絶縁層6を他のものに置き換えても良い。要するに第2の導電層32を第1の導電層31に対して剥離し易くするもので、ソルダーレジストと同様の機能を有するものであれば他の材料に変えても差し支えない。その他、この発明の範囲内で種々の変形や変更等が可能であることは勿論である。
Needless to say, the sizes and shapes of the through
1、1A プリント配線板、 2 スルーホール、 3 ランド、 31 第1の導電層、 32 第2の導電層、 4 基材、 4A 基材(銅張積層板)、 41 基板、 42 銅箔、 5 配線パターン、 6 絶縁層、 7 ソルダーレジスト、 81 第1の導電体、 82 第2の導電体、 9 リード線、 10 鉛フリーはんだ、 20 貫通孔。 1, 1A printed wiring board, 2 through hole, 3 land, 31 first conductive layer, 32 second conductive layer, 4 base material, 4A base material (copper-clad laminate), 41 substrate, 42 copper foil, 5 Wiring pattern, 6 insulating layer, 7 solder resist, 81 first conductor, 82 second conductor, 9 lead wire, 10 lead-free solder, 20 through hole.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007244937A JP2009076727A (en) | 2007-09-21 | 2007-09-21 | Printed wiring board, electronic equipment using the same, and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007244937A JP2009076727A (en) | 2007-09-21 | 2007-09-21 | Printed wiring board, electronic equipment using the same, and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009076727A true JP2009076727A (en) | 2009-04-09 |
Family
ID=40611417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007244937A Pending JP2009076727A (en) | 2007-09-21 | 2007-09-21 | Printed wiring board, electronic equipment using the same, and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009076727A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012160734A (en) * | 2011-01-31 | 2012-08-23 | Xitec Inc | Interposer and method for forming the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57143891A (en) * | 1981-03-02 | 1982-09-06 | Hitachi Ltd | Multilayer circuit board |
JPH03138653A (en) * | 1989-10-25 | 1991-06-13 | Hitachi Ltd | Photosensitive resin composition for forming conductor pattern and multilayered printed circuit board and production thereof |
JPH10150267A (en) * | 1996-11-18 | 1998-06-02 | Kyocera Corp | Multilayer interconnection board |
JP2005044990A (en) * | 2003-07-22 | 2005-02-17 | Sony Corp | Land, manufacturing method, and mounting method for multilayer printed wiring board |
JP2007109836A (en) * | 2005-10-13 | 2007-04-26 | Fuji Electric Holdings Co Ltd | Printed wiring board |
-
2007
- 2007-09-21 JP JP2007244937A patent/JP2009076727A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57143891A (en) * | 1981-03-02 | 1982-09-06 | Hitachi Ltd | Multilayer circuit board |
JPH03138653A (en) * | 1989-10-25 | 1991-06-13 | Hitachi Ltd | Photosensitive resin composition for forming conductor pattern and multilayered printed circuit board and production thereof |
JPH10150267A (en) * | 1996-11-18 | 1998-06-02 | Kyocera Corp | Multilayer interconnection board |
JP2005044990A (en) * | 2003-07-22 | 2005-02-17 | Sony Corp | Land, manufacturing method, and mounting method for multilayer printed wiring board |
JP2007109836A (en) * | 2005-10-13 | 2007-04-26 | Fuji Electric Holdings Co Ltd | Printed wiring board |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012160734A (en) * | 2011-01-31 | 2012-08-23 | Xitec Inc | Interposer and method for forming the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8069558B2 (en) | Method for manufacturing substrate having built-in components | |
US9439282B2 (en) | Method for manufacturing printed circuit board | |
JP2007073866A (en) | Wiring board with built-in component | |
TWI442854B (en) | The printed circuit board and the method for manufacturing the same | |
JP2007329213A (en) | Wiring board with built-in part, and method of manufacturing the same | |
JP2016012702A (en) | Print circuit board balancing wettability and anticorrosion of solder coat and manufacturing method of the same | |
KR102046006B1 (en) | High-current transfer methods utilizing the printed circuit board | |
JP4547817B2 (en) | Land portion of printed wiring board, printed wiring board mounted with components, printed wiring board manufacturing method, and printed wiring board mounting method | |
JP2009076727A (en) | Printed wiring board, electronic equipment using the same, and manufacturing method thereof | |
JP2015207729A (en) | Printed wiring board | |
JP5317491B2 (en) | Method for manufacturing printed wiring board | |
JP5130666B2 (en) | Component built-in wiring board | |
JP2005044990A (en) | Land, manufacturing method, and mounting method for multilayer printed wiring board | |
JP2006203118A (en) | Flexible printed wiring board | |
KR101222828B1 (en) | Method of manufacturing coreless substrate | |
JP4549807B2 (en) | Multilayer printed wiring board manufacturing method, multilayer printed wiring board, and electronic device | |
TW511403B (en) | Circuit board and electronic equipment using the same | |
JP2007019150A (en) | Printed wiring board and printed circuit board | |
JP2011071560A (en) | Manufacturing method of component built-in wiring board | |
JP2002190664A (en) | Semiconductor device using printed-wiring board | |
JP2005039136A (en) | Circuit board and method for connection thereof | |
JP2011023676A (en) | Method of manufacturing printed wiring board | |
JP2009135285A (en) | Method for manufacturing flexible printed wiring board, and flexible printed wiring board manufactured by the method | |
KR101173397B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR101231522B1 (en) | The printed circuit board and the method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A02 | Decision of refusal |
Effective date: 20110817 Free format text: JAPANESE INTERMEDIATE CODE: A02 |