JP2005044990A - Land, manufacturing method, and mounting method for multilayer printed wiring board - Google Patents

Land, manufacturing method, and mounting method for multilayer printed wiring board Download PDF

Info

Publication number
JP2005044990A
JP2005044990A JP2003277244A JP2003277244A JP2005044990A JP 2005044990 A JP2005044990 A JP 2005044990A JP 2003277244 A JP2003277244 A JP 2003277244A JP 2003277244 A JP2003277244 A JP 2003277244A JP 2005044990 A JP2005044990 A JP 2005044990A
Authority
JP
Japan
Prior art keywords
multilayer printed
wiring board
printed wiring
via hole
hole portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003277244A
Other languages
Japanese (ja)
Inventor
Yuichi Kurashina
優一 倉科
Kimiharu Tsurukawa
公治 鶴川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003277244A priority Critical patent/JP2005044990A/en
Publication of JP2005044990A publication Critical patent/JP2005044990A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a land for mounting a component in a multilayer printed wiring board that has such a structure to effectively prevent the occurrence of a lift-off phenomenon or a land peeling phenomenon, even if a lead-free solder (non-lead solder) with high melting temperature is used for mounting a component. <P>SOLUTION: The land 20 of a multilayer printed wiring board that is formed on the uppermost surface of a multilayer printed wiring board 10 to mount a component is provided with a via hole 21 and a through hole 22 for inserting a component. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、多層プリント配線板のランド部、多層プリント配線板の製造方法、及び、多層プリント配線板実装方法に関し、より詳しくは、例えば鉛フリーはんだ(無鉛はんだ)の使用に適した多層プリント配線板のランド部及び多層プリント配線板の製造方法、並びに、鉛フリーはんだを使用した多層プリント配線板実装方法に関する。   The present invention relates to a land portion of a multilayer printed wiring board, a method for manufacturing a multilayer printed wiring board, and a multilayer printed wiring board mounting method, and more particularly, for example, a multilayer printed wiring suitable for use with lead-free solder (lead-free solder). The present invention relates to a method for manufacturing a land portion of a board and a multilayer printed wiring board, and a method for mounting a multilayer printed wiring board using lead-free solder.

従来、プリント配線板のはんだ付けに使用されているはんだは、錫−鉛(Sn−Pb)の共晶はんだである。はんだ中の鉛は、融点を低下させ、流動性を促し、表面張力を低下させるといった役割を担っている。しかしながら、鉛の毒性に関しては、以前から人体への影響が問題となっている。また、鉛による環境汚染も問題となっている。それ故、近年、鉛フリーはんだ(無鉛はんだ)の開発、使用が進められている。鉛フリーはんだの成分は、例えば、錫が93〜98重量%であり、残りは、銀、銅、アンチモンで構成され、ビスマス、カドミウム、ニッケル、硫黄、砒素、亜鉛を微量に混入したものもある。鉛フリーはんだの溶融温度は210〜230゜Cであり、錫−鉛の共晶はんだの溶融温度(約183゜C)よりも高い。   Conventionally, a solder used for soldering a printed wiring board is a tin-lead (Sn—Pb) eutectic solder. Lead in the solder plays a role of lowering the melting point, promoting fluidity, and lowering the surface tension. However, regarding the toxicity of lead, the influence on the human body has been a problem for some time. Moreover, environmental pollution by lead is also a problem. Therefore, in recent years, development and use of lead-free solder (lead-free solder) has been promoted. The component of the lead-free solder is, for example, 93 to 98% by weight of tin, and the rest is composed of silver, copper, and antimony, and there are some that contain a trace amount of bismuth, cadmium, nickel, sulfur, arsenic, and zinc . The melting temperature of lead-free solder is 210 to 230 ° C., which is higher than the melting temperature of tin-lead eutectic solder (about 183 ° C.).

プリント配線板に設けられた従来のランド部の一例を、模式的に、図14の(A)の部分的な平面図、及び、図14の(B)の部分的な端面図に示す。プリント配線板は、例えば、両面に銅箔313が積層されたガラスエポキシ銅張り積層板から成るプリント基板310を用いて、プリント基板310の穴開け加工、スルーホールメッキ加工によるスルーホール部322の形成、メッキ層314及び銅箔313のエッチング加工による配線(図示せず)及びランド部321(321A,321B)の形成、ソルダマスク330の形成を経て、製造することができる。尚、図14の(A)においては、ランド部321及びソルダマスク330を明示するために、これらに、左上から右下に向かう斜線、及び、右上から左下に向かう斜線を付した。   An example of a conventional land portion provided on a printed wiring board is schematically shown in a partial plan view of FIG. 14A and a partial end view of FIG. For example, the printed wiring board uses a printed board 310 made of a glass epoxy copper-clad laminate in which copper foils 313 are laminated on both sides, and forms a through-hole portion 322 by drilling or through-hole plating of the printed board 310. The wiring layer (not shown) and the land portions 321 (321A, 321B) and the solder mask 330 can be manufactured by etching the plating layer 314 and the copper foil 313. In FIG. 14A, in order to clearly show the land portion 321 and the solder mask 330, a diagonal line from the upper left to the lower right and an oblique line from the upper right to the lower left are given.

図15に示すようにスルーホール部322に部品の取付部であるリード部340をはんだ付けする場合、リード部340を部品実装面側からスルーホール部322に挿入し、部品実装面とは反対側のはんだ付け面側に露出したリード部340の先端部分を、はんだを用いて、フィレット351が形成されるようにはんだ付け面側のランド部321Bにはんだ付けする。はんだは、スルーホール部322とリード部340との間の隙間を浸入、充填し、スルーホール部322を通過したはんだは、部品実装面側のランド部321A上でフィレットを形成する。これによって、部品実装面側のリード部340の部分がランド部321Aにはんだ付けされる。   As shown in FIG. 15, when soldering a lead part 340 that is a part mounting part to the through-hole part 322, the lead part 340 is inserted into the through-hole part 322 from the part mounting surface side, and is opposite to the component mounting surface The tip portion of the lead portion 340 exposed on the soldering surface side is soldered to the land portion 321B on the soldering surface side using a solder so that the fillet 351 is formed. The solder enters and fills the gap between the through hole portion 322 and the lead portion 340, and the solder that has passed through the through hole portion 322 forms a fillet on the land portion 321A on the component mounting surface side. Thereby, the part of the lead part 340 on the component mounting surface side is soldered to the land part 321A.

このような溶融温度の高い鉛フリーはんだを部品実装に使用した場合、図15に模式的な一部端面図を示すように、鉛フリーはんだ350のフィレット351がランド部321から剥離するリフトオフ(ソルダ剥離)現象が発生したり、ランド部321がプリント基板310を構成する基材310Aの表面から剥離するランド剥離現象が発生する。尚、図15のランド部の左側にはリフトオフ(ソルダ剥離)現象が発生した状態を模式的に示し、図15のランド部の右側にはランド剥離現象が発生した状態を模式的に示す。特に、ランド剥離現象の発生は、部品実装後のプリント配線板にとって致命的な欠陥となる。   When such a high melting temperature lead-free solder is used for component mounting, as shown in the schematic partial end view of FIG. 15, the lift-off (solder) in which the fillet 351 of the lead-free solder 350 peels from the land portion 321. Peeling phenomenon occurs, or a land peeling phenomenon occurs in which the land portion 321 peels from the surface of the base material 310A constituting the printed circuit board 310. The state where the lift-off (solder peeling) phenomenon has occurred is schematically shown on the left side of the land portion in FIG. 15, and the state where the land peeling phenomenon has occurred is shown schematically on the right side of the land portion in FIG. In particular, the occurrence of a land peeling phenomenon becomes a fatal defect for a printed wiring board after component mounting.

リフトオフ現象やランド剥離現象は、従来の有鉛はんだを用いた場合には余り発生せず、鉛フリーはんだを用いた場合に多く発生する現象である。そして、はんだ付け法の如何に拘わらず、即ち、例えば、フローはんだ付け法であっても、こてはんだ付け法であっても、同じように発生する。また、これらの現象が発生する部位についても、はんだ付け法との相関は認められない。はんだこてを使用してランド部から部品を除去する場合にも、これらの現象が発生することがある。これらの現象は、鉛フリーはんだの熱収縮、凝固収縮に起因して発生すると推定される。   The lift-off phenomenon and the land peeling phenomenon do not occur much when the conventional leaded solder is used, and often occur when the lead-free solder is used. Then, regardless of the soldering method, that is, for example, the flow soldering method or the trowel soldering method occurs in the same manner. In addition, no correlation with the soldering method is observed for the sites where these phenomena occur. These phenomena may also occur when parts are removed from the land using a soldering iron. These phenomena are presumed to occur due to thermal shrinkage and solidification shrinkage of lead-free solder.

これらの現象の発生を抑制あるいは防止する技術が、例えば、特開2001−244614、特開2001−332851に開示されている。また、はんだ接合時やはんだ接合後、導体パッドが剥離し難い多層プリント配線板が、特開平6−120672から周知である。   Techniques for suppressing or preventing the occurrence of these phenomena are disclosed in, for example, Japanese Patent Application Laid-Open Nos. 2001-244614 and 2001-332851. Also, a multilayer printed wiring board in which conductor pads are difficult to peel off at the time of soldering or after soldering is known from JP-A-6-120672.

特開平6−120672に開示された多層プリント配線板にあっては、多層プリント配線板の最外層に設けられた導体パッドに、最外層と内層を電気的に接続する非貫通バイアホールが設けられている。   In the multilayer printed wiring board disclosed in JP-A-6-120672, a non-through via hole for electrically connecting the outermost layer and the inner layer is provided in a conductor pad provided in the outermost layer of the multilayer printed wiring board. ing.

また、特開2001−244614に開示されたプリント基板においては、部品のリードが挿入されるスルーホールの周囲に形成され、部品の半田付け時に表面が半田のフィレットで覆われるランドが備えられており、このランドには半田が没入する開口が形成されている。   Further, the printed circuit board disclosed in Japanese Patent Laid-Open No. 2001-244614 includes a land that is formed around a through hole into which a component lead is inserted and whose surface is covered with a solder fillet when the component is soldered. The land has an opening into which the solder is immersed.

更には、特開2001−332851に開示されたプリント配線板にあっては、鉛フリーはんだを用いて部品を実装するためにプリント配線板の表面に設けられたランド部の外周部分は、プリント配線板の表面に形成されたソルダマスクの延在部によって被覆されている。   Furthermore, in the printed wiring board disclosed in Japanese Patent Laid-Open No. 2001-332851, the outer peripheral portion of the land portion provided on the surface of the printed wiring board for mounting components using lead-free solder is printed wiring. It is covered with an extended portion of a solder mask formed on the surface of the plate.

特開平6−120672JP-A-6-120672 特開2001−244614JP 2001-244614 A 特開2001−332851JP 2001-332851 A

しかしながら、特開平6−120672には、部品挿入用のスルーホール部が設けられたランド部に関しては何ら言及がなされてはいない。また、特開2001−244614及び特開2001−332851に開示されたプリント配線板にあっては、リフトオフ現象やランド剥離現象の発生防止に効果があろうものの、一層確実にこれらの現象を抑制するための方策が強く要望されている。   However, Japanese Patent Application Laid-Open No. 6-120672 makes no mention of a land portion provided with a through hole portion for component insertion. Further, the printed wiring boards disclosed in Japanese Patent Laid-Open Nos. 2001-244614 and 2001-332851 are effective in preventing the lift-off phenomenon and the land peeling phenomenon, but more reliably suppress these phenomena. There is a strong demand for measures for this.

従って、本発明の目的は、特に、溶融温度の高い鉛フリーはんだ(無鉛はんだ)を部品実装に使用する場合であっても、リフトオフ現象やランド剥離現象の発生を一層効果的に防止、抑制し得る構造を有する多層プリント配線板における部品実装用のランド部、係るランド部を備えた多層プリント配線板の製造方法、及び、係る多層プリント配線板を用いた多層プリント配線板実装方法を提供することにある。   Therefore, the object of the present invention is to more effectively prevent and suppress the occurrence of lift-off phenomenon and land peeling phenomenon even when lead-free solder (lead-free solder) having a high melting temperature is used for component mounting. To provide a land portion for component mounting in a multilayer printed wiring board having a structure to obtain, a method for manufacturing a multilayer printed wiring board provided with such a land portion, and a multilayer printed wiring board mounting method using such a multilayer printed wiring board It is in.

上記の目的を達成するための本発明の多層プリント配線板のランド部は、部品を実装するために多層プリント配線板の最表面に設けられたランド部であって、バイアホール部、及び、部品挿入用のスルーホール部が設けられていることを特徴とする。   In order to achieve the above object, the land portion of the multilayer printed wiring board of the present invention is a land portion provided on the outermost surface of the multilayer printed wiring board for mounting components, and is a via hole portion and a component. A through-hole portion for insertion is provided.

上記の目的を達成するための本発明の多層プリント配線板の製造方法は、
(A)多層プリント基板の最表面に、配線及びランド部を形成する工程と、
(B)多層プリント基板の最表面にソルダマスクを形成し、多層プリント配線板を得る工程、
を具備し、
前記工程(A)において、ランド部に、バイアホール部、及び、部品挿入用のスルーホール部を形成する工程を含むことを特徴とする。
In order to achieve the above object, a method for producing a multilayer printed wiring board of the present invention comprises:
(A) forming a wiring and a land on the outermost surface of the multilayer printed board;
(B) forming a solder mask on the outermost surface of the multilayer printed circuit board to obtain a multilayer printed wiring board;
Comprising
The step (A) includes a step of forming a via hole portion and a through hole portion for component insertion in the land portion.

上記の目的を達成するための本発明の多層プリント配線板実装方法は、
(A)多層プリント基板の最表面に、配線及びランド部を形成する工程と、
(B)多層プリント基板の最表面にソルダマスクを形成し、多層プリント配線板を得る工程と、
(C)鉛フリーはんだを用いて部品の取付部をランド部に固定し、以て、部品を多層プリント配線板に実装する工程、
を具備し、
前記工程(A)において、ランド部に、バイアホール部、及び、部品挿入用のスルーホール部を形成する工程を含むことを特徴とする。
In order to achieve the above object, the multilayer printed wiring board mounting method of the present invention comprises:
(A) forming a wiring and a land on the outermost surface of the multilayer printed board;
(B) forming a solder mask on the outermost surface of the multilayer printed circuit board to obtain a multilayer printed wiring board;
(C) The process of mounting the component on the multilayer printed wiring board by fixing the mounting portion of the component to the land portion using lead-free solder,
Comprising
The step (A) includes a step of forming a via hole portion and a through hole portion for component insertion in the land portion.

本発明の多層プリント配線板のランド部、多層プリント配線板の製造方法、及び、多層プリント配線板実装方法(以下、これらを総称して、単に、本発明と呼ぶ場合がある)において、スルーホール部とは、少なくとも、多層プリント配線板の2つの最表面に設けられたランド部の貫通接続を行うために、側面(内面)に金属を析出させた孔であり、部品挿入用に(例えば、部品のリード部を挿入するために)設けられている。一方、バイアホール部(ビヤホール部とも呼ばれる)は、部品の取り付けや部品の挿入には用いられず、多層プリント配線板の最表面に設けられた本発明におけるランド部と、内層(好ましくは、最表面の直下に位置する内層の部分。言い換えれば、N層の多層プリント配線板において、好ましくは第2層目及び第(N−1)層目の内層)に形成された内層ランド部若しくは内層配線とを接続するために、側面(内面)に金属を析出させた孔であり、ブラインドバイアホール(多層プリント配線板の一方の最表面にのみ開口し、2つの最表面を貫通してはいないバイアホール)である。尚、スルーホール部と内層ランド部あるいは内層配線とは、直接、接していてもよいし、接していなくともよい。   In the land portion of the multilayer printed wiring board of the present invention, the manufacturing method of the multilayer printed wiring board, and the multilayer printed wiring board mounting method (hereinafter, these may be collectively referred to simply as the present invention), The portion is a hole in which metal is deposited on the side surface (inner surface) in order to make a through connection of at least the land portions provided on the two outermost surfaces of the multilayer printed wiring board. To insert the lead part of the component). On the other hand, the via hole portion (also referred to as a via hole portion) is not used for component mounting or component insertion, and the land portion and the inner layer (preferably, the outermost layer) provided on the outermost surface of the multilayer printed wiring board. Inner layer portion located immediately below the surface, in other words, in an N-layer multilayer printed wiring board, preferably the inner layer land portion or inner layer wiring formed in the second layer and the (N-1) th layer inner layer) Is a hole in which metal is deposited on the side surface (inner surface), and a blind via hole (a via that is opened only on one outermost surface of the multilayer printed wiring board and does not penetrate the two outermost surfaces) Hall). The through hole portion and the inner layer land portion or the inner layer wiring may be in direct contact with each other or may not be in contact with each other.

本発明において、バイアホール部は、ランド部の剥離現象の発生防止又は抑制のために形成されており、あるいは又、ランド部のリフトオフ現象の発生防止又は抑制のために形成されており、あるいは又、ランド部の剥離現象及び/又はリフトオフ現象の発生防止又は抑制のために形成されている。   In the present invention, the via hole portion is formed for preventing or suppressing the occurrence of the peeling phenomenon of the land portion, or is formed for preventing or suppressing the occurrence of the lift-off phenomenon of the land portion, or alternatively It is formed to prevent or suppress the occurrence of the land peeling phenomenon and / or the lift-off phenomenon.

本発明の多層プリント配線板のランド部において、バイアホール部は、多層プリント配線板の最表面に形成されたソルダマスクの延在部によって充填されている構成とすることができるし、あるいは又、バイアホール部は、ランド部を覆うはんだ層によって充填されている構成とすることができる。あるいは又、バイアホール部は、多層プリント配線板の最表面に形成されたソルダマスクの延在部によって充填され、且つ、係るバイアホール部とは異なるバイアホール部は、ランド部を覆うはんだ層によって充填されている構成とすることもできる。また、本発明の多層プリント配線板の製造方法及び多層プリント配線板実装方法にあっては、前記工程(B)において、バイアホール部をソルダマスクの延在部によって充填する構成とすることができる。また、代替的に、本発明の多層プリント配線板実装方法にあっては、前記工程(C)において、バイアホール部を鉛フリーはんだによって充填する構成とすることができる。あるいは又、前記工程(B)において、バイアホール部をソルダマスクの延在部によって充填し、前記工程(C)において、係るバイアホール部とは異なるバイアホール部を鉛フリーはんだによって充填する構成とすることができる。このように、バイアホール部を多層プリント配線板の表面に形成されたソルダマスクの延在部によって充填することで、ソルダマスクによる所謂アンカー効果が働く結果、リフトオフ現象やランド剥離現象の発生、特に、はんだこて等を使用した手作業での部品脱着によるランド剥離現象の発生を一層確実に抑制・防止することができる。あるいは又、ランド部を覆うはんだ層によってバイアホール部を充填することで、はんだ層による所謂アンカー効果が働く結果、リフトオフ現象やランド剥離現象の発生を一層確実に抑制・防止することができる。   In the land portion of the multilayer printed wiring board of the present invention, the via hole portion may be filled with an extended portion of a solder mask formed on the outermost surface of the multilayer printed wiring board. The hole portion can be configured to be filled with a solder layer covering the land portion. Alternatively, the via hole portion is filled with an extended portion of a solder mask formed on the outermost surface of the multilayer printed wiring board, and a via hole portion different from the via hole portion is filled with a solder layer covering the land portion. It can also be set as the structure currently made. Moreover, in the manufacturing method of the multilayer printed wiring board and the multilayer printed wiring board mounting method of the present invention, in the step (B), the via hole portion can be filled with the extended portion of the solder mask. Alternatively, in the multilayer printed wiring board mounting method of the present invention, the via hole portion can be filled with lead-free solder in the step (C). Alternatively, in the step (B), the via hole portion is filled with the extended portion of the solder mask, and in the step (C), a via hole portion different from the via hole portion is filled with lead-free solder. be able to. Thus, by filling the via hole portion with the extended portion of the solder mask formed on the surface of the multilayer printed wiring board, a so-called anchor effect is exerted by the solder mask, resulting in the occurrence of lift-off phenomenon and land peeling phenomenon, particularly soldering. It is possible to more reliably suppress and prevent the occurrence of land peeling due to manual component removal using a trowel or the like. Alternatively, by filling the via hole portion with the solder layer covering the land portion, the so-called anchor effect by the solder layer acts, so that the occurrence of lift-off phenomenon and land peeling phenomenon can be more reliably suppressed and prevented.

尚、バイアホール部が多層プリント配線板の最表面に形成されたソルダマスクの延在部によって充填されている構成にあっては、ランド部の外周部分がソルダマスクの延在部によって被覆される。このような構成にあっては、ソルダマスクの延在部によって被覆されていないランド部の部分の面積は、部品実装を確実に行い得る限りにおいて任意であり、ランド部に実装すべき部品の大きさや形状等を考慮して決定すればよいが、ランド部の外周部分は、ランド部の外縁から5×10-5m以上、ソルダマスクの延在部によって被覆されていることが好ましい。尚、場合によっては、ランド部のほぼ全てがソルダマスクの延在部によって被覆されていてもよい。即ち、概ねスルーホール部のみが露出した状態となっていてもよい。 In the configuration in which the via hole portion is filled with the extended portion of the solder mask formed on the outermost surface of the multilayer printed wiring board, the outer peripheral portion of the land portion is covered with the extended portion of the solder mask. In such a configuration, the area of the land portion that is not covered by the extended portion of the solder mask is arbitrary as long as component mounting can be reliably performed. The shape may be determined in consideration of the shape or the like, but the outer peripheral portion of the land portion is preferably covered with an extended portion of the solder mask at least 5 × 10 −5 m from the outer edge of the land portion. In some cases, almost all of the land portion may be covered with the extended portion of the solder mask. That is, only the through hole portion may be exposed.

本発明においては、複数(例えば、2個、3個、4個)のバイアホール部が設けられており、各バイアホール部の断面形状は円形である構成とすることができる。ここで、バイアホール部の断面形状とは、多層プリント配線板の厚さ方向に垂直な仮想平面で多層プリント配線板を切断したときに得られるバイアホール部の形状を指し、バイアホール部の断面形状が円形であるとは、円形の孔からバイアホール部が構成されていることを意味する。そして、この場合、各バイアホール部の直径は5×10-5m以上であり、各バイアホール部の外周部とランド部の外縁との間の最短距離は5×10-5m以上であることが好ましい。また、ランド部の外縁が描く図形の面積をSL0とし、ランド部の面積をSL1、バイアホール部の断面形状が描く図形の総面積をSVとし、スルーホール部の断面形状(多層プリント配線板の厚さ方向に垂直な仮想平面で多層プリント配線板を切断したときに得られるスルーホール部の形状)が描く図形の面積をSTとしたとき、以下の式(1)の関係が成り立つが、この場合、SL1とSVとは、以下の式(2)の関係にあることが好ましい。 In the present invention, a plurality of (for example, two, three, and four) via hole portions are provided, and each via hole portion may have a circular cross-sectional shape. Here, the cross-sectional shape of the via hole portion refers to the shape of the via hole portion obtained by cutting the multilayer printed wiring board in a virtual plane perpendicular to the thickness direction of the multilayer printed wiring board. The circular shape means that the via hole portion is composed of a circular hole. In this case, the diameter of each via hole portion is 5 × 10 −5 m or more, and the shortest distance between the outer peripheral portion of each via hole portion and the outer edge of the land portion is 5 × 10 −5 m or more. It is preferable. Also, the area of the figure the outer edge of the land portion is drawn as S L0, the area of the land portion S L1, the total area of a figure drawn by the cross-sectional shape of the via-hole portion and S V, the through hole cross section (multilayer printed when the area of a figure shape of the through hole portion) drawn obtained when cutting the multilayer printed circuit board by a virtual plane perpendicular to the thickness direction of the wiring board was S T, the relationship of the following formula (1) In this case, S L1 and S V are preferably in the relationship of the following formula (2).

L0=SL1+SV+ST (1)
1×10-3L1≦SV≦5×10-1L1 (2)
S L0 = S L1 + S V + S T (1)
1 × 10 −3 S L1 ≦ S V ≦ 5 × 10 −1 S L1 (2)

あるいは又、本発明において、バイアホール部の断面形状は、スルーホール部を取り囲む環状の形状である構成とすることができる。環状のバイアホール部は、連続状であっても、不連続状であってもよい。そして、この場合、バイアホール部の幅は5×10-5m以上であり、バイアホール部の外周部とランド部の外縁との間の最短距離は5×10-5m以上であることが好ましい。また、ランド部の外縁が描く図形の面積をSL0とし、ランド部の面積をSL1、バイアホール部の断面形状が描く図形の総面積をSVとし、スルーホール部の断面形状が描く図形の面積をSTとしたとき、上記の式(1)の関係が成り立つが、この場合、SL1とSVとは、下記の式(3)の関係にあることが好ましい。 Alternatively, in the present invention, the cross-sectional shape of the via hole portion may be an annular shape surrounding the through hole portion. The annular via hole portion may be continuous or discontinuous. In this case, the width of the via hole portion is 5 × 10 −5 m or more, and the shortest distance between the outer peripheral portion of the via hole portion and the outer edge of the land portion is 5 × 10 −5 m or more. preferable. Also, the area of the figure the outer edge of the land portion is drawn as S L0, the area of the land portion S L1, the total area of a figure drawn by the cross-sectional shape of the via-hole portion and S V, the sectional shape of the through hole portion is drawn figures when the area was S T, but the above relationship expression (1) holds, in this case, the S L1 and S V, it is preferable that a relationship of the following equation (3).

5×10-2L1≦SV≦5×10-1L1 (3) 5 × 10 −2 S L1 ≦ S V ≦ 5 × 10 −1 S L1 (3)

本発明において、ランド部の大きさやスルーホール部の径は、本質的には任意であり、多層プリント配線板に要求される仕様、実装すべき部品の寸法等に基づき決定すればよい。また、ランド部の平面形状(外縁が描く形状)も、本質的には任意であり、円形、楕円形、正方形や長方形を含む矩形、丸みを帯びた矩形、多角形、丸みを帯びた多角形とすることができる。ランド部の平面形状を円形とする場合であって、ソルダマスクの延在部によってランド部の一部が被覆されている場合、ランド部の外縁の形状と、ランド部を被覆するソルダマスクの延在部の縁部の形状は、実質的に相似形であることが好ましい。即ち、ソルダマスクの形成精度に依存してばらつくことがあるにしても、ランド部の外縁からランド部を被覆するソルダマスクの延在部の縁部までの距離は、ランド部の外縁の位置の如何を問わず、実質的に等しいことが望ましい。ランド部の平面形状が円形以外の形状である場合、ランド部を被覆するソルダマスクの延在部の縁部の形状は、円形であることが好ましい。多くの場合、ランド部から1本あるいは複数本の配線が延びているが、配線の幅や厚さ等も、多層プリント配線板に要求される仕様に基づき決定すればよい。   In the present invention, the size of the land portion and the diameter of the through-hole portion are essentially arbitrary, and may be determined based on specifications required for the multilayer printed wiring board, dimensions of components to be mounted, and the like. In addition, the planar shape of the land (the shape drawn by the outer edge) is essentially arbitrary, and is circular, elliptical, rectangular, including squares and rectangles, rounded rectangles, polygons, and rounded polygons. It can be. When the planar shape of the land portion is circular, and when the land portion is partially covered by the extended portion of the solder mask, the shape of the outer edge of the land portion and the extended portion of the solder mask that covers the land portion It is preferable that the shape of the edge part is substantially similar. That is, the distance from the outer edge of the land portion to the edge of the extending portion of the solder mask that covers the land portion depends on the position of the outer edge of the land portion, even though it may vary depending on the formation accuracy of the solder mask. Regardless, it is desirable that they are substantially equal. When the planar shape of the land portion is a shape other than a circle, the shape of the edge portion of the extending portion of the solder mask that covers the land portion is preferably a circle. In many cases, one or a plurality of wires extend from the land portion, but the width and thickness of the wires may be determined based on the specifications required for the multilayer printed wiring board.

本発明の多層プリント配線板実装方法において使用される鉛フリーはんだ(無鉛はんだ)の組成や特性は、本質的には任意であり、例えば、その成分が、錫(Sn)が93〜98重量%であり、残りは、銀(Ag)、銅(Cu)、アンチモン(Sb)で構成され、ビスマス(Bi)、カドミウム(Cd)、ニッケル(Ni)、硫黄(S)、砒素(As)、亜鉛(Zn)、コバルト(Co)、リン(P)、インジウム(In)を微量に混入したものを使用することができ、例えば、Sn−Bi、Sn−Bi−Ag−Cu、Sn−Zn、Sn−Zn−In、Sn−Ag−Zn、Sn−Ag、Sn−Ag−Cu、Sn−Ag−Bi−Cu、Sn−Cuを例示することができる。尚、実装する部品、実装方法、はんだ付け方法によっては、上記の成分を有する鉛フリークリームはんだ(ソルダペースト)を用いることもできる。本発明の多層プリント配線板のランド部あるいは多層プリント配線板の製造方法において使用されるはんだは、上述の鉛フリーはんだの他、従来の鉛を含有するはんだ(有鉛はんだ)とすることもできる。   The composition and characteristics of lead-free solder (lead-free solder) used in the multilayer printed wiring board mounting method of the present invention are essentially arbitrary. For example, the component is 93 to 98% by weight of tin (Sn). The rest is composed of silver (Ag), copper (Cu), antimony (Sb), bismuth (Bi), cadmium (Cd), nickel (Ni), sulfur (S), arsenic (As), zinc (Zn), cobalt (Co), phosphorus (P), and indium (In) mixed in a trace amount can be used. For example, Sn—Bi, Sn—Bi—Ag—Cu, Sn—Zn, Sn -Zn-In, Sn-Ag-Zn, Sn-Ag, Sn-Ag-Cu, Sn-Ag-Bi-Cu, Sn-Cu can be exemplified. Depending on the component to be mounted, the mounting method, and the soldering method, lead-free cream solder (solder paste) having the above components can be used. The solder used in the land portion of the multilayer printed wiring board or the method for producing the multilayer printed wiring board of the present invention can be a conventional lead-containing solder (leaded solder) in addition to the above lead-free solder. .

本発明において、ソルダマスク(ソルダレジストとも呼ばれる)として、熱硬化性樹脂被膜、紫外線硬化性樹脂被膜、感光性樹脂被膜、所謂ドライフィルムを挙げることができる。ソルダマスクを熱硬化性樹脂被膜から構成する場合には、スクリーン印刷法にて熱硬化性樹脂を多層プリント基板の表面(部品実装面、はんだ付け面)上に印刷した後、熱処理を行えばよい。ソルダマスクを紫外線硬化性樹脂被膜から構成する場合には、スクリーン印刷法にて紫外線硬化性樹脂を多層プリント基板の表面(部品実装面、はんだ付け面)上に印刷した後、紫外線照射を行えばよく、所望に応じて、更に熱処理を行ってもよい。ソルダマスクを感光性樹脂被膜から構成する場合には、スクリーン印刷法、スプレー法、カーテンコーティング法、スピンコーティング法等によって感光性樹脂層を多層プリント基板の表面(部品実装面、はんだ付け面)上に形成した後、露光、現像、キュアー処理を行えばよい。ソルダマスクをドライフィルムから構成する場合には、ドライフィルムを多層プリント基板の表面(部品実装面、はんだ付け面)上にラミネートした後、露光、現像、キュアー処理を行えばよい。あるいは又、フィルムに接着剤層を形成したものとすることもできる。この場合には、ランド部に対応するフィルムの部分に穴開け加工をドリル加工、パンチング加工、レーザ加工等によって施し、かかるフィルムを多層プリント基板の表面(部品実装面、はんだ付け面)上に積層した後、キュアー処理を行えばよい。   In the present invention, examples of the solder mask (also referred to as a solder resist) include a thermosetting resin film, an ultraviolet curable resin film, a photosensitive resin film, and a so-called dry film. When the solder mask is composed of a thermosetting resin film, heat treatment may be performed after the thermosetting resin is printed on the surface (component mounting surface, soldering surface) of the multilayer printed board by a screen printing method. When the solder mask is composed of an ultraviolet curable resin film, the ultraviolet curable resin may be printed on the surface of the multilayer printed circuit board (component mounting surface, soldering surface) by screen printing and then irradiated with ultraviolet rays. If desired, a heat treatment may be further performed. When the solder mask is composed of a photosensitive resin film, the photosensitive resin layer is placed on the surface of the multilayer printed circuit board (component mounting surface, soldering surface) by screen printing, spraying, curtain coating, spin coating, etc. After the formation, exposure, development, and curing may be performed. When the solder mask is composed of a dry film, the dry film may be laminated on the surface of the multilayer printed board (component mounting surface, soldering surface), and then exposed, developed, and cured. Alternatively, an adhesive layer may be formed on the film. In this case, the film corresponding to the land is drilled by drilling, punching, laser processing, etc., and the film is laminated on the surface of the multilayer printed circuit board (component mounting surface, soldering surface). After that, a cure process may be performed.

本発明における多層プリント配線板として、JIS C 5014に規定された多層プリント配線板(所謂、リジッド多層プリント配線板)だけでなく、多層フレキシブルプリント配線板、多層フレックスリジッドプリント配線板、多層メタルコアプリント配線板、多層メタルベースプリント配線板、ビルドアップ多層プリント配線板、多層セラミックス配線板を挙げることができる。これらの多層プリント配線板の積層方法等は従来の方法とすればよく、例えばリジッド多層プリント配線板を製造する方法として、マスラミネーション方式、ピンラミネーション方式、シーケンシャルラミネーション方式を挙げることができる。また、ランド部や、スルーホール部、バイアホール部、配線の形成は、パネルメッキ法及びパターンメッキ法を含む所謂サブトラクティブ方式であっても、セミアディティブ方式及びフルアディティブ方式といったアディティブ方式であってもよい。多層プリント配線板における内層部の層数は、少なくとも1層であればよく、何層であってもよい。   As a multilayer printed wiring board in the present invention, not only a multilayer printed wiring board (so-called rigid multilayer printed wiring board) defined in JIS C 5014, but also a multilayer flexible printed wiring board, a multilayer flex rigid printed wiring board, a multilayer metal core printed wiring A board, a multilayer metal base printed wiring board, a build-up multilayer printed wiring board, and a multilayer ceramic wiring board can be mentioned. A method for laminating these multilayer printed wiring boards may be a conventional method. For example, as a method for producing a rigid multilayer printed wiring board, a mass lamination method, a pin lamination method, and a sequential lamination method can be exemplified. The land, through-hole, via-hole, and wiring are formed by additive methods such as a semi-additive method and a full additive method, even in the so-called subtractive method including the panel plating method and the pattern plating method. Also good. The number of layers in the inner layer portion of the multilayer printed wiring board may be at least one, and may be any number.

多層プリント配線板の各層を構成する絶縁材料(例えば、内層材や外層材を構成する絶縁材料やプリプレグ材料)は、製造すべき多層プリント配線板に仕様に基づき決定すればよく、例えば、リジッド多層プリント配線板の場合、ガラス布とエポキシ樹脂の組合せ、ガラス布とポリイミド樹脂の組合せ、ガラス布と変性ポリイミド樹脂の組合せ、ガラス布とエポキシ変性ポリイミド樹脂の組合せ、ガラス布とビスマレイミド/トリアジン/エポキシ樹脂の組合せ、ガラス布とフッ素系樹脂の組合せ、ガラス布とPPO(ポリフェニレンオキサイド)樹脂やPPE(ポリフェニレンエーテル)樹脂の組合せ、ポリイミド樹脂膜あるいはポリイミド樹脂フィルム、エポキシ樹脂膜あるいはエポキシ樹脂フィルムを例示することができる。また、多層フレキシブルプリント配線板の各層を構成する絶縁材料として、ポリイミドフィルム等の耐熱性を有するフィルムと各種接着剤(例えば、エポキシ樹脂やアクリル樹脂、ポリイミド樹脂)の組合せ、ポリイミド樹脂膜あるいはポリイミド樹脂フィルム、エポキシ樹脂膜あるいはエポキシ樹脂フィルムを例示することができる。配線(回路)やランド部は、例えば、銅箔(あるいは銅メッキされた銅箔)のエッチング加工によって形成されるが、かかる銅箔の厚さは、配線やランド部に要求される仕様に基づき決定すればよく、70μm厚、35μm厚、18μm厚、12μm厚、9μm厚を例示することができる。メッキ層の厚さも多層プリント配線板に要求される仕様に基づき決定すればよい。   The insulating material constituting each layer of the multilayer printed wiring board (for example, the insulating material or prepreg material constituting the inner layer material or the outer layer material) may be determined based on the specifications of the multilayer printed wiring board to be manufactured. For printed wiring boards, glass cloth and epoxy resin combination, glass cloth and polyimide resin combination, glass cloth and modified polyimide resin combination, glass cloth and epoxy modified polyimide resin combination, glass cloth and bismaleimide / triazine / epoxy Examples of combinations of resins, glass cloth and fluorine resin, glass cloth and PPO (polyphenylene oxide) resin or PPE (polyphenylene ether) resin, polyimide resin film or polyimide resin film, epoxy resin film or epoxy resin film be able to. Moreover, as an insulating material constituting each layer of the multilayer flexible printed wiring board, a combination of a heat-resistant film such as polyimide film and various adhesives (for example, epoxy resin, acrylic resin, polyimide resin), polyimide resin film or polyimide resin A film, an epoxy resin film, or an epoxy resin film can be exemplified. The wiring (circuit) and the land portion are formed by, for example, etching of copper foil (or copper foil plated with copper). The thickness of the copper foil is based on specifications required for the wiring and land portion. What is necessary is just to determine, 70 micrometers thickness, 35 micrometers thickness, 18 micrometers thickness, 12 micrometers thickness, and 9 micrometers thickness can be illustrated. What is necessary is just to determine the thickness of a plating layer based on the specification requested | required of a multilayer printed wiring board.

本発明の多層プリント配線板のランド部、多層プリント配線板の製造方法、あるいは、多層プリント配線板実装方法における部品として、炭素皮膜抵抗器や円筒セラミックコンデンサ、ダイオード等のアキシャルリード部品、セラミックコンデンサ、アルミ電解コンデンサ、トランジスタ等のラジアルリード部品、SIP(Single Inline Package)やDIP(Dual Inline Package)、PGA(Pin Grid Array)に代表されるIC部品、各種コネクターを例示することができる。尚、これらの部品を、便宜上、リード部付き部品と呼ぶ場合がある。   As a component in the land portion of the multilayer printed wiring board of the present invention, the manufacturing method of the multilayer printed wiring board, or the multilayer printed wiring board mounting method, carbon film resistors, cylindrical ceramic capacitors, axial lead parts such as diodes, ceramic capacitors, Examples include aluminum electrolytic capacitors, radial lead parts such as transistors, IC parts typified by SIP (Single Inline Package), DIP (Dual Inline Package), and PGA (Pin Grid Array), and various connectors. In addition, these parts may be called a part with a lead part for convenience.

本発明において、鉛を含有するはんだ(有鉛はんだ)あるいは鉛フリーはんだを用いて部品を実装する具体的な方法として、こてはんだ付け法;各種のディップはんだ付け法;ウェーブ式、二重ウェーブ式、フローディップ式、片流れフロー式、電磁式、不活性雰囲気内式、プラズマ式、超音波噴流式といった各種のフローはんだ付け法;赤外線加熱式、熱風加熱式、飽和蒸気加熱式、熱盤加熱式、レーザ加熱式、液体加熱式、不活性雰囲気内式といった各種のリフローはんだ付け法を挙げることができる。   In the present invention, as a specific method for mounting a component using lead-containing solder (leaded solder) or lead-free solder, a trowel soldering method; various dip soldering methods; a wave type, a double wave Various types of flow soldering methods, such as infrared heating method, hot air heating method, saturated steam heating method, hot plate heating method, flow method, flow dip method, single flow method, electromagnetic method, inert atmosphere method, plasma method, ultrasonic jet method Various reflow soldering methods such as a formula, a laser heating type, a liquid heating type, and an inert atmosphere type can be exemplified.

多層プリント配線板への部品実装においては、多層プリント配線板の片面にリード部付き部品を実装するケース、多層プリント配線板の片面に表面実装用部品及びリード部付き部品を実装するケース、多層プリント配線板の両面に表面実装用部品を実装し、しかも、片面にリード部付き部品を実装するケース等、各種のケースがある。そして、これらの各ケースにおいて、本発明を適宜使い分ければよい。   In mounting components on a multilayer printed wiring board, a case where a component with a lead is mounted on one side of a multilayer printed wiring board, a case where a surface mounting component and a component with a lead are mounted on one side of a multilayer printed wiring board, multilayer printing There are various cases such as a case where a surface mounting component is mounted on both sides of a wiring board and a component with a lead portion is mounted on one side. In each of these cases, the present invention may be properly used.

本発明においては、ランド部には、バイアホール部、及び、部品挿入用のスルーホール部が設けられている。従って、スルーホール部に部品を挿入し、例えば鉛フリーはんだを使用して部品をランド部に固定する際、バイアホール部が一種のアンカーとして機能する結果、ランド部の剥離現象及び/又はリフトオフ現象の発生防止又は抑制を確実に行うことができる。それ故、高い信頼性を有する多層プリント配線板を、製造コストの特段の増加無しに、製造することができる。   In the present invention, the land portion is provided with a via hole portion and a through hole portion for component insertion. Therefore, when a component is inserted into the through hole portion and, for example, lead-free solder is used to fix the component to the land portion, the via hole portion functions as a kind of anchor, resulting in a separation phenomenon and / or a lift-off phenomenon of the land portion. Can be reliably prevented or suppressed. Therefore, a multilayer printed wiring board having high reliability can be manufactured without any particular increase in manufacturing cost.

以下、図面を参照して実施例に基づき本発明を説明するが、ランド部にバイアホール部を設けるといった簡素な構成であるにも拘わらず、ランド部の剥離現象及び/又はリフトオフ現象の一層確実なる発生防止又は抑制を実現することができ、しかも、多層プリント配線板の製造工程の増加は無い。   Hereinafter, the present invention will be described based on an embodiment with reference to the drawings. However, the land portion peeling phenomenon and / or the lift-off phenomenon can be more surely realized even though the via hole portion is provided in the land portion. In addition, there is no increase in the manufacturing process of the multilayer printed wiring board.

実施例1は、本発明の多層プリント配線板のランド部、多層プリント配線板の製造方法、及び、多層プリント配線板実装方法に関する。実施例1における多層プリント配線板の模式的な一部断面図を図1に示し、模式的な一部平面図を図2に示し、部品を実装した状態の実施例1における多層プリント配線板の模式的な一部端面図を図3に示す。尚、図2においては、はんだ層、鉛フリーはんだ、フィレットの図示を省略している。   Example 1 relates to a land portion of a multilayer printed wiring board according to the present invention, a method for manufacturing a multilayer printed wiring board, and a method for mounting a multilayer printed wiring board. A schematic partial cross-sectional view of the multilayer printed wiring board in Example 1 is shown in FIG. 1, a schematic partial plan view is shown in FIG. 2, and the multilayer printed wiring board in Example 1 in a state where components are mounted is shown in FIG. A schematic partial end view is shown in FIG. In FIG. 2, illustration of a solder layer, lead-free solder, and fillet is omitted.

実施例1の多層プリント配線板のランド部は、部品を実装するために多層プリント配線板10の最表面に設けられたランド部20A,20Bであって、バイアホール部21、及び、部品挿入用のスルーホール部22が設けられている。尚、バイアホール部21は、ランド部20A,20Bの剥離現象の発生防止又は抑制のために形成されており、あるいは又、ランド部20A,20Bのリフトオフ現象の発生防止又は抑制のために形成されており、あるいは又、ランド部20A,20Bの剥離現象及び/又はリフトオフ現象の発生防止又は抑制のために形成されている。   The land portion of the multilayer printed wiring board according to the first embodiment is land portions 20A and 20B provided on the outermost surface of the multilayer printed wiring board 10 for mounting components, and the via hole portion 21 and the component insertion portion Through-hole portion 22 is provided. The via hole 21 is formed to prevent or suppress the peeling phenomenon of the land parts 20A and 20B, or to prevent or suppress the lift-off phenomenon of the land parts 20A and 20B. Alternatively, it is formed to prevent or suppress the occurrence of the peeling phenomenon and / or the lift-off phenomenon of the land portions 20A and 20B.

そして、実施例1において、バイアホール部21は、ランド部20A,20Bを覆うはんだ層50Aによって充填されている(図3参照)。   In the first embodiment, the via hole portion 21 is filled with a solder layer 50A that covers the land portions 20A and 20B (see FIG. 3).

実施例1において、ランド部20A,20Bの平面形状(外縁が描く形状)は、直径DL=2.0mmの円形である。そして、ランド部20A,20Bから1本の配線23が延びている。また、実施例1においては、複数(具体的には、4つ)のバイアホール部21が設けられており、各バイアホール部21の断面形状が描く図形は、直径DV=5×10-5m以上(より具体的には、直径DV=0.1mm)の円形である。更には、各バイアホール部21の外周部とランド部20A,20Bの外縁との間の最短距離Lは5×10-5m以上(より具体的には、0.1mm)である。また、スルーホール部22の断面形状が描く図形は、直径DT=1.0mmの円形である。そして、ランド部20A,20Bの外縁が描く図形の面積をSL0とし、ランド部20A,20Bの面積をSL1、バイアホール部21の断面形状が描く図形の総面積をSVとし、スルーホール部22の断面形状(多層プリント配線板の厚さ方向に垂直な仮想平面で多層プリント配線板を切断したときに得られるスルーホール部22の形状)が描く図形の面積をSTとしたとき、これらの値は、以下のとおりである。尚、SL0,SL1,SV及びSTは、上記の式(1)及び式(2)を満足している。 In the first embodiment, the planar shape (the shape drawn by the outer edge) of the land portions 20A and 20B is a circle having a diameter D L = 2.0 mm. A single wiring 23 extends from the land portions 20A and 20B. In the first embodiment, a plurality of (specifically, four) via hole portions 21 are provided, and the figure drawn by the cross-sectional shape of each via hole portion 21 has a diameter D V = 5 × 10 −. It is a circle of 5 m or more (more specifically, the diameter D V = 0.1 mm). Furthermore, the shortest distance L between the outer peripheral portion of each via hole portion 21 and the outer edges of the land portions 20A and 20B is 5 × 10 −5 m or more (more specifically, 0.1 mm). Moreover, the figure which the cross-sectional shape of the through-hole part 22 draws is a circle with a diameter D T = 1.0 mm. The area of the graphic drawn by the outer edges of the land portions 20A and 20B is S L0 , the area of the land portions 20A and 20B is S L1 , and the total area of the graphic drawn by the cross-sectional shape of the via hole portion 21 is S V. the area of the figure (shape of the through hole 22 obtained when cutting the multilayer printed circuit board by a virtual plane perpendicular to the thickness direction of the multilayer printed wiring board) is drawn when the S T cross-sectional shape of the section 22, These values are as follows: S L0 , S L1 , S V and S T satisfy the above formulas (1) and (2).

L0=1.00πmm2
L1=0.74πmm2
V =0.01πmm2
T =0.25πmm2
S L0 = 1.00πmm 2
S L1 = 0.74πmm 2
S V = 0.01πmm 2
S T = 0.25πmm 2

図示した実施例1における多層プリント配線板10は、6層の多層プリント配線板であるが、多層プリント配線板の層数は6層に限定されない。この多層プリント配線板10は、絶縁材111,112,113及び内層材121,122から構成されている。内層材121と内層材122との間には絶縁材112が配置されている。絶縁材111の一方の面には、第1層目(最外層)の配線(回路)、実施例1のランド部20A等を構成するパターニングされた銅箔131が存在する。内層材121の一方の面には、第2層目の配線(回路)、内層ランド部等を構成するパターニングされた銅箔132が存在し、内層材121の他方の面には、第3層目の配線(回路)、内層ランド部等を構成するパターニングされた銅箔133が存在する。また、内層材122の一方の面には、第4層目の配線(回路)、内層ランド部等を構成するパターニングされた銅箔134が存在し、内層材122の他方の面には、第5層目の配線(回路)、内層ランド部等を構成するパターニングされた銅箔135が存在する。絶縁材113の他方の面には、第6層目(最外層)の配線(回路)、実施例1のランド部20B等を構成するパターニングされた銅箔136が存在する。絶縁材111の他方の面は内層材121の一方の面と接し、絶縁材113の一方の面は内層材122の他方の面と接している。尚、参照番号14はメッキ層を指し、参照番号30はソルダマスク、参照番号50は鉛フリーはんだ、参照番号51はフィレットを指す。 The multilayer printed wiring board 10 in the illustrated embodiment 1 is a six-layer multilayer printed wiring board, but the number of layers of the multilayer printed wiring board is not limited to six. This multilayer printed wiring board 10 is composed of insulating materials 11 1 , 11 2 , 11 3 and inner layer materials 12 1 , 12 2 . An insulating material 11 2 is disposed between the inner layer material 12 1 and the inner layer material 12 2 . On one surface of the insulating material 11 1 , there is a patterned copper foil 13 1 constituting the first layer (outermost layer) wiring (circuit), the land portion 20A of the first embodiment, and the like. On one surface of the inner layer material 12 1 , there is a patterned copper foil 13 2 constituting the second layer wiring (circuit), the inner layer land portion, etc., and on the other surface of the inner layer material 12 1 , the third layer of wiring (circuit), there is patterned copper foil 13 3 constituting the inner land portion and the like. Also, on one surface of the inner layer material 12 2 , there is a patterned copper foil 13 4 constituting a fourth layer wiring (circuit), an inner layer land portion, etc., and on the other surface of the inner layer material 12 2. the fifth layer of wiring (circuit), the copper foil 13 5 patterned constituting the inner land portion and the like are present. On the other surface of the insulating material 11 3, the wiring-layer 6 (the outermost layer) (circuit), the copper foil 13 6 patterned constituting the land portion 20B or the like of the first embodiment exists. The other surface of the insulating material 11 1 is in contact with one surface of the inner layer member 12 1, one surface of the insulating material 11 3 is in contact with the other surface of the inner layer member 12 2. Reference numeral 14 indicates a plating layer, reference numeral 30 indicates a solder mask, reference numeral 50 indicates lead-free solder, and reference numeral 51 indicates a fillet.

以下、実施例1のリジッド多層プリント配線板の製造方法、実施例1の多層プリント配線板実装方法を、図1、図3、図4の(A)及び(B)、並びに、図5の(A)及び(B)を参照して説明する。   Hereinafter, the manufacturing method of the rigid multilayer printed wiring board of Example 1 and the multilayer printed wiring board mounting method of Example 1 are shown in FIGS. 1, 3, 4 (A) and (B), and ( A description will be given with reference to A) and (B).

[工程−100]
例えば、両面銅張り積層板に形成された銅箔をパターニングして得られた第2層目の配線(回路)、内層ランド部等を構成するパターニングされた銅箔132、及び、第3層目の配線(回路)、内層ランド部等を構成するパターニングされた銅箔133を有する内層板121を周知の方法で製造する。また、両面銅張り積層板に形成された銅箔をパターニングして得られた第4層目の配線(回路)、内層ランド部等を構成するパターニングされた銅箔134、及び、第5層目の配線(回路)、内層ランド部等を構成するパターニングされた銅箔135を有する内層板122を周知の方法で製造する。
[Step-100]
For example, the second layer wiring (circuit) obtained by patterning the copper foil formed on the double-sided copper-clad laminate, the patterned copper foil 13 2 constituting the inner layer land portion, etc., and the third layer eye wiring (circuit) is prepared in a known manner an inner plate 12 1 having a copper foil 13 3 patterned constituting the inner land portion and the like. In addition, the fourth layer wiring (circuit) obtained by patterning the copper foil formed on the double-sided copper-clad laminate, the patterned copper foil 13 4 constituting the inner layer land portion, etc., and the fifth layer The inner layer plate 12 2 having the patterned copper foil 13 5 constituting the wiring (circuit) of the eye, the inner land portion and the like is manufactured by a known method.

[工程−110]
そして、絶縁材111,112,113を構成するプリプレグ11A1,11A2,11A3と、内層材121,122と、第1層目(最外層)の配線(回路)、実施例1のランド部20A等を形成するための銅箔13A1、第6層目(最外層)の配線(回路)、実施例1のランド部20B等を形成するための銅箔13A6を積層し(図4の(A)参照)、熱処理を行うことでプリプレグ11A1,11A2,11A3を硬化させ、絶縁材111,112,113を介して積層された積層材を得る(図4の(B)参照)。
[Step-110]
Then, the prepregs 11A 1 , 11A 2 , 11A 3 constituting the insulating materials 11 1 , 11 2 , 11 3 , the inner layer materials 12 1 , 12 2 , the wiring (circuit) of the first layer (outermost layer), implementation The copper foil 13A 1 for forming the land portion 20A of Example 1 and the like, the wiring (circuit) of the sixth layer (outermost layer), and the copper foil 13A 6 for forming the land portion 20B of Example 1 are laminated. (Refer to FIG. 4A), the prepregs 11A 1 , 11A 2 , 11A 3 are cured by heat treatment to obtain a laminated material laminated through the insulating materials 11 1 , 11 2 , 11 3 ( (See FIG. 4B).

[工程−120]
その後、スルーホール部、バイアホール部を形成するための穴開け加工を行う。穴開け加工は、例えば、レーザを使用する方法、ドリルを使用する方法、アルカリ溶液及び酸溶液を用いたエッチング法、プラズマを用いた穴開け法等によって、絶縁材111,113に穴を設ける方法に基づき行うことができる(図5の(A)参照)。
[Step-120]
Thereafter, drilling is performed to form through-hole portions and via-hole portions. The holes are formed in the insulating materials 11 1 and 11 3 by, for example, a method using a laser, a method using a drill, an etching method using an alkaline solution and an acid solution, or a hole forming method using plasma. This can be performed based on the method of providing (see FIG. 5A).

[工程−130]
次いで、バイアホールメッキ加工を含むスルーホールメッキ加工を行い、メッキ層14を形成することで、バイアホール部21及びスルーホール部22を形成することができる(図5の(B)参照)。
[Step-130]
Next, through-hole plating processing including via-hole plating processing is performed to form the plated layer 14, whereby the via-hole portion 21 and the through-hole portion 22 can be formed (see FIG. 5B).

[工程−140]
その後、メッキされた銅箔13A1,13A6のエッチング加工を行うことで、第1層目及び第6層(最外層)の配線(回路)、実施例1のランド部20A,20B等を構成するパターニングされた銅箔131,136を得ることができる。
[Step-140]
Thereafter, the plated copper foils 13A 1 and 13A 6 are etched to form the first layer and the sixth layer (outermost layer) wiring (circuit), the land portions 20A and 20B of the first embodiment, and the like. Thus, patterned copper foils 13 1 and 13 6 can be obtained.

[工程−150]
その後、多層プリント基板の最表面にソルダマスク30を周知の方法にて形成することで、図1に示した多層プリント配線板10を得ることができる。尚、実施例1にあっては、ソルダマスク30は、ランド部20A,20Bの外周部分と接していない。
[Step-150]
Thereafter, by forming a solder mask 30 on the outermost surface of the multilayer printed board by a known method, the multilayer printed wiring board 10 shown in FIG. 1 can be obtained. In the first embodiment, the solder mask 30 is not in contact with the outer peripheral portions of the land portions 20A and 20B.

[工程−160]
そして、このようにして製造されたリジッド多層プリント配線板10のランド部20Aに、鉛フリーはんだ50を用いて部品(図示せず)の取付部(リード部40)を固定し、部品を多層プリント配線板10に実装することができる(図3参照)。具体的には、スルーホール部22に部品の取付部であるリード部40をはんだ付けする場合、リード部40を部品実装面側からスルーホール部22に挿入し、部品実装面とは反対側のはんだ付け面側に露出したリード部40の先端部分を、鉛フリーはんだ50を用いて、フィレット51が形成されるようにはんだ付け面側のランド部20Bにはんだ付けする。鉛フリーはんだ50は、スルーホール部22とリード部40との間の隙間を浸入、充填し、スルーホール部22を通過した鉛フリーはんだ50は、部品実装面側のランド部20A上でフィレット51を形成する。これによって、部品実装面側のリード部40の部分がランド部20Aにはんだ付けされる。
[Step-160]
And the attachment part (lead part 40) of components (not shown) is fixed to the land part 20A of the rigid multilayer printed wiring board 10 manufactured in this way by using lead-free solder 50, and the parts are printed in a multilayer manner. It can be mounted on the wiring board 10 (see FIG. 3). Specifically, when soldering the lead part 40 that is a component attachment part to the through-hole part 22, the lead part 40 is inserted into the through-hole part 22 from the part mounting surface side, and is opposite to the component mounting surface. The tip portion of the lead portion 40 exposed on the soldering surface side is soldered to the land portion 20B on the soldering surface side using the lead-free solder 50 so that the fillet 51 is formed. The lead-free solder 50 enters and fills the gap between the through-hole portion 22 and the lead portion 40, and the lead-free solder 50 that has passed through the through-hole portion 22 fillets 51 on the land portion 20A on the component mounting surface side. Form. Thereby, the part of the lead part 40 on the component mounting surface side is soldered to the land part 20A.

より具体的には、例えば、Sn−2.5%Ag−1%Bi−0.5%Cuを成分とする鉛フリーはんだを用いて、例えば、二重ウェーブ式のフローはんだ付け法にて、Sn−10Pbメッキ層が形成されたリード部付き部品の取付部(リード部)を、部品実装面側からスルーホール部22に挿入し、鉛フリーはんだを用いて取付部(リード部)をランド部20A,20Bに固定し、以て、部品を多層プリント配線板に実装することができる。   More specifically, for example, by using a lead-free solder containing Sn-2.5% Ag-1% Bi-0.5% Cu as a component, for example, in a double wave type flow soldering method, Insert the mounting part (lead part) of the part with lead part on which the Sn-10Pb plating layer is formed into the through-hole part 22 from the part mounting surface side, and use the lead-free solder to attach the mounting part (lead part) to the land part. The parts can be mounted on the multilayer printed wiring board by fixing to 20A and 20B.

このとき、バイアホール部21は、ランド部20A,20Bを覆う鉛フリーはんだから成るはんだ層50Aによって充填される(図3参照)。このように、バイアホール部21が、はんだ層50Aと共に一種のアンカーとして機能するが故に、ランド部20A,20Bの剥離現象及び/又はリフトオフ現象の確実なる発生防止又は抑制を達成することができる。   At this time, the via hole portion 21 is filled with a solder layer 50A made of lead-free solder covering the land portions 20A and 20B (see FIG. 3). Thus, since the via hole portion 21 functions as a kind of anchor together with the solder layer 50A, it is possible to reliably prevent or suppress the peeling phenomenon and / or the lift-off phenomenon of the land portions 20A and 20B.

図1に示した多層プリント配線板10においては、バイアホール部21の底部に接する内層ランド部がスルーホール部22と直接、接する構造としたが、内層ランド部はこのような構造に限定されない。図6に模式的な一部断面図を示すように、多層プリント配線板10Aにあっては、バイアホール部21の底部に接する内層ランド部あるいは内層配線は、スルーホール部22と直接、接してはいない。尚、このような構造を、以下に説明する各実施例における多層プリント配線板に適用することもできる。   In the multilayer printed wiring board 10 shown in FIG. 1, the inner layer land portion in contact with the bottom portion of the via hole portion 21 is in direct contact with the through hole portion 22, but the inner layer land portion is not limited to such a structure. As shown in a schematic partial cross-sectional view in FIG. 6, in the multilayer printed wiring board 10 </ b> A, the inner layer land portion or the inner layer wiring that contacts the bottom of the via hole portion 21 directly contacts the through hole portion 22. No. Such a structure can also be applied to a multilayer printed wiring board in each embodiment described below.

また、[工程−150]において、ソルダマスク30がランド部20A,20Bの外周部分を覆うように、ソルダマスク30を形成してもよい。このような多層プリント配線板10Bの模式的な一部断面図を、図7に示す。尚、このような構造を、以下に説明する実施例2における多層プリント配線板に適用することもできる。   In [Step-150], the solder mask 30 may be formed so as to cover the outer peripheral portions of the land portions 20A and 20B. A schematic partial cross-sectional view of such a multilayer printed wiring board 10B is shown in FIG. Such a structure can also be applied to a multilayer printed wiring board in Example 2 described below.

実施例2は、実施例1の変形である。実施例1においては、複数のバイアホール部が設けられており、各バイアホール部の断面形状を円形とした。一方、実施例2の多層プリント配線板10Cにおいては、模式的な一部平面図を図8に示すように、バイアホール部21Cの断面形状は、スルーホール部22を取り囲む環状(より具体的には円環状)の形状である。この点を除き、実施例2の多層プリント配線板10Cの構造、製造方法は、実質的に、実施例1にて説明した多層プリント配線板10の構造、製造方法と同じであるし、実施例2の多層プリント配線板実装方法も、実施例1の多層プリント配線板実装方法と同じである。更には、実施例2の多層プリント配線板10Cの模式的な一部断面図は、実質的に図1に示したと同様である。尚、図8においては、はんだ層、鉛フリーはんだ、フィレットの図示を省略している。   The second embodiment is a modification of the first embodiment. In Example 1, a plurality of via hole portions are provided, and the cross-sectional shape of each via hole portion is circular. On the other hand, in the multilayer printed wiring board 10C of Example 2, as shown in a schematic partial plan view of FIG. 8, the cross-sectional shape of the via hole portion 21C is an annular shape (more specifically, surrounding the through hole portion 22). Is an annular shape. Except for this point, the structure and manufacturing method of the multilayer printed wiring board 10C of the second embodiment are substantially the same as the structure and manufacturing method of the multilayer printed wiring board 10 described in the first embodiment. The multilayer printed wiring board mounting method 2 is the same as the multilayer printed wiring board mounting method of the first embodiment. Furthermore, the schematic partial cross-sectional view of the multilayer printed wiring board 10C of Example 2 is substantially the same as that shown in FIG. In FIG. 8, illustration of a solder layer, lead-free solder, and a fillet is omitted.

実施例2において、ランド部20A,20Bの平面形状(外縁が描く形状)は直径DL=2.0mmの円形である。そして、ランド部20A,20Bから1本の配線23が延びている。また、実施例2においては、バイアホール部21Cの幅WVは5×10-5m以上(具体的には、0.1mm)であり、バイアホール部21Cの外周部とランド部20A,20Bの外縁との間の最短距離Lは5×10-5m以上(より具体的には、0.1mm)である。更には、スルーホール部22の断面形状が描く図形は、直径DT=1.0mmの円形である。そして、ランド部20A,20Bの外縁が描く図形の面積をSL0とし、ランド部20A,20Bの面積をSL1、バイアホール部21Cの断面形状が描く図形の総面積をSVとし、スルーホール部22の断面形状が描く図形の面積をSTとしたとき、これらの値は、以下のとおりである。尚、SL0,SL1,SV及びSTは、上記の式(1)及び式(3)を満足している。 In Example 2, the planar shape (the shape drawn by the outer edge) of the land portions 20A and 20B is a circle having a diameter D L = 2.0 mm. A single wiring 23 extends from the land portions 20A and 20B. In Example 2, the width W V of the via hole portion 21C is 5 × 10 −5 m or more (specifically, 0.1 mm), and the outer peripheral portion of the via hole portion 21C and the land portions 20A and 20B. The shortest distance L between the outer edges of the two is 5 × 10 −5 m or more (more specifically, 0.1 mm). Furthermore, the figure drawn by the cross-sectional shape of the through-hole portion 22 is a circle having a diameter D T = 1.0 mm. The area of the figure drawn by the outer edges of the land parts 20A and 20B is S L0 , the area of the land parts 20A and 20B is S L1 , and the total area of the figure drawn by the cross-sectional shape of the via hole part 21C is S V , when the area of the figure the cross-sectional shape drawn parts 22 and the S T, these values are as follows. S L0 , S L1 , S V and S T satisfy the above formulas (1) and (3).

L0=1.00πmm2
L1=0.58πmm2
V =0.17πmm2
T =0.25πmm2
S L0 = 1.00πmm 2
S L1 = 0.58πmm 2
S V = 0.17πmm 2
S T = 0.25πmm 2

実施例2においては、バイアホール部21Cが、はんだ層50Aと共に一種のアンカーとして、実施例1と比較してより一層強力に機能するが故に、ランド部20A,20Bの剥離現象及び/又はリフトオフ現象の一層確実なる発生防止又は抑制を達成することができる。   In the second embodiment, the via hole portion 21C functions more powerfully as a kind of anchor together with the solder layer 50A than the first embodiment. Therefore, the peeling phenomenon and / or the lift-off phenomenon of the land portions 20A and 20B. It is possible to achieve more reliable prevention or suppression of the occurrence of the above.

実施例3も、実施例1の変形である。実施例1においては、バイアホール部21は、ランド部20A,20Bを覆うはんだ層50Aによって充填されている。一方、実施例3の多層プリント配線板110においては、その模式的な一部断面図を図9に示し、模式的な一部平面図を図10に示し、部品を実装した多層プリント配線板の模式的な一部端面図を図11に示すように、バイアホール部121は、多層プリント配線板110の最表面に形成されたソルダマスク130の延在部によって充填されている。この点を除き、実施例3の多層プリント配線板110の構造は、実質的に、実施例1にて説明した多層プリント配線板10の構造と同じである。尚、図10においては、はんだ層、鉛フリーはんだ、フィレットの図示を省略している。   The third embodiment is also a modification of the first embodiment. In the first embodiment, the via hole portion 21 is filled with a solder layer 50A that covers the land portions 20A and 20B. On the other hand, in the multilayer printed wiring board 110 of Example 3, the typical partial sectional view is shown in FIG. 9, the typical partial plan view is shown in FIG. 10, and the multilayer printed wiring board on which the components are mounted is shown. As shown in a schematic partial end view of FIG. 11, the via hole portion 121 is filled with an extending portion of a solder mask 130 formed on the outermost surface of the multilayer printed wiring board 110. Except for this point, the structure of the multilayer printed wiring board 110 of the third embodiment is substantially the same as the structure of the multilayer printed wiring board 10 described in the first embodiment. In FIG. 10, illustration of a solder layer, lead-free solder, and a fillet is omitted.

実施例3において、ランド部120A,120Bの平面形状(外縁が描く形状)は直径DL=2.0mmの円形である。そして、ランド部120A,120Bから1本の配線123が延びている。また、実施例3においては、複数(具体的には、4つ)のバイアホール部121が設けられており、各バイアホール部121の断面形状は、直径DV=5×10-5m以上(より具体的には、直径DV=0.1mm)の円形である。更には、各バイアホール部121の外周部とランド部120A,120Bの外縁との間の最短距離Lは5×10-5m以上(より具体的には、0.1mm)であり、ランド部120A,120Bの外周部分は、ランド部120A,120Bの外縁から5×10-5m以上(より具体的には、L’=0.3mm)、ソルダマスク130の延在部によって被覆されている。また、スルーホール部122の断面形状が描く図形は、直径DT=1.0mmの円形である。そして、ランド部120A,120Bの外縁が描く図形の面積をSL0とし、ランド部120A,120Bの面積をSL1、バイアホール部121の断面形状が描く図形の総面積をSVとし、スルーホール部122の断面形状(多層プリント配線板の厚さ方向に垂直な仮想平面で多層プリント配線板を切断したときに得られるスルーホール部122の形状)が描く図形の面積をSTとしたとき、これらの値は、以下のとおりである。尚、SL0,SL1,SV及びSTは、上記の式(1)及び式(2)を満足している。 In the third embodiment, the planar shape (the shape drawn by the outer edge) of the land portions 120A and 120B is a circle having a diameter D L = 2.0 mm. One wiring 123 extends from the land portions 120A and 120B. In the third embodiment, a plurality (specifically, four) of via holes 121 are provided, and the cross-sectional shape of each via hole 121 is a diameter D V = 5 × 10 −5 m or more. More specifically, it has a circular shape with a diameter D V = 0.1 mm. Furthermore, the shortest distance L between the outer peripheral portion of each via hole portion 121 and the outer edges of the land portions 120A and 120B is 5 × 10 −5 m or more (more specifically, 0.1 mm), and the land portion The outer peripheral portions of 120A and 120B are covered with an extended portion of the solder mask 130 at least 5 × 10 −5 m (more specifically, L ′ = 0.3 mm) from the outer edges of the land portions 120A and 120B. Further, the figure drawn by the cross-sectional shape of the through-hole portion 122 is a circle having a diameter D T = 1.0 mm. The area of the figure drawn by the outer edges of the land parts 120A and 120B is S L0 , the area of the land parts 120A and 120B is S L1 , and the total area of the figure drawn by the cross-sectional shape of the via hole part 121 is S V , the area of the figure (shape of the through hole 122 obtained when cutting the multilayer printed circuit board by a virtual plane perpendicular to the thickness direction of the multilayer printed wiring board) is drawn when the S T cross-sectional shape of the parts 122, These values are as follows: S L0 , S L1 , S V and S T satisfy the above formulas (1) and (2).

L0=1.00πmm2
L1=0.74πmm2
V =0.01πmm2
T =0.25πmm2
S L0 = 1.00πmm 2
S L1 = 0.74πmm 2
S V = 0.01πmm 2
S T = 0.25πmm 2

実施例3のリジッド多層プリント配線板の製造方法は、実施例1の[工程−150]と同様の工程において、ランド部120A,120Bの外周部分をソルダマスク130の延在部で被覆し、且つ、バイアホール部121をソルダマスク130の延在部によって充填する点を除き、実質的に、実施例1にて説明したリジッド多層プリント配線板と同様とすることができるので、詳細な説明は省略する。また、実施例3の多層プリント配線板実装方法も、実質的に、実施例1の多層プリント配線板実装方法と同様とすることができるので、詳細な説明は省略する。   The manufacturing method of the rigid multilayer printed wiring board according to the third embodiment covers the outer peripheral portions of the land portions 120A and 120B with the extending portions of the solder mask 130 in the same process as [Step-150] of the first embodiment, and Except for the point that the via hole portion 121 is filled with the extended portion of the solder mask 130, it can be substantially the same as the rigid multilayer printed wiring board described in the first embodiment, and thus detailed description thereof is omitted. Further, the multilayer printed wiring board mounting method of the third embodiment can be substantially the same as the multilayer printed wiring board mounting method of the first embodiment, and thus detailed description thereof is omitted.

実施例3にあっては、バイアホール部121は、ランド部120A,120Bの外周部分を覆うソルダマスク130によって充填されているので、バイアホール部121が、ソルダマスク130と共に一種のアンカーとして機能し、ランド部120A,120Bの剥離現象及び/又はリフトオフ現象の確実なる発生防止又は抑制を達成することができる。   In the third embodiment, the via hole portion 121 is filled with the solder mask 130 covering the outer peripheral portions of the land portions 120A and 120B. Therefore, the via hole portion 121 functions as a kind of anchor together with the solder mask 130. It is possible to reliably prevent or suppress the peeling phenomenon and / or the lift-off phenomenon of the portions 120A and 120B.

実施例4は、実施例3の変形である。実施例3においては、複数のバイアホール部が設けられており、各バイアホール部の断面形状を円形とした。一方、実施例4の多層プリント配線板110Aにおいては、模式的な一部平面図を図12に示すように、バイアホール部121Aの断面形状は、スルーホール部122を取り囲む環状(より具体的には円環状)の形状である。この点を除き、実施例4の多層プリント配線板110Aの構造、製造方法は、実質的に、実施例3にて説明した多層プリント配線板110の構造、製造方法と同じであるし、実施例4の多層プリント配線板110Aの模式的な一部断面図は、実質的に図9に示したと同様である。尚、図12においては、はんだ層、鉛フリーはんだ、フィレットの図示を省略している。   The fourth embodiment is a modification of the third embodiment. In Example 3, a plurality of via hole portions are provided, and the cross-sectional shape of each via hole portion is circular. On the other hand, in the multilayer printed wiring board 110A of Example 4, as shown in a schematic partial plan view of FIG. 12, the cross-sectional shape of the via hole portion 121A is an annular shape (more specifically, surrounding the through hole portion 122). Is an annular shape. Except for this point, the structure and manufacturing method of the multilayer printed wiring board 110A of the fourth embodiment are substantially the same as the structure and manufacturing method of the multilayer printed wiring board 110 described in the third embodiment. A schematic partial cross-sectional view of the multilayer printed wiring board 110A of No. 4 is substantially the same as that shown in FIG. In FIG. 12, illustration of a solder layer, lead-free solder, and fillet is omitted.

実施例4において、バイアホール部121Aの幅WVは5×10-5m以上(具体的には、0.1mm)であり、バイアホール部121Aの外周部とランド部120A,120Bの外縁との間の最短距離Lは5×10-5m以上(より具体的には、0.1mm)であり、ランド部120A,120Bの外周部分は、ランド部120A,120Bの外縁から5×10-5m以上(より具体的には、L’=0.3mm)、ソルダマスク130の延在部によって被覆されている。更には、ランド部120A,120Bの外縁が描く図形の面積をSL0とし、ランド部120A,120Bの面積をSL1、バイアホール部121Aの断面形状が描く図形の総面積をSVとし、スルーホール部122の断面形状が描く図形の面積をSTとしたとき、これらの値は、以下のとおりである。尚、SL0,SL1,SV及びSTは、上記の式(1)及び式(3)を満足している。 In Example 4, the width W V of the via hole portion 121A is 5 × 10 −5 m or more (specifically, 0.1 mm), and the outer peripheral portion of the via hole portion 121A and the outer edges of the land portions 120A and 120B The shortest distance L is 5 × 10 −5 m or more (more specifically, 0.1 mm), and the outer peripheral portions of the land portions 120A and 120B are 5 × 10 from the outer edges of the land portions 120A and 120B. 5 m or more (more specifically, L ′ = 0.3 mm), which is covered with the extending portion of the solder mask 130. Furthermore, the land portion 120A, an area of a figure edge drawn in 120B and S L0, land portion 120A, an area of 120B S L1, the total area of the cross section drawing figure via hole portion 121A and S V, through when the area of the diagram as the profile cross-sectional shape of the hole portion 122 was S T, these values are as follows. S L0 , S L1 , S V and S T satisfy the above formulas (1) and (3).

L0=1.00πmm2
L1=0.58πmm2
V =0.17πmm2
T =0.25πmm2
S L0 = 1.00πmm 2
S L1 = 0.58πmm 2
S V = 0.17πmm 2
S T = 0.25πmm 2

実施例4においては、バイアホール部121Aが、ソルダマスク130と共に一種のアンカーとして、実施例3と比較してより一層強力に機能するが故に、ランド部120A,120Bの剥離現象及び/又はリフトオフ現象の一層確実なる発生防止又は抑制を達成することができる。   In the fourth embodiment, the via hole portion 121A functions more powerfully as a kind of anchor together with the solder mask 130 as compared with the third embodiment. Therefore, the peeling phenomenon and / or the lift-off phenomenon of the land portions 120A and 120B are caused. A more reliable generation prevention or suppression can be achieved.

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明した多層プリント配線板の構成や、構造、層数、製造方法や条件、使用材料、部品実装方法や条件、使用した鉛フリーはんだ、部品等は例示であり、適宜変更することができる。従来の有鉛はんだを用いた場合にあっても、部品実装プリント配線板の使用条件が過酷である場合には、ランド部が基材表面から剥離する場合があり得る。このような場合には、たとえ従来の有鉛はんだを用いるにしても、本発明の多層プリント配線板のランド部、多層プリント配線板の製造方法あるいは多層プリント配線板実装方法を適用することが好ましい。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. The configuration, structure, number of layers, manufacturing method and conditions, materials used, component mounting method and conditions, lead-free solder used, components, etc. used for the multilayer printed wiring board described in the examples are examples and should be changed as appropriate. Can do. Even when the conventional leaded solder is used, the land portion may be peeled off from the surface of the base material when the usage condition of the component-mounted printed wiring board is severe. In such a case, it is preferable to apply the land portion of the multilayer printed wiring board of the present invention, the manufacturing method of the multilayer printed wiring board, or the multilayer printed wiring board mounting method even if conventional leaded solder is used. .

また、例えば、図13に模式的な一部平面図を示すように、実施例1にて説明した構造の多層プリント配線板と、実施例3にて説明した構造の多層プリント配線板を組み合わせた多層プリント配線板210とすることもできる。即ち、バイアホール部221Aは、ランド部220Aを覆うはんだ層によって充填されており、バイアホール部221Bは、多層プリント配線板210の最表面に形成されたソルダマスク230の延在部によって充填されている構成とすることもできる。尚、図13中、参照番号222はスルーホール部を指し、参照番号223は配線を指す。また、図13においては、はんだ層、鉛フリーはんだ、フィレットの図示を省略している。更には、実施例1にて説明した構造の多層プリント配線板と、実施例4にて説明した構造の多層プリント配線板を組み合わせた多層プリント配線板とすることもできるし、実施例2にて説明した構造の多層プリント配線板と、実施例3にて説明した構造の多層プリント配線板を組み合わせた多層プリント配線板とすることもできるし、実施例2にて説明した構造の多層プリント配線板と、実施例4にて説明した構造の多層プリント配線板を組み合わせた多層プリント配線板とすることもできる。   Further, for example, as shown in a schematic partial plan view in FIG. 13, the multilayer printed wiring board having the structure described in Example 1 and the multilayer printed wiring board having the structure described in Example 3 are combined. A multilayer printed wiring board 210 may also be used. That is, the via hole portion 221A is filled with a solder layer covering the land portion 220A, and the via hole portion 221B is filled with an extending portion of the solder mask 230 formed on the outermost surface of the multilayer printed wiring board 210. It can also be configured. In FIG. 13, reference numeral 222 indicates a through hole portion, and reference numeral 223 indicates a wiring. Moreover, in FIG. 13, illustration of a solder layer, lead-free solder, and a fillet is omitted. Furthermore, the multilayer printed wiring board having the structure described in the first embodiment and the multilayer printed wiring board having the structure described in the fourth embodiment can be combined. The multilayer printed wiring board having the structure described above may be combined with the multilayer printed wiring board having the structure described in the third embodiment, or the multilayer printed wiring board having the structure described in the second embodiment. And it can also be set as the multilayer printed wiring board which combined the multilayer printed wiring board of the structure demonstrated in Example 4. FIG.

図1は、実施例1の多層プリント配線板の模式的な一部断面図である。FIG. 1 is a schematic partial cross-sectional view of a multilayer printed wiring board according to the first embodiment. 図2は、実施例1の多層プリント配線板の模式的な一部平面図である。FIG. 2 is a schematic partial plan view of the multilayer printed wiring board according to the first embodiment. 図3は、部品を実装した状態の実施例1における多層プリント配線板の模式的な一部端面図である。FIG. 3 is a schematic partial end view of the multilayer printed wiring board in Example 1 in a state where components are mounted. 図4の(A)及び(B)は、実施例1の多層プリント配線板の製造方法を説明するための内層材等の模式的な一部端面図である。4A and 4B are schematic partial end views of the inner layer material and the like for explaining the method for manufacturing the multilayer printed wiring board of Example 1. FIG. 図5の(A)及び(B)は、図4の(B)に引き続き、実施例1の多層プリント配線板の製造方法を説明するための内層材等の模式的な一部端面図である。5A and 5B are schematic partial end views of the inner layer material and the like for explaining the method of manufacturing the multilayer printed wiring board of Example 1 following FIG. 4B. . 図6は、実施例1の多層プリント配線板の変形例の模式的な一部断面図である。FIG. 6 is a schematic partial cross-sectional view of a modified example of the multilayer printed wiring board according to the first embodiment. 図7は、実施例1の多層プリント配線板の別の変形例の模式的な一部断面図である。FIG. 7 is a schematic partial cross-sectional view of another modification of the multilayer printed wiring board according to the first embodiment. 図8は、実施例2の多層プリント配線板の模式的な一部平面図である。FIG. 8 is a schematic partial plan view of the multilayer printed wiring board according to the second embodiment. 図9は、実施例3の多層プリント配線板の模式的な一部断面図である。FIG. 9 is a schematic partial cross-sectional view of the multilayer printed wiring board of Example 3. 図10は、実施例3の多層プリント配線板の模式的な一部平面図である。FIG. 10 is a schematic partial plan view of the multilayer printed wiring board according to the third embodiment. 図11は、部品を実装した状態の実施例3における多層プリント配線板の模式的な一部端面図である。FIG. 11 is a schematic partial end view of the multilayer printed wiring board in Example 3 in a state where components are mounted. 図12は、実施例4の多層プリント配線板の模式的な一部断面図である。FIG. 12 is a schematic partial cross-sectional view of the multilayer printed wiring board of Example 4. 図13は、実施例1と実施例3の多層プリント配線板を組み合わせた多層プリント配線板の模式的な一部断面図である。FIG. 13 is a schematic partial cross-sectional view of a multilayer printed wiring board in which the multilayer printed wiring boards of Example 1 and Example 3 are combined. 図14の(A)及び(B)は、それぞれ、従来のプリント配線板の一例における、ランド部を模式的に示す部分的な平面図及び部分的な端面図である。FIGS. 14A and 14B are a partial plan view and a partial end view schematically showing a land portion in an example of a conventional printed wiring board, respectively. 図15は、従来のプリント配線板において、鉛フリーはんだを使用したときの問題点を説明するためのプリント配線板の模式的な一部端面図である。FIG. 15 is a schematic partial end view of a printed wiring board for explaining problems when lead-free solder is used in a conventional printed wiring board.

符号の説明Explanation of symbols

10,10A,10B,10C,110,110A,210・・・多層プリント配線板、111,112,113・・・絶縁材、121,122・・・内層材、131,132,133,134,135,136・・・パターニングされた銅箔、14・・・メッキ層、20A,20B,120A,120B,220A・・・ランド部、21,21C,121,121A,221A,221B・・・バイアホール部、22,122,222・・・スルーホール部、23,123,223・・・配線、30,130,230・・・ソルダマスク、40・・・リード部、50A・・・はんだ層、50・・・鉛フリーはんだ、51・・・フィレット
10, 10A, 10B, 10C, 110, 110A, 210 ... multilayer printed wiring board, 11 1 , 11 2 , 11 3 ... insulating material, 12 1 , 12 2 ... inner layer material, 13 1 , 13 2 , 13 3 , 13 4 , 13 5 , 13 6 ... Patterned copper foil, 14... Plated layer, 20A, 20B, 120A, 120B, 220A. 121A, 221A, 221B ... via hole part, 22,122,222 ... through hole part, 23,123,223 ... wiring, 30,130,230 ... solder mask, 40 ... lead part 50A ... solder layer, 50 ... lead-free solder, 51 ... fillet

Claims (23)

部品を実装するために多層プリント配線板の最表面に設けられたランド部であって、
バイアホール部、及び、部品挿入用のスルーホール部が設けられていることを特徴とする多層プリント配線板のランド部。
A land portion provided on the outermost surface of the multilayer printed wiring board for mounting components,
A land portion of a multilayer printed wiring board, wherein a via hole portion and a through hole portion for component insertion are provided.
前記バイアホール部は、ランド部の剥離現象及び/又はリフトオフ現象の発生防止又は抑制のために形成されていることを特徴とする請求項1に記載の多層プリント配線板のランド部。 The land portion of the multilayer printed wiring board according to claim 1, wherein the via hole portion is formed for preventing or suppressing the occurrence of a peeling phenomenon and / or a lift-off phenomenon of the land portion. 前記バイアホール部は、多層プリント配線板の最表面に形成されたソルダマスクの延在部によって充填されていることを特徴とする請求項1に記載の多層プリント配線板のランド部。 The land portion of the multilayer printed wiring board according to claim 1, wherein the via hole portion is filled with an extended portion of a solder mask formed on the outermost surface of the multilayer printed wiring board. 前記バイアホール部は、ランド部を覆うはんだ層によって充填されていることを特徴とする請求項1に記載の多層プリント配線板のランド部。 The land portion of the multilayer printed wiring board according to claim 1, wherein the via hole portion is filled with a solder layer covering the land portion. 複数のバイアホール部が設けられており、各バイアホール部の断面形状は円形であることを特徴とする請求項1に記載の多層プリント配線板のランド部。 The land portion of the multilayer printed wiring board according to claim 1, wherein a plurality of via hole portions are provided, and a cross-sectional shape of each via hole portion is circular. 各バイアホール部の直径は5×10-5m以上であり、各バイアホール部の外周部とランド部の外縁との間の最短距離は5×10-5m以上であることを特徴とする請求項5に記載の多層プリント配線板のランド部。 The diameter of each via hole portion is 5 × 10 −5 m or more, and the shortest distance between the outer peripheral portion of each via hole portion and the outer edge of the land portion is 5 × 10 −5 m or more. The land part of the multilayer printed wiring board according to claim 5. 前記バイアホール部の断面形状は、スルーホール部を取り囲む環状の形状であることを特徴とする請求項1に記載の多層プリント配線板のランド部。 The land portion of the multilayer printed wiring board according to claim 1, wherein a cross-sectional shape of the via hole portion is an annular shape surrounding the through hole portion. バイアホール部の幅は5×10-5m以上であり、バイアホール部の外周部とランド部の外縁との間の最短距離は5×10-5m以上であることを特徴とする請求項7に記載の多層プリント配線板のランド部。 The width of the via hole portion is 5 × 10 −5 m or more, and the shortest distance between the outer peripheral portion of the via hole portion and the outer edge of the land portion is 5 × 10 −5 m or more. A land portion of the multilayer printed wiring board according to 7. (A)多層プリント基板の最表面に、配線及びランド部を形成する工程と、
(B)多層プリント基板の最表面にソルダマスクを形成し、多層プリント配線板を得る工程、
を具備し、
前記工程(A)において、ランド部に、バイアホール部、及び、部品挿入用のスルーホール部を形成する工程を含むことを特徴とする多層プリント配線板の製造方法。
(A) forming a wiring and a land on the outermost surface of the multilayer printed board;
(B) forming a solder mask on the outermost surface of the multilayer printed circuit board to obtain a multilayer printed wiring board;
Comprising
In the step (A), a method for producing a multilayer printed wiring board, comprising the step of forming a via hole portion and a through hole portion for component insertion in the land portion.
前記バイアホール部は、ランド部の剥離現象及び/又はリフトオフ現象の発生防止又は抑制のために形成されていることを特徴とする請求項9に記載の多層プリント配線板の製造方法。 10. The method of manufacturing a multilayer printed wiring board according to claim 9, wherein the via hole portion is formed for preventing or suppressing the occurrence of a land peeling phenomenon and / or a lift-off phenomenon. 前記工程(B)において、前記バイアホール部をソルダマスクの延在部によって充填することを特徴とする請求項9に記載の多層プリント配線板の製造方法。 The method for manufacturing a multilayer printed wiring board according to claim 9, wherein in the step (B), the via hole portion is filled with an extended portion of a solder mask. 複数のバイアホール部が設けられており、各バイアホール部の断面形状は円形であることを特徴とする請求項9に記載の多層プリント配線板の製造方法。 The method for manufacturing a multilayer printed wiring board according to claim 9, wherein a plurality of via hole portions are provided, and a cross-sectional shape of each via hole portion is circular. 各バイアホール部の直径は5×10-5m以上であり、各バイアホール部の外周部とランド部の外縁との間の最短距離は5×10-5m以上であることを特徴とする請求項12に記載の多層プリント配線板の製造方法。 The diameter of each via hole portion is 5 × 10 −5 m or more, and the shortest distance between the outer peripheral portion of each via hole portion and the outer edge of the land portion is 5 × 10 −5 m or more. The manufacturing method of the multilayer printed wiring board of Claim 12. 前記バイアホール部の断面形状は、スルーホール部を取り囲む環状の形状であることを特徴とする請求項9に記載の多層プリント配線板の製造方法。 The method for manufacturing a multilayer printed wiring board according to claim 9, wherein a cross-sectional shape of the via hole portion is an annular shape surrounding the through hole portion. バイアホール部の幅は5×10-5m以上であり、バイアホール部の外周部とランド部の外縁との間の最短距離は5×10-5m以上であることを特徴とする請求項14に記載の多層プリント配線板の製造方法。 The width of the via hole portion is 5 × 10 −5 m or more, and the shortest distance between the outer peripheral portion of the via hole portion and the outer edge of the land portion is 5 × 10 −5 m or more. 14. A method for producing a multilayer printed wiring board according to 14. (A)多層プリント基板の最表面に、配線及びランド部を形成する工程と、
(B)多層プリント基板の最表面にソルダマスクを形成し、多層プリント配線板を得る工程と、
(C)鉛フリーはんだを用いて部品の取付部をランド部に固定し、以て、部品を多層プリント配線板に実装する工程、
を具備し、
前記工程(A)において、ランド部に、バイアホール部、及び、部品挿入用のスルーホール部を形成する工程を含むことを特徴とする多層プリント配線板実装方法。
(A) forming a wiring and a land on the outermost surface of the multilayer printed board;
(B) forming a solder mask on the outermost surface of the multilayer printed circuit board to obtain a multilayer printed wiring board;
(C) The process of mounting the component on the multilayer printed wiring board by fixing the mounting portion of the component to the land portion using lead-free solder,
Comprising
In the step (A), the method for mounting a multilayer printed wiring board includes a step of forming a via hole portion and a through hole portion for component insertion in the land portion.
前記バイアホール部は、ランド部の剥離現象及び/又はリフトオフ現象の発生防止又は抑制のために形成されていることを特徴とする請求項16に記載の多層プリント配線板実装方法。 17. The multilayer printed wiring board mounting method according to claim 16, wherein the via hole portion is formed for preventing or suppressing the occurrence of a land peeling phenomenon and / or a lift-off phenomenon. 前記工程(B)において、前記バイアホール部をソルダマスクの延在部によって充填することを特徴とする請求項16に記載の多層プリント配線板実装方法。 The multilayer printed wiring board mounting method according to claim 16, wherein in the step (B), the via hole portion is filled with an extended portion of a solder mask. 前記工程(C)において、前記バイアホール部を鉛フリーはんだによって充填することを特徴とする請求項16に記載の多層プリント配線板実装方法。 The multilayer printed wiring board mounting method according to claim 16, wherein in the step (C), the via hole portion is filled with lead-free solder. 複数のバイアホール部が設けられており、各バイアホール部の断面形状は円形であることを特徴とする請求項16に記載の多層プリント配線板実装方法。 The multilayer printed wiring board mounting method according to claim 16, wherein a plurality of via hole portions are provided, and a cross-sectional shape of each via hole portion is circular. 各バイアホール部の直径は5×10-5m以上であり、各バイアホール部の外周部とランド部の外縁との間の最短距離は5×10-5m以上であることを特徴とする請求項20に記載の多層プリント配線板実装方法。 The diameter of each via hole portion is 5 × 10 −5 m or more, and the shortest distance between the outer peripheral portion of each via hole portion and the outer edge of the land portion is 5 × 10 −5 m or more. The multilayer printed wiring board mounting method according to claim 20. 前記バイアホール部の断面形状は、スルーホール部を取り囲む環状の形状であることを特徴とする請求項16に記載の多層プリント配線板実装方法。 The multilayer printed wiring board mounting method according to claim 16, wherein a cross-sectional shape of the via hole portion is an annular shape surrounding the through hole portion. バイアホール部の幅は5×10-5m以上であり、バイアホール部の外周部とランド部の外縁との間の最短距離は5×10-5m以上であることを特徴とする請求項22に記載の多層プリント配線板実装方法。 The width of the via hole portion is 5 × 10 −5 m or more, and the shortest distance between the outer peripheral portion of the via hole portion and the outer edge of the land portion is 5 × 10 −5 m or more. The multilayer printed wiring board mounting method according to 22.
JP2003277244A 2003-07-22 2003-07-22 Land, manufacturing method, and mounting method for multilayer printed wiring board Pending JP2005044990A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003277244A JP2005044990A (en) 2003-07-22 2003-07-22 Land, manufacturing method, and mounting method for multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003277244A JP2005044990A (en) 2003-07-22 2003-07-22 Land, manufacturing method, and mounting method for multilayer printed wiring board

Publications (1)

Publication Number Publication Date
JP2005044990A true JP2005044990A (en) 2005-02-17

Family

ID=34264021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003277244A Pending JP2005044990A (en) 2003-07-22 2003-07-22 Land, manufacturing method, and mounting method for multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP2005044990A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270008A (en) * 2005-02-23 2006-10-05 Furukawa Electric Co Ltd:The Lead-free soldering board and its manufacturing method
JP2007207897A (en) * 2006-01-31 2007-08-16 Victor Co Of Japan Ltd Printed circuit board including end surface through-hole
JP2007227937A (en) * 2006-02-24 2007-09-06 Samsung Electro-Mechanics Co Ltd Core layer including nickel layer, multilayer substrate and manufacturing method thereof
JP2009076727A (en) * 2007-09-21 2009-04-09 Mitsubishi Electric Corp Printed wiring board, electronic equipment using the same, and manufacturing method thereof
JP2011222625A (en) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp Printed wiring board, printed circuit device and manufacturing method of printed circuit device
JP2015201530A (en) * 2014-04-07 2015-11-12 三菱電機株式会社 Printed circuit board and electronic apparatus
JP2021022623A (en) * 2019-07-25 2021-02-18 株式会社フジクラ Multilayered substrate
WO2021177114A1 (en) * 2020-03-04 2021-09-10 日東電工株式会社 Wiring circuit board

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270008A (en) * 2005-02-23 2006-10-05 Furukawa Electric Co Ltd:The Lead-free soldering board and its manufacturing method
JP4570505B2 (en) * 2005-02-23 2010-10-27 古河電気工業株式会社 Lead-free soldering substrate and manufacturing method thereof
JP2007207897A (en) * 2006-01-31 2007-08-16 Victor Co Of Japan Ltd Printed circuit board including end surface through-hole
JP2007227937A (en) * 2006-02-24 2007-09-06 Samsung Electro-Mechanics Co Ltd Core layer including nickel layer, multilayer substrate and manufacturing method thereof
JP2009076727A (en) * 2007-09-21 2009-04-09 Mitsubishi Electric Corp Printed wiring board, electronic equipment using the same, and manufacturing method thereof
JP2011222625A (en) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp Printed wiring board, printed circuit device and manufacturing method of printed circuit device
JP2015201530A (en) * 2014-04-07 2015-11-12 三菱電機株式会社 Printed circuit board and electronic apparatus
JP2021022623A (en) * 2019-07-25 2021-02-18 株式会社フジクラ Multilayered substrate
WO2021177114A1 (en) * 2020-03-04 2021-09-10 日東電工株式会社 Wiring circuit board
JP7443092B2 (en) 2020-03-04 2024-03-05 日東電工株式会社 wiring circuit board

Similar Documents

Publication Publication Date Title
US6178093B1 (en) Information handling system with circuit assembly having holes filled with filler material
US8069558B2 (en) Method for manufacturing substrate having built-in components
KR100530965B1 (en) Printing mask, method of printing solder paste using printing mask, surface-mounted structural assembly, and method of manufacturing surface-mounted structural assembly
US20040124003A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
JP2014036160A (en) Wiring board
KR100887894B1 (en) Land portion of printed wiring board, method for manufacturing printed wiring board, and printed wiring board mounting method
JP4479848B2 (en) Circuit board
US20120152606A1 (en) Printed wiring board
WO2010016522A1 (en) Printed-circuit board, printed-circuit board manufacturing method, and electronic device
JP2005044990A (en) Land, manufacturing method, and mounting method for multilayer printed wiring board
JP2011193008A (en) Surface mounting component mounted on circuit board, method of mounting the circuit board, and electronic apparatus using the circuit board
JP4547817B2 (en) Land portion of printed wiring board, printed wiring board mounted with components, printed wiring board manufacturing method, and printed wiring board mounting method
JP3726046B2 (en) Circuit board and electronic device using the same
WO2005072032A1 (en) Circuit board, mounting structure of circuit board, and mounting method for circuit board
JP3686861B2 (en) Circuit board and electronic device using the same
JP2007019150A (en) Printed wiring board and printed circuit board
JP2004022713A (en) Multilayer wiring board
JP4735538B2 (en) Electronics
JP5359993B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2006024858A (en) Printed-wiring board and method for manufacturing the same
JP2004297053A (en) Interlayer junction and multilayer printed circuit board having the same
JP4527617B2 (en) Circuit board and electronic device using the same
JP2009076727A (en) Printed wiring board, electronic equipment using the same, and manufacturing method thereof
JPH06152141A (en) Multilayer electronic circuit board
TWI594675B (en) Printed circuit board and method for manufacturing same