JP2009064804A - Electronic apparatus and method of manufacturing the same - Google Patents

Electronic apparatus and method of manufacturing the same Download PDF

Info

Publication number
JP2009064804A
JP2009064804A JP2007228873A JP2007228873A JP2009064804A JP 2009064804 A JP2009064804 A JP 2009064804A JP 2007228873 A JP2007228873 A JP 2007228873A JP 2007228873 A JP2007228873 A JP 2007228873A JP 2009064804 A JP2009064804 A JP 2009064804A
Authority
JP
Japan
Prior art keywords
substrate
bump
adhesive
electrode
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007228873A
Other languages
Japanese (ja)
Inventor
Koji Mizutani
厚司 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007228873A priority Critical patent/JP2009064804A/en
Publication of JP2009064804A publication Critical patent/JP2009064804A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To secure mechanical connection between a semiconductor chip and a substrate while preventing the generation of a short circuit caused by a bump portion protruded from a concavity of the substrate without previously providing the bump and a conductive adhesive in the concavity of the substrate in an electronic apparatus constituted by providing en electrode in the concavity formed on one surface of a substrate, introducing the bump of the semiconductor chip into the concavity, and connecting the bump with a substrate electrode. <P>SOLUTION: In an electronic apparatus, a concavity 21 whose bottom is constituted by a substrate electrode 40 is provided on one surface 20a of a substrate 20, a bump 30 is introduced into the concavity 21 and made to come into direct contact with the substrate electrode 40, an electric insulative adhesive 50 is arranged on a portion other than the concavity 21 of a portion between the substrate 20 and a semiconductor chip 10, the semiconductor chip 10 and the substrate 20 are adhered to each other, and a nonadhesive arrangement portion 60 which is a region in which the adhesive 50 is not arranged on an opening edge of the concavity 21 and a region for housing a protruded portion from the concavity 21 of the bump 30 is provided between the substrate 20 and the semiconductor chip 10. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、電子部品と基板とをバンプを介して接合してなる電子装置およびそのような電子装置の製造方法に関する。   The present invention relates to an electronic device in which an electronic component and a substrate are joined via bumps, and a method for manufacturing such an electronic device.

従来より、この種の電子装置としては、電子部品や抵抗、コンデンサなどの電子部品を、ガラス基材、セラミック基材などの基板にバンプを介して実装してなるものが一般的である。   Conventionally, as this type of electronic device, an electronic device such as an electronic component, a resistor, a capacitor, or the like is generally mounted on a substrate such as a glass substrate or a ceramic substrate via bumps.

このような電子装置は、一面側にはんだや銅などよりなる複数のバンプを有する電子部品と、バンプに対応する位置に形成された複数の電極を一面側に有する基板とを用意した後、電子部品の一面と基板の一面とを対向させ、バンプを加熱しながらバンプと基板電極とを接触させることにより、バンプを基板電極に接合するものである。   Such an electronic device is prepared by preparing an electronic component having a plurality of bumps made of solder, copper, etc. on one side and a substrate having a plurality of electrodes formed on the one side corresponding to the bumps. The bump is bonded to the substrate electrode by making one surface of the component and one surface of the substrate face each other and contacting the bump and the substrate electrode while heating the bump.

ここで、従来では、複数のバンプとこれに対応する複数の基板電極とを位置あわせするにあたって、基板電極の平面的な表面に球面状のバンプ先端を接して位置決めすることは、非常に難しいものであった。   Here, conventionally, when aligning a plurality of bumps and a plurality of substrate electrodes corresponding to the bumps, it is very difficult to position the spherical bump tip in contact with the planar surface of the substrate electrode. Met.

そのため、作業中や運搬中においてバンプの位置ずれ、離脱不良が生じたり、さらに、バンプの大きさのばらつき、基板の反りやねじれなどにより、複数のバンプ間にてバンプ先端面の高低差が生じたりすることで、バンプと基板電極との間に接続不良が発生していた。   Therefore, bump misalignment and separation failure occur during operation and transportation, and bump height difference between multiple bumps occurs due to bump size variation, board warpage and twisting, etc. As a result, a connection failure occurred between the bump and the substrate electrode.

このような問題に対して、特許文献1や特許文献2に記載のように、基板の電極を凹凸形状とし、凹部内にバンプをはめ込む方法が提案されている。ここで、特許文献1では、凹部内に予め導電性接着剤を配置した後、そこへバンプをはめ込む方法が採られており、特許文献2では、凹部内に予め基板側のバンプを設け、これと電子部品側のバンプとを接合する方法が採られている。
特開平10−313170号公報 特開平07−335992号公報
In order to solve such a problem, as described in Patent Document 1 and Patent Document 2, a method has been proposed in which the electrode of the substrate is formed into an uneven shape and a bump is fitted into the recessed portion. Here, in Patent Document 1, after a conductive adhesive is disposed in advance in the recess, a method of fitting a bump therein is adopted. In Patent Document 2, a bump on the substrate side is provided in the recess in advance. And a bump on the electronic component side are employed.
JP-A-10-313170 Japanese Unexamined Patent Publication No. 07-335992

しかしながら、上記特許文献1および上記特許文献2に記載されているように、基板の凹部に電子部品のバンプを入り込ませる方法では、たとえばバンプの体積が凹部の容積よりも大きい場合、バンプが凹部からはみ出てしまい、電極間のショートを発生させる危険がある。   However, as described in Patent Document 1 and Patent Document 2, in the method in which the bump of the electronic component is inserted into the recess of the substrate, for example, when the volume of the bump is larger than the volume of the recess, the bump is removed from the recess. There is a risk that it will protrude and cause a short circuit between the electrodes.

また、電子部品と基板との間の接合がバンプによる接続のみであることから、電子部品と基板間の熱応力差がダイレクトにバンプの根元に伝わり、バンプの根元部にクラックが生じて接続寿命が低下するなどの不具合を生じる。この場合、電子部品と基板との間にアンダーフィルを設けることが考えられるが、そのための配置工程が必要となり、製造コストが増加するおそれがある。   In addition, since the connection between the electronic component and the substrate is only a bump connection, the difference in thermal stress between the electronic component and the substrate is directly transmitted to the base of the bump, causing a crack at the base of the bump, resulting in a connection life. Causes problems such as lowering. In this case, it is conceivable to provide an underfill between the electronic component and the substrate. However, an arrangement step for that purpose is required, which may increase the manufacturing cost.

また、接合前において基板の凹部内に、上記特許文献1では予め導電性接着剤を配設し、上記特許文献2では予めバンプを形成するが、これらの場合、導電性接着剤の配設工程やバンプの形成工程が必要であり、製造コストが増加するおそれがある。   In addition, in Patent Document 1, a conductive adhesive is disposed in advance in the recesses of the substrate before bonding, and in Patent Document 2, a bump is formed in advance. In these cases, the conductive adhesive is disposed. And a bump forming step is required, which may increase the manufacturing cost.

本発明は、上記問題に鑑みてなされたものであり、基板の一面に形成した凹部内に電極を設け、電子部品のバンプを当該凹部内に入り込ませることにより電極と接続するようにした電子装置において、基板の凹部内に予めバンプや導電性接着剤を設けることなく、且つ、基板の凹部からはみ出すバンプの部分による短絡の発生を防止しつつ、電子部品と基板との機械的接合性を確保することを目的とする。   The present invention has been made in view of the above problems, and an electronic device is provided in which an electrode is provided in a recess formed on one surface of a substrate and a bump of an electronic component enters the recess to be connected to the electrode. In order to ensure the mechanical bondability between the electronic component and the substrate without providing bumps or conductive adhesive in the recesses of the substrate in advance and preventing the occurrence of short circuits due to the bumps protruding from the recesses of the substrate. The purpose is to do.

上記目的を達成するため、本発明は、基板(20)の一面(20a)に、当該一面(20a)より凹むとともに底部が電極(40)により構成された凹部(21)を設け、バンプ(30)を、凹部(21)に入り込ませ電極(40)に直接接触させた状態で電極(40)と接合し、基板(20)の一面(20a)と電子部品(10)の一面(10a)との間のうち、凹部(21)が位置する部位以外の部位に、電気絶縁性の接着剤(50)を配置して、この接着剤(50)を介して電子部品(10)と基板(20)とを接着し、さらに、基板(20)の一面(20a)と電子部品(10)の一面(10a)との間に、凹部(21)の開口縁部に接着剤(50)が配置されない領域であってバンプ(30)のうち凹部(21)からはみ出す部分を収納するための領域である非接着剤配置部(60)を設けたことを、第1の特徴とする。   In order to achieve the above object, the present invention provides a bump (30) on one surface (20a) of a substrate (20), which is recessed from the one surface (20a) and whose bottom is constituted by an electrode (40). ) Enters the recess (21) and is in direct contact with the electrode (40), and is joined to the electrode (40), and one surface (20a) of the substrate (20) and one surface (10a) of the electronic component (10) An electrical insulating adhesive (50) is disposed in a region other than the region where the recess (21) is located, and the electronic component (10) and the substrate (20) are disposed through the adhesive (50). In addition, the adhesive (50) is not disposed on the opening edge of the recess (21) between the one surface (20a) of the substrate (20) and the one surface (10a) of the electronic component (10). The part of the bump (30) that protrudes from the recess (21) Non adhesive disposed portion which is a region for storing that was provided (60), the first feature.

それによれば、バンプ(30)の接合時に、加熱されたバンプ(30)が変形して凹部(21)からはみ出したとしても、このはみ出し部分は、非接着剤配置部(60)の範囲内に留まり、接着剤(50)の接着領域や隣の凹部(21)すなわち隣の電極(40)に侵入するのを防止できる。また、バンプ(30)と基板(20)の電極(40)とは直接接触であるが、接着剤(50)による電子部品(10)と基板(20)との接着により、バンプ(30)と電極(40)との接触性も確保され、バンプ(30)に加わる応力も緩和される。   According to this, even when the bump (30) is bonded, even if the heated bump (30) is deformed and protrudes from the recess (21), the protruding portion is within the range of the non-adhesive arrangement portion (60). It is possible to prevent the adhesive (50) from adhering to the adhesive region and the adjacent recess (21), that is, the adjacent electrode (40). Further, the bump (30) and the electrode (40) of the substrate (20) are in direct contact, but the bump (30) and the electrode (40) are bonded to the substrate (20) by the adhesive (50). The contact with the electrode (40) is also ensured, and the stress applied to the bump (30) is relaxed.

よって、本発明によれば、基板(20)の凹部(21)内に、予め従来のようなバンプや導電性接着剤を設けることなく、且つ、基板(20)の凹部(21)からはみ出すバンプ(30)の部分による短絡の発生を防止しつつ、電子部品(10)と基板(20)との機械的接合性を確保することができる。   Therefore, according to the present invention, bumps that protrude from the recesses (21) of the substrate (20) without previously providing bumps or conductive adhesive in the recesses (21) of the substrate (20) in advance are provided. While preventing the occurrence of a short circuit due to the portion (30), it is possible to ensure the mechanical bondability between the electronic component (10) and the substrate (20).

ここで、バンプ(30)は、はんだよりなる球状をなすものであり、凹部(21)は、開口部の形状が多角形をなすものであってもよい。   Here, the bump (30) may have a spherical shape made of solder, and the recess (21) may have a polygonal opening.

このようにすれば、バンプ(30)が凹部(21)に入り込むときに、球状のバンプ(30)と凹部(21)の角部との間に隙間が取れ、当該隙間が、熱変形したバンプ(30)の余分な部分を収納するスペースとなるため、好ましい。   In this way, when the bump (30) enters the recess (21), a gap is formed between the spherical bump (30) and the corner of the recess (21), and the gap is a thermally deformed bump. Since it becomes the space which accommodates the excess part of (30), it is preferable.

また、本発明は、電子装置の製造方法としてもとらえることができる。すなわち、本発明の製造方法では、まず、基板(20)として、一面(20a)より凹むとともに底部が電極(40)により構成された凹部(21)を有するものを用意し、接合工程の前に、基板(20)の一面(20a)および電子部品(10)の一面(10a)の少なくとも一方のうち凹部(21)が位置する部位以外の部位に、電気絶縁性の接着剤(50)を配置するとともに、接着剤(50)による接着後の基板(20)の一面(20a)と電子部品(10)の一面(10a)との間において、凹部(21)の開口縁部に接着剤(50)が配置されない領域である非接着剤配置部(60)が存在するように、当該接着剤(50)の配置を行う。   The present invention can also be regarded as a method for manufacturing an electronic device. That is, in the manufacturing method of the present invention, first, as the substrate (20), a substrate that is recessed from the one surface (20a) and has a recess (21) whose bottom is constituted by the electrode (40) is prepared, and before the bonding step. An electrically insulating adhesive (50) is disposed in a portion other than the portion where the recess (21) is located in at least one of the one surface (20a) of the substrate (20) and the one surface (10a) of the electronic component (10). In addition, an adhesive (50) is formed on the opening edge of the recess (21) between the one surface (20a) of the substrate (20) after being bonded by the adhesive (50) and the one surface (10a) of the electronic component (10). The adhesive (50) is placed so that there is a non-adhesive placement part (60), which is a region where () is not placed.

次に、接合工程では、バンプ(30)を凹部(21)に入り込ませバンプ(30)の加熱を行いながら電極(40)に直接接触させることでバンプ(30)と電極(40)との接合を行うとともに、接着剤(50)を介して電子部品(10)と基板(20)とを接着し、さらに、バンプ(30)のうち上記加熱によって凹部(21)からはみ出す部分を、非接着剤配置部(60)の範囲内に位置させるようにする。この製造方法を、本発明では第2の特徴としている。   Next, in the bonding step, the bump (30) and the electrode (40) are bonded by bringing the bump (30) into the recess (21) and directly contacting the electrode (40) while heating the bump (30). In addition, the electronic component (10) and the substrate (20) are bonded via the adhesive (50), and a portion of the bump (30) that protrudes from the recess (21) by the heating is a non-adhesive. It is made to position in the range of an arrangement | positioning part (60). This manufacturing method is the second feature of the present invention.

この製造方法によれば、バンプ(30)の接合時に、加熱されたバンプ(30)が変形して凹部(21)からはみ出したとしても、このはみ出し部分は、非接着剤配置部(60)の範囲内に留まり、接着剤(50)の接着領域や隣の凹部(21)すなわち隣の電極(40)に侵入するのを防止できる。また、バンプ(30)と基板(20)の電極(40)とは直接接触であるが、接着剤(50)による電子部品(10)と基板(20)との接着により、バンプ(30)と電極(40)との接触性も確保され、バンプ(30)に加わる応力も緩和される。   According to this manufacturing method, even if the heated bump (30) is deformed and protrudes from the concave portion (21) when the bump (30) is bonded, the protruding portion is not attached to the non-adhesive placement portion (60). It stays within the range, and it is possible to prevent the adhesive (50) from entering the adhesive region and the adjacent recess (21), that is, the adjacent electrode (40). Further, the bump (30) and the electrode (40) of the substrate (20) are in direct contact, but the bump (30) and the electrode (40) are bonded to the substrate (20) by the adhesive (50). The contact with the electrode (40) is also ensured, and the stress applied to the bump (30) is relaxed.

よって、本発明の製造方法によれば、基板(20)の凹部(21)内に、予め従来のようなバンプや導電性接着剤を設けることなく、且つ、基板(20)の凹部(21)からはみ出すバンプ(30)の部分による短絡の発生を防止しつつ、電子部品(10)と基板(20)との機械的接合性を確保することができる。   Therefore, according to the manufacturing method of the present invention, the bump (21) of the substrate (20) is not provided in advance in the recess (21) of the substrate (20), and the recess (21) of the substrate (20). It is possible to ensure the mechanical bondability between the electronic component (10) and the substrate (20) while preventing the occurrence of a short circuit due to the protruding bump (30).

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置の要部を示す図であり、(a)は当該要部の概略断面図、(b)は、(a)に示される要部を、(a)中のA−A一点鎖線にて切断したときの当該要部の上視概略平面図である。
(First embodiment)
FIG. 1 is a diagram illustrating a main part of an electronic device according to a first embodiment of the present invention, where (a) is a schematic sectional view of the main part, and (b) is a main part shown in (a). It is the upper view schematic plan view of the said principal part when cut | disconnected by the AA dashed-dotted line in (a).

なお、図1において(a)は(b)中のB−B一点鎖線に沿った概略断面図である。また、図1(b)において、識別のために、後述するバンプ30には斜線ハッチング、後述する非接着剤配置部60には点ハッチングを、それぞれ便宜上、施してある。   In FIG. 1, (a) is a schematic cross-sectional view along the dot-dash line BB in (b). Further, in FIG. 1B, for the purpose of identification, hatching is applied to bumps 30 described later, and point hatching is applied to non-adhesive placement portions 60 described later for convenience.

この電子装置は、大きくは、一面10a側に複数のバンプ30を有する電子部品10と、バンプ30に対応する位置に形成された複数の電極40を一面20a側に有する基板20とを備えるとともに、電子部品10の一面10aと基板20の一面20aとを対向させつつバンプ30と電極40とを接触させた状態で、バンプ30が電極40に接合されているものである。   This electronic device generally includes an electronic component 10 having a plurality of bumps 30 on one surface 10a side, and a substrate 20 having a plurality of electrodes 40 formed on positions corresponding to the bumps 30 on one surface 20a side, The bump 30 is bonded to the electrode 40 in a state where the bump 30 and the electrode 40 are in contact with each other while the one surface 10a of the electronic component 10 and the one surface 20a of the substrate 20 are opposed to each other.

電子部品10は、基板20に対向する面である一面10aにバンプ30を有するものであれば、特に限定されるものではないが、本実施形態では、シリコン半導体よりなる半導体チップ10である。この半導体チップ10は、たとえば一般的なICチップであり、半導体プロセスにより形成されるものである。   The electronic component 10 is not particularly limited as long as the electronic component 10 has the bump 30 on the one surface 10a that is the surface facing the substrate 20, but in the present embodiment, the electronic component 10 is the semiconductor chip 10 made of a silicon semiconductor. The semiconductor chip 10 is, for example, a general IC chip, and is formed by a semiconductor process.

半導体チップ10の一面10aには、バンプ30が接続される複数個のチップ電極11が設けられている。このチップ電極11は、半導体チップ10と外部との電気的接続を行うものであり、たとえばTi/Niを下地とし表面がAuよりなるものである。また、チップ電極11の平面形状は、図1(b)に示されるバンプ30形状と同様の円形のものである。   A plurality of chip electrodes 11 to which bumps 30 are connected are provided on one surface 10a of the semiconductor chip 10. The chip electrode 11 is used for electrical connection between the semiconductor chip 10 and the outside. For example, Ti / Ni is used as a base and the surface is made of Au. The planar shape of the chip electrode 11 is a circular shape similar to the shape of the bump 30 shown in FIG.

バンプ30は、電極40への接合時に加えられる熱により変形する導電性材料よりなる。ここでは、典型的なものとして、バンプ30は、Pbフリーはんだや共晶はんだなどのはんだ材料よりなるはんだバンプである。このバンプ30は、その外形が球面をなす球状であり、はんだボールや印刷などの方法によりチップ電極11に設けられる。   The bump 30 is made of a conductive material that is deformed by heat applied during bonding to the electrode 40. Here, as a typical example, the bump 30 is a solder bump made of a solder material such as Pb-free solder or eutectic solder. The bump 30 has a spherical shape whose outer shape is a spherical surface, and is provided on the chip electrode 11 by a method such as a solder ball or printing.

基板20は、電気絶縁性の層を複数積層してなる絶縁性多層基板20である。具体的には、アルミナなどのセラミック、ガラスエポキシ、あるいは樹脂などの絶縁性層を複数積層し、各層の間に電極40を設けたものが挙げられる。以下、この基板20の電極40を、上記チップ電極11と区別するべく基板電極40という。また、図1(a)では、基板20の一面20aの表層2aおよびその下地である内層2bが示されている。   The substrate 20 is an insulating multilayer substrate 20 formed by laminating a plurality of electrically insulating layers. Specifically, there may be mentioned one in which a plurality of insulating layers such as ceramics such as alumina, glass epoxy, or resin are laminated and the electrode 40 is provided between each layer. Hereinafter, the electrode 40 of the substrate 20 is referred to as a substrate electrode 40 so as to be distinguished from the chip electrode 11. Further, FIG. 1A shows a surface layer 2a on one surface 20a of the substrate 20 and an inner layer 2b which is a base thereof.

この基板20において半導体チップ10の一面10aと対向する一面20aには、半導体チップ10のバンプ30に対応する位置に凹部21が設けられている。この凹部21は、基板20の一面20aより凹んでおり、その底部が基板電極40により構成されたものである。   A concave portion 21 is provided in a position corresponding to the bump 30 of the semiconductor chip 10 on one surface 20 a of the substrate 20 facing the one surface 10 a of the semiconductor chip 10. The recess 21 is recessed from the one surface 20 a of the substrate 20, and the bottom thereof is constituted by the substrate electrode 40.

具体的には、基板20の一面20a側の表層に対して、プレス加工やレーザ加工などにより穴あけを行い、これを凹部21とする。つまり、凹部21は、基板20の一面20a側の表層が除去されて穴となっている部位であり、凹部21の深さは基板の一面20a側の最表面に位置する表層2aの厚さに実質的に相当する。この凹部21は、開口部の形状が多角形をなすものであることが好ましく、ここでは、図1(b)に示されるように、凹部21の開口部は正方形をなす。   Specifically, the surface layer on the one surface 20 a side of the substrate 20 is punched by pressing or laser processing, and this is used as the recess 21. In other words, the recess 21 is a portion where the surface layer on the one surface 20a side of the substrate 20 is removed to form a hole, and the depth of the recess 21 is the thickness of the surface layer 2a located on the outermost surface on the one surface 20a side of the substrate. Substantially equivalent. The recess 21 preferably has a polygonal opening. Here, as shown in FIG. 1B, the opening of the recess 21 has a square shape.

ここで、凹部21の底部が基板電極40により構成されるとは、凹部21の底面が基板電極40の面となっていることである。この基板電極40は、一般的な多層基板の電極であるが、ここでは、図1(a)に示されるように、基板電極40は、凹部21の開口部側から、第1の電極41、第2の電極42が積層されてなる。   Here, the bottom portion of the recess 21 is configured by the substrate electrode 40 means that the bottom surface of the recess 21 is the surface of the substrate electrode 40. The substrate electrode 40 is an electrode of a general multilayer substrate. Here, as shown in FIG. 1A, the substrate electrode 40 is formed from the opening side of the recess 21 by the first electrode 41, The second electrode 42 is laminated.

これら第1の電極41、第2の電極42は、たとえば、それぞれメッキにより形成されたAu膜、Cu膜よりなる。つまり、本実施形態では、凹部21の底面を構成する基板電極40の面は、基板電極40における第1の電極41であり、バンプ30を構成するはんだに対して濡れ性に優れたAuよりなるものである。   The first electrode 41 and the second electrode 42 are made of, for example, an Au film and a Cu film formed by plating, respectively. That is, in this embodiment, the surface of the substrate electrode 40 that forms the bottom surface of the recess 21 is the first electrode 41 of the substrate electrode 40 and is made of Au that has excellent wettability with respect to the solder that forms the bump 30. Is.

そして、半導体チップ10のバンプ30は、この基板20の凹部21に入り込んで基板電極40に直接接触した状態で基板電極40と接合されている。ここでは、はんだよりなるバンプ30が、はんだ濡れ性に優れた金よりなる第1の電極41に直接接触している。それにより、半導体チップ10と基板電極40とは、バンプ30を介して電気的に接続されている。   The bumps 30 of the semiconductor chip 10 are joined to the substrate electrode 40 in a state of entering the recess 21 of the substrate 20 and in direct contact with the substrate electrode 40. Here, the bump 30 made of solder is in direct contact with the first electrode 41 made of gold having excellent solder wettability. Thereby, the semiconductor chip 10 and the substrate electrode 40 are electrically connected via the bumps 30.

また、本電子装置においては、図1に示されるように、基板20の一面20aおよび半導体チップ10の一面10aとの間のうち凹部21が位置する部位以外の部位に、接着剤50が配置されている。   Further, in the present electronic device, as shown in FIG. 1, an adhesive 50 is disposed in a portion other than the portion where the recess 21 is located between the one surface 20 a of the substrate 20 and the one surface 10 a of the semiconductor chip 10. ing.

この接着剤50は、電気絶縁性であり且つ熱により硬化する熱硬化性樹脂よりなる。具体的には、接着剤50はエポキシ樹脂よりなるもので、印刷などにより塗布して熱を加えて硬化させるものである。そして、この接着剤50を介して半導体チップ10と基板20とが接着されている。   The adhesive 50 is made of a thermosetting resin that is electrically insulating and is cured by heat. Specifically, the adhesive 50 is made of an epoxy resin, and is applied by printing or the like and applied with heat to be cured. The semiconductor chip 10 and the substrate 20 are bonded via the adhesive 50.

さらに、図1に示されるように、本実施形態では、基板20の一面20aおよび半導体チップ10の一面10aとの間には、凹部21の開口縁部に接着剤50が配置されない領域60が設けられている。この領域60は、バンプ30のうち凹部21からはみ出す部分を収納するための領域である非接着剤配置部60として構成されている。   Further, as shown in FIG. 1, in the present embodiment, a region 60 where the adhesive 50 is not disposed at the opening edge of the recess 21 is provided between the one surface 20 a of the substrate 20 and the one surface 10 a of the semiconductor chip 10. It has been. This region 60 is configured as a non-adhesive placement portion 60 that is a region for storing a portion of the bump 30 that protrudes from the recess 21.

言い換えれば、非接着剤配置部60は、接着後の半導体チップ10の一面10aと基板20の一面20aとの間のうち凹部21の開口部の外周端部を起点として凹部21の開口部の外側に位置する接着剤50の端部にまで拡がる領域である。ここでは、非接着剤配置部60は、図1(b)に示されるように、開口形状が正方形をなす凹部21の外側に位置し、凹部21を取り囲む矩形枠状の領域である。   In other words, the non-adhesive placement portion 60 is located outside the opening of the recess 21 starting from the outer peripheral end of the opening of the recess 21 between the one surface 10a of the semiconductor chip 10 after bonding and the one surface 20a of the substrate 20. This is a region that extends to the end of the adhesive 50 located in the area. Here, as shown in FIG. 1B, the non-adhesive placement portion 60 is a rectangular frame-like region that is located outside the recess 21 having a square opening shape and surrounds the recess 21.

この非接着剤配置部60の幅Cは図1(a)中の寸法Cで表されている。つまり、この非接着剤配置部60が存在することにより、凹部21の開口部と接着剤50とは、非接着剤配置部60を介して上記幅Cの距離だけ離れた位置関係にある。   The width C of the non-adhesive placement part 60 is represented by the dimension C in FIG. That is, due to the presence of the non-adhesive placement portion 60, the opening of the recess 21 and the adhesive 50 are in a positional relationship that is separated by a distance of the width C through the non-adhesive placement portion 60.

更に言うならば、この非接着剤配置部60は、接着された後の半導体チップ10の一面10aと基板20の一面20aとの間において、凹部21の開口部の外側に位置し且つ半導体チップ10の一面10a、基板20の一面20aおよび接着剤50の端面に取り囲まれ区画された領域に相当する部位である。   More specifically, the non-adhesive placement portion 60 is located outside the opening of the recess 21 between the one surface 10a of the semiconductor chip 10 and the one surface 20a of the substrate 20 after being bonded, and the semiconductor chip 10. This is a portion corresponding to a region surrounded and partitioned by the one surface 10 a, the one surface 20 a of the substrate 20, and the end surface of the adhesive 50.

そして、この非接着剤配置部60には、バンプ30のうち凹部21からはみ出す部分が収納されるようになっている。本電子装置では、設計的には、バンプ30は凹部21にちょうど全体が入るようなサイズとなっているが、製造上のばらつきなどにより、バンプ30が凹部21に入らず、はみ出してしまうことが起こりうる。   The non-adhesive placement portion 60 accommodates a portion of the bump 30 that protrudes from the recess 21. In the present electronic device, the size of the bump 30 is designed so that the entire recess 30 can be inserted into the recess 21. However, the bump 30 may not protrude into the recess 21 due to manufacturing variations. It can happen.

図1には、このようなバンプ30のはみ出しが生じた場合が示されている。たとえば、図1(a)の右側、図1(b)の右上および左下のバンプ30は凹部21に対してぴったりのサイズであるが、図1(a)の左側および図1(b)の左上および右下のバンプ30では、凹部21からのはみ出しが発生している。そして、本実施形態では、図1に示されるように、これらはみ出しが生じたバンプ30のはみ出し部分は、非接着剤配置部60の範囲内に位置している。   FIG. 1 shows a case where such a bump 30 protrudes. For example, the right side of FIG. 1A, the upper right and lower left bumps 30 of FIG. 1B have the same size as the recesses 21, but the left side of FIG. 1A and the upper left side of FIG. 1B. In the lower right bump 30, protrusion from the recess 21 occurs. In the present embodiment, as shown in FIG. 1, the protruding portion of the bump 30 where the protrusion has occurred is located within the range of the non-adhesive arrangement portion 60.

次に、本実施形態の電子装置の製造方法について述べる。本製造方法は、半導体チップ10と基板20とをバンプ30を介して対向させ、バンプ30を加熱して変形させながらバンプ30と基板電極40とを接触させて接合するものである。ここで、バンプ30の加熱による変形とは塑性変形であり、溶融状態を経たうえで変形してもよい。   Next, a method for manufacturing the electronic device of this embodiment will be described. In the present manufacturing method, the semiconductor chip 10 and the substrate 20 are opposed to each other through the bumps 30 and the bumps 30 and the substrate electrodes 40 are brought into contact with each other while the bumps 30 are heated to be deformed. Here, the deformation due to heating of the bumps 30 is plastic deformation, and may be deformed after passing through a molten state.

図2は、本製造方法における半導体チップ10と基板20とのバンプ30を介した接合工程を示す工程図であり、各ワークの断面を示している。   FIG. 2 is a process diagram illustrating a bonding process of the semiconductor chip 10 and the substrate 20 via the bumps 30 in the present manufacturing method, and shows a cross section of each workpiece.

まず、半導体チップ10の一面10aにおいてチップ電極11に対して、上記はんだボールや印刷などの方法によりバンプ30を形成する。一方、一面20aにおいてバンプ30に対応する位置に基板電極40が形成された基板20を用意する。このような基板20は、一般の多層基板の製造工程において、上記したプレスなどにより凹部21を形成することにより製造される。   First, bumps 30 are formed on the one surface 10a of the semiconductor chip 10 with respect to the chip electrode 11 by a method such as solder balls or printing. On the other hand, the substrate 20 having the substrate electrode 40 formed at a position corresponding to the bump 30 on the one surface 20a is prepared. Such a board | substrate 20 is manufactured by forming the recessed part 21 with an above described press etc. in the manufacturing process of a general multilayer substrate.

次に、基板20の一面20aのうち凹部21が位置する部位以外の部位に、上記したような印刷などにより上記接着剤50を配置する(接着剤配置工程)。ここで、基板20の一面20aのうち凹部21が位置する部位以外の部位とは、図2(a)に示されるように、凹部21の底部すなわち基板電極40よりも突出した凸部である。この凸部は、多層基板としての基板20における一面20a側の表層2aにより構成される。   Next, the adhesive 50 is disposed by printing or the like as described above on a portion of the surface 20a of the substrate 20 other than the portion where the recess 21 is located (adhesive placement step). Here, the portion other than the portion where the concave portion 21 is located on the one surface 20a of the substrate 20 is a convex portion protruding from the bottom of the concave portion 21, that is, the substrate electrode 40, as shown in FIG. This convex part is comprised by the surface layer 2a of the one surface 20a side in the board | substrate 20 as a multilayer board | substrate.

ここで、この接着剤配置工程では、接着剤50による接着後の基板20の一面20aと半導体チップ10の一面10aとの間において、凹部21の開口縁部に接着剤50が配置されない領域である非接着剤配置部60が存在するように、接着剤50を配置する。このことは、たとえば印刷マスクとして、非接着剤配置部60には接着剤50が塗布されないようなものを用いることで容易に行える。   Here, in this adhesive placement step, the adhesive 50 is not placed on the opening edge of the recess 21 between the one surface 20a of the substrate 20 after being bonded by the adhesive 50 and the one surface 10a of the semiconductor chip 10. The adhesive 50 is arranged so that the non-adhesive arrangement part 60 exists. This can be easily performed by using, for example, a printing mask that does not have the adhesive 50 applied to the non-adhesive placement portion 60.

次に、接合工程では、図2(a)に示されるように、半導体チップ10の一面10aと基板20の一面20aとを対向させた後、図2(b)に示されるように、半導体チップ10を基板20に向けて下降させてバンプ30を凹部21に入り込ませるとともに、バンプ30と基板電極40との直接接触および接着剤50を介した半導体チップ10と基板20との接着を行う。   Next, in the bonding step, as shown in FIG. 2A, after one surface 10a of the semiconductor chip 10 and one surface 20a of the substrate 20 are made to face each other, as shown in FIG. 10 is lowered toward the substrate 20 to cause the bump 30 to enter the recess 21, and the bump 30 and the substrate electrode 40 are directly contacted and the semiconductor chip 10 and the substrate 20 are bonded via the adhesive 50.

このバンプ30の凹部21への入り込み、バンプ30の基板電極40への接触および接着剤50による接着は、半導体チップ10を加圧して基板20側へ押しつけるとともにバンプ30および接着剤50を加熱しながら行う。これらバンプ30および接着剤50の具体的な加熱は、オーブンやヒータなどを用いて、ワークを加熱することで行う。   The entry of the bump 30 into the recess 21, the contact of the bump 30 to the substrate electrode 40 and the adhesion by the adhesive 50 are performed by pressing the semiconductor chip 10 and pressing it against the substrate 20 and heating the bump 30 and the adhesive 50. Do. The bumps 30 and the adhesive 50 are specifically heated by heating the workpiece using an oven or a heater.

この加熱は、たとえば100℃〜300℃へ多段階的に温度を上昇させていくものである。それによって、接着剤50が熱により硬化して半導体チップ10と基板20とが接着されるとともに、バンプ30が熱により変形して基板電極40に接触し接合される。   This heating increases the temperature in a multistage manner, for example, from 100 ° C to 300 ° C. As a result, the adhesive 50 is cured by heat and the semiconductor chip 10 and the substrate 20 are bonded together, and the bumps 30 are deformed by heat and contacted and bonded to the substrate electrode 40.

ここで、接着剤50の接着により、非接着剤配置部60は半導体チップ10、基板20および接着剤50により封止された空間となる。また、バンプ30の多くは、凹部21の開口部と同等以下のサイズであり、加熱されたこれらのバンプ30は、凹部21に入り込んで基板電極40に接触し上記押しつけ力により変形する。   Here, the non-adhesive placement part 60 becomes a space sealed by the semiconductor chip 10, the substrate 20, and the adhesive 50 by the adhesion of the adhesive 50. Further, most of the bumps 30 have a size equal to or smaller than the opening of the recess 21, and these heated bumps 30 enter the recess 21 and contact the substrate electrode 40 to be deformed by the pressing force.

一方、初期のバンプサイズが凹部21の開口部よりも大きい場合には、バンプ30は、熱により変形して凹部21に入り込み、基板電極40に接触した後、さらに押しつけられて変形する。これによりバンプ30と基板電極40との直接接触による接触面積が確保され、両者30、40が電気的に接合される。   On the other hand, when the initial bump size is larger than the opening of the recess 21, the bump 30 is deformed by heat and enters the recess 21, contacts the substrate electrode 40, and is further pressed and deformed. Thereby, the contact area by the direct contact of the bump 30 and the substrate electrode 40 is ensured, and both 30 and 40 are electrically joined.

具体的な例を挙げると、本実施形態では、接着剤50はエポキシ樹脂よりなり、たとえば150℃程度で熱硬化する。また、バンプ30ははんだよりなり、当該加熱により200℃〜300℃程度でリフローされて溶融状態となり、この状態にて凹部21への入り込み、および、基板電極40への直接接触を行うものである。   As a specific example, in the present embodiment, the adhesive 50 is made of an epoxy resin and is thermally cured at about 150 ° C., for example. Further, the bump 30 is made of solder, and is reflowed at about 200 ° C. to 300 ° C. by the heating to be in a molten state. In this state, the bump 30 enters the recess 21 and directly contacts the substrate electrode 40. .

この接合工程では、上記したように、製造上のばらつきなどにより存在する凹部21に入りきらないバンプ30が、熱変形によって凹部21からはみ出してしまう可能性がある。図2(b)の右側のバンプ30は、凹部21に対して適正サイズであり、ちょうど全体が入っているが、左側のバンプ30は、凹部21からはみ出している。   In this joining step, as described above, there is a possibility that the bumps 30 that do not fully enter the recesses 21 due to manufacturing variations or the like may protrude from the recesses 21 due to thermal deformation. The bump 30 on the right side in FIG. 2B has an appropriate size with respect to the concave portion 21 and is exactly the entire size, but the bump 30 on the left side protrudes from the concave portion 21.

本製造方法における接合工程では、このバンプ30のはみ出し部分は、非接着剤配置部60の範囲内に位置している。これは、基板20と半導体チップ10とが接着剤50によって接着されることにより、上記したように非接着剤配置部60が、基板20、半導体チップ10および接着剤50によって封止され区画された空間となり、バンプ30のはみ出し部分の進行が当該空間内に留められるためである。   In the bonding process in the present manufacturing method, the protruding portion of the bump 30 is located within the range of the non-adhesive placement portion 60. This is because the non-adhesive placement portion 60 is sealed and partitioned by the substrate 20, the semiconductor chip 10, and the adhesive 50 as described above by bonding the substrate 20 and the semiconductor chip 10 with the adhesive 50. This is because it becomes a space and the progress of the protruding portion of the bump 30 is kept in the space.

こうして、接合工程の終了に伴い、半導体チップ10のバンプ30と基板20の基板電極40とが電気的に接続されるとともに、凹部21以外の部位にて半導体チップ10の一面10aと基板20の一面20aとが接着剤50により機械的に接合されて、本実施形態の電子装置が完成する。   Thus, along with the end of the bonding process, the bumps 30 of the semiconductor chip 10 and the substrate electrodes 40 of the substrate 20 are electrically connected, and one surface 10a of the semiconductor chip 10 and one surface of the substrate 20 are formed at portions other than the recesses 21. 20a is mechanically joined to the adhesive 50 to complete the electronic device of this embodiment.

ところで、本実施形態によれば、基板20の一面20aに、底部が基板電極40により構成された凹部21を設け、この凹部21にバンプ30を挿入して基板電極40に直接接触させた状態で基板電極40と接合している。そのため、平坦な基板の一面に基板電極が設けられている場合に比べて、上記接合工程におけるバンプ30と基板電極40との位置あわせを精度良く行える。   By the way, according to the present embodiment, the concave portion 21 whose bottom portion is constituted by the substrate electrode 40 is provided on the one surface 20a of the substrate 20, and the bump 30 is inserted into the concave portion 21 so as to be in direct contact with the substrate electrode 40. Bonded to the substrate electrode 40. Therefore, compared with the case where the substrate electrode is provided on one surface of the flat substrate, the positioning of the bump 30 and the substrate electrode 40 in the bonding step can be performed with high accuracy.

また、バンプ30と基板電極40とは直接接触であり、上記従来のように基板の凹部に導電性接着剤やバンプを設けることなく、バンプ30と基板電極40との電気的な接続が実現されている。   Further, the bump 30 and the substrate electrode 40 are in direct contact, and the electrical connection between the bump 30 and the substrate electrode 40 is realized without providing a conductive adhesive or bump in the concave portion of the substrate as in the conventional case. ing.

そして、接着剤50によって半導体チップ10と基板20とが接着されているため、バンプ30と基板電極40とは単なる直接接触であったとしても、接着剤50の接着力によって両者30、40は離れることなく互いに押しつけあった状態が確保され、接触による電気的接続が確保される。   And since the semiconductor chip 10 and the board | substrate 20 are adhere | attached with the adhesive agent 50, even if the bump 30 and the board | substrate electrode 40 are a mere direct contact, both 30 and 40 leave | separate by the adhesive force of the adhesive agent 50. The state where they are pressed against each other is ensured, and the electrical connection by contact is ensured.

また、接着剤50による接合により、従来のバンプ部のみの接合の場合に比べて半導体チップ10と基板20との接合面積が増加するため、使用時の熱履歴などによるバンプ30にかかる応力が低減し、バンプ30の接続寿命を向上させることが可能となる。   Further, the bonding with the adhesive 50 increases the bonding area between the semiconductor chip 10 and the substrate 20 as compared with the conventional bonding of only the bump portion, so that the stress applied to the bump 30 due to the thermal history during use is reduced. In addition, the connection life of the bump 30 can be improved.

また、接着剤50による接合形態を採ることで、基板20の裏面に半導体チップ10を搭載した場合においても、リフロー前のチップ脱落を防止することが可能となる。さらに、接着剤50によって半導体チップ10と基板20とを機械的に接合することにより、アンダーフィル等の補強材が不要となる。   In addition, by adopting a bonding form using the adhesive 50, even when the semiconductor chip 10 is mounted on the back surface of the substrate 20, it is possible to prevent chip dropping before reflow. Furthermore, by mechanically bonding the semiconductor chip 10 and the substrate 20 with the adhesive 50, a reinforcing material such as underfill is not necessary.

また、本実施形態によれば、基板20の一面20aおよび半導体チップ10の一面10aとの間に、上記した凹部21からはみ出すバンプ30の部分を収納するための非接着剤配置部60を設けている。   In addition, according to the present embodiment, the non-adhesive placement portion 60 is provided between the one surface 20 a of the substrate 20 and the one surface 10 a of the semiconductor chip 10 to accommodate the bump 30 protruding from the recess 21. Yes.

それによれば、上記製造方法の接合工程時に、加熱されたバンプ30が変形して凹部21からはみ出したとしても、このはみ出し部分は、非接着剤配置部60の範囲内に留まり、接着剤50による接着領域や隣の凹部21すなわち隣の基板電極40に侵入するのを防止することができる。   According to this, even when the heated bump 30 is deformed and protrudes from the concave portion 21 during the bonding step of the manufacturing method, the protruding portion remains within the range of the non-adhesive arrangement portion 60 and is caused by the adhesive 50. It is possible to prevent intrusion into the adhesion region or the adjacent recess 21, that is, the adjacent substrate electrode 40.

この非接着剤配置部60の作用効果について、図3を用いて、より具体的に説明する。図3は、比較例として、図1に示される電子装置において非接着剤配置部60を持たない電子装置の要部を示す概略断面図である。この比較例では、基板20と半導体チップ10との間において接着剤50は、凹部21の開口部に接して設けられている。   The effect of this non-adhesive arrangement | positioning part 60 is demonstrated more concretely using FIG. FIG. 3 is a schematic cross-sectional view showing a main part of an electronic device that does not have the non-adhesive placement portion 60 in the electronic device shown in FIG. 1 as a comparative example. In this comparative example, the adhesive 50 is provided in contact with the opening of the recess 21 between the substrate 20 and the semiconductor chip 10.

この場合、接合工程時に上記したバンプ30のはみ出しが発生すると、凹部21からはみ出したバンプ30の部分は、図3に示されるように、接着剤50の配置領域まで侵入し、接着剤50と半導体チップ10との間に入り込んでしまう。すると、半導体チップ10と基板20との間に、図3に示されるような隙間が生じる。   In this case, when the bump 30 protrudes during the bonding process, the portion of the bump 30 protruding from the recess 21 penetrates to the area where the adhesive 50 is disposed, as shown in FIG. It enters between the chip 10. Then, a gap as shown in FIG. 3 is generated between the semiconductor chip 10 and the substrate 20.

仮に、このような半導体チップ10と基板20との間に隙間ができた場合、洗浄等の後工程において洗浄液中に浮遊するはんだボールや異物がチップと基板間に噛み込む可能性があり、また、接着剤50による接合面積の低下が発生するため、信頼性を低下させることになる。   If there is a gap between the semiconductor chip 10 and the substrate 20, solder balls or foreign matters floating in the cleaning liquid may be caught between the chip and the substrate in a subsequent process such as cleaning. Since the bonding area is reduced by the adhesive 50, the reliability is lowered.

しかし、本実施形態によれば、非接着剤配置部60による上記バンプはみ出し部分の吸収効果により、接着剤50による接着領域においては半導体チップ10と基板20との間に隙間が無くなるため、上記のような問題が回避され、信頼性を向上させることが可能となる。   However, according to the present embodiment, because the bump protruding portion absorbs the non-adhesive arrangement portion 60, there is no gap between the semiconductor chip 10 and the substrate 20 in the bonding region by the adhesive 50. Such a problem can be avoided and reliability can be improved.

また、この非接着剤配置部60によるバンプはみ出し部分の吸収効果について、図4、図5を参照して、さらに具体的に述べる。図4は、バンプ30の高さばらつきが生じた場合の基板電極40への接触状態を示す図、図5は、凹部深さを最小バンプ高さよりも浅くした場合の基板電極40への接触状態を示す図である。   Further, the absorption effect of the bump protruding portion by the non-adhesive arrangement portion 60 will be described more specifically with reference to FIGS. FIG. 4 is a diagram showing a contact state with the substrate electrode 40 when the height variation of the bump 30 occurs, and FIG. 5 is a contact state with the substrate electrode 40 when the depth of the recess is shallower than the minimum bump height. FIG.

非接着剤配置部60による当該効果は、複数個のバンプ30間で高さばらつきが生じる場合にも発揮される。上記図3の比較例のような場合、バンプ30のはみ出しの許容量が厳格に制限され、凹部21の容積に対するバンプ30の体積のばらつき量を、極力小さくすることが必要となる。それに比べて、本実施形態によれば、このばらつき量を大きくすることができ、製造上、有利である。   The effect by the non-adhesive arrangement portion 60 is also exhibited when height variation occurs between the plurality of bumps 30. In the case of the comparative example of FIG. 3 described above, the allowable amount of protrusion of the bump 30 is strictly limited, and it is necessary to reduce the variation in the volume of the bump 30 with respect to the volume of the recess 21 as much as possible. In contrast, according to the present embodiment, the amount of variation can be increased, which is advantageous in manufacturing.

たとえば、図4(a)に示されるように、複数個のバンプ30においては、製造上のばらつきなどにより各バンプ30間の高さ(バンプ高さ)がばらつき、バンプ高低差が生じる。一方、凹部21の深さ(凹部深さ)は、基板20の表層2aの厚さに実質的に相当するもので、バンプ高さに比べてばらつきは小さい。   For example, as shown in FIG. 4A, in the plurality of bumps 30, the height between the bumps 30 (bump height) varies due to manufacturing variations and the like, resulting in a bump height difference. On the other hand, the depth of the recess 21 (the recess depth) substantially corresponds to the thickness of the surface layer 2a of the substrate 20, and the variation is small compared to the bump height.

このようにバンプ高さがばらついている場合、図4(b)に示されるように、低いバンプ30においては凹部21の底部すなわち基板電極40に接触しないものが出てくる可能性がある。   When the bump height varies in this way, as shown in FIG. 4B, there is a possibility that a low bump 30 may come out of contact with the bottom of the recess 21, that is, the substrate electrode 40.

そこで、本実施形態では、基板電極40とバンプ30との接触を優先して、凹部深さを、最小のバンプ高さよりも浅く設定する。ここで、最小バンプ高さは、予め試作検討してバンプ高さに関する標準偏差などの統計的な処理を行って求める。   Therefore, in the present embodiment, priority is given to the contact between the substrate electrode 40 and the bump 30 and the recess depth is set shallower than the minimum bump height. Here, the minimum bump height is obtained by conducting trial processing in advance and performing statistical processing such as a standard deviation on the bump height.

このようにした場合、図5に示されるように、バンプ30のうち最小のバンプ高さのものでも基板電極40に接触する。図5(a)は、凹部21の容積が、複数のバンプ30のうちの最大体積よりも大きく設定されている場合であり、この場合は、非接着剤配置部60へのバンプ30のはみ出しは起こらない。   In this case, as shown in FIG. 5, the bump 30 having the smallest bump height contacts the substrate electrode 40 as shown in FIG. 5. FIG. 5A shows a case where the volume of the concave portion 21 is set to be larger than the maximum volume of the plurality of bumps 30. In this case, the protrusion of the bump 30 to the non-adhesive arrangement portion 60 is not caused. Does not happen.

一方、図5(b)は、凹部21の容積が、複数のバンプ30のうちの最大体積よりも小さく設定されている場合である。この場合は、非接着剤配置部60へのバンプ30のはみ出しが起こるものの、はみ出したバンプ30は非接着剤配置部60の範囲内に留まっているため、問題はない。   On the other hand, FIG. 5B shows a case where the volume of the recess 21 is set smaller than the maximum volume of the plurality of bumps 30. In this case, although the bump 30 protrudes to the non-adhesive arrangement portion 60, the protruding bump 30 remains within the non-adhesive arrangement portion 60, so there is no problem.

このように、本実施形態では、凹部深さを、最小のバンプ高さよりも浅く設定すれば、非接着剤配置部60によるバンプ30のはみ出し部の吸収効果により、バンプ30と基板電極40との接触による電気的接続を確実に行える。   As described above, in this embodiment, if the depth of the recess is set to be shallower than the minimum bump height, the bump 30 and the substrate electrode 40 can be absorbed by the non-adhesive placement portion 60 due to the absorption effect of the protruding portion of the bump 30. The electrical connection by contact can be reliably performed.

つまり、非接着剤配置部60がない場合は、バンプ30のサイズのばらつきを厳密に制御する必要があるが、本実施形態の場合、非接着剤配置部60の存在により、当該ばらつき幅を大きくすることが可能となり、製造上の歩留りが向上するというメリットが期待される。   That is, in the case where there is no non-adhesive placement portion 60, it is necessary to strictly control the variation in the size of the bumps 30, but in the case of this embodiment, the variation width is increased due to the presence of the non-adhesive placement portion 60. This is expected to have the advantage of improving the manufacturing yield.

このように、本実施形態の電子装置および当該電子装置の製造方法によれば、基板20の凹部21内に、予め従来のようなバンプや導電性接着剤を設けることなく、且つ、基板20の凹部21からはみ出すバンプ30の部分による短絡の発生を防止しつつ、半導体チップ10と基板20との機械的接合性およびバンプ30と基板電極40との電気的接続を確保することができる。   As described above, according to the electronic device and the method for manufacturing the electronic device of the present embodiment, the bump 20 or the conductive adhesive as in the related art is not provided in advance in the recess 21 of the substrate 20 and the substrate 20 While preventing the occurrence of a short circuit due to the portion of the bump 30 protruding from the recess 21, it is possible to ensure the mechanical bondability between the semiconductor chip 10 and the substrate 20 and the electrical connection between the bump 30 and the substrate electrode 40.

ここで、上記した本実施形態の効果を適切に実現するための電子装置の要部寸法について、限定するものではないが、一具体例を述べておく。図6は、上記図1に示した電子装置において、半導体チップ10と基板20との接合前の状態における各部の寸法を示す図である。   Here, although it does not limit about the principal part dimension of the electronic device for implement | achieving the effect of this embodiment mentioned above appropriately, one specific example is described. FIG. 6 is a diagram showing dimensions of each part in a state before the semiconductor chip 10 and the substrate 20 are joined in the electronic device shown in FIG.

図6において、寸法M:チップ電極11の直径M、寸法P:チップ電極11の配列ピッチP、寸法H:バンプ高さH、寸法D:接着剤50の厚さD、寸法N:凹部深さN、寸法L:凹部21の幅M。なお、ここでは凹部21は正方形であり、凹部21の幅Lは、当該正方形の1辺の長さである。また、寸法Cは、上記図1(a)にも記載されている非接着剤配置部60の幅Cである。   In FIG. 6, dimension M: diameter M of chip electrode 11, dimension P: arrangement pitch P of chip electrode 11, dimension H: bump height H, dimension D: thickness D of adhesive 50, dimension N: recess depth N, dimension L: width M of the recess 21. Here, the recess 21 is a square, and the width L of the recess 21 is the length of one side of the square. Further, the dimension C is the width C of the non-adhesive placement portion 60 described also in FIG.

このように定義された寸法において、たとえば、チップ電極11の直径M:約φ230μm、チップ電極11の配列ピッチP:約370μm、バンプ高さH:約115μm、接着剤50の厚さD:約20〜30μm、凹部深さN:約100μm、凹部21の幅M:230μm、非接着剤配置部60の幅C:10〜20μmである。   In the dimensions thus defined, for example, the diameter M of the chip electrodes 11 is about φ230 μm, the arrangement pitch P of the chip electrodes 11 is about 370 μm, the bump height H is about 115 μm, and the thickness D of the adhesive 50 is about 20 ˜30 μm, concave portion depth N: about 100 μm, concave portion 21 width M: 230 μm, non-adhesive placement portion 60 width C: 10-20 μm.

また、本実施形態では、上述したが、バンプ30は、はんだよりなる球状をなすものであり、凹部21は、開口部の形状が多角形をなすものである。   Further, in the present embodiment, as described above, the bump 30 has a spherical shape made of solder, and the concave portion 21 has a polygonal opening.

このようにすれば、球状のバンプ30に対して凹部21は角部が存在するものとなり、バンプ30が凹部21に入り込むときに、バンプ30と凹部21の角部との間に隙間ができる(上記図1(b)参照)。そして、この隙間が、熱変形したバンプ30の余分な部分を収納するスペースとなるため、凹部21からのバンプ30のはみ出しを防止するうえで、好ましい。   In this way, the concave portion 21 has a corner portion with respect to the spherical bump 30, and when the bump 30 enters the concave portion 21, a gap is formed between the bump 30 and the corner portion of the concave portion 21 ( (See FIG. 1 (b) above). This gap is a space for storing an excess portion of the thermally deformed bump 30, which is preferable in preventing the bump 30 from protruding from the recess 21.

また、上述したが、本実施形態では、基板電極40のうちバンプ30に接触する面を、はんだ濡れ性に優れた金よりなる第1の電極41として構成している。それにより、はんだバンプ30との濡れ性が良好となり、フラックスレスで接合が容易となる。そのため、フラックス残渣がなく、バンプ腐食の懸念が著しく低減する。   As described above, in the present embodiment, the surface of the substrate electrode 40 that contacts the bump 30 is configured as the first electrode 41 made of gold having excellent solder wettability. Thereby, the wettability with the solder bump 30 becomes good, and the joining becomes easy without flux. Therefore, there is no flux residue and the concern about bump corrosion is significantly reduced.

(第2実施形態)
図7は、本発明の第2実施形態に係る電子装置の製造方法における接合工程の要部を示す概略断面図であり、接着剤配置工程後における半導体チップ10と基板20とを対向させた状態を示している。
(Second Embodiment)
FIG. 7 is a schematic cross-sectional view showing the main part of the bonding step in the method for manufacturing an electronic device according to the second embodiment of the present invention, in which the semiconductor chip 10 and the substrate 20 are opposed to each other after the adhesive placement step. Is shown.

上記第1実施形態では、基板20側に接着剤50を配置する例を述べたが、本実施形態の製造方法では、接着剤配置工程において、電子部品としての半導体チップ10側に接着剤50を配置する。   In the first embodiment, the example in which the adhesive 50 is disposed on the substrate 20 side has been described. However, in the manufacturing method of the present embodiment, the adhesive 50 is disposed on the semiconductor chip 10 side as an electronic component in the adhesive disposing step. Deploy.

この場合、半導体チップ10の一面10aのうち凹部21が位置する部位以外の部位に、ディスペンスや印刷などにより接着剤50を配置する。ここで、半導体チップ10の一面10aのうち凹部21が位置する部位以外の部位とは、半導体チップ10の一面10aのうち基板20の凹部21と正対する部位以外の部位である。   In this case, the adhesive 50 is disposed by dispensing, printing, or the like on a portion of the one surface 10a of the semiconductor chip 10 other than the portion where the recess 21 is located. Here, the portion other than the portion where the concave portion 21 is located in the one surface 10 a of the semiconductor chip 10 is a portion other than the portion facing the concave portion 21 of the substrate 20 in the one surface 10 a of the semiconductor chip 10.

もちろん、この場合も、接着剤50による接着後の基板20の一面20aと半導体チップ10の一面10aとの間において、凹部21の開口縁部に非接着剤配置部60が存在するように、接着剤50を配置する。   Of course, also in this case, the bonding is performed so that the non-adhesive placement portion 60 exists at the opening edge of the recess 21 between the one surface 20a of the substrate 20 after the bonding with the adhesive 50 and the one surface 10a of the semiconductor chip 10. Agent 50 is placed.

その後は、本実施形態においても、上記同様の接合工程を行うことにより、上記図1に示したものと同様の電子装置が製造される。そして、本実施形態の製造方法によっても、上記第1実施形態と同様の作用効果を得ることが可能である。   Thereafter, also in the present embodiment, an electronic device similar to that shown in FIG. 1 is manufactured by performing the same bonding step. And also by the manufacturing method of this embodiment, it is possible to obtain the same effect as the said 1st Embodiment.

(第3実施形態)
図8は、本発明の第3実施形態に係る電子装置の製造方法における接合工程の要部を示す概略断面図であり、接着剤配置工程後における半導体チップ10と基板20とを対向させた状態を示している。
(Third embodiment)
FIG. 8 is a schematic cross-sectional view showing the main part of the bonding step in the method for manufacturing an electronic device according to the third embodiment of the present invention, in a state where the semiconductor chip 10 and the substrate 20 are opposed to each other after the adhesive placement step. Is shown.

本実施形態の製造方法では、接着剤配置工程において、半導体チップ10の一面10aのうち凹部21が位置する部位以外の部位、および、基板20の一面20aのうち凹部21が位置する部位以外の部位の両方に、接着剤50を配置する。   In the manufacturing method of the present embodiment, in the adhesive placement step, a portion other than the portion where the recess 21 is located in the one surface 10a of the semiconductor chip 10 and a portion other than the portion where the recess 21 is located in the one surface 20a of the substrate 20. The adhesive 50 is disposed on both.

この場合、接着剤50による接着後の基板20の一面20aと半導体チップ10の一面10aとの間において、凹部21の開口縁部に非接着剤配置部60が存在するように、半導体チップ10および基板20の両側に接着剤50を配置する。   In this case, the semiconductor chip 10 and the semiconductor chip 10 and the non-adhesive arrangement portion 60 exist at the opening edge of the recess 21 between the one surface 20a of the substrate 20 after being bonded by the adhesive 50 and the one surface 10a of the semiconductor chip 10. Adhesives 50 are disposed on both sides of the substrate 20.

その後は、本実施形態においても、上記同様の接合工程を行うことにより、上記図1に示したものと同様の電子装置が製造される。また、本実施形態の製造方法によっても、上記第1実施形態と同様の作用効果を得ることが可能である。   Thereafter, also in the present embodiment, an electronic device similar to that shown in FIG. 1 is manufactured by performing the same bonding step. Also, the manufacturing method of the present embodiment can provide the same effects as those of the first embodiment.

なお、本実施形態では、接着剤50として、硬化剤と主剤との混合により硬化する2液硬化性の材料を用いてもよい。この場合には、たとえば、半導体チップ10側に硬化剤、基板20側に主剤というように分けて設ければよい。   In the present embodiment, as the adhesive 50, a two-component curable material that cures by mixing a curing agent and a main agent may be used. In this case, for example, the curing agent may be provided separately on the semiconductor chip 10 side and the main agent may be provided on the substrate 20 side.

(第4実施形態)
図9は、本発明の第4実施形態に係る電子装置の製造方法における接合工程の要部を示す概略断面図であり、接着剤配置工程後における半導体チップ10と基板20とを対向させた状態を示している。
(Fourth embodiment)
FIG. 9 is a schematic cross-sectional view showing the main part of the bonding step in the method for manufacturing an electronic device according to the fourth embodiment of the present invention, in which the semiconductor chip 10 and the substrate 20 are opposed to each other after the adhesive placement step. Is shown.

本実施形態の製造方法では、接着剤配置工程において、半導体チップ10の一面10aのうち凹部21が位置する部位以外の部位に、接着剤50を配置するが、ここでは、さらにバンプ30の表面にも接着剤50を配置する。   In the manufacturing method of the present embodiment, the adhesive 50 is disposed in a portion of the one surface 10a of the semiconductor chip 10 other than the portion where the recess 21 is located in the adhesive placement step. Also, the adhesive 50 is disposed.

つまり、図9に示されるように、半導体チップ10の一面10aにおいて上記非接着剤配置部60を形成しながら、バンプ30も接着剤50で被覆するように、接着剤50の配置を行う。この場合、バンプ30と基板20との接着性の改善およびバンプ30の位置ずれの低減が行える。   That is, as shown in FIG. 9, the adhesive 50 is arranged so that the bumps 30 are covered with the adhesive 50 while the non-adhesive arrangement portion 60 is formed on the one surface 10 a of the semiconductor chip 10. In this case, the adhesion between the bumps 30 and the substrate 20 can be improved and the displacement of the bumps 30 can be reduced.

ただし、この場合、接合工程において、半導体チップ10を基板20に搭載する際の押付け力によって、バンプ30が接着剤50を突き破るようにする。それによって、バンプ30と基板電極40とが直接接触し、両者30、40が電気的に接続される。また、バンプ30の側面と凹部21の側面とが接着剤50により接着される。   However, in this case, the bump 30 breaks through the adhesive 50 by a pressing force when the semiconductor chip 10 is mounted on the substrate 20 in the bonding step. As a result, the bump 30 and the substrate electrode 40 are in direct contact, and the both 30 and 40 are electrically connected. Further, the side surfaces of the bumps 30 and the side surfaces of the recesses 21 are bonded by the adhesive 50.

また、本実施形態の製造方法としては、接着剤配置工程において、基板20の一面20aのうち凹部21が位置する部位以外の部位に、接着剤50を配置するときに、非接着剤配置部60を形成しながら、さらに凹部21の内面にも接着剤50を配置するようにしてもよい。   Moreover, as a manufacturing method of this embodiment, when the adhesive 50 is arrange | positioned in site | parts other than the site | part in which the recessed part 21 is located among the one surfaces 20a of the board | substrate 20 in the adhesive agent arrangement | positioning process, the non-adhesive arrangement | positioning part 60. Further, the adhesive 50 may be disposed also on the inner surface of the recess 21 while forming.

この場合、凹部21の内面に接着剤50を配置することとなるが、図9に示される半導体チップ10側への接着剤50の配置と同様に、接合工程において上記押付け力によって、バンプ30が接着剤50を突き破ることで両者30、40の電気的接続を行えばよい。そして、図9の場合と同様の効果が期待できる。   In this case, the adhesive 50 is disposed on the inner surface of the concave portion 21, but the bumps 30 are caused by the pressing force in the joining step in the same manner as the placement of the adhesive 50 on the semiconductor chip 10 side shown in FIG. 9. What is necessary is just to electrically connect both 30 and 40 by breaking through the adhesive agent 50. The same effect as in the case of FIG. 9 can be expected.

このように、本実施形態では、接合工程にてバンプ30が接着剤50を突き破ることが必要であるものの、実質的には上記実施形態と同様の接合工程を行うことで、上記図1に示したものと同様の電子装置を製造することができる。そして、上記第1実施形態と同様の作用効果を得ることが可能である。   Thus, in this embodiment, although it is necessary for the bump 30 to pierce the adhesive 50 in the bonding process, the bonding process substantially similar to that in the above-described embodiment is performed, as shown in FIG. An electronic device similar to the above can be manufactured. And it is possible to acquire the effect similar to the said 1st Embodiment.

(第5実施形態)
図10は、本発明の第5実施形態に係る電子装置の製造方法における接合工程の要部を示す概略断面図であり、接着剤配置工程後における半導体チップ10と基板20とを対向させた状態を示している。
(Fifth embodiment)
FIG. 10 is a schematic cross-sectional view showing the main part of the bonding step in the method for manufacturing an electronic device according to the fifth embodiment of the present invention, in which the semiconductor chip 10 and the substrate 20 are opposed to each other after the adhesive placement step. Is shown.

本実施形態では、凹部21の側面を、凹部21の底部から開口部に向かって拡がるテーパ面としたことが、上記第1実施形態と相違する点である。これにより、基板20の凹部21に対して、バンプ30の位置を正確に決めることが可能である。また、このテーパ形状をなす凹部21は、上記第2〜第4の各実施形態においても適用可能であることは明らかである。   The present embodiment is different from the first embodiment in that the side surface of the recess 21 is a tapered surface that expands from the bottom of the recess 21 toward the opening. Thereby, the position of the bump 30 can be accurately determined with respect to the concave portion 21 of the substrate 20. In addition, it is obvious that the tapered recess 21 can be applied to the second to fourth embodiments.

(第6実施形態)
図11は、本発明の第6実施形態に係る電子装置の製造方法における接合工程の要部を示す概略断面図であり、接着剤配置工程後における半導体チップ10と基板20とを対向させた状態を示している。
(Sixth embodiment)
FIG. 11: is a schematic sectional drawing which shows the principal part of the joining process in the manufacturing method of the electronic device which concerns on 6th Embodiment of this invention, and the state which made the semiconductor chip 10 and the board | substrate 20 face each other after an adhesive agent placement process Is shown.

本実施形態では、凹部21の側面をテーパ面とするが、その傾斜方向が上記第5実施形態とは逆であり、凹部21の開口部から底部に向かって拡がるテーパ面としている。この場合、凹部21の容積が増大し、バンプ30の形状ばらつきの吸収が容易になることが期待される。このテーパ形状をなす凹部21も、上記第2〜第4の各実施形態において適用可能であることは明らかである。   In the present embodiment, the side surface of the recess 21 is a tapered surface, but the inclination direction is opposite to that of the fifth embodiment, and the tapered surface extends from the opening of the recess 21 toward the bottom. In this case, it is expected that the volume of the concave portion 21 increases and the shape variation of the bump 30 can be easily absorbed. It is obvious that the concave portion 21 having the tapered shape is also applicable in the second to fourth embodiments.

(他の実施形態)
なお、バンプ30としては、上記したはんだ以外にも、CuやAuなどよりなるバンプでもよい。これらの場合、バンプ30は、メッキやワイヤボンディング法、あるいは、スパッタや蒸着などによりチップ電極11に設けられる。また、バンプ30の数や配列形態については適宜設計変更が可能である。
(Other embodiments)
The bump 30 may be a bump made of Cu, Au, or the like other than the solder described above. In these cases, the bumps 30 are provided on the chip electrode 11 by plating, wire bonding, sputtering, vapor deposition, or the like. The number of bumps 30 and the arrangement form can be appropriately changed.

また、基板20としては、電子部品10と対向する面である一面20aに、底部が基板電極40である凹部21を設けたものであればよく、上記した多層基板以外にも単層基板であってもよい。単層基板の場合、たとえば一面に凹部を設け、底部に基板電極を設け、この基板電極をスルーホールなどを介して、基板の他面側に引き回すなどの構成を採用すればよい。   Further, the substrate 20 may be any substrate as long as the concave portion 21 whose bottom portion is the substrate electrode 40 is provided on the one surface 20a that is the surface facing the electronic component 10, and may be a single layer substrate other than the multilayer substrate described above. May be. In the case of a single-layer substrate, for example, a configuration may be employed in which a concave portion is provided on one surface, a substrate electrode is provided on the bottom, and this substrate electrode is routed to the other surface side of the substrate through a through hole or the like.

また、上記実施形態では、バンプ30がはんだよりなる球状をなすものである場合に、凹部21を開口部の形状が多角形をなすものとすることで、凹部21の角部に、熱変形したバンプの余分な部分の収納スペースを形成したが、この多角形としては、上記正方形以外にも、長方形、三角形、五角形、六角形などであってもよい。   Further, in the above embodiment, when the bump 30 has a spherical shape made of solder, the concave portion 21 is thermally deformed to the corner portion of the concave portion 21 by making the shape of the opening portion polygonal. A storage space for an excess portion of the bump is formed, but the polygon may be a rectangle, a triangle, a pentagon, a hexagon, or the like other than the square.

また、凹部21の底部を構成する基板電極40としては、上記実施形態のようなAuよりなる第1の電極41、Cuよりなる第2の電極42が積層されてなるものでなくてもよく、1層のものでもよい。このようなものとしては、たとえばW(タングステン)やMo(モリブデン)などの導体ペーストよりなるものであってもよい。   Further, the substrate electrode 40 constituting the bottom of the concave portion 21 may not be formed by laminating the first electrode 41 made of Au and the second electrode 42 made of Cu as in the above-described embodiment, One layer may be used. As such a thing, you may consist of conductor pastes, such as W (tungsten) and Mo (molybdenum), for example.

本発明の第1実施形態に係る電子装置の要部を示す図であり、(a)は当該要部の概略断面図、(b)は(a)中のA−A一点鎖線にて切断したときの当該要部の上視概略平面図である。It is a figure which shows the principal part of the electronic device which concerns on 1st Embodiment of this invention, (a) is a schematic sectional drawing of the said principal part, (b) was cut | disconnected by the AA dashed-dotted line in (a). It is a top schematic plan view of the relevant part at the time. 第1実施形態に係る電子装置の製造方法における接合工程を示す工程図である。It is process drawing which shows the joining process in the manufacturing method of the electronic device which concerns on 1st Embodiment. 比較例としての非接着剤配置部を持たない電子装置の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the electronic device which does not have a non-adhesive arrangement | positioning part as a comparative example. バンプの高さばらつきが生じた場合の基板電極への接触状態を示す図である。It is a figure which shows the contact state to the board | substrate electrode when the height variation of bump arises. 凹部深さを最小バンプ高さよりも浅くした場合の基板電極への接触状態を示す図である。It is a figure which shows the contact state to the board | substrate electrode at the time of making a recessed part depth shallower than the minimum bump height. 上記図1に示した電子装置において半導体チップと基板との接合前の状態における各部の寸法を示す図である。It is a figure which shows the dimension of each part in the state before joining of a semiconductor chip and a board | substrate in the electronic device shown in the said FIG. 本発明の第2実施形態に係る電子装置の製造方法における接合工程の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the joining process in the manufacturing method of the electronic device which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係る電子装置の製造方法における接合工程の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the joining process in the manufacturing method of the electronic device which concerns on 3rd Embodiment of this invention. 本発明の第4実施形態に係る電子装置の製造方法における接合工程の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the joining process in the manufacturing method of the electronic device which concerns on 4th Embodiment of this invention. 本発明の第5実施形態に係る電子装置の製造方法における接合工程の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the joining process in the manufacturing method of the electronic device which concerns on 5th Embodiment of this invention. 本発明の第6実施形態に係る電子装置の製造方法における接合工程の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the joining process in the manufacturing method of the electronic device which concerns on 6th Embodiment of this invention.

符号の説明Explanation of symbols

10…電子部品としての半導体チップ、10a…半導体チップの一面、
20…基板、20a…基板の一面、21…凹部、30…バンプ、40…基板電極、
50…接着剤、60…非接着剤配置部。
10 ... Semiconductor chip as an electronic component, 10a ... One side of the semiconductor chip,
20 ... Substrate, 20a ... One surface of the substrate, 21 ... Recess, 30 ... Bump, 40 ... Substrate electrode,
50 ... Adhesive, 60 ... Non-adhesive placement part.

Claims (3)

一面(10a)側にバンプ(30)を有する電子部品(10)と、
前記バンプ(30)に対応する位置に形成された電極(40)を一面(20a)側に有する基板(20)とを備え、
前記電子部品(10)の前記一面(10a)と前記基板(20)の前記一面(20a)とを対向させ前記バンプ(30)と前記電極(40)とを接触させた状態で、前記バンプ(30)が前記電極(40)に接合されている電子装置において、
前記基板(20)の前記一面(20a)には、当該一面(20a)より凹むとともに底部が前記電極(40)により構成された凹部(21)が設けられ、
前記バンプ(30)は、前記凹部(21)に入り込んで前記電極(40)に直接接触した状態で前記電極(40)と接合されており、
前記基板(20)の前記一面(20a)と前記電子部品(10)の前記一面(10a)との間のうち、前記凹部(21)が位置する部位以外の部位に、電気絶縁性の接着剤(50)が配置され、前記接着剤(50)を介して前記電子部品(10)と前記基板(20)とが接着されており、
さらに、前記基板(20)の前記一面(20a)と前記電子部品(10)の前記一面(10a)との間には、前記凹部(21)の開口縁部に前記接着剤(50)が配置されない領域であって前記バンプ(30)のうち前記凹部(21)からはみ出す部分を収納するための領域である非接着剤配置部(60)が設けられていることを特徴とする電子装置。
An electronic component (10) having a bump (30) on one side (10a),
A substrate (20) having an electrode (40) formed at a position corresponding to the bump (30) on one surface (20a) side;
With the one surface (10a) of the electronic component (10) and the one surface (20a) of the substrate (20) facing each other, the bump (30) and the electrode (40) are in contact with each other. 30) in an electronic device joined to said electrode (40),
The one surface (20a) of the substrate (20) is provided with a recess (21) which is recessed from the one surface (20a) and whose bottom is constituted by the electrode (40).
The bump (30) is joined to the electrode (40) in a state of entering the recess (21) and in direct contact with the electrode (40),
An electrically insulating adhesive between the one surface (20a) of the substrate (20) and the one surface (10a) of the electronic component (10) other than the region where the concave portion (21) is located. (50) is disposed, and the electronic component (10) and the substrate (20) are bonded via the adhesive (50),
Further, the adhesive (50) is disposed at the opening edge of the recess (21) between the one surface (20a) of the substrate (20) and the one surface (10a) of the electronic component (10). A non-adhesive arrangement portion (60), which is a region that is not formed and is a region for accommodating a portion of the bump (30) that protrudes from the recess (21), is provided.
前記バンプ(30)は、はんだよりなる球状をなすものであり、前記凹部(21)は、開口部の形状が多角形をなすものであることを特徴とする請求項1に記載の電子装置。 The electronic device according to claim 1, wherein the bump (30) has a spherical shape made of solder, and the concave portion (21) has a polygonal opening. 一面(10a)側にバンプ(30)を有する電子部品(10)と、前記バンプ(30)に対応する位置に形成された電極(40)を一面(20a)側に有する基板(20)とを用意した後、
前記電子部品(10)の前記一面(10a)と前記基板(20)の前記一面(20a)とを対向させ、前記バンプ(30)を加熱しながら前記バンプ(30)と前記電極(40)とを接触させることにより、前記バンプ(30)を前記電極(40)に接合する接合工程を備える電子装置の製造方法において、
前記基板(20)として、前記一面(20a)より凹むとともに底部が前記電極(40)により構成された凹部(21)を有するものを用意し、
前記接合工程の前に、前記基板(20)の前記一面(20a)および前記電子部品(10)の前記一面(10a)の少なくとも一方のうち前記凹部(21)が位置する部位以外の部位に、電気絶縁性の接着剤(50)を配置するとともに、
この接着剤(50)の配置は、前記接着剤(50)による接着後の前記基板(20)の前記一面(20a)と前記電子部品(10)の前記一面(10a)との間において、前記凹部(21)の開口縁部に前記接着剤(50)が配置されない領域である非接着剤配置部(60)が存在するように、行うものであり、
次に、前記接合工程では、前記バンプ(30)を前記凹部(21)に入り込ませ前記バンプ(30)の加熱を行いながら前記電極(40)に直接接触させることで前記バンプ(30)と前記電極(40)との接合を行うとともに、前記接着剤(50)を介して前記電子部品(10)と前記基板(20)とを接着し、
さらに、前記バンプ(30)のうち前記加熱によって前記凹部(21)からはみ出す部分を、前記非接着剤配置部(60)の範囲内に位置させるようにしたことを特徴とする電子装置の製造方法。
An electronic component (10) having a bump (30) on one side (10a) side, and a substrate (20) having an electrode (40) formed at a position corresponding to the bump (30) on the one side (20a) side. After preparing
The one surface (10a) of the electronic component (10) and the one surface (20a) of the substrate (20) are opposed to each other, and the bump (30) and the electrode (40) are heated while heating the bump (30). In the method of manufacturing an electronic device comprising a bonding step of bonding the bump (30) to the electrode (40) by contacting
As the substrate (20), a substrate that has a recess (21) that is recessed from the one surface (20a) and whose bottom is formed by the electrode (40) is prepared.
Before the joining step, in at least one of the one surface (20a) of the substrate (20) and the one surface (10a) of the electronic component (10) other than the portion where the concave portion (21) is located, While placing an electrically insulating adhesive (50),
The arrangement of the adhesive (50) is between the one surface (20a) of the substrate (20) after being bonded by the adhesive (50) and the one surface (10a) of the electronic component (10). The non-adhesive placement portion (60), which is a region where the adhesive (50) is not placed at the opening edge of the recess (21), is performed,
Next, in the bonding step, the bump (30) and the bump (30) are brought into direct contact with the electrode (40) while the bump (30) is heated while the bump (30) is heated. Bonding with the electrode (40) and bonding the electronic component (10) and the substrate (20) via the adhesive (50),
Furthermore, the part which protrudes from the said recessed part (21) by the said heating among the said bump (30) is located in the range of the said non-adhesive arrangement | positioning part (60), The manufacturing method of the electronic device characterized by the above-mentioned .
JP2007228873A 2007-09-04 2007-09-04 Electronic apparatus and method of manufacturing the same Withdrawn JP2009064804A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007228873A JP2009064804A (en) 2007-09-04 2007-09-04 Electronic apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007228873A JP2009064804A (en) 2007-09-04 2007-09-04 Electronic apparatus and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2009064804A true JP2009064804A (en) 2009-03-26

Family

ID=40559174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007228873A Withdrawn JP2009064804A (en) 2007-09-04 2007-09-04 Electronic apparatus and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2009064804A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082318A (en) * 2009-10-07 2011-04-21 Fujikura Ltd Circuit board
JP2012027644A (en) * 2010-07-22 2012-02-09 Toppan Forms Co Ltd Manufacturing method of electronic circuit board and electronic circuit board manufactured by the same
CN105097574A (en) * 2014-05-12 2015-11-25 丰田自动车株式会社 Semiconductor device and method for producing semiconductor device
JP2019021752A (en) * 2017-07-14 2019-02-07 富士通株式会社 Wiring board, electronic equipment, method of manufacturing wiring board and method of manufacturing electronic equipment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082318A (en) * 2009-10-07 2011-04-21 Fujikura Ltd Circuit board
JP2012027644A (en) * 2010-07-22 2012-02-09 Toppan Forms Co Ltd Manufacturing method of electronic circuit board and electronic circuit board manufactured by the same
CN105097574A (en) * 2014-05-12 2015-11-25 丰田自动车株式会社 Semiconductor device and method for producing semiconductor device
JP2019021752A (en) * 2017-07-14 2019-02-07 富士通株式会社 Wiring board, electronic equipment, method of manufacturing wiring board and method of manufacturing electronic equipment

Similar Documents

Publication Publication Date Title
US9953958B2 (en) Electronic component device
JP5228843B2 (en) Semiconductor device mounting substrate and semiconductor device
JP6064705B2 (en) Semiconductor device manufacturing method and semiconductor mounting substrate
JP2008042064A (en) Ceramic wiring board and optical device apparatus using the same, package and manufacturing method of its ceramic wiring board
JP2009064804A (en) Electronic apparatus and method of manufacturing the same
US20100327044A1 (en) Method for manufacturing electronic component module
JP5505307B2 (en) Functional element built-in substrate, manufacturing method thereof, and electronic device
JP5919641B2 (en) Semiconductor device, method for manufacturing the same, and electronic device
JP2009135391A (en) Electronic device and method of manufacturing the same
JP2017028156A (en) Mounting structure and manufacturing method therefor
JP2009105209A (en) Electronic device and method of manufacturing the same
JP5621712B2 (en) Semiconductor chip
JP5113793B2 (en) Semiconductor device and manufacturing method thereof
WO2010070779A1 (en) Anisotropic conductive resin, substrate connecting structure and electronic device
WO2011043102A1 (en) Circuit board
JP4788581B2 (en) Composite board
JP6418968B2 (en) Electronic component mounting package, electronic device and electronic module
JP2005353854A (en) Wiring board and semiconductor device using the same
KR101607675B1 (en) Method for bonding package
US11381767B2 (en) Solid-state imaging device having electronic components mounted between a main substrate and an imaging element
US20150262957A1 (en) Semiconductor package
JP2011066122A (en) Circuit board
JP2008135481A (en) Electronic device and its manufacturing method
JP4377729B2 (en) Wiring board
JPH1140605A (en) Tape carrier package

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101207