JP2009063371A - エンコーダ装置およびその起動方法 - Google Patents
エンコーダ装置およびその起動方法 Download PDFInfo
- Publication number
- JP2009063371A JP2009063371A JP2007230496A JP2007230496A JP2009063371A JP 2009063371 A JP2009063371 A JP 2009063371A JP 2007230496 A JP2007230496 A JP 2007230496A JP 2007230496 A JP2007230496 A JP 2007230496A JP 2009063371 A JP2009063371 A JP 2009063371A
- Authority
- JP
- Japan
- Prior art keywords
- encoder
- motor
- parameter
- sum value
- parameters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】記憶装置に格納されたエンコーダのパルス数や極性などのエンコーダパラメータと、装着するモータの出力や誘起電圧定数、トルク定数などのモータパラメータを自動的に読み出し、エンコーダ信号処理回路に設定することにより、CPUの負荷を軽減し初期化時間を削減することができるエンコーダ装置を提供する。
【解決手段】システムロード開始信号により記憶装置4に格納されたパラメータを自動的に読み出しエンコーダ信号処理回路3の初期設定を行う制御信号生成回路5と、制御信号生成回路が初期設定中に設定する書き込みデータについてサム値の計算を行うサム値計算回路6を備えるようにした。
【選択図】図1
【解決手段】システムロード開始信号により記憶装置4に格納されたパラメータを自動的に読み出しエンコーダ信号処理回路3の初期設定を行う制御信号生成回路5と、制御信号生成回路が初期設定中に設定する書き込みデータについてサム値の計算を行うサム値計算回路6を備えるようにした。
【選択図】図1
Description
本発明は、各種エンコーダ装置に関するもので、特に、モータの回転を検出するセンサから出力されるエンコーダ信号の処理を行って上位コントローラに対してモータの回転数に応じた信号をフィードバックするエンコーダ装置およびその起動方法に関する。
モータの回転を検出するセンサから出力されるエンコーダ信号の処理を行って上位コントローラに対してモータの回転数に応じた信号をフィードバックするエンコーダ信号処理は従来より行なわれている。例えば、図5に示す回路ブロックは、特許文献1に開示されているもので、図5において、21はモータ10の制御を行うための上位コントローラであり、速度制御、位置制御等の処理を行うCPU22と、CPU22からの指令によりモータ10に対して必要なトルクを発生するための電流を供給するためのドライバ回路23と、ラインドライバ7とラインレシーバ8により構成されている。100はエンコーダ装置であり、モータ10の回転を検出するため軸に取り付けられたセンサから出力されるエンコーダ信号の処理を行い位置データを生成するためのCPU2、エンコーダ信号処理回路3、モータ10の駆動制御に必要なエンコーダのパルス数や極性などのエンコーダパラメータと、装着するモータの出力や誘起電圧定数、トルク定数などのモータパラメータが書き込まれたROM、もしくは、不揮発性のRAMなどの記憶装置4と、ラインドライバ7とラインレシーバ8により構成されている。
上位コントローラ21とエンコーダ装置100は伝送路により接続されており、エンコーダ装置100は上位コントローラ21に対してモータ10の回転数に対応した信号をフィードバックする。このように、従来のエンコーダ装置100は、上位コントローラ21に対してモータ10の回転数に応じた信号をフィードバックする。
特開昭63−190584号公報(第5頁、図1)
上位コントローラ21とエンコーダ装置100は伝送路により接続されており、エンコーダ装置100は上位コントローラ21に対してモータ10の回転数に対応した信号をフィードバックする。このように、従来のエンコーダ装置100は、上位コントローラ21に対してモータ10の回転数に応じた信号をフィードバックする。
従来のエンコーダ装置100は、記憶装置4に書き込まれたモータ10の駆動制御に必要なエンコーダのパルス数や極性などのエンコーダパラメータと、装着するモータ10の出力や誘起電圧定数、トルク定数などのモータパラメータは、システム起動時にCPU2にて一旦読み出した後、エンコーダ信号処理回路3に対して設定データを書き込む必要があり、CPUの初期化に時間がかかるという問題があった。
本発明はこのような問題点に鑑みてなされたものであり、記憶装置に格納されたパラーメータ等の設定データを自動的に読み出し、エンコーダ信号処理回路に設定することにより、CPUの負荷を軽減し初期化時間を削減することができるエンコーダ装置およびその起動方法を提供することを目的とする。
本発明はこのような問題点に鑑みてなされたものであり、記憶装置に格納されたパラーメータ等の設定データを自動的に読み出し、エンコーダ信号処理回路に設定することにより、CPUの負荷を軽減し初期化時間を削減することができるエンコーダ装置およびその起動方法を提供することを目的とする。
上記問題を解決するため、請求項1記載のエンコーダ装置の発明は、モータの回転を検出するセンサから出力されるエンコーダ信号の処理を行って上位コントローラに対してモータの回転数に応じた信号をフィードバックするエンコーダ信号処理回路と、前記モータのモータパラメータと前記モータの駆動制御に必要なエンコーダのエンコーダパラメータとが書き込まれた記憶装置と、前記エンコーダ信号処理回路と前記記憶装置に制御指令を出すCPUとを備えたエンコーダ装置であって、前記エンコーダ装置は制御信号生成回路を備え、該制御信号生成回路がシステムロード開始信号により前記記憶装置に格納された前記モータパラメータと前記エンコーダパラメータとを読み出し自動的に設定することを特徴としている。
請求項2記載の発明は、請求項1エンコーダ装置において、前記モータパラメータが、装着するモータの出力や誘起電圧定数、トルク定数を含むパラメータで、エンコーダパラメータがパルス数や極性を含むパラメータであることを特徴としている。
請求項3記載の発明は、請求項1又は2記載のエンコーダ装置において、前記エンコーダ装置がサム値の計算を行うサム値計算回路を備え、該サム値計算回路が前記制御信号生成回路動作時に自動的に設定する書き込みデータについてサム値の計算を行うことを特徴としている。
請求項4記載の発明は、請求項1〜3のいずれか1項記載のエンコーダ装置において、前記システムロード開始信号として、モータおよび上位コントローラを含むシステムのリセット信号を使用し、システム起動時に前記モータパラメータと前記エンコーダパラメータとを読み出し、自動的に設定することを特徴としている。
請求項5記載の発明は、請求項1〜3のいずれか1項記載のエンコーダ装置において、前記システムロード開始信号として、前記CPUの出力ポートを使用し、前記CPUにて任意のタイミングで前記モータパラメータと前記エンコーダパラメータとを読み出し、自動的に設定することを特徴としている。
請求項6記載の発明は、請求項1又は2記載のエンコーダ装置において、前記記憶装置が複数の領域に分けてモータパラメータとエンコーダパラメータが書き込まれており、前記制御信号生成回路はロード領域選択信号により選択された領域に格納されたパラメータのみを読み出し自動的に設定することを特徴としている。
請求項7記載の発明は、請求項3〜6のいずれか1項記載のエンコーダ装置において、前記サム値が、前記サム値確認の結果が一致しない場合は異常と判定し通知されることを特徴としている。
請求項8記載のエンコーダ装置の起動方法の発明は、モータの回転を検出するセンサから出力されるエンコーダ信号の処理をして上位コントローラに対してモータの回転数に応じた信号をフィードバックするエンコーダ信号処理回路を備えたエンコーダ装置を起動するに際し、システムロード開始信号により、前記モータのモータパラメータと前記エンコーダパラメータとが書き込まれた記憶装置から選択されたモータパラメータとエンコーダパラメータとを読み出し自動的に設定するようにしたことを特徴としている。
請求項9記載の発明は、請求項8記載のエンコーダ装置の起動方法において、前記制御信号生成回路の動作時に自動的に設定する書き込みデータについてサム値の計算を行ない、前記サム値が前記サム値確認の結果が一致しない場合は異常と判定することを特徴としている。
請求項2記載の発明は、請求項1エンコーダ装置において、前記モータパラメータが、装着するモータの出力や誘起電圧定数、トルク定数を含むパラメータで、エンコーダパラメータがパルス数や極性を含むパラメータであることを特徴としている。
請求項3記載の発明は、請求項1又は2記載のエンコーダ装置において、前記エンコーダ装置がサム値の計算を行うサム値計算回路を備え、該サム値計算回路が前記制御信号生成回路動作時に自動的に設定する書き込みデータについてサム値の計算を行うことを特徴としている。
請求項4記載の発明は、請求項1〜3のいずれか1項記載のエンコーダ装置において、前記システムロード開始信号として、モータおよび上位コントローラを含むシステムのリセット信号を使用し、システム起動時に前記モータパラメータと前記エンコーダパラメータとを読み出し、自動的に設定することを特徴としている。
請求項5記載の発明は、請求項1〜3のいずれか1項記載のエンコーダ装置において、前記システムロード開始信号として、前記CPUの出力ポートを使用し、前記CPUにて任意のタイミングで前記モータパラメータと前記エンコーダパラメータとを読み出し、自動的に設定することを特徴としている。
請求項6記載の発明は、請求項1又は2記載のエンコーダ装置において、前記記憶装置が複数の領域に分けてモータパラメータとエンコーダパラメータが書き込まれており、前記制御信号生成回路はロード領域選択信号により選択された領域に格納されたパラメータのみを読み出し自動的に設定することを特徴としている。
請求項7記載の発明は、請求項3〜6のいずれか1項記載のエンコーダ装置において、前記サム値が、前記サム値確認の結果が一致しない場合は異常と判定し通知されることを特徴としている。
請求項8記載のエンコーダ装置の起動方法の発明は、モータの回転を検出するセンサから出力されるエンコーダ信号の処理をして上位コントローラに対してモータの回転数に応じた信号をフィードバックするエンコーダ信号処理回路を備えたエンコーダ装置を起動するに際し、システムロード開始信号により、前記モータのモータパラメータと前記エンコーダパラメータとが書き込まれた記憶装置から選択されたモータパラメータとエンコーダパラメータとを読み出し自動的に設定するようにしたことを特徴としている。
請求項9記載の発明は、請求項8記載のエンコーダ装置の起動方法において、前記制御信号生成回路の動作時に自動的に設定する書き込みデータについてサム値の計算を行ない、前記サム値が前記サム値確認の結果が一致しない場合は異常と判定することを特徴としている。
請求項1に記載の発明によると、制御信号生成回路により記憶装置に格納されたエンコーダのパルス数、極性などのエンコーダパラメータと、装着するモータの出力や誘起電圧定数、トルク定数などのモータパラメータを自動的に読み出し設定を行うことにより、従来システム起動時にCPUが行っていた初期化処理を省き、初期化の時間を削減すると共にCPUの処理を軽減することができる。
請求項2に記載の発明によると、モータパラメータが、装着するモータの出力や誘起電圧定数、トルク定数を含むパラメータで、エンコーダパラメータがパルス数や極性を含むパラメータとすることで、従来システム起動時にCPUが行っていた初期化処理を省き、初期化の時間を削減すると共にCPUの処理を軽減することができる。
請求項3に記載の発明によると、制御信号生成回路動作中に設定データのサム値を計算することにより、誤った設定データが書き込まれた場合にはチェックサム異常を検出することができ、エンコーダ装置の信頼性を向上することができる。
また、請求項4記載の発明によると、システムロード開始信号にシステムのリセット信号を使用することにより、システム起動時に記憶装置に格納されたエンコーダのパルス数や極性などのエンコーダパラメータと、装着するモータの出力や誘起電圧定数、トルク定数などのモータパラメータを読み出し自動的に設定することができ、従来システム起動時にCPUが行っていた初期化処理を省き、初期化の時間を削減すると共にCPUの処理を軽減することができる。
また、請求項5記載の発明によると、システムロード開始信号にCPUの出力ポートを使用することにより、任意のタイミングで記憶装置に格納されたエンコーダのパルス数や極性などのエンコーダパラメータと、装着するモータの出力や誘起電圧定数、トルク定数などのモータパラメータを読み出し自動的に設定することができ、従来システム起動時にCPUが行っていた初期化処理を省き、初期化の時間を削減すると共にCPUの処理を軽減することができる。
また、請求項6記載の発明によると、ロード領域選択信号により選択された領域に書き込まれたパラメータのみを自動的に設定することにより、必要なパラメータのみを自動的に設定を行うことができ、初期化の時間を削減することができる。
また、請求項7記載の発明によると、サム値確認の結果が一致しない場合は異常と判定するので、常に正確なパラメータの設定が可能となる。
また、請求項8に記載の発明によると、従来システム起動時にCPUが行っていた初期化処理を省き、初期化の時間を削減すると共にCPUの処理を軽減することができる。
そして、請求項9に記載の発明によると、誤った設定データが書き込まれた場合にはチェックサム異常を検出することができ、エンコーダ装置の信頼性を向上することができる。
請求項2に記載の発明によると、モータパラメータが、装着するモータの出力や誘起電圧定数、トルク定数を含むパラメータで、エンコーダパラメータがパルス数や極性を含むパラメータとすることで、従来システム起動時にCPUが行っていた初期化処理を省き、初期化の時間を削減すると共にCPUの処理を軽減することができる。
請求項3に記載の発明によると、制御信号生成回路動作中に設定データのサム値を計算することにより、誤った設定データが書き込まれた場合にはチェックサム異常を検出することができ、エンコーダ装置の信頼性を向上することができる。
また、請求項4記載の発明によると、システムロード開始信号にシステムのリセット信号を使用することにより、システム起動時に記憶装置に格納されたエンコーダのパルス数や極性などのエンコーダパラメータと、装着するモータの出力や誘起電圧定数、トルク定数などのモータパラメータを読み出し自動的に設定することができ、従来システム起動時にCPUが行っていた初期化処理を省き、初期化の時間を削減すると共にCPUの処理を軽減することができる。
また、請求項5記載の発明によると、システムロード開始信号にCPUの出力ポートを使用することにより、任意のタイミングで記憶装置に格納されたエンコーダのパルス数や極性などのエンコーダパラメータと、装着するモータの出力や誘起電圧定数、トルク定数などのモータパラメータを読み出し自動的に設定することができ、従来システム起動時にCPUが行っていた初期化処理を省き、初期化の時間を削減すると共にCPUの処理を軽減することができる。
また、請求項6記載の発明によると、ロード領域選択信号により選択された領域に書き込まれたパラメータのみを自動的に設定することにより、必要なパラメータのみを自動的に設定を行うことができ、初期化の時間を削減することができる。
また、請求項7記載の発明によると、サム値確認の結果が一致しない場合は異常と判定するので、常に正確なパラメータの設定が可能となる。
また、請求項8に記載の発明によると、従来システム起動時にCPUが行っていた初期化処理を省き、初期化の時間を削減すると共にCPUの処理を軽減することができる。
そして、請求項9に記載の発明によると、誤った設定データが書き込まれた場合にはチェックサム異常を検出することができ、エンコーダ装置の信頼性を向上することができる。
以下、本発明の実施の形態について図を参照して説明する。
図1は本発明の実施例1に係るエンコーダ装置1のブロック図である。
図1において、CPU2、エンコーダ信号処理回路3、記憶装置4、ラインドライバ7、ラインレシーバ8、モータ10、上位コントローラ21、CPU22、ドライバ回路23は従来技術の図5と同一であるので、ここでは説明を省略する。
本発明により設けられた新たな構成としては、5の制御信号生成回路と、6のサム値計算回路である。制御信号生成回路5は記憶装置4からパラメータを読出し自動的に設定するものであり、サム値計算回路6は記憶装置4から読出したデータの誤り訂正処理を行うものである。
図1において、CPU2、エンコーダ信号処理回路3、記憶装置4、ラインドライバ7、ラインレシーバ8、モータ10、上位コントローラ21、CPU22、ドライバ回路23は従来技術の図5と同一であるので、ここでは説明を省略する。
本発明により設けられた新たな構成としては、5の制御信号生成回路と、6のサム値計算回路である。制御信号生成回路5は記憶装置4からパラメータを読出し自動的に設定するものであり、サム値計算回路6は記憶装置4から読出したデータの誤り訂正処理を行うものである。
次に、本発明の実施例1の動作について説明する。
先ず、システムロード開始信号が入力されると、制御信号生成回路5は、記憶装置4からモータパラメータとエンコーダパラメータを読み出しエンコーダ処理回路3に対して設定データと設定データ書き込み信号を出力し、データの設定を行う。なお、記憶装置4にはあらかじめ複数のロード領域に分けて、それぞれのロード領域にモータパラメータとエンコーダパラメータが書き込まれており、制御信号生成回路5はロード領域選択信号により選択された領域に格納されたモータパラメータとエンコーダパラメータのみを読み出し自動的に設定を行う。図4は以上のことを図示する記憶装置4のメモリマップ図である。図4に示す記憶装置4のメモリマップの例のように、記憶装置4はロード領域1〜NのN個のロード領域に分割されており、ロード領域選択信号によりロード領域1からロード領域Nまでのうちの1つのロード領域が選択される。各ロード領域1〜Nにはそれぞれモータパラメータとエンコーダパラメータが格納されており、たとえばモータの種別ごとに異なるものになっている。そこで、使用するモータによってロード領域選択信号によりモータパラメータとエンコーダパラメータを選択することでパラメータの設定ができ、このためエンコーダ装置としては共通化を図ることができる。
サム値計算回路6は制御信号生成回路5から出力される設定データ書き込み信号入力時の設定データに対してサム値の計算を行い、サム値をCPU2に対して出力する。この場合のサム値計算処理は、例えば、チェックサム方式によりデータの合計値(サム値)を計算しておき、これと読み出したデータの合計値との一致を検査するもので、サム値が一致しなければデータを廃棄し異常として処理する。
また、制御信号生成回路5はエンコーダ信号処理回路3に対するデータの設定完了時CPU2に対してシステムロード完了信号を出力しデータの設定完了を通知する。
このように、制御信号生成回路5にて自動的に記憶装置4から設定用パラメータを読み出しエンコーダ信号処理回路3に対して設定データと設定データ書き込み信号を出力しデータの設定を行うことにより、従来システム起動時にCPUが行っていた初期化処理を省き、初期化の時間を削減すると共にCPUの処理を軽減することができる。
また、CPU2はシステムロード完了信号時にサム値計算回路6から出力されるサム値の値を確認することで、エンコーダ信号処理回路3に誤った設定データが書き込まれた場合には異常を検出することができ、エンコーダ装置の信頼性を向上することができる。
本発明が図5に示した従来技術と異なる部分は、2つあり、図1で太線で示したように、1つはシステムロード開始信号により自動的に記憶装置4からパラメータ等の設定データを読み出しエンコーダ信号処理回路にデータの設定を行う制御信号生成回路5を設けたこと、2つ目は制御信号生成回路5の動作時に、エンコーダ信号処理回路3に誤った設定データが書き込まれた場合に異常を検出することができるデータのサム値計算回路6を備えたことである。
先ず、システムロード開始信号が入力されると、制御信号生成回路5は、記憶装置4からモータパラメータとエンコーダパラメータを読み出しエンコーダ処理回路3に対して設定データと設定データ書き込み信号を出力し、データの設定を行う。なお、記憶装置4にはあらかじめ複数のロード領域に分けて、それぞれのロード領域にモータパラメータとエンコーダパラメータが書き込まれており、制御信号生成回路5はロード領域選択信号により選択された領域に格納されたモータパラメータとエンコーダパラメータのみを読み出し自動的に設定を行う。図4は以上のことを図示する記憶装置4のメモリマップ図である。図4に示す記憶装置4のメモリマップの例のように、記憶装置4はロード領域1〜NのN個のロード領域に分割されており、ロード領域選択信号によりロード領域1からロード領域Nまでのうちの1つのロード領域が選択される。各ロード領域1〜Nにはそれぞれモータパラメータとエンコーダパラメータが格納されており、たとえばモータの種別ごとに異なるものになっている。そこで、使用するモータによってロード領域選択信号によりモータパラメータとエンコーダパラメータを選択することでパラメータの設定ができ、このためエンコーダ装置としては共通化を図ることができる。
サム値計算回路6は制御信号生成回路5から出力される設定データ書き込み信号入力時の設定データに対してサム値の計算を行い、サム値をCPU2に対して出力する。この場合のサム値計算処理は、例えば、チェックサム方式によりデータの合計値(サム値)を計算しておき、これと読み出したデータの合計値との一致を検査するもので、サム値が一致しなければデータを廃棄し異常として処理する。
また、制御信号生成回路5はエンコーダ信号処理回路3に対するデータの設定完了時CPU2に対してシステムロード完了信号を出力しデータの設定完了を通知する。
このように、制御信号生成回路5にて自動的に記憶装置4から設定用パラメータを読み出しエンコーダ信号処理回路3に対して設定データと設定データ書き込み信号を出力しデータの設定を行うことにより、従来システム起動時にCPUが行っていた初期化処理を省き、初期化の時間を削減すると共にCPUの処理を軽減することができる。
また、CPU2はシステムロード完了信号時にサム値計算回路6から出力されるサム値の値を確認することで、エンコーダ信号処理回路3に誤った設定データが書き込まれた場合には異常を検出することができ、エンコーダ装置の信頼性を向上することができる。
本発明が図5に示した従来技術と異なる部分は、2つあり、図1で太線で示したように、1つはシステムロード開始信号により自動的に記憶装置4からパラメータ等の設定データを読み出しエンコーダ信号処理回路にデータの設定を行う制御信号生成回路5を設けたこと、2つ目は制御信号生成回路5の動作時に、エンコーダ信号処理回路3に誤った設定データが書き込まれた場合に異常を検出することができるデータのサム値計算回路6を備えたことである。
次に、本発明の実施例2について説明する。
図2は本発明の実施例2に係るエンコーダ装置1’のブロック図である。
図2において、CPU2、エンコーダ信号処理回路3、記憶装置4、ラインドライバ7,ラインレシーバ8、モータ10,上位コントローラ21、CPU22、ドライバ回路23および制御信号発生回路5、サム値計算回路6は実施例1の図1とは同一構成であり、重複する説明は省略する。
図2のブロック図が図1のそれと異なる点は、太線で示すリセットIC9が追加された点である。
次に、実施例2の動作について説明する。
エンコーダ装置1’上のリセットIC9が出力するリセット信号をシステムロード開始信号とすることにより、システム起動時に制御信号生成回路5にて自動的に記憶装置4から前記パラメータを読み出しエンコーダ信号処理回路3に対して設定データと設定データ書き込み信号を出力しデータの設定を行うことができる。
図2は本発明の実施例2に係るエンコーダ装置1’のブロック図である。
図2において、CPU2、エンコーダ信号処理回路3、記憶装置4、ラインドライバ7,ラインレシーバ8、モータ10,上位コントローラ21、CPU22、ドライバ回路23および制御信号発生回路5、サム値計算回路6は実施例1の図1とは同一構成であり、重複する説明は省略する。
図2のブロック図が図1のそれと異なる点は、太線で示すリセットIC9が追加された点である。
次に、実施例2の動作について説明する。
エンコーダ装置1’上のリセットIC9が出力するリセット信号をシステムロード開始信号とすることにより、システム起動時に制御信号生成回路5にて自動的に記憶装置4から前記パラメータを読み出しエンコーダ信号処理回路3に対して設定データと設定データ書き込み信号を出力しデータの設定を行うことができる。
次に、本発明の実施例3について説明する。
図3は本発明の実施例3に係るエンコーダ装置1”のブロック図である。
図3において、CPU2、エンコーダ信号処理回路3、記憶装置4、ラインドライバ7,ラインレシーバ8、モータ10,上位コントローラ21、CPU22、ドライバ回路23および制御信号発生回路5、サム値計算回路6は実施例2の図2とは同一構成であり、重複する説明は省略する。
図3のブロック図が図2のそれと異なる点は、リセットIC9の代わりに、太線で示すCPU2の出力ポートを用いた構成である。
次に、実施例3の動作について説明する。
エンコーダ装置1”上のCPU2の出力ポートををシステムロード開始信号とすることにより、任意のタイミングにて制御信号生成回路5にて自動的に記憶装置4から設定用パラメータを読み出しエンコーダ信号処理回路3に対して設定データと設定データ書き込み信号を出力しデータの設定を行うことができる。
図3は本発明の実施例3に係るエンコーダ装置1”のブロック図である。
図3において、CPU2、エンコーダ信号処理回路3、記憶装置4、ラインドライバ7,ラインレシーバ8、モータ10,上位コントローラ21、CPU22、ドライバ回路23および制御信号発生回路5、サム値計算回路6は実施例2の図2とは同一構成であり、重複する説明は省略する。
図3のブロック図が図2のそれと異なる点は、リセットIC9の代わりに、太線で示すCPU2の出力ポートを用いた構成である。
次に、実施例3の動作について説明する。
エンコーダ装置1”上のCPU2の出力ポートををシステムロード開始信号とすることにより、任意のタイミングにて制御信号生成回路5にて自動的に記憶装置4から設定用パラメータを読み出しエンコーダ信号処理回路3に対して設定データと設定データ書き込み信号を出力しデータの設定を行うことができる。
1 本発明の実施例1に係るエンコーダ装置
1’本発明の実施例2に係るエンコーダ装置
1”本発明の実施例3に係るエンコーダ装置
2 CPU
3 エンコーダ信号処理回路
4 記憶装置
5 制御信号生成回路
6 サム値計算回路
7 ラインドライバ
8 ラインレシーバ
9 リセットIC
10 モータ
21 上位コントローラ
22 CPU
23 ドライバ回路
1’本発明の実施例2に係るエンコーダ装置
1”本発明の実施例3に係るエンコーダ装置
2 CPU
3 エンコーダ信号処理回路
4 記憶装置
5 制御信号生成回路
6 サム値計算回路
7 ラインドライバ
8 ラインレシーバ
9 リセットIC
10 モータ
21 上位コントローラ
22 CPU
23 ドライバ回路
Claims (9)
- モータの回転を検出するセンサから出力されるエンコーダ信号の処理を行って上位コントローラに対してモータの回転数に応じた信号をフィードバックするエンコーダ信号処理回路と、前記モータのモータパラメータと前記モータの駆動制御に必要なエンコーダのエンコーダパラメータとが書き込まれた記憶装置と、前記エンコーダ信号処理回路と前記記憶装置に制御指令を出すCPUとを備えたエンコーダ装置であって、
前記エンコーダ装置は制御信号生成回路を備え、該制御信号生成回路がシステムロード開始信号により前記記憶装置に格納された前記モータパラメータと前記エンコーダパラメータとを読み出し自動的に設定することを特徴とするエンコーダ装置。 - 前記モータパラメータは装着するモータの出力や誘起電圧定数、トルク定数を含むパラメータで、エンコーダパラメータはパルス数や極性を含むパラメータであることを特徴とする請求項1記載のエンコーダ装置。
- 前記エンコーダ装置はサム値の計算を行うサム値計算回路を備え、該サム値計算回路が前記制御信号生成回路動作時に自動的に設定する書き込みデータについてサム値の計算を行うことを特徴とする請求項1又は2記載のエンコーダ装置。
- 前記システムロード開始信号として、モータおよび上位コントローラを含むシステムのリセット信号を使用し、システム起動時に前記モータパラメータと前記エンコーダパラメータとを読み出し、自動的に設定することを特徴とする請求項1〜3のいずれか1項記載のエンコーダ装置。
- 前記システムロード開始信号として、前記CPUの出力ポートを使用し、前記CPUにて任意のタイミングで前記モータパラメータと前記エンコーダパラメータとを読み出し、自動的に設定することを特徴とする請求項1〜3のいずれか1項記載のエンコーダ装置。
- 前記記憶装置は複数の領域に分けてモータパラメータとエンコーダパラメータが書き込まれており、前記制御信号生成回路はロード領域選択信号により選択された領域に格納されたパラメータのみを読み出し自動的に設定することを特徴とする請求項1又は2記載のエンコーダ装置。
- 前記サム値は、前記サム値確認の結果が一致しない場合は異常と判定し通知されることを特徴とする請求項3〜6のいずれか1項記載のエンコーダ装置。
- モータの回転を検出するセンサから出力されるエンコーダ信号の処理をして上位コントローラに対してモータの回転数に応じた信号をフィードバックするエンコーダ信号処理回路を備えたエンコーダ装置を起動するに際し、システムロード開始信号により、前記モータのモータパラメータと前記エンコーダパラメータとが書き込まれた記憶装置から選択されたモータパラメータとエンコーダパラメータとを読み出し自動的に設定するようにしたことを特徴とするエンコーダ装置の起動方法。
- 前記制御信号生成回路の動作時に自動的に設定する書き込みデータについてサム値の計算を行ない、前記サム値が前記サム値確認の結果が一致しない場合は異常と判定することを特徴とする請求項8記載のエンコーダ装置の起動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007230496A JP2009063371A (ja) | 2007-09-05 | 2007-09-05 | エンコーダ装置およびその起動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007230496A JP2009063371A (ja) | 2007-09-05 | 2007-09-05 | エンコーダ装置およびその起動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009063371A true JP2009063371A (ja) | 2009-03-26 |
Family
ID=40558077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007230496A Pending JP2009063371A (ja) | 2007-09-05 | 2007-09-05 | エンコーダ装置およびその起動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009063371A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112213636A (zh) * | 2020-09-30 | 2021-01-12 | 喻立陶 | 一种电机参数自记忆与自校验方法 |
CN113466688A (zh) * | 2020-03-31 | 2021-10-01 | 北京配天技术有限公司 | 一种电机参数的辨识方法、装置、电机、系统及存储介质 |
-
2007
- 2007-09-05 JP JP2007230496A patent/JP2009063371A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113466688A (zh) * | 2020-03-31 | 2021-10-01 | 北京配天技术有限公司 | 一种电机参数的辨识方法、装置、电机、系统及存储介质 |
CN112213636A (zh) * | 2020-09-30 | 2021-01-12 | 喻立陶 | 一种电机参数自记忆与自校验方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110116752B (zh) | 基于冗余结构控制车辆的装置和方法 | |
JP5164030B2 (ja) | 多軸モータ駆動システム及び多軸モータ駆動装置 | |
JP6098581B2 (ja) | モータ制御装置およびそれを用いた電動パワーステアリング装置 | |
JP2013159120A (ja) | 電子制御装置、および、これを用いた電動パワーステアリング装置 | |
JP2009063371A (ja) | エンコーダ装置およびその起動方法 | |
JP2007037292A (ja) | モータ制御方法 | |
JP2011020544A (ja) | 車両搭載機器の制御装置のメモリ診断装置 | |
JP4732091B2 (ja) | タイミングコントローラ及び画像表示装置 | |
JP6611877B1 (ja) | 半導体集積回路および回転検出装置 | |
JP6945944B2 (ja) | 回転検出装置 | |
JP2007185022A (ja) | ファン制御装置 | |
JP5494430B2 (ja) | 情報処理装置、これを用いたモータ駆動装置、及び、情報処理方法 | |
KR101531340B1 (ko) | 서보 모터 제어 시스템 | |
JP4935241B2 (ja) | データ保持装置、モータ制御装置及びモータ制御システム | |
WO2022041100A1 (zh) | 马达的校正系统 | |
JP5273582B2 (ja) | サーボモータの制御方法 | |
WO2024019005A1 (ja) | センサ装置 | |
EP3647742B1 (en) | Power supply circuit and motor control device | |
JP2009101764A (ja) | 電動パワーステアリング装置 | |
JP2007330050A (ja) | モータ駆動装置及びモータ駆動装置の異常通知方法 | |
JP6324585B1 (ja) | エンジン始動制御装置および始動制御方法 | |
JP2007213314A (ja) | エンコーダ装置およびサーボモータ並びにサーボシステム | |
JP2008210245A (ja) | 電子装置 | |
CN114123885A (zh) | 马达的校正系统 | |
JP2008114765A (ja) | 車載コントロールユニットにおけるセンサ認識装置 |