JP2009060077A - 発光半導体素子に蛍光粉体を塗布する方法およびその応用 - Google Patents

Abstract

【課題】発光半導体素子の発光効率および放熱効果を高める、低コストの蛍光粉体敷設方法を提供する。
【解決手段】発光半導体素子に蛍光粉体を塗布する方法およびその応用を提供する。この方法は以下の工程を含んでいる。まず、複数のチップユニットを含む発光半導体ウェハを準備する。そして発光半導体ウェハ上にフォトレジスト層を形成して、前記複数のチップユニットを覆う。次ぎにフォトレジスト層をパターンニングして、前記複数のチップユニットに対応する複数の開口部を形成するとともに、開口部を介して前記複数のチップユニットを露出させる。更に開口部内に蛍光粉体を充填した後にフォトレジスト層を除去する。
【選択図】図２Ｆ

Description

本発明は発光半導体素子に蛍光粉体を塗布する方法に関し、特にウェハレベルにおける発光半導体素子に蛍光粉体を塗布する方法に関する。

発光半導体素子は消費電力が低く、発熱量が低く、動作寿命が長く、耐衝撃性に優れ、小型で、反応速度が速く、水銀を含まず、しかも安定した波長の色光を発することができるなどといった優れた光電特性を備えている。この発光半導体素子は、光電科学技術の発展に伴って、発光効率の向上、寿命および輝度などの方面において著しく進歩してきており、すでに次世代の光源におけるもっとも好ましい選択肢の一つとなっている。

白色発光ダイオード（ＬｉｇｈｔＥｍｉｔｔｉｎｇ Ｄｉｏｄｅ ；ＬＥＤ）素子を例に取れば、従来は、蛍光粉体と合成樹脂とを混合してなる蛍光粉体樹脂を、ディスペンサ（樹脂吐出装置）で発光ダイオードチップ上に滴下して、そして青色発光ダイオードチップが放射する青色光で黄色蛍光粉体を励起して黄色光を発生させて、更に一部の青色光と混色して白色光を発生させていた。

従来の発光ダイオード素子の蛍光粉体の塗布工程は、封止段階にて行われる。まず、発光ダイオードチップを基体の上に固定するとともに、蛍光粉体樹脂をこの発光ダイオードチップ上に直接滴下する。蛍光粉体樹脂は流動性を持つため、それが硬化する前には重力の影響により、蛍光粉体樹脂は周囲に流れて、蛍光粉体樹脂の多くは発光ダイオードチップの縁に溜まってしまう。この結果、発光ダイオードチップの上面における蛍光粉体樹脂の厚みが側面よりも薄くなってしまい、そして上面および側面を透過する光路の長さが不均一になって、光の強度が異なることで、青色光と黄色光の混色が不均一になり、色温度（ｃｏｌｏｒ ｔｅｍｐｅｒａｔｕｒｅ）の不均一を招き、あるべき発光効率が発揮できなくなってしまう。

現在の比較的進んだ方法を、図１Ａないし図１Ｆを参照して説明する。まず例えばフリップチップ（Ｆｌｉｐ Ｃｈｉｐ）の工程のように、ダイボンディング工程を用いて、発光ダイオードチップ１００を、例えばシリコン基体１０１といった基体の上に固定する（図１Ａ）。次ぎに、スクリーン印刷または厚膜のラミネートなどのコンフォーマルコーティング（Ｃｏｎｆｏｒｍａｌ ｃｏａｔｉｎｇ）工程を用いて基体１０１および発光ダイオードチップ１００上にフォトレジスト層１０３を形成する（図１Ｂ）。続いて、パターンニング工程を用いて、フォトレジスト層１０３中に開口部１０４を形成して、発光ダイオードチップ１００を露出させる（図１Ｃ）。更に蛍光粉体樹脂１０５を開口部１０４内に充填する（図１Ｄ）。加熱成型後にフォトレジスト層１０３を剥離除去するとともに、カッティング、ワイヤボンディングして、発光ダイオード素子の封止工程が完了する（図１Ｅ、図１Ｆ）。

しかしながら、発光ダイオード素子封止のロット生産を行う場合、ダイボンディング工程が隣接する発光ダイオードチップ１００の間の位置合せ精度に影響を及ぼしてしまい、ひいては後続実行されるコンフォーマルコーティングおよびパターンニング工程にて発生する開口部１０４と発光ダイオードチップ１００との間の位置合わせ精度に影響を及ぼし、蛍光粉体が発光ダイオードチップ１００を均一に覆うことができなくなってしまい、発光ダイオード封止素子に色温度の不均一を招き、あるべき発光効率が発揮できなくなってしまう不具合がある。この不具合は、発光ダイオードチップが日増しに微細化するに伴って、ますます深刻になってきている。また基体１０１を使用すると、材料コストが増加するだけでなく、発光ダイオード封止素子の熱伝導効率の低下が深刻化し、その動作機能が低下してしまう。

よって、発光半導体素子の発光効率および放熱効果を高める、低コストの蛍光粉体敷設方法を提供する必要がある。

本発明の目的は発光半導体素子に蛍光粉体を塗布する方法を提供するところにあり、この方法は以下の工程を含んでいる。まず、複数のチップユニットを含む発光半導体ウェハを準備する。そして発光半導体ウェハ上にフォトレジスト層を形成して、前記複数のチップユニットを覆う。次ぎにフォトレジスト層をパターンニングして、前記複数のチップユニットに対応する複数の開口部を形成するとともに、開口部を介して前記複数のチップユニットを露出させる。更に開口部内に蛍光粉体を充填した後にフォトレジスト層を除去する。

本発明の他の目的は発光半導体素子の製造方法を提供するところにあり、この方法は以下の工程を含んでいる。まず、複数のチップユニットを含む発光半導体ウェハを準備する。そして発光半導体ウェハ上にフォトレジスト層を形成して、前記複数のチップユニットを覆う。次ぎにフォトレジスト層をパターンニングして、前記複数のチップユニットに対応する複数の開口部を形成するとともに、開口部を介して前記複数のチップユニットを露出させる。その後、開口部内に蛍光粉体を充填した後にフォトレジスト層を除去する。更に発光半導体ウェハをカッティングして、チップユニットごとに分割するとともに封止を施す。

本発明の更に他の目的は蛍光粉体を塗布した発光半導体ウェハを提供するところにある。このうち発光半導体ウェハは、複数の発光ユニットを画成するための少なくとも一本の溝を有しており、各発光ユニットは、第１の導電性半導体エピタキシャル層と、アクティブ層と、第２の導電性半導体エピタキシャル層と、第１の電極と、第２の電極と、パターンニングされた蛍光粉体塗布層とを備えている。このうちアクティブ層は第１の導電性半導体エピタキシャル層の上に配置されている。第２の導電性半導体エピタキシャル層はアクティブ層の上に配置されている。第１の電極は第２の導電性半導体エピタキシャル層上に配置されるとともに、第２の導電性半導体エピタキシャル層に電気的に接続されている。第２の電極は第１の導電性半導体エピタキシャル層または第２の導電性半導体エピタキシャル層上に配置されており、第１の導電性半導体エピタキシャル層、アクティブ層および第２の導電性半導体エピタキシャル層を介して第１の電極に電気的に接続されている。パターンニングされた蛍光粉体塗布層は第２の導電性半導体エピタキシャル層の上に配置されるとともに、溝により露出されている第２の導電性半導体エピタキシャル層の一部、アクティブ層の一部および第１の導電性半導体エピタキシャル層の一部を覆い、しかもパターンニングされた蛍光粉体塗布層は、第１の電極を外に露出可能な少なくとも一つの開口部を有している。

上記によれば、本発明の技術的特徴は、発光半導体ウェハの段階で蛍光粉体塗布工程を実行するものであり、まず、複数の開口部を有するパターンニングされたフォトレジスト層を、コンフォーマルコーティング工程を用いて発光半導体ウェハ上に形成するとともに、前記複数の開口部を発光半導体ウェハにおける各チップに対応させる。パターンニングされたフォトレジストは各チップの周囲を囲んでいる。更に開口部内に、蛍光粉体を含有する樹脂を充填することで、蛍光粉体樹脂の形状および分量を正確に調節して、コストの節約、生産効率の向上および発光半導体素子の発光効率を高めるという目的を達成する。従来技術のように位置合せの不正確さによる輝度不足や輝度が不均一となる問題を解決する。

本発明の上記およびその他目的、特徴、長所および実施例をより一層理解しやすくするために、好ましい実施例として、特に複数の発光ダイオード素子の製造方法を開示して、説明を行う。しかし、その他発光半導体ウェハ、例えば高効率発光ダイオードウェハまたはレーザダイオードウェハもまた下記する技術的特徴を応用することができることは留意されたい。

図２Ａないし図２Ｇを参照して説明を行う。図２Ａは、本発明に係る好ましい実施例である発光ダイオードウェハ２００の構造平面図および部分拡大図である。図２Ｂないし図２Ｇは図２Ａの接線Ｓに沿って示される発光ダイオードウェハ２００を処理する工程の部分構造断面図である。まず、複数のチップユニット２０１を含む発光ダイオードウェハ２００を準備する。本発明の好ましい実施例において、図２Ｂに示すように、発光ダイオードウェハ２００は、エピタキシャル基板２０２の上に順に積層されたｐ型半導体エピタキシャル層２０３と、アクティブ層２０４と、ｎ型半導体エピタキシャル層２０５とを含むことで積層エピタキシャル構造２０６を形成している。そして積層エピタキシャル構造２０６を、これに限定するものではないが、好ましくはケミカルメカニカルポリッシュイングプロセス、エッチングプロセス等(図示しない)により、ｎ型半導体エピタキシャル層２０５の表面から垂直に下方に延びてｐ型半導体エピタキシャル層２０３の一定深度まで達する複数本の溝２０７を形成する。これら溝２０７により、発光ダイオードウェハ２００全体を複数のチップユニット２０１として画成することができる。

本発明の複数の好ましい実施例において、各チップユニット２０１は、ｎ型半導体エピタキシャル層２０５上に形成されている第１の電極２０８と、導電性のエピタキシャル基板２０２により形成されている第２の電極２０９とを更に備えている。このうち第１の電極２０８および第２の電極２０９はｐ型半導体エピタキシャル層２０３、アクティブ層２０４およびｎ型半導体エピタキシャル層２０５を介して電気的に接続されている。

続いて図２Ｃを参照する。図２Ｃは図２Ｂ上にてフォトレジスト層２１０を形成した後の発光ダイオードウェハ２００の部分構造断面図である。スピンコーティング工程またはスクリーン印刷技術を用いて、発光ダイオードウェハ２００上にフォトレジスト層２１０を形成して、前記複数のチップユニット２０１を覆う。

その後、更にフォトマスク（図示しない）を用いてフォトレジスト層２１０に対してフォトリソグラフィを行い、フォトレジスト層２１０をパターンニングするとともに、パターンニングされたフォトレジスト層２１０中に前記複数のチップユニット２０１に対応する複数の開口部２１１を形成し、開口部２１１を介して前記複数のチップユニット２０１を露出させる。

図２Ｄおよび図２Ｅを参照する。図２Ｄは図２Ｃのフォトレジスト層２１０をパターンニングした後の発光ダイオードウェハ２００の部分構造断面図である。図２Ｅは図２Ａ上にパターンニングされたフォトレジスト層２１０を形成した後の発光ダイオードウェハ２００の部分構造平面図である。本発明の実施例において、前記パターンニングされた後のフォトレジスト層２１０の残った部分は、残存フォトレジスト層２１０ａと残存フォトレジスト層２１０ｂとを有している。前記残存フォトレジスト層２１０ａが、それぞれ前記各溝２０７の約真ん中に位置し、少なくともチップユニット２０１と同じ高さの壁部として、各開口部２１１を画成している。また、本発明の実施例において、壁部である残存フォトレジスト層２１０ａの高さ及び各開口部２１１の形状は、異なる発光ダイオード素子のサイズ、形状およびアスペクト比に合うように設計することができる。

また、前記フォトレジスト層２１０をパターンニングして残された残存フォトレジスト層２１０ｂが、チップユニット２０１の第１の電極２０８の上面を覆うことができる。

フォトレジスト層２１０をパターンニングした後、樹脂塗布装置２１３を用いて、蛍光粉体を含有する蛍光粉体樹脂２１２を各開口部２１１に充填する。図２Ｄから判るように、各開口部２１１のサイズはその対応するチップユニット２０１よりも大きく、しかも壁部２１０ａの高さはその対応するチップユニット２０１よりも高いので、蛍光粉体樹脂２１２はチップユニット２０１のｎ型半導体エピタキシャル層２０５の上面を覆うことができるだけでなく、開口部２１１における壁部である残存フォトレジスト層２１０ａとチップユニット２０１との間に位置している溝２０７の一部も覆うことができる。これにより、チップユニット２０１のｎ型半導体エピタキシャル層２０５の上面に垂直な直立壁２０１ａを完全に覆うことができる。

前記蛍光粉体樹脂に含まれる蛍光粉体は、発光半導体素子により励起されて発光可能な物質を含有しており、この蛍光粉体に含まれる物資は発光半導体素子により励起されて赤色、黄色、緑色、青色などの可視光線を出射することができる。本発明の実施例における蛍光粉体樹脂２１２は、蛍光粉体と有機樹脂とを混合して形成されている。本発明の他の複数の実施例においては、蛍光粉体樹脂２１２は蛍光粉体と有機樹脂、または蛍光粉体とシリコーン樹脂との混合物とすることができる。本発明の好ましい実施例によれば、樹脂塗布装置２１３を用いて一回または数回の充填を行い、この蛍光粉体樹脂２１２を各開口部２１１内に注入する。注入された蛍光粉体樹脂２１２は必要に応じて異なる粘度および容量に調整して、チップユニット２０１を完全に覆うとともに、隙間の発生を防止する目的を達成することができる。

続いて、加熱成形を行い、硬化した後に各開口部２１１内に蛍光粉体樹脂被覆層２１４（図２Ｆに示す）を形成する。その後、パターンニング後に残った残存フォトレジスト層２１０ａおよび残存２１０ｂを除去して、発光ダイオードウェハ２００の蛍光粉体塗布工程層（図２Ｇに示す）が完成する。本発明の複数の実施例において、パターンニング後に残った残存フォトレジスト層２１０ａおよび２１０ｂは、フォトリソグラフィ工程またはプラズマエッチング工程により除去される（図２Ｇ）。残存フォトレジスト層である壁部２１０ａを除去した後、一部の溝２０７ａが露出して、発光ダイオードウェハ２００上における蛍光粉体樹脂被覆層２１４で覆われているチップユニット２０１の各々の間は距離Ｄで隔てられる。露出した溝２０７ａは後続のチップカッティング工程におけるカッティングラインとして用いることができる。開口部２１１内に残った残存フォトレジスト層２１０ｂを除去した後、各チップユニット２０１を覆う蛍光粉体樹脂被覆層２１４中に、後続のチップ封止工程のワイヤボンディング空間を提供するための開口部２１６を形成する。

この後、溝が露出した部分２０７ａで形成されているカッティングラインに沿って、蛍光粉体が塗布されている発光ダイオードウェハ２００に対してカッティングを行い、蛍光粉体樹脂被覆層２１４を有する複数のチップユニット２０１に分割する。その後、各チップユニット２０１にワイヤボンディング・封止を行い、チップユニット２０１を導電性フレーム２１５に固定して電気的に接続し、発光ダイオード素子の製作が完了する（図２Ｈに示す）。

次に、図３Ａないし図３Ｅを参照する。図３Ａないし図３Ｅは、本発明に係る他の好ましい実施例である発光ダイオードウェハ３００を処理する工程部分構造断面図である。まず、複数のチップユニット３０１を含む発光ダイオードウェハ３００を準備する。本実施例において、発光ダイオードウェハ３００は、エピタキシャル基板３０２の上に順に積層されたｐ型半導体エピタキシャル層３０３と、アクティブ層３０４と、ｎ型半導体エピタキシャル層３０５とを含むことで積層エピタキシャル構造３０６を形成している。そして積層エピタキシャル構造３０６を、これに限定するものではないが、好ましくはケミカルメカニカルポリッシュイングプロセス、エッチングプロセス等(図示しない)により、ｎ型半導体エピタキシャル層３０５の表面から垂直に下方に延びてｐ型半導体エピタキシャル層３０３の一定深度まで達する複数本の溝３０７を形成する。これら溝３０７により、発光ダイオードウェハ３００全体を複数のチップユニット３０１として画成することができる溝３０７を有している。

本発明の好ましい実施例において、各チップユニット３０１は、ｎ型半導体エピタキシャル層３０５上に形成されている第１の電極３０８と、ｐ型半導体エピタキシャル層３０３の上方に配置されている第２の電極３０９とを更に備えている。このうち第１の電極３０８および第２の電極３０９はｐ型半導体エピタキシャル層３０３、アクティブ層３０４およびｎ型半導体エピタキシャル層３０５を介して電気的に接続されている。

続いて図３Ｂを参照する。図３Ｂは図３Ａ上にフォトレジスト層３１０を形成し、これをパターンニングされた後の発光ダイオードウェハ３００の部分構造断面図である。スピンコーティング工程またはスクリーン印刷技術を用いて、発光ダイオードウェハ３００上にフォトレジスト層３１０を形成し、前記複数のチップユニット３０１を覆う。その後、更にフォトマスク（図示しない）を用いてフォトレジスト層３１０に対してフォトリソグラフィを行い、フォトレジスト層３１０をパターンニングする。パターンニングされたフォトレジスト層３１０中に前記複数のチップユニット３０１に対応する複数の開口部３１１を形成し、開口部３１１を介して前記複数のチップユニット３０１を露出させる。そしてパターンニングされた後のフォトレジスト層３１０の残った部分は、残存フォトレジスト層３１０ａと、残存フォトレジスト層３１０ｂと、残存フォトレジスト層３１０ｃとを有している。前記残存フォトレジスト層３１０ａが、それぞれ前記各溝３０７の約真ん中に位置し、少なくともチップユニット３０１と同じ高さの壁部として、各開口部３１１を画成している。また、本発明の実施例において、壁部である残存フォトレジスト層３１０ａの高さ及び各開口部３１１の形状は、異なる発光ダイオード素子のサイズ、形状およびアスペクト比に合うように設計することができる。

また、フォトレジスト層３１０をパターンニングする工程において、開口部３１１内に残存フォトレジスト層３１０ｂおよび残存フォトレジスト層３１０ｃを残して、チップユニット３０１の第１の電極３０８および第２の電極３０９を覆う必要がある。

フォトレジスト層３１０をパターンニングした後、樹脂塗布装置３１３を用いて、蛍光粉体を含有する蛍光粉体樹脂３１２を各開口部３１１に充填する。図３Ｂから判るように、各開口部３１１のサイズはその対応するチップユニット３０１よりも大きく、しかも壁部である残存フォトレジスト層３１０ａの高さはその対応するチップユニット３０１よりも少なくとも高いので、蛍光粉体樹脂３１２はチップユニット３０１のｎ型半導体エピタキシャル層３０５の上面を覆うことができるだけでなく、開口部３１１における壁部３１０ａとチップユニット３０１との間の溝３０７の一部を覆うこともできる。これにより、チップユニット３０１のｎ型半導体エピタキシャル層３０５の上面に垂直な直立壁３０１ａを完全に覆うことができる。

このうち蛍光粉体樹脂３１２は、発光半導体素子により励起されて発光可能な蛍光粉体を含有しており、この蛍光粉体は発光半導体素子により励起されて赤色、黄色、緑色、青色などの可視光線を放射することができる。本発明の実施例における蛍光粉体樹脂３１２は蛍光粉体と有機樹脂とを混合して形成されている。本発明の他の複数の実施例においては、蛍光粉体樹脂３１２は蛍光粉体と有機樹脂、または蛍光粉体とシリコーン樹脂との混合物とすることができる。本発明の好ましい実施例によれば、樹脂塗布装置３１３を用いて一回または数回の充填を行い、この蛍光粉体樹脂３１２を各開口部３１１内に注入する。注入された蛍光粉体樹脂３１２は必要に応じて異なる粘度および容量に調整して、チップユニット３０１を完全に覆うとともに、隙間の発生を防止する目的を達成することができる。

続いて、加熱成形を行い、硬化した後に各開口部３１１内に蛍光粉体樹脂被覆層３１４（図３Ｃに示す）を形成する。その後、パターンニング後に残った残存フォトレジスト層３１０ａ、３１０ｂ及び３１０ｃを除去して、発光ダイオードウェハ３００の蛍光粉体塗布工程層（図３Ｄに示す）が完成する。本発明の複数の実施例において、パターンニング後に残った残存フォトレジスト層３１０ａ、３１０ｂおよび３１０ｃはフォトリソグラフィ工程またはプラズマエッチング工程により除去される。壁部である残存フォトレジスト層３１０ａを除去した後、一部の溝３０７ａが露出して、発光ダイオードウェハ３００上における蛍光粉体樹脂被覆層３１４で覆われているチップユニット３０１の各々の間は距離で隔てられる。露出した溝３０７ａは後続のチップカッティング工程におけるカッティングラインとして用いることができる。開口部３１１内に残った残存フォトレジスト層３１０ｂ及び３１０ｃを除去した後、各チップユニット３０１を覆う蛍光粉体樹脂被覆層３１４中に、後続のチップ封止工程のワイヤボンディング空間を提供するための開口部３１６および３１７を形成する。

この後、溝が露出した部分３０７ａで形成されているカッティングラインに沿って、蛍光粉体が塗布されている発光ダイオードウェハ３００に対してカッティングを行い、蛍光粉体樹脂被覆層３１４を有する複数のチップユニット３０１に分割する。そして各チップユニット３０１にワイヤボンディング・封止を行い、チップユニット３０１を導電性フレーム３１５上に固定して電気的に接続し、発光ダイオード素子の製作が完了する（図３Ｅに示す）。

上記した実施例によれば、本発明の技術的特徴は、発光半導体素子のウェハ製造段階で蛍光粉体塗布工程を実行する。半導体ウェハレベル（Ｗａｆｅｒ Ｌｅｖｅｌ）の蛍色光製造工程を用いて、発光半導体上に、複数の開口部を有するパターンニングされたフォトレジスト層を形成するとともに、前記複数の開口部を発光半導体ウェハにおける各チップに対応させる。更に開口部内に、蛍光粉体を含有する樹脂を充填する。従来技術と比較するに、半導体ウェハ製造工程により蛍光粉体の塗布を行い、半導体ウェハ上に、チップユニットの周囲を囲むパターンニングされたフォトレジスト層（壁構造）を正確に構築することで、開口部内に重点される蛍光粉体樹脂の形状および分量を正確に調節することができるとともに、ウェハにおけるチップユニットの側壁を蛍光粉体樹脂が完全に覆い、封止基板の使用を節約できるばかりでなく、チップと導電性フレームとの間の断熱効果を低減することができる。そしてチップ封止工程におけるチップ位置合せができない問題を回避し、後続にて完成した発光半導体素子の色温度の混色を均一化し、発光半導体チップにあるべき発光効率が発揮される。

したがって、本発明が提供する技術的特長により、製造工程数の削減、コストの節約、生産効率の向上、発光半導体素子の発光効率の向上および放熱効果の向上という目的を達成することができる。また、従来技術の位置合わせが正確でないために輝度が不足したり、色温度が不均一になるという問題を解決することができる。

本発明を明らかにするため、いくつかの実施例を上記のように開示したが、これは本発明を限定するためのものではなく、当業者であれば、本発明の技術的思想および範囲を逸脱することなく、各種の変更および修正を行うことができる。例えば、上記した蛍色光製造工程はウェハ段階での製造工程に適用する以外にも、各タイプの発光半導体チップおよび各種実装方式を採用した封止工程にも適用でき、合金の共晶（ｅｕｔｅｃｔｉｃ）技術、樹脂接着またはフリップチップ工程に関わらず、いずれも上記した蛍光粉体塗布工程を使用することができ、最良の発光効率、輝度および色温度の均一性、そして生産能力全体の向上とコストの削減が達成できるという具合に、各種の変更および修正を行うことができる。したがって、本発明の保護範囲は別紙の特許請求の範囲による限定を基準と見なす。

従来技術に係る、発光半導体素子上に蛍光粉体を塗布する一連の工程の断面図である。 従来技術に係る、発光半導体素子上に蛍光粉体を塗布する一連の工程の断面図である。 従来技術に係る、発光半導体素子上に蛍光粉体を塗布する一連の工程の断面図である。 従来技術に係る、発光半導体素子上に蛍光粉体を塗布する一連の工程の断面図である。 従来技術に係る、発光半導体素子上に蛍光粉体を塗布する一連の工程の断面図である。 従来技術に係る、発光半導体素子上に蛍光粉体を塗布する一連の工程の断面図である。 本発明に係る好ましい実施例の発光ダイオードウェハの構造平面図および部分拡大図である。 図２Ａの接線Ｓに沿って示される発光ダイオードウェハの部分構造断面図である。 図２Ｂ上にてフォトレジスト層を形成した後の発光ダイオードウェハの部分構造断面図である。 図２Ｃのフォトレジスト層をパターンニングした後の発光ダイオードウェハの部分構造断面図である。 図２Ａ上にパターンニングされたフォトレジスト層を形成した後の発光ダイオードウェハの部分構造平面図である。 各開口部内に蛍光粉体樹脂被覆層を形成した後の発光ダイオードウェハの部分構造断面図である。 パターンニングされたフォトレジスト層を除去した後の発光ダイオードウェハの部分構造断面図である。 本発明に係る好ましい実施例で製作された発光ダイオード素子の構造断面図である。 本発明に係る他の好ましい実施例に示すフォトレジスト層を形成した後の発光ダイオードウェハの部分構造断面図である。 図３Ａ上にてパターンニングされたフォトレジスト層を形成した後の発光ダイオードウェハの部分構造断面図である。 各開口部内に蛍光粉体樹脂被覆層を形成した後の発光ダイオードウェハの部分構造断面図である。 パターンニングされたフォトレジスト層を除去した後の発光ダイオードウェハの部分構造断面図である。 本発明に係る他の好ましい実施例で製作された発光ダイオード素子の構造断面図である。

符号の説明

１００ 発光ダイオードチップ
１０１ 基体
１０３ フォトレジスト層
１０４ 開口部
１０５ 蛍光粉体樹脂
２００ 発光ダイオードウェハ
２０１ チップユニット
２０１a 直立壁
２０２ エピタキシャル基板
２０３ ｐ型半導体エピタキシャル層
２０４ アクティブ層
２０５ ｎ型半導体エピタキシャル層
２０６ 積層エピタキシャル構造
２０７ 溝
２０７a 溝の露出した部分
２０８ 第１の電極
２０９ 第２の電極
２１０ フォトレジスト層
２１０a 残存フォトレジスト層（壁部）
２１０b 残存フォトレジスト層
２１１ 開口部
２１２ 蛍光粉体樹脂
２１３ 樹脂塗布装置
２１４ 蛍光粉体樹脂被覆層
２１５ 導電性フレーム
２１６ 開口部
３００ 発光ダイオードウェハ
３０１ チップユニット
３０１a 直立壁
３０２ エピタキシャル基板
３０３ ｐ型半導体エピタキシャル層
３０４ アクティブ層
３０５ ｎ型半導体エピタキシャル層
３０６ 積層エピタキシャル構造
３０７ 溝
３０８ 第１の電極
３０９ 第２の電極
３１０ フォトレジスト層
３１０a 残存フォトレジスト層（壁部）
３１０b 残存フォトレジスト層
３１０c 残存フォトレジスト層
３１１ 開口部
３１２ 蛍光粉体樹脂
３１３ 樹脂塗布装置
３１４ 蛍光粉体樹脂被覆層
３１５ 導電性フレーム
３１６ 開口部
３１７ 開口部
Ｓ 接線
Ｄ チップユニットの間の距離

Claims (11)

1. 発光半導体素子に蛍光粉体を塗布する方法であって、
   複数のチップユニットを含む発光半導体ウェハを準備する工程と、
   前記発光半導体ウェハ上にフォトレジスト層を形成して、前記複数のチップユニットを覆う工程と、
   前記フォトレジスト層をパターンニングして、前記複数のチップユニットに対応する複数の開口部を形成するとともに、前記複数の開口部を介して前記複数のチップユニットを露出させる工程と、
   前記複数の開口部内に蛍光粉体を充填する工程と、
   前記フォトレジスト層を除去する工程と、を含む、ことを特徴とする発光半導体素子に蛍光粉体を塗布する方法。
2. 前記発光半導体ウェハを準備する工程が、前記複数のチップユニットを画成するための少なくとも一つの溝を形成するものを含む、ことを特徴とする請求項１に記載の発光半導体素子に蛍光粉体を塗布する方法。
3. 前記フォトレジスト層をパターンニングする工程が、前記複数の開口部の各々が対応する前記チップユニットよりも大きくなり、前記開口部の各々が前記溝の一部を露出させるように、前記フォトレジスト層に対してフォトリソグラフィを行う工程を含む、ことを特徴とする請求項２に記載の発光半導体素子に蛍光粉体を塗布する方法。
4. 前記フォトレジスト層をパターンニングする工程が、前記開口部内に前記フォトレジスト層の一部を残すことで、前記チップユニットの少なくとも一つの電極を覆うものを含む、ことを特徴とする請求項１に記載の発光半導体素子に蛍光粉体を塗布する方法。
5. 発光半導体素子の製造方法であって、
   複数のチップユニットを含む発光半導体ウェハを準備する工程と、
   前記発光半導体ウェハ上にフォトレジスト層を形成して、前記複数のチップユニットを覆う工程と、
   前記フォトレジスト層をパターンニングして、前記複数のチップユニットに対応する複数の開口部を形成するとともに、前記複数の開口部を介して前記複数のチップユニットを露出させる工程と、
   前記複数の開口部内に蛍光粉体樹脂を充填する工程と、
   前記フォトレジスト層を除去する工程と、
   前記発光半導体ウェハをカッティングし、前記複数のチップユニットごとに分割する工程と、
   前記複数のチップユニットの各々を封止する工程と、を含む、ことを特徴とする発光半導体素子の製造方法。
6. 前記発光半導体ウェハを準備する工程が、前記複数の開口部の各々が対応する前記チップユニットよりも大きくなるように、前記複数のチップユニットを画成するための少なくとも一つの溝を形成するものを含む、ことを特徴とする請求項５に記載の発光半導体素子の製造方法。
7. 前記フォトレジスト層をパターンニングする工程が、前記開口部の各々が前記溝の一部を露出させるように、前記フォトレジスト層に対してフォトリソグラフィを行う工程を含む、ことを特徴とする請求項５に記載の発光半導体素子の製造方法。
8. 前記フォトレジスト層をパターンニングする工程が、前記開口部内に前記フォトレジスト層の一部を残すことで、前記チップユニットの少なくとも一つの電極を覆うものを含む、ことを特徴とする請求項５に記載の発光半導体素子の製造方法。
9. 蛍光粉体が塗布されている発光半導体ウェハであって、前記発光半導体ウェハは複数の発光ユニットを画成するための少なくとも一つの溝を有しており、前記発光ユニットの各々は、
   第１の導電性半導体エピタキシャル層と、
   前記第１の導電性半導体エピタキシャル層の上に配置されているアクティブ層と、
   前記アクティブ層の上に配置されている第２の導電性半導体エピタキシャル層と、
   前記第２の導電性半導体エピタキシャル層上に配置されるとともに、前記第２の導電性半導体エピタキシャル層に電気的に接続されている第１の電極と、
   前記第１の導電性半導体エピタキシャル層または前記第２の導電性半導体エピタキシャル層のいずれかの上に配置されるとともに、前記第１の導電性半導体エピタキシャル層、前記アクティブ層および前記第２の導電性半導体エピタキシャル層を介して前記第１の電極に電気的に接続されている第２の電極と、
   前記第２の導電性半導体エピタキシャル層の上に配置されるとともに、前記溝により露出されている前記第２の導電性半導体エピタキシャル層の一部、前記アクティブ層の一部および前記第１の導電性半導体エピタキシャル層の一部を覆い、しかも前記第１の電極を外に露出する少なくとも一つの開口部を有しているパターンニングされた蛍光粉体塗布層と、を備えた、ことを特徴とする蛍光粉体が塗布されている発光半導体ウェハ。
10. 前記発光半導体ウェハが、発光ダイオードウェハ、高効率発光ダイオードウェハ、レーザダイオードウェハおよび前記のいずれかの組合わせでなる群から選ばれるものである、ことを特徴とする請求項９に記載の蛍光粉体が塗布されている発光半導体ウェハ。
11. 前記溝が前記第２の導電性半導体エピタキシャル層に垂直となる表面から下方に延びて、前記第１の導電性半導体エピタキシャル層の一定深度まで達し、しかも前記パターンニングされた蛍光粉体塗布層が、前記溝により露出される直立壁を覆うものであって、前記直立壁が前記第２の導電性半導体エピタキシャル層と、前記アクティブ層と、前記第１の導電性半導体エピタキシャル層の一部により構成されることを特徴とする請求項９に記載の蛍光粉体が塗布されている発光半導体ウェハ。
    

Images