KR20110127884A - 엘이디 패키지 제조방법 - Google Patents

엘이디 패키지 제조방법 Download PDF

Info

Publication number
KR20110127884A
KR20110127884A KR1020100047380A KR20100047380A KR20110127884A KR 20110127884 A KR20110127884 A KR 20110127884A KR 1020100047380 A KR1020100047380 A KR 1020100047380A KR 20100047380 A KR20100047380 A KR 20100047380A KR 20110127884 A KR20110127884 A KR 20110127884A
Authority
KR
South Korea
Prior art keywords
metal layer
base plate
light emitting
chip mounting
molding
Prior art date
Application number
KR1020100047380A
Other languages
English (en)
Inventor
이경우
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020100047380A priority Critical patent/KR20110127884A/ko
Publication of KR20110127884A publication Critical patent/KR20110127884A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Led Device Packages (AREA)

Abstract

엘이디 패키지를 제공한다.
본 발명은 베이스판의 상부면에 일정두께의 금속층을 형성하는 단계 ; 상기 금속층을 패터닝하여 서로 분리된 칩탑재영역과 패드영역을 형성하는 단계 ; 상기 칩탑재영역에 다이 어태칭된 발광칩을 금속층의 칩탑재영역과 패드영역에 도전성 와이어를 매개로 와이어본딩하는 단계 ; 및 상기 발광칩과 도전성와이어를 보호하도록 수지재로 몰딩부를 성형하는 단계 ; 및 상기 베이스판을 상기 금속층과 몰딩부로부터 분리하는 단계를 포함한다.

Description

엘이디 패키지 제조방법{Light Emitting Diode Package Fabrication Method}
본 발명은 엘이디 패키지를 제조하는 방법에 관한 것으로, 더욱 상세히는 발광칩이 탑재되는 금속층에 부착된 베이스판을 분리제거하여 전체구조가 단순하고, 제작이 용이한 패키지를 제조하고, 몰드 금형의 제작을 용이하게 하며, 발광칩에서 발생한 열을 외부로 방출하는 방열효율을 높일 수 있는 엘이디 패키지 제조방법에 관한 것이다.
일반적으로 발광 다이오드(Light Emitting Diode; 이하, 엘이디이라함.)는 반도체의 p-n 접합구조를 이용하여 주입된 소수캐리어(전자 또는 양공)를 만들어내고, 이들의 재결합(再結合)에 의하여 전기에너지를 빛에너지로 바꾸어 주어 발광시키는 전자부품이다. 즉, 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극의 접합 부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데 전자와 정공이 떨어져 있을 때 보다 작은 에너지가 되므로 이때 발생하는 에너지의 차이로 인해 빛을 방출한다.
상기 엘이디로부터 나오는 빛의 영역은 레드(630nm~780nm)로부터 블루-자외선(Ultra Violet)(350nm)까지로 블루, 그린 및 화이트까지도 포함하고 있으며,엘이디는 백열전구와 형광등과 같은 기존의 광원에 비해 저전력소비, 고효율, 장시간 동작 수명등의 장점을 가지고 있어 그 수요가 지속적으로 증가하고 있는 실정이다.
이러한 엘이디는 최근에 모바일 단말기의 소형조명에서 실내외의 일반조명, 자동차 조명, 대형 LCD(Liquid Crystal Display)용 백라이트(Backlight)로 그 적용범위가 점차 확대되고 있다.
도 6(a)(b)는 종래 엘이디 패키지를 도시한 구성도로서, 종래의 엘이디 패키지(10)는 도 6(a)에 도시한 바와 같이, 적어도 한층이상의 세라믹시트가 적층되고, 상부면에 상부단자인 접속패드(11a)와 하부면에 하부단자인 솔더링 패드(11a)를 각각 형성한 세라믹기판(11)과, 상기 세라믹기판(11)상에 다이어태칭되는 발광칩(12)과, 상기 발광칩(20)의 본딩패드에 일단이 와이어본딩되고 상기 접속패드(11a)에 타단이 와이어본딩되는 도전성 와이어(13) 및 상기 발광칩(12)을 덮으면서 보호하도록 세라믹기판상에 투명수지로 성형되는 수지부(14)를 포함하는 세라믹형 엘이디 패키지로 구성된다.
또한, 종래의 엘이디 패키지(20)는 도 6(b)에 도시한 바와 같이, 상부로 개방된 캐비티를 구비하는 패키지 본체(21)를 상부면에 성형하는 메탈기판(22)과, 상기 패키지본체(21)에 구비된 히트싱크(23)상에 탑재되는 발광칩(24)과, 상기 패키지 본체(21)에 일체로 성형된 리드 프레임(21a)에 일단이 와이어본딩되고 상기 발광칩(24)에 와이어본딩되는 도전성 와이어(25) 및 상기 패키지본체의 캐비티내에 투명수지로 채워지는 수지부(26)를 포함하는 리드프레임형 엘이디 패키지로 구성된다.
그러나, 이러한 종래의 엘이디 패키지(10)(20)는 발광칩의 발광시 발생하는 열을 발생하는 경로가 세라믹 기판(11)에 형성된 방열용 비아홀(11c)을 통하여 외부로 방출시키거나 패키지본체(21)에 구비된 히트싱크(23)를 통하여 외부로 방출시키는 구조를 갖기 때문에 열방출 경로가 길고 복잡하여 방열효율을 높이는데 한계가 있고, 제조원가를 상승시키는 요인으로 작용하였다.
또한, 엘이디 패키지(10,20)의 전체구조가 복잡하고, 패키지본체 및 리드프레임과 같은 구성부품수가 많으며, 수지부(26)를 채우기 위한 패키지 본체(21)를 반드시 필요로 하기 때문에 수지부를 성형하는데 소요되는 금형비 및 제조원가를 줄여 가격경쟁력을 높이는데 한계가 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 그 목적은 발광칩이 탑재되는 금속층에 부착된 베이스판을 분리제거하여 전체구조가 단순하고, 제작이 용이한 패키지를 제조하고, 몰드 금형의 제작을 용이하게 하며, 발광칩에서 발생한 열을 외부로 방출하는 방열효율을 높일 수 있는 엘이디 패키지 제조방법에 관한 것이다. 엘이디 패키지 제조방법을 제공한다.
상기 목적을 달성하기 위한 구체적인 수단으로서 본 발명은, 베이스판의 상부면에 일정두께의 금속층을 형성하는 단계 ; 상기 금속층을 패터닝하여 서로 분리된 칩탑재영역과 패드영역을 형성하는 단계 ; 상기 칩탑재영역에 다이 어태칭된 발광칩을 금속층의 칩탑재영역과 패드영역에 도전성 와이어를 매개로 와이어본딩하는 단계 ; 및 상기 발광칩과 도전성와이어를 보호하도록 수지재로 몰딩부를 성형하는 단계 ; 및 상기 베이스판을 상기 금속층과 몰딩부로부터 분리하는 단계를 포함하는 엘이디 패키지 제조방법을 제공한다.
바람직하게, 상기 칩탑재영역과 패드영역을 형성하는 단계는 상기 칩탑재영역의 수직면 또는 상기 패드영역의 수직면에 상기 몰딩부의 수지재가 채워지는 요홈을 형성한다.
바람직하게, 상기 몰딩부를 성형하는 단계는 상기 몰딩부의 외측테두리가 상기 베이스판의 상부면까지 연장되거나 상기 금속층의 외측테두리까지 연장된다.
바람직하게, 상기 베이스판은 단일 금속판재로 이루어지거나 금속소재의 상부층 및 가요성 하부층으로 이루어지거나 내열성 접착테이프로 이루어진다.
바람직하게, 상기 금속층을 형성하기 전에 상기 베이스판과 금속층사이에 박리층을 형성하도록 상기 베이스판의 상부면에 이형제를 도포하는 단계를 더 포함한다.
본 발명에 의하면, 베이스판의 상부면에 금속층을 서로 분리된 칩탑재영역과 패드영역으로 패터닝하고 칩탑재영역에 다이 어태칭된 발광칩을 도전성 와이어를 매개로 와이어본딩하며, 발광칩과 도전성와이어를 보호하도록 수지재로 몰딩부를 성형한 다음, 베이스판을 금속층과 몰딩부로부터 분리함으로써 금속층의 상부면에 발광칩이 탑재되는 구조가 단순하고 구성부품수를 최소화한 패키지를 제조할 수 있고, 몰드 금형의 제작을 용이해지기 때문에 제조원가를 절감하여 가격 경쟁력을 높일 수 있는 한편, 금속층에 탑재된 발광칩에서 발생한 열을 외부로 방출하는 방열효율을 높여 패키지 제품의 사용수명을 연장할 수 있는 효과가 얻어진다.
도 1(a) 내지 도 1(g)는 본 발명의 실시 예에 따른 엘이디 패키지 제조방법에 의해서 제조하는 공정을 도시한 단면도이다.
도 2는 도 1(f)의 A부에 대한 상세도이다.
도 3은 본 발명의 실시 예에 따른 엘이디 패키지 제조방법을 도시한 순서도이다.
도 4는 본 발명의 실시 예에 따른 엘이디 패키지 제조방법에서 몰딩부를 성형하는 다른 실시예를 도시한 단면도이다.
도 5는 본 발명의 실시 예에 따른 엘이디 패키지 제조방법에서 베이스판을 분리하는 다른 실시예를 도시한 단면도이다
도 6은 종래기술에 따른 엘이디 패키지를 도시한 것으로서,
a)는 세라믹 엘이디 패키지이고,
b)는 리드프레임 엘이디 패키지이다.
본 발명의 바람직한 실시 예에 대해서 첨부된 도면을 따라 더욱 상세히 설명한다.
본 발명의 실시 예에 따른 엘이디 패키지를 제조하는 방법은 도 1(a) 내지 도 1(f) 및 도 3에 도시한 바와 같이, 금속층을 형성하는 단계(S1), 칩탑재영역과 패드영역을 형성하는 단계(S2), 와이어본딩하는 단계(S3), 몰딩부를 성형하는 단계(S4) 및 분리하는 단계(S5)를 포함한다.
상기 금속층(120)을 형성하는 단계(S)는 도 1(a)에 도시한 바와 같이, 발광칩(120)이 탑재되는 일정두께를 갖는 금속소재의 금속층(120)을 판상의 베이스판(110)의 상부면 전체 또는 일부에 구비하는 것이다.
이러한 금속층(120)은 구리, 철와 같은 도전성 금속재 또는 이를 포함하는 합금소재를 베이스판(110)의 상부면에 증착하고, 금속판재를 부착하거나 열전도성이 높은 소재로 이루어진 방열테이프를 부착하는 것에 의해서 형성할 수 있다.
여기서, 상기 베이스판(110)과 금속층(120)사이에는 상기 베이스판을 금속층으로 부터 분리하는 공정을 보다 원활하게 수행할 수 있도록 상기 금속층을 베이스판에 형성하기 전에 이형제를 도포하여 박리층을 형성할 수도 있다.
상기 베이스판(110)은 단일소재의 단일층으로 구비되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며 적어도 2층 이상의 층으로 구비될 수도 있다.
이러한 베이스판(110)은 상기 몰딩부를 성형하는 단계에서 에폭시와 같은 수지재에 의한 몰딩시 변형되지 않은 충분한 내열성을 갖거나 상기 분리하는 단계에서 금속층으로부터 분리하는 과정에서 찢어지지 않는 내열성 접착테이프로 구비될 수도 있다.
상기 칩탑재영역(121)과 패드영역(122)을 형성하는 단계(S2)는 도 1(b)에 도시한 바와 같이, 상기 베이스판(110)에 형성된 일정두께의 금속층(120)의 상부면 이부를 사전에 설계된 패탄회로에 맞추어 제거하도록 패터닝함으로써 서로 분리된 칩탑재영역(121)과 패드영역(122)을 형성하게 된다.
서로 분리된 칩탑재영역(121)과 패드영역(122)을 형성하는 공정은 상기 금속층(120)에 개구부를 갖는 필름상의 마스크(미도시)를 전사하여 구비하고, 노광과 현상 및 에칭액에 의한 습식에칭에 의해서 금속층의 일부를 제거함으로써 서로 완전히 분리되어 발광칩(130)이 탑재되는 칩탑재역영격(121)과 도전성와이어의 일단부가 와이어본딩되는 패드영역(122)을 각각 형성할 수 있는 것이다.
이에 따라, 서로 분리된 칩탑재영역(121)과 패드영역(122)사이에는 상기 베이스판(110)을 외부로 노출시키는 노출영역을 형성하게 되며, 이러한 노출영역에는 몰딩부(150)를 형성하기 위한 성형시 수지재가 채워지게 된다.
여기서, 서로 분리된 상기 칩탑재영역(122)의 수직면 또는 상기 패드영역(121)의 수직면에는 도 1(c)와 도 2에 도시한 바와 같이, 상기 몰딩부(150)의 성형시 수지재가 채워져 상기 몰딩부(150)와 금속층(120)간의 결합력을 향상시킴으로써 베이스판(110)의 분리시 금속층인 칩탑재영역(121)과 패드영역(122)이 베이스판(110)과 더불어 박리되는 현상을 방지할 수 있도록 요홈(121a,122a)을 형성하는 것이 바람직하다.
이에 따라, 상기 패드영역(122)의 상부폭(L1)은 하부폭(L2)에 비하여 상대적으로 넓게 형성되고, 상기 칩탑재영역(121)에도 동일하게 적용되고, 상기 칩탑재영역(121)과 패드영역(122)사이에 채워지는 몰딩부(150)에 의해서 상부폭은 좁고 하부폭은 넓은 형상의 걸림부를 형성할 수 있는 것이다.
상기 와이어본딩하는 단계(S3)는 도 1(d)에 도시한 바와 같이, 상기 패드영역(122)과 분리된 칩탑재영역(121)의 상부면에 접착층(135)을 매개로 발광칩(130)을 다이 어태칭한 다음, 도 1(e)에 도시한 바와 같이, 상기 칩탑재영역에 다이 어태칭된 발광칩(130)과 금속층(120)을 도전성 와이어(140)를 매개로 와이어본딩하는 것이다.
즉, 상기 발광칩(130)의 상부면에 일단이 와이어본딩된 도전성 와이어(140)는 상기 칩탑재영역(122)에 형성된 접속패드와 상기 패드영역(122)에 형성된 접속패드에 일단이 각각 와이어 본딩됨으로써 상기 발광칩(130)과 금속층(120)은 도전성 와이어를 매개로 전기적으로 연결된다.
상기 몰딩부(150)를 성형하는 단계(S4)는 도 1(f)에 도시한 바와 같이 상기 발광칩(130)과 도전성 와이어(140)를 외부환경으로부터 보호하도록 에폭시와 같은 수지재를 소재로 하는 몰딩부(150)를 성형하는 것이다.
즉, 금속층의 칩탑재영역에 다이 어태칭된 발광칩과 더불어 베이스기판을 미도시된 상,하부로 분리되는 금형사이에 배치한 다음, 상기 금형내로 수지재를 주입하여 돔형상의 몰딩부를 성형한 다음 이를 자연경화 또는 자외선 경화시켜 몰딩부를 성형하게 된다.
상기 수지재는 칩탑재영역(121)과 패드영역(122)사이의 공간 그리고 요홈(121a,122)에 각각 균일하게 공급되어 몰딩부(150)의 경화후 몰딩부(150)와 금속층(120)간의 결합력을 높일 수 있게 된다.
상기 몰딩부(150)를 형성하는 수지재에는 상기 발광칩(130)의 발광색에 따라 백색광으로 변환시킬 수 있도록 발광칩(130)의 발광색을 파장변화시키는 광파장변환수단인 형광물질을 포함하는 것이 바람직하다.
이에 따라, 상기 몰딩부(150)에 의해서 상기 발광칩과 도전성 와이어는 외부환경으로부터 보호함과 동시에 수지재에 포함된 형광물질에 의해서 백색광을 구현할 수 있는 것이다.
이러한 형광물질은 상기 발광칩(130)으로부터 발광되는 1차 파장인 청색광을 2차 파장인 백색광으로 변환되도록 파장을 변환시키는 파장변환수단이며, 이는 YAG(이트륨-알루미늄-가네트계) 또는 TAG(터븀-알루미늄-가네트계) 또는 실리케이트(Silicate)계 등을 포함한 분말로 이루어져 주제인 투명성 수지에 포함되며, 엘로우(Yellow) 또는 레드(Red)를 혼합한 형태 모두를 포함한다.
여기서, 상기 몰딩부(150)는 상기 발광칩에서 발생하는 빛을 최대 지향각을 갖추어 확산시킬 수 있도록 돔형상으로 구비되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 다양한 형태로 구비될 수도 있다.
또한, 상기 몰딩부(150)를 성형하는 공정은 상기 몰딩부(150)의 외측테두리가 상기 베이스판(110)의 상부면까지 연장되도록 성형됨으로써 상기 몰딩부(150)의 외측 하부면이 베이스판(110)의 상부면에 면접하는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며, 도 4(a)(b)에 도시한 바와 같이, 상기 금속층(120)의 외측테두리인 상기 칩탑재영역(121)의 외측테두리와 패드영역(122)의 외측테두리까지 연장되도록 성형됨으로써 상기 베이스판(110)의 분리시 이탈력을 줄일 수 있도로 구성할 수도 있다.
최종적으로, 상기 분리하는 단계(S5)는 성형된 몰딩부(150)의 경화가 완료된 후 상기 베이스판(110)을 상기 금속층(120)의 칩탑재영역(121)과 패드영역(122)과 몰딩부(150)로부터 완전히 분리함으로써 엘이디 패키지(100)를 제조완성하게 된다.
여기서, 상기 베이스판(110)은 단일 금속판재로 이루어져 상기 베이스판(110)을 분리하는 공정이 전체 경계영역에서 이루어질 수 있지만 이에 한정되는 것은 아니며 도 5에 도시한 바와 같이, 금속소재의 상부층(111)과 휨변형이 용이한 수지재와 같은 소재로 이루어짐으로써 상기 베이스판(110)을 분리하는 공정이 경계영역을 따라 순차적으로 이루어져 분리공정을 적은 힘으로도 제품불량없이 원활하게 수행할 수도 있다.
또한, 상기 베이스판(110)은 금속층(120)의 하면에 접착제를 매개로 구비되는 내열성 접착테이프로 구비됨으로써 상기 금속층에 대하여 베이스판을 분리하는 공정이 경계영역을 따라 순차적으로 이루어져 분리공정을 적은 힘으로도 제품불량없이 원할하게 수행할 수 있다.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있음을 밝혀두고자 한다.
110 : 베이스판 111 : 상부층
112 : 가요성 하부층 120 : 금속층
121 : 칩탑재영역 122 : 패드영역
130 : 발광칩 135 : 접착층
140 : 도전성 와이어 150 : 성형부

Claims (5)

  1. 베이스판의 상부면에 일정두께의 금속층을 형성하는 단계 ;
    상기 금속층을 패터닝하여 서로 분리된 칩탑재영역과 패드영역을 형성하는 단계 ;
    상기 칩탑재영역에 다이 어태칭된 발광칩을 금속층의 칩탑재영역과 패드영역에 도전성 와이어를 매개로 와이어본딩하는 단계 ;
    및 상기 발광칩과 도전성와이어를 보호하도록 수지재로 몰딩부를 성형하는 단계 ; 및
    상기 베이스판을 상기 금속층과 몰딩부로부터 분리하는 단계를 포함하는 엘이디 패키지 제조방법.
  2. 제1항에 있어서,
    상기 칩탑재영역과 패드영역을 형성하는 단계는 상기 칩탑재영역의 수직면 또는 상기 패드영역의 수직면에 상기 몰딩부의 수지재가 채워지는 요홈을 형성함을 특징으로 하는 엘이디 패키지 제조방법.
  3. 제1항에 있어서,
    상기 몰딩부를 성형하는 단계는 상기 몰딩부의 외측테두리가 상기 베이스판의 상부면까지 연장되거나 상기 금속층의 외측테두리까지 연장됨을 특징으로 하는 엘이디 패키지 제조방법.
  4. 제1항에 있어서,
    상기 베이스판은 단일 금속판재로 이루어지거나 금속소재의 상부층 및 가요성 하부층으로 이루어지거나 내열성 접착테이프로 이루어짐을 특징으로 하는 엘이디 패키지 제조방법.
  5. 제1항에 있어서,
    상기 금속층을 형성하기 전에 상기 베이스판과 금속층사이에 박리층을 형성하도록 상기 베이스판의 상부면에 이형제를 도포하는 단계를 더 포함함을 특징으로 하는 엘이디 패키지 제조방법.
KR1020100047380A 2010-05-20 2010-05-20 엘이디 패키지 제조방법 KR20110127884A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100047380A KR20110127884A (ko) 2010-05-20 2010-05-20 엘이디 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100047380A KR20110127884A (ko) 2010-05-20 2010-05-20 엘이디 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20110127884A true KR20110127884A (ko) 2011-11-28

Family

ID=45396325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100047380A KR20110127884A (ko) 2010-05-20 2010-05-20 엘이디 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR20110127884A (ko)

Similar Documents

Publication Publication Date Title
US7714342B2 (en) Chip coated light emitting diode package and manufacturing method thereof
JP4989614B2 (ja) 高出力ledパッケージの製造方法
US7842960B2 (en) Light emitting packages and methods of making same
US9512968B2 (en) LED module
TWI528508B (zh) 高功率發光二極體陶瓷封裝之製造方法
KR100634189B1 (ko) 박막형 발광 다이오드 패키지 및 그 제조 방법
US8952404B2 (en) Light-emitting device package and method of manufacturing the light-emitting device package
US20140110728A1 (en) Submount with cavities and through vias for led packaging
US20110157897A1 (en) Light Emitting Diode Module and Method for Making the Same
US20110176301A1 (en) Method to produce homogeneous light output by shaping the light conversion material in multichip module
KR101181224B1 (ko) Led 패키지 및 그 제조방법
US8455275B2 (en) Method for making light emitting diode package
JP2009283653A (ja) 発光装置およびその製造方法
JP2013110298A (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
KR100780182B1 (ko) 칩코팅형 led 패키지 및 그 제조방법
US8981399B2 (en) Method of fabricating light emitting diode package with surface treated resin encapsulant and the package fabricated by the method
JP2012216726A (ja) 半導体発光装置
KR20080079745A (ko) 리드프레임과 열방출판의 이중 방열구조를 갖는 발광다이오드 패키지 베이스 및 그 제조방법
KR101253183B1 (ko) 인쇄회로기판, 이를 포함하는 발광 장치 및 그 제조 방법
TW201403870A (zh) 發光二極體元件及其封裝方法
KR20110127885A (ko) 엘이디 패키지 제조방법
KR20110127884A (ko) 엘이디 패키지 제조방법
KR20130077058A (ko) 단차를 갖는 세라믹 led 패키지 및 그 형성방법
KR20120116595A (ko) 발광다이오드 패키지의 제조 방법
JP7476002B2 (ja) 発光装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination