JP2009058879A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP2009058879A
JP2009058879A JP2007227655A JP2007227655A JP2009058879A JP 2009058879 A JP2009058879 A JP 2009058879A JP 2007227655 A JP2007227655 A JP 2007227655A JP 2007227655 A JP2007227655 A JP 2007227655A JP 2009058879 A JP2009058879 A JP 2009058879A
Authority
JP
Japan
Prior art keywords
liquid crystal
array substrate
crystal display
scanning lines
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007227655A
Other languages
English (en)
Inventor
Osamu Hoshino
修 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2007227655A priority Critical patent/JP2009058879A/ja
Publication of JP2009058879A publication Critical patent/JP2009058879A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】ラビング処理の際に生じるラビング不良領域を低減することができる液晶表示装置及びその製造方法を提供することを目的とする。
【解決手段】画素PXがデルタ配列された液晶表示装置1において、アレイ基板3は、複数の走査線Yと、前記走査線Yに交差する複数の信号線Xと、前記走査線Yと前記信号線Xの交差位置近傍において各画素PXに対応して配置された複数の薄膜トランジスタ13と、前記各薄膜トランジスタ13に接続されている複数の画素電極9と、前記複数の画素電極9を覆って形成されラビング処理が施された配向膜33と、を備え、前記複数の信号線Xは、デルタ配列された前記画素PXに沿って蛇行して列方向に延びており、前記信号線Xの角部10が切除され、前記ラビング処理におけるラビング布の擦り付け方向Dに沿う傾斜部10aが形成されていることを特徴とする。
【選択図】図2

Description

本発明は、アレイ基板上にデルタ配列の画素が形成された液晶表示装置及びその製造方法に関する。
近年、走査線及び信号線の交差位置近傍に各画素電極の電位を設定するスイッチング素子をそれぞれ配置したアクティブマトリクス型液晶表示装置の実用化が図られ、残像が少なく、高コントラストの画像が得られ、反応速度が速いことからこの液晶表示装置は広く普及している。このような液晶表示装置において、視角依存性が少なく優れた色再現性を発揮し滑らかな映像表示を実現する手段として、表示領域を構成する画素をデルタ配列することが知られている(例えば、特許文献1参照)。
しかしながら、画素をデルタ配列した場合、信号線が画素に沿ってジグザグ状に形成され、ラビング処理を行う配向膜の表面が信号線に対応する凹凸形状をなしているため、該凹凸形状の影響を受けてラビング処理の際にラビング不良領域が生じやすい。このラビング不良領域では、液晶分子の配向状態が不均一となって、コントラストの低下や表示ムラが生じ光学特性が損なわれることとなり、歩留まり悪化の原因となっている。
特に、DSC(Digital Still Camera)、DCV(Digital Video Camera)など携帯品に使用される液晶表示装置では、小型・軽量化の要求が高いことから、信号線や走査線などの画素を構成する各要素を高い集積率で形成されているが、このような場合、上記のラビング不良領域に起因する問題がより顕著になる。
特開2005−121954号公報
本発明は上記問題に鑑みてなされたものであり、ラビング処理の際に生じるラビング不良領域を低減することができる液晶表示装置及びその製造方法を提供することを目的とする。
本発明の液晶表示装置は、アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備えた液晶表示装置において、前記アレイ基板は、画像を表示する表示領域において複数の画素がデルタ配列されており、複数の走査線と、前記走査線に交差する複数の信号線と、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタと、前記各薄膜トランジスタに接続されている複数の画素電極と、前記複数の画素電極を覆って形成されラビング処理が施された配向膜と、を備え、前記複数の信号線は、デルタ配列された前記画素に沿って蛇行して列方向に延びており、前記信号線の蛇行部分の角部において、前記ラビング処理におけるラビング方向に沿う傾斜部が形成されていることを特徴とする。
また、本発明の液晶表示装置は、アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備えた液晶表示装置において、前記アレイ基板は、画像を表示する表示領域において複数の画素がデルタ配列されており、複数の走査線と、前記走査線に交差する複数の信号線と、前記走査線と信号線とを絶縁する層間絶縁膜と、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタと、前記信号線を覆って形成された樹脂膜と、前記各薄膜トランジスタに接続されている複数の画素電極とを備え、前記複数の信号線は、デルタ配列された前記画素に沿って蛇行して列方向に延びており、前記層間絶縁膜上において前記信号線の側辺に隣接して段差調整用絶縁膜が形成されていることを特徴とする。
さらに、本発明の液晶表示装置の製造方法は、アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備え、画像を表示する表示領域において複数の画素がデルタ配列されているとともに、前記アレイ基板上に複数の走査線及び前記走査線に交差しデルタ配列された前記画素に沿って蛇行して列方向に延びる複数の信号線を形成し、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタ及び前記各薄膜トランジスタに接続されている複数の画素電極を形成し、前記複数の画素電極を覆って配向膜を形成した液晶表示装置の製造方法において、前記複数の信号線には、蛇行部分の角部において所定の角度を有する傾斜部が形成され、この傾斜部に沿って前記配向膜にラビング処理を施すことを特徴とする。
さらにまた、本発明の液晶表示装置の製造方法は、アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備え、画像を表示する表示領域において複数の画素がデルタ配列されているとともに、前記アレイ基板上に複数の走査線及び前記走査線に交差しデルタ配列された前記画素に沿って蛇行して列方向に延びる複数の信号線を形成し、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタ及び前記信号線を覆う樹脂膜を介して配置され前記各薄膜トランジスタに接続されている複数の画素電極を形成した液晶表示装置の製造方法において、前記信号線の側辺に隣接して段差調整用絶縁膜を形成した後に前記信号線と前記段差調整用絶縁膜とを前記樹脂層にて被覆することを特徴とする。
以上のように、本発明によれば、ラビング処理の際に生じるラビング不良領域を低減して、コントラストの低下や表示ムラ等の画質欠陥の少ない高品質な液晶表示装置及びその製造方法を得ることができる。
以下、本発明の一実施形態について図面を参照して説明する。
図1は、本発明の一実施形態における液晶表示装置1の構成を概略的に示す回路図であり、図2は同液晶表示装置1においてデルタ配列された画素の平面構造を概略的に示す図であり、図3は同液晶表示装置1におけるスイッチング素子及び補助容量の構成を示す図2のA−B線断面図であり、図4は同液晶表示装置1における信号線X及び走査線Yの構成を示す図2のC−C線断面図である。
この液晶表示装置1は、図1乃至図3に示すように、ガラスなどの絶縁性の透明基板4、6を用いて形成されたアレイ基板3及び対向基板5と、両基板3、5の間に保持された液晶層7とを含んで構成され、アレイ基板3には画像を表示する表示領域DSPにおいてデルタ配列された複数の画素PXを備えている。
これらの画素PXは、赤色用画素PXR、緑色用画素PXG、青色用画素PXBの3種類からなり、アレイ基板3の行方向に沿って直線的な画素列を形成するとともに、列方向に沿って1/2ピッチずつずれたジグザグのデルタ配列された画素列を形成している。
また、アレイ基板3には、表示領域DSPにおいて、各画素PXに対応して複数の画素電極9が形成されているとともに、対向基板5には、デルタ配列された全ての画素電極9に対向するように配置された単一の対向電極11を備えている。なお、PL1、PL2は、アレイ基板3及び対向基板5に貼付された偏光板である。
アレイ基板3は、表示領域DSPにおいて、図1に示すように、m×n個の画素電極9、n本の走査線Y(Y1〜Yn)、m本の信号線X(X1〜Xm)、m×n個のスイッチング素子13、n本の補助容量線AYを備え、表示領域DSPの周辺領域において、n本の走査線Yに順次走査信号を供給する(た)走査線駆動回路50、m本の信号線Xに映像信号を供給する信号線駆動回路52、及びこれらの駆動回路50、52を制御するコントローラ54を備え、各行の画素電極9は、スイッチング素子13を介して供給される映像信号に応じた画素電位にそれぞれ設定される。
走査線Yは、厚さが0.3μm程度のAl、Mo、Wの単体あるい合金などからなり、画素電極9の行に沿ってそれぞれ直線状に形成されている。信号線Xは、厚さが0.7μm程度のAl、Mo、Wの単体あるいは合金などからなり、デルタ配列された画素電極9の列に沿ってジグザグ状に蛇行して形成され、蛇行部分の角部10において傾斜部10aが形成されている。
より詳細には、信号線Xは、図2に示すように、信号線Xの角部10が、後述する配向膜33を形成するためのラビング処理の際にラビング布を擦り付ける方向(ラビング方向)Dに沿って切除されており、該方向Dに沿う傾斜部10aをなしている。この傾斜部10aは、例えば45°の角度に設定されている。
スイッチング素子13は、図3に示すように、ポリシリコン膜によって形成された半導体層15を有するnチャネル型の薄膜トランジスタであって、各々対応走査線Y及び対応信号線Xの交差位置近傍に配置されており各画素電極9に対応づけられている。半導体層15は、ガラス基板4上に配置されたアンダーコーティング層上に配置され、チャネル領域15Cの両側にそれぞれ不純物をドープすることによって形成されたドレイン領域15D及びソース領域15Sを有している。
このスイッチング素子13は、ゲート電極17、ドレイン電極19、及び、ソース電極21を備えている。
ゲート電極17は、走査線Yと一体に形成され、ゲート絶縁膜23を介して半導体層15に対向して配置されており、層間絶縁膜25によって覆われている。
ドレイン電極19及びソース電極21は、半導体層15のドレイン領域15Dとソース領域15Sに電気的に接続された電極であって、ドレイン電極19は、層間絶縁膜25上に形成された信号線Xの一部に接続され、ソース電極21は、層間絶縁膜25上に形成された上部ソース電極22に接続されている。
層間絶縁膜25上には、図4に示すように、信号線Xの側辺に隣接して段差調整用絶縁膜40が形成されている。この段差調整用絶縁膜40は、信号線Xより薄く設けられ、例えば、厚さが0.6μm程度の絶縁膜からなり、層間絶縁膜25とその上に形成された信号線Xとの間に生じる急峻な段差を緩和するものである。
上部ソース電極22は、層間絶縁膜25、信号線X、段差調整用絶縁膜40及び上部ソース電極22を覆う絶縁性の樹脂層29に形成されたコンタクトホールを介して画素電極9に電気的に接続されており、これにより、スイッチング素子13は、走査線Y及び信号線Xに接続され、走査線Yからの駆動電圧により導通し、信号線Xからの信号電圧を画素電極9に印加する。
補助容量線AYは、厚さが0.3μm程度のAl、Mo、Wの単体あるい合金などからなり、各々補助容量CSを構成するよう補助容量電極31に容量結合して走査線Yと略平行に形成されている。詳細には、補助容量電極31は、不純物ドープされたポリシリコン膜によって形成されており、半導体層15と同層のアンダーコーティング層上に配置されている。また、補助容量電極31は、ゲート絶縁膜23及び層間絶縁膜25を貫通するコンタクトホールを介して上部ソース電極22に電気的に接続されており、これにより、スイッチング素子13のソース電極21、画素電極9、及び補助容量電極31は、同電位となる。一方、補助容量線AYは、その少なくとも一部がゲート絶縁膜23を介して補助容量電極31に対向配置され、所定電位に設定されている。このような構造により、補助容量CSが形成される。
樹脂層29は、厚さが2μm程度の厚型の光透過性樹脂からなり、互いに異なる色、例えば赤色、緑色、青色といった3原色にそれぞれ着色された着色層29R、29G、29Bを含んで構成されカラーフィルター層を形成している。
これら赤色着色層29R、緑色着色層29G及び青色着色層29Bは、例えば図2及び図3に示すように配列され、それぞれ赤色用画素PXR、緑色用画素PXG、青色用画素PXBの各画素電極9に割当てられている。
そして、樹脂層29上には、黒色樹脂などの有色樹脂からなる柱状スペーサ35が形成され、複数の画素電極9全体を覆うように形成された配向膜33が形成されている。
この配向膜33は、ポリイミド樹脂などから形成された配向樹脂膜の表面を基布にパイルを植え付けてなるラビング布によって、例えば、図2において矢符Dで示す方向に擦りつける、いわゆるラビング処理を行い、多数の微細な傷がラビング布の擦り付け方向に延びるように形成され、この傷の延びる方向に液晶層7に含まれる液晶分子を配向させる。
一方、対向基板5は、表示領域DSPにおいて、透明基板6上に形成された対向電極11と、この対向電極11を覆う配向膜34などを有している。対向電極11は、ITO等の光透過性導電部材によって形成されている。配向膜34は、液晶層7に含まれる液晶分子を対向基板5に対して所定方向に配向する。
上記のようなアレイ基板3と対向基板5とをそれぞれの配向膜33、34を対向して配置したとき、柱状スペーサ35が両基板3、5の間に所定のギャップを形成し、このギャップに液晶組成物が封入され液晶層7を構成している。
以上のように、本発明では、信号線Xの角部10は切除されラビング布を擦り付ける方向Dに沿う傾斜部10aが形成されていることにより、信号線Xの角部10を切除していない場合に比べ、信号線Xの角部10において生じるラビング不良を抑えることができる。
また、信号線Xや走査線Yやスイッチング素子13など画素PXを構成する各要素において信号線Xは他の構成要素に比べ肉厚であることから、ラビング処理が行われる配向樹脂膜の表面には、信号線Xに起因した高い段差が生じ、特に、信号線Xと補助容量線AYとの交差位置Pにおいて配向樹脂膜に生じる隆起がより高くなり、これらの位置でラビング不良が生じやすいが、本発明では、信号線Xに沿って段差調整用絶縁膜40が配設され、急峻な段差が緩和され緩やかな段差になっているため、ラビング布で擦りつける際にラビング布表面が追従しやすくラビング不良が起こりにくい。
さらに、この構成と上記した傾斜部10aを設けた構成とを組み合せることにより、ラビング不良をより一層効果的に抑制することが可能となる。
なお、上記実施形態においては、カラーフィルター層を形成する着色層29R,29G,29Bをアレイ基板3側に設けた場合について説明したが、このカラーフィルター層を対向基板5側に配置するように構成することも可能である。
本発明の一実施形態における液晶表示装置の構成を概略的に示す回路図である。 図1の液晶表示装置においてデルタ配列された画素の平面構造を概略的に示す図である。 図2のA−B線断面図である。 図2のC−C線断面図である。
符号の説明
1…液晶表示装置
3…アレイ基板
4、6…透明基板
5…対向基板
7…液晶層
9…画素電極
10…角部
10a…傾斜部
11…対向電極
13…スイッチング素子
23…ゲート絶縁膜
25…層間絶縁膜
29…樹脂膜
33、34…配向膜
40…段差調整用絶縁膜
D…擦りつけ方向
AY…補助容量線
DSP…表示領域
PX…画素
CS…補助容量

Claims (6)

  1. アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備えた液晶表示装置において、
    前記アレイ基板は、画像を表示する表示領域において複数の画素がデルタ配列されており、複数の走査線と、前記走査線に交差する複数の信号線と、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタと、前記各薄膜トランジスタに接続されている複数の画素電極と、前記複数の画素電極を覆って形成されラビング処理が施された配向膜と、を備え、
    前記複数の信号線は、デルタ配列された前記画素に沿って蛇行して列方向に延びており、前記信号線の蛇行部分の角部において、前記ラビング処理におけるラビング方向に沿う傾斜部が形成されていることを特徴とする液晶表示装置。
  2. アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備えた液晶表示装置において、
    前記アレイ基板は、画像を表示する表示領域において複数の画素がデルタ配列されており、複数の走査線と、前記走査線に交差する複数の信号線と、前記走査線と信号線とを絶縁する層間絶縁膜と、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタと、前記信号線を覆って形成された樹脂膜と、前記各薄膜トランジスタに接続されている複数の画素電極とを備え、
    前記複数の信号線は、デルタ配列された前記画素に沿って蛇行して列方向に延びており、前記層間絶縁膜上において前記信号線の側辺に隣接して段差調整用絶縁膜が形成されていることを特徴とする液晶表示装置。
  3. 前記アレイ基板は、前記走査線と略平行な複数の補助容量線を備え、
    前記補助容量線と交差する位置に前記段差調整用絶縁膜が形成されていることを特徴とする請求項2に記載の液晶表示装置。
  4. 前記アレイ基板は、前記複数の画素電極を覆って形成されラビング処理が施された配向膜を備え、
    前記信号線の蛇行部分の角部において、前記ラビング処理におけるラビング方向に沿う傾斜部が形成されていることを特徴とする請求項2又は3に記載の液晶表示装置。
  5. アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備え、画像を表示する表示領域において複数の画素がデルタ配列されているとともに、前記アレイ基板上に複数の走査線及び前記走査線に交差しデルタ配列された前記画素に沿って蛇行して列方向に延びる複数の信号線を形成し、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタ及び前記各薄膜トランジスタに接続されている複数の画素電極を形成し、前記複数の画素電極を覆って配向膜を形成した液晶表示装置の製造方法において、
    前記複数の信号線には、蛇行部分の角部において所定の角度を有する傾斜部が形成され、この傾斜部に沿って前記配向膜にラビング処理を施すことを特徴とする液晶表示装置の製造方法。
  6. アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備え、画像を表示する表示領域において複数の画素がデルタ配列されているとともに、前記アレイ基板上に複数の走査線及び前記走査線に交差しデルタ配列された前記画素に沿って蛇行して列方向に延びる複数の信号線を形成し、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタ及び前記信号線を覆う樹脂膜を介して配置され前記各薄膜トランジスタに接続されている複数の画素電極を形成した液晶表示装置の製造方法において、
    前記信号線の側辺に隣接して段差調整用絶縁膜を形成した後に前記信号線と前記段差調整用絶縁膜とを前記樹脂層にて被覆することを特徴とする液晶表示装置の製造方法。
JP2007227655A 2007-09-03 2007-09-03 液晶表示装置及びその製造方法 Pending JP2009058879A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007227655A JP2009058879A (ja) 2007-09-03 2007-09-03 液晶表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007227655A JP2009058879A (ja) 2007-09-03 2007-09-03 液晶表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009058879A true JP2009058879A (ja) 2009-03-19

Family

ID=40554637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007227655A Pending JP2009058879A (ja) 2007-09-03 2007-09-03 液晶表示装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009058879A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012037886A (ja) * 2010-08-10 2012-02-23 Samsung Electronics Co Ltd 表示装置製造方法、及び、表示装置製造方法により製造された表示装置
CN113126370A (zh) * 2021-04-23 2021-07-16 成都天马微电子有限公司 传输线结构及其制作方法、移相器和液晶天线

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012037886A (ja) * 2010-08-10 2012-02-23 Samsung Electronics Co Ltd 表示装置製造方法、及び、表示装置製造方法により製造された表示装置
CN113126370A (zh) * 2021-04-23 2021-07-16 成都天马微电子有限公司 传输线结构及其制作方法、移相器和液晶天线

Similar Documents

Publication Publication Date Title
US7852450B2 (en) Liquid crystal display device and method of fabricating the same
US9606392B2 (en) Display panel and liquid crystal display including the same
US7345731B2 (en) Liquid crystal display device
US9323096B2 (en) Pixel unit, method for fabricating the same and liquid crystal display device
US10281761B2 (en) Liquid crystal display device
KR101717651B1 (ko) 액정표시장치 및 그 제조방법
JP2005128357A (ja) 液晶表示装置
JP5389529B2 (ja) 液晶表示装置及びその製造方法
JP2008268841A (ja) 液晶装置、液晶装置の製造方法および電子機器
US9400409B2 (en) Liquid crystal display
WO2010103676A1 (ja) アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器
JP5917127B2 (ja) 液晶表示装置
US7567331B2 (en) Liquid crystal display
US8208108B2 (en) Electro-optic device and electronic apparatus
WO2016155210A1 (zh) 阵列基板及显示装置
JP2009058879A (ja) 液晶表示装置及びその製造方法
US8477269B2 (en) Liquid crystal display device
JP2010191408A (ja) 電気光学装置及び電子機器
KR101356618B1 (ko) 컬러필터기판, 그 제조 방법 및 이를 포함하는 액정표시장치
KR101233729B1 (ko) 액정표시장치 및 그 제조방법
US9632367B2 (en) Display panels
TWI793142B (zh) 用於液晶顯示器之薄膜電晶體架構
JP2009217096A (ja) 液晶表示装置
TW201011398A (en) Liquid crystal display panel
WO2008072623A1 (ja) 液晶表示装置