JP2009058879A - Liquid crystal display and its manufacturing method - Google Patents

Liquid crystal display and its manufacturing method Download PDF

Info

Publication number
JP2009058879A
JP2009058879A JP2007227655A JP2007227655A JP2009058879A JP 2009058879 A JP2009058879 A JP 2009058879A JP 2007227655 A JP2007227655 A JP 2007227655A JP 2007227655 A JP2007227655 A JP 2007227655A JP 2009058879 A JP2009058879 A JP 2009058879A
Authority
JP
Japan
Prior art keywords
liquid crystal
array substrate
crystal display
scanning lines
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007227655A
Other languages
Japanese (ja)
Inventor
Osamu Hoshino
修 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2007227655A priority Critical patent/JP2009058879A/en
Publication of JP2009058879A publication Critical patent/JP2009058879A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display capable of reducing a rubbing defect region generated during rubbing process, and its manufacturing method. <P>SOLUTION: In the liquid crystal display 1 in which pixels PX are delta arranged, an array substrate 3 comprises a plurality of scanning lines Y; a plurality of signal lines X which are crossing the scanning lines Y; a plurality of thin film transistors 13 arranged around the vicinity of the cross point of the scanning lines Y and the signal lines X corresponding to respective pixels PX; a plurality of pixel electrodes 9 connected with respective thin film transistors 13; and an orientation film 33 which is formed while covering the plurality of pixel electrodes 9 and subjected to the rubbing process. The plurality of signal lines X are extending toward column direction while meandering along the delta arranged pixels PX, wherein the corner parts 10 of the signal lines X are cut off, and the inclination parts 10a are formed in the rubbing direction D of the rubbing cloth in the rubbing process. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、アレイ基板上にデルタ配列の画素が形成された液晶表示装置及びその製造方法に関する。   The present invention relates to a liquid crystal display device in which pixels in a delta arrangement are formed on an array substrate and a manufacturing method thereof.

近年、走査線及び信号線の交差位置近傍に各画素電極の電位を設定するスイッチング素子をそれぞれ配置したアクティブマトリクス型液晶表示装置の実用化が図られ、残像が少なく、高コントラストの画像が得られ、反応速度が速いことからこの液晶表示装置は広く普及している。このような液晶表示装置において、視角依存性が少なく優れた色再現性を発揮し滑らかな映像表示を実現する手段として、表示領域を構成する画素をデルタ配列することが知られている(例えば、特許文献1参照)。   In recent years, active matrix liquid crystal display devices in which switching elements for setting the potential of each pixel electrode are arranged near the intersection of scanning lines and signal lines have been put into practical use, and a high-contrast image can be obtained with little afterimage. The liquid crystal display device is widely used because of its high reaction speed. In such a liquid crystal display device, it is known that pixels constituting a display region are delta-arranged as a means for realizing excellent color reproducibility with little viewing angle dependency and realizing smooth video display (for example, Patent Document 1).

しかしながら、画素をデルタ配列した場合、信号線が画素に沿ってジグザグ状に形成され、ラビング処理を行う配向膜の表面が信号線に対応する凹凸形状をなしているため、該凹凸形状の影響を受けてラビング処理の際にラビング不良領域が生じやすい。このラビング不良領域では、液晶分子の配向状態が不均一となって、コントラストの低下や表示ムラが生じ光学特性が損なわれることとなり、歩留まり悪化の原因となっている。   However, when the pixels are arranged in a delta arrangement, the signal lines are formed in a zigzag shape along the pixels, and the surface of the alignment film to be rubbed has an uneven shape corresponding to the signal lines. In response, a rubbing failure area is likely to occur during the rubbing process. In this rubbing failure region, the alignment state of the liquid crystal molecules becomes non-uniform, resulting in a decrease in contrast and display unevenness, thereby impairing optical characteristics and causing a decrease in yield.

特に、DSC(Digital Still Camera)、DCV(Digital Video Camera)など携帯品に使用される液晶表示装置では、小型・軽量化の要求が高いことから、信号線や走査線などの画素を構成する各要素を高い集積率で形成されているが、このような場合、上記のラビング不良領域に起因する問題がより顕著になる。
特開2005−121954号公報
In particular, liquid crystal display devices used for portable products such as DSC (Digital Still Camera) and DCV (Digital Video Camera) are highly demanded for miniaturization and weight reduction. Although the elements are formed at a high integration rate, in such a case, the problem caused by the rubbing failure area becomes more remarkable.
JP-A-2005-121954

本発明は上記問題に鑑みてなされたものであり、ラビング処理の際に生じるラビング不良領域を低減することができる液晶表示装置及びその製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a liquid crystal display device that can reduce a rubbing failure region that occurs during rubbing treatment, and a method for manufacturing the same.

本発明の液晶表示装置は、アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備えた液晶表示装置において、前記アレイ基板は、画像を表示する表示領域において複数の画素がデルタ配列されており、複数の走査線と、前記走査線に交差する複数の信号線と、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタと、前記各薄膜トランジスタに接続されている複数の画素電極と、前記複数の画素電極を覆って形成されラビング処理が施された配向膜と、を備え、前記複数の信号線は、デルタ配列された前記画素に沿って蛇行して列方向に延びており、前記信号線の蛇行部分の角部において、前記ラビング処理におけるラビング方向に沿う傾斜部が形成されていることを特徴とする。   The liquid crystal display device of the present invention is a liquid crystal display device comprising an array substrate, a counter substrate, and a liquid crystal layer held between the array substrate and the counter substrate, wherein the array substrate displays an image. A plurality of pixels are delta-arranged in the region, and are arranged corresponding to each pixel in the vicinity of a plurality of scanning lines, a plurality of signal lines intersecting with the scanning lines, and an intersection position of the scanning lines and the signal lines. A plurality of thin film transistors, a plurality of pixel electrodes connected to each of the thin film transistors, and an alignment film formed so as to cover the plurality of pixel electrodes and subjected to a rubbing process, and the plurality of signal lines include: The signals meander along the pixels arranged in the delta arrangement and extend in the column direction, and an inclined portion is formed along the rubbing direction in the rubbing process at the corner of the meandering portion of the signal line. And wherein the are.

また、本発明の液晶表示装置は、アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備えた液晶表示装置において、前記アレイ基板は、画像を表示する表示領域において複数の画素がデルタ配列されており、複数の走査線と、前記走査線に交差する複数の信号線と、前記走査線と信号線とを絶縁する層間絶縁膜と、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタと、前記信号線を覆って形成された樹脂膜と、前記各薄膜トランジスタに接続されている複数の画素電極とを備え、前記複数の信号線は、デルタ配列された前記画素に沿って蛇行して列方向に延びており、前記層間絶縁膜上において前記信号線の側辺に隣接して段差調整用絶縁膜が形成されていることを特徴とする。   According to another aspect of the present invention, there is provided a liquid crystal display device comprising an array substrate, a counter substrate, and a liquid crystal layer held between the array substrate and the counter substrate, wherein the array substrate displays an image. A plurality of pixels are delta-arranged in the display region, a plurality of scanning lines, a plurality of signal lines intersecting the scanning lines, an interlayer insulating film that insulates the scanning lines and the signal lines, and the scanning lines And a plurality of thin film transistors arranged corresponding to each pixel in the vicinity of the intersection of the signal lines, a resin film formed to cover the signal lines, and a plurality of pixel electrodes connected to the thin film transistors The plurality of signal lines meander along the delta-arranged pixels and extend in the column direction, and a step-adjusting insulating film is adjacent to the side of the signal line on the interlayer insulating film. Formation It is characterized in that is.

さらに、本発明の液晶表示装置の製造方法は、アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備え、画像を表示する表示領域において複数の画素がデルタ配列されているとともに、前記アレイ基板上に複数の走査線及び前記走査線に交差しデルタ配列された前記画素に沿って蛇行して列方向に延びる複数の信号線を形成し、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタ及び前記各薄膜トランジスタに接続されている複数の画素電極を形成し、前記複数の画素電極を覆って配向膜を形成した液晶表示装置の製造方法において、前記複数の信号線には、蛇行部分の角部において所定の角度を有する傾斜部が形成され、この傾斜部に沿って前記配向膜にラビング処理を施すことを特徴とする。   Furthermore, the manufacturing method of the liquid crystal display device of the present invention includes an array substrate, a counter substrate, and a liquid crystal layer held between the array substrate and the counter substrate, and a plurality of pixels in a display region for displaying an image. Are formed in a delta arrangement, and a plurality of scanning lines on the array substrate and a plurality of signal lines extending in the column direction by meandering along the delta arrangement pixels intersecting the scanning lines are formed. Forming a plurality of thin film transistors arranged corresponding to each pixel in the vicinity of the intersection of the line and the signal line, and a plurality of pixel electrodes connected to each thin film transistor, and covering the plurality of pixel electrodes with an alignment film In the method for manufacturing a liquid crystal display device thus formed, the plurality of signal lines are formed with inclined portions having a predetermined angle at the corner portions of the meandering portion, and the arrangement is performed along the inclined portions. Characterized in that rubbed the film.

さらにまた、本発明の液晶表示装置の製造方法は、アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備え、画像を表示する表示領域において複数の画素がデルタ配列されているとともに、前記アレイ基板上に複数の走査線及び前記走査線に交差しデルタ配列された前記画素に沿って蛇行して列方向に延びる複数の信号線を形成し、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタ及び前記信号線を覆う樹脂膜を介して配置され前記各薄膜トランジスタに接続されている複数の画素電極を形成した液晶表示装置の製造方法において、前記信号線の側辺に隣接して段差調整用絶縁膜を形成した後に前記信号線と前記段差調整用絶縁膜とを前記樹脂層にて被覆することを特徴とする。   Furthermore, the method for manufacturing a liquid crystal display device of the present invention includes an array substrate, a counter substrate, and a liquid crystal layer held between the array substrate and the counter substrate, and a plurality of display areas in the display region for displaying an image. A plurality of scanning lines on the array substrate and a plurality of signal lines extending in the column direction by meandering along the delta-arranged pixels crossing the scanning lines on the array substrate; A plurality of thin film transistors arranged corresponding to each pixel in the vicinity of the intersection of the scanning line and the signal line, and a plurality of pixel electrodes arranged via a resin film covering the signal line and connected to the thin film transistor In the method for manufacturing a liquid crystal display device, after forming the step adjustment insulating film adjacent to the side of the signal line, the signal line and the step adjustment insulating film are formed on the resin layer. Characterized by coating.

以上のように、本発明によれば、ラビング処理の際に生じるラビング不良領域を低減して、コントラストの低下や表示ムラ等の画質欠陥の少ない高品質な液晶表示装置及びその製造方法を得ることができる。   As described above, according to the present invention, a defective rubbing region that occurs during the rubbing process is reduced, and a high-quality liquid crystal display device with few image quality defects such as a decrease in contrast and display unevenness and a method for manufacturing the same are obtained. Can do.

以下、本発明の一実施形態について図面を参照して説明する。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

図1は、本発明の一実施形態における液晶表示装置1の構成を概略的に示す回路図であり、図2は同液晶表示装置1においてデルタ配列された画素の平面構造を概略的に示す図であり、図3は同液晶表示装置1におけるスイッチング素子及び補助容量の構成を示す図2のA−B線断面図であり、図4は同液晶表示装置1における信号線X及び走査線Yの構成を示す図2のC−C線断面図である。   FIG. 1 is a circuit diagram schematically illustrating a configuration of a liquid crystal display device 1 according to an embodiment of the present invention, and FIG. 2 is a diagram schematically illustrating a planar structure of pixels arranged in a delta arrangement in the liquid crystal display device 1. 3 is a cross-sectional view taken along the line AB of FIG. 2 showing the configuration of the switching element and the auxiliary capacitor in the liquid crystal display device 1, and FIG. 4 shows the signal lines X and the scanning lines Y in the liquid crystal display device 1. It is CC sectional view taken on the line of FIG. 2 which shows a structure.

この液晶表示装置1は、図1乃至図3に示すように、ガラスなどの絶縁性の透明基板4、6を用いて形成されたアレイ基板3及び対向基板5と、両基板3、5の間に保持された液晶層7とを含んで構成され、アレイ基板3には画像を表示する表示領域DSPにおいてデルタ配列された複数の画素PXを備えている。   As shown in FIGS. 1 to 3, the liquid crystal display device 1 includes an array substrate 3 and a counter substrate 5 formed using insulating transparent substrates 4 and 6 such as glass, and between the substrates 3 and 5. The array substrate 3 is provided with a plurality of pixels PX arranged in a delta arrangement in a display area DSP for displaying an image.

これらの画素PXは、赤色用画素PXR、緑色用画素PXG、青色用画素PXBの3種類からなり、アレイ基板3の行方向に沿って直線的な画素列を形成するとともに、列方向に沿って1/2ピッチずつずれたジグザグのデルタ配列された画素列を形成している。   These pixels PX consist of three types of red pixels PXR, green pixels PXG, and blue pixels PXB, and form a linear pixel column along the row direction of the array substrate 3 and along the column direction. A zigzag delta-arranged pixel row shifted by ½ pitch is formed.

また、アレイ基板3には、表示領域DSPにおいて、各画素PXに対応して複数の画素電極9が形成されているとともに、対向基板5には、デルタ配列された全ての画素電極9に対向するように配置された単一の対向電極11を備えている。なお、PL1、PL2は、アレイ基板3及び対向基板5に貼付された偏光板である。   The array substrate 3 is formed with a plurality of pixel electrodes 9 corresponding to the respective pixels PX in the display area DSP, and the counter substrate 5 is opposed to all the pixel electrodes 9 arranged in a delta arrangement. A single counter electrode 11 is provided. PL1 and PL2 are polarizing plates attached to the array substrate 3 and the counter substrate 5.

アレイ基板3は、表示領域DSPにおいて、図1に示すように、m×n個の画素電極9、n本の走査線Y(Y1〜Yn)、m本の信号線X(X1〜Xm)、m×n個のスイッチング素子13、n本の補助容量線AYを備え、表示領域DSPの周辺領域において、n本の走査線Yに順次走査信号を供給する(た)走査線駆動回路50、m本の信号線Xに映像信号を供給する信号線駆動回路52、及びこれらの駆動回路50、52を制御するコントローラ54を備え、各行の画素電極9は、スイッチング素子13を介して供給される映像信号に応じた画素電位にそれぞれ設定される。   As shown in FIG. 1, the array substrate 3 includes m × n pixel electrodes 9, n scanning lines Y (Y1 to Yn), m signal lines X (X1 to Xm), The scanning line driving circuit 50 includes m × n switching elements 13 and n auxiliary capacitance lines AY, and sequentially supplies scanning signals to the n scanning lines Y in the peripheral area of the display area DSP. A signal line driving circuit 52 for supplying a video signal to the main signal line X and a controller 54 for controlling the driving circuits 50 and 52 are provided, and the pixel electrodes 9 in each row are supplied via the switching elements 13. Each pixel potential is set according to the signal.

走査線Yは、厚さが0.3μm程度のAl、Mo、Wの単体あるい合金などからなり、画素電極9の行に沿ってそれぞれ直線状に形成されている。信号線Xは、厚さが0.7μm程度のAl、Mo、Wの単体あるいは合金などからなり、デルタ配列された画素電極9の列に沿ってジグザグ状に蛇行して形成され、蛇行部分の角部10において傾斜部10aが形成されている。   The scanning lines Y are made of Al, Mo, W alone or an alloy having a thickness of about 0.3 μm, and are formed linearly along the rows of the pixel electrodes 9. The signal line X is made of Al, Mo, W alone or an alloy having a thickness of about 0.7 μm, and is formed by meandering in a zigzag manner along a row of pixel electrodes 9 arranged in a delta arrangement. An inclined portion 10 a is formed at the corner portion 10.

より詳細には、信号線Xは、図2に示すように、信号線Xの角部10が、後述する配向膜33を形成するためのラビング処理の際にラビング布を擦り付ける方向(ラビング方向)Dに沿って切除されており、該方向Dに沿う傾斜部10aをなしている。この傾斜部10aは、例えば45°の角度に設定されている。   More specifically, as shown in FIG. 2, the signal line X is a direction (rubbing direction) in which the corner portion 10 of the signal line X rubs a rubbing cloth during a rubbing process for forming an alignment film 33 described later. It is excised along D and forms an inclined portion 10a along the direction D. The inclined portion 10a is set at an angle of 45 °, for example.

スイッチング素子13は、図3に示すように、ポリシリコン膜によって形成された半導体層15を有するnチャネル型の薄膜トランジスタであって、各々対応走査線Y及び対応信号線Xの交差位置近傍に配置されており各画素電極9に対応づけられている。半導体層15は、ガラス基板4上に配置されたアンダーコーティング層上に配置され、チャネル領域15Cの両側にそれぞれ不純物をドープすることによって形成されたドレイン領域15D及びソース領域15Sを有している。   As shown in FIG. 3, the switching element 13 is an n-channel type thin film transistor having a semiconductor layer 15 formed of a polysilicon film, and is arranged in the vicinity of the intersection of the corresponding scanning line Y and the corresponding signal line X. Are associated with each pixel electrode 9. The semiconductor layer 15 is disposed on an undercoating layer disposed on the glass substrate 4, and has a drain region 15D and a source region 15S formed by doping impurities on both sides of the channel region 15C.

このスイッチング素子13は、ゲート電極17、ドレイン電極19、及び、ソース電極21を備えている。   The switching element 13 includes a gate electrode 17, a drain electrode 19, and a source electrode 21.

ゲート電極17は、走査線Yと一体に形成され、ゲート絶縁膜23を介して半導体層15に対向して配置されており、層間絶縁膜25によって覆われている。   The gate electrode 17 is formed integrally with the scanning line Y, is disposed to face the semiconductor layer 15 via the gate insulating film 23, and is covered with the interlayer insulating film 25.

ドレイン電極19及びソース電極21は、半導体層15のドレイン領域15Dとソース領域15Sに電気的に接続された電極であって、ドレイン電極19は、層間絶縁膜25上に形成された信号線Xの一部に接続され、ソース電極21は、層間絶縁膜25上に形成された上部ソース電極22に接続されている。   The drain electrode 19 and the source electrode 21 are electrodes electrically connected to the drain region 15D and the source region 15S of the semiconductor layer 15, and the drain electrode 19 is a signal line X formed on the interlayer insulating film 25. A part of the source electrode 21 is connected to the upper source electrode 22 formed on the interlayer insulating film 25.

層間絶縁膜25上には、図4に示すように、信号線Xの側辺に隣接して段差調整用絶縁膜40が形成されている。この段差調整用絶縁膜40は、信号線Xより薄く設けられ、例えば、厚さが0.6μm程度の絶縁膜からなり、層間絶縁膜25とその上に形成された信号線Xとの間に生じる急峻な段差を緩和するものである。   On the interlayer insulating film 25, a step adjusting insulating film 40 is formed adjacent to the side of the signal line X, as shown in FIG. The step-adjusting insulating film 40 is formed thinner than the signal line X. For example, the step-adjusting insulating film 40 is made of an insulating film having a thickness of about 0.6 μm, and is interposed between the interlayer insulating film 25 and the signal line X formed thereon. The steep steps that occur are alleviated.

上部ソース電極22は、層間絶縁膜25、信号線X、段差調整用絶縁膜40及び上部ソース電極22を覆う絶縁性の樹脂層29に形成されたコンタクトホールを介して画素電極9に電気的に接続されており、これにより、スイッチング素子13は、走査線Y及び信号線Xに接続され、走査線Yからの駆動電圧により導通し、信号線Xからの信号電圧を画素電極9に印加する。   The upper source electrode 22 is electrically connected to the pixel electrode 9 through a contact hole formed in the insulating resin layer 29 that covers the interlayer insulating film 25, the signal line X, the step adjustment insulating film 40, and the upper source electrode 22. Thus, the switching element 13 is connected to the scanning line Y and the signal line X, is made conductive by the driving voltage from the scanning line Y, and applies the signal voltage from the signal line X to the pixel electrode 9.

補助容量線AYは、厚さが0.3μm程度のAl、Mo、Wの単体あるい合金などからなり、各々補助容量CSを構成するよう補助容量電極31に容量結合して走査線Yと略平行に形成されている。詳細には、補助容量電極31は、不純物ドープされたポリシリコン膜によって形成されており、半導体層15と同層のアンダーコーティング層上に配置されている。また、補助容量電極31は、ゲート絶縁膜23及び層間絶縁膜25を貫通するコンタクトホールを介して上部ソース電極22に電気的に接続されており、これにより、スイッチング素子13のソース電極21、画素電極9、及び補助容量電極31は、同電位となる。一方、補助容量線AYは、その少なくとも一部がゲート絶縁膜23を介して補助容量電極31に対向配置され、所定電位に設定されている。このような構造により、補助容量CSが形成される。   The auxiliary capacitance line AY is made of Al, Mo, W alone or an alloy having a thickness of about 0.3 μm, and is capacitively coupled to the auxiliary capacitance electrode 31 to form the auxiliary capacitance CS, and is substantially the same as the scanning line Y. They are formed in parallel. Specifically, the auxiliary capacitance electrode 31 is formed of an impurity-doped polysilicon film and is disposed on the undercoating layer that is the same layer as the semiconductor layer 15. Further, the auxiliary capacitance electrode 31 is electrically connected to the upper source electrode 22 through a contact hole that penetrates the gate insulating film 23 and the interlayer insulating film 25, whereby the source electrode 21 of the switching element 13, the pixel The electrode 9 and the auxiliary capacitance electrode 31 have the same potential. On the other hand, at least a part of the auxiliary capacitance line AY is disposed to face the auxiliary capacitance electrode 31 through the gate insulating film 23 and is set to a predetermined potential. With such a structure, the auxiliary capacitor CS is formed.

樹脂層29は、厚さが2μm程度の厚型の光透過性樹脂からなり、互いに異なる色、例えば赤色、緑色、青色といった3原色にそれぞれ着色された着色層29R、29G、29Bを含んで構成されカラーフィルター層を形成している。   The resin layer 29 is made of a thick light-transmitting resin having a thickness of about 2 μm and includes colored layers 29R, 29G, and 29B that are colored in three primary colors such as red, green, and blue, respectively. The color filter layer is formed.

これら赤色着色層29R、緑色着色層29G及び青色着色層29Bは、例えば図2及び図3に示すように配列され、それぞれ赤色用画素PXR、緑色用画素PXG、青色用画素PXBの各画素電極9に割当てられている。   The red colored layer 29R, the green colored layer 29G, and the blue colored layer 29B are arranged, for example, as shown in FIGS. 2 and 3, and the pixel electrodes 9 of the red pixel PXR, the green pixel PXG, and the blue pixel PXB, respectively. Assigned.

そして、樹脂層29上には、黒色樹脂などの有色樹脂からなる柱状スペーサ35が形成され、複数の画素電極9全体を覆うように形成された配向膜33が形成されている。   A columnar spacer 35 made of a colored resin such as a black resin is formed on the resin layer 29, and an alignment film 33 is formed so as to cover the entire plurality of pixel electrodes 9.

この配向膜33は、ポリイミド樹脂などから形成された配向樹脂膜の表面を基布にパイルを植え付けてなるラビング布によって、例えば、図2において矢符Dで示す方向に擦りつける、いわゆるラビング処理を行い、多数の微細な傷がラビング布の擦り付け方向に延びるように形成され、この傷の延びる方向に液晶層7に含まれる液晶分子を配向させる。   The alignment film 33 is subjected to a so-called rubbing process in which the surface of the alignment resin film formed of polyimide resin or the like is rubbed in a direction indicated by an arrow D in FIG. A large number of fine scratches are formed so as to extend in the rubbing direction of the rubbing cloth, and the liquid crystal molecules contained in the liquid crystal layer 7 are aligned in the extending direction of the scratches.

一方、対向基板5は、表示領域DSPにおいて、透明基板6上に形成された対向電極11と、この対向電極11を覆う配向膜34などを有している。対向電極11は、ITO等の光透過性導電部材によって形成されている。配向膜34は、液晶層7に含まれる液晶分子を対向基板5に対して所定方向に配向する。   On the other hand, the counter substrate 5 includes a counter electrode 11 formed on the transparent substrate 6 and an alignment film 34 covering the counter electrode 11 in the display area DSP. The counter electrode 11 is formed of a light transmissive conductive member such as ITO. The alignment film 34 aligns liquid crystal molecules contained in the liquid crystal layer 7 in a predetermined direction with respect to the counter substrate 5.

上記のようなアレイ基板3と対向基板5とをそれぞれの配向膜33、34を対向して配置したとき、柱状スペーサ35が両基板3、5の間に所定のギャップを形成し、このギャップに液晶組成物が封入され液晶層7を構成している。   When the array substrate 3 and the counter substrate 5 as described above are arranged so that the alignment films 33 and 34 face each other, the columnar spacer 35 forms a predetermined gap between the substrates 3 and 5, and this gap A liquid crystal composition is enclosed to constitute the liquid crystal layer 7.

以上のように、本発明では、信号線Xの角部10は切除されラビング布を擦り付ける方向Dに沿う傾斜部10aが形成されていることにより、信号線Xの角部10を切除していない場合に比べ、信号線Xの角部10において生じるラビング不良を抑えることができる。   As described above, according to the present invention, the corner portion 10 of the signal line X is not cut off because the corner portion 10 of the signal line X is cut off and the inclined portion 10a is formed along the direction D in which the rubbing cloth is rubbed. Compared to the case, it is possible to suppress the rubbing failure that occurs in the corner portion 10 of the signal line X.

また、信号線Xや走査線Yやスイッチング素子13など画素PXを構成する各要素において信号線Xは他の構成要素に比べ肉厚であることから、ラビング処理が行われる配向樹脂膜の表面には、信号線Xに起因した高い段差が生じ、特に、信号線Xと補助容量線AYとの交差位置Pにおいて配向樹脂膜に生じる隆起がより高くなり、これらの位置でラビング不良が生じやすいが、本発明では、信号線Xに沿って段差調整用絶縁膜40が配設され、急峻な段差が緩和され緩やかな段差になっているため、ラビング布で擦りつける際にラビング布表面が追従しやすくラビング不良が起こりにくい。   Further, in each element constituting the pixel PX such as the signal line X, the scanning line Y, and the switching element 13, the signal line X is thicker than the other constituent elements, so that the rubbing process is performed on the surface of the alignment resin film. Has a high step due to the signal line X, and in particular, the bulge generated in the alignment resin film is higher at the intersection position P between the signal line X and the auxiliary capacitance line AY, and rubbing failure tends to occur at these positions. In the present invention, the step adjusting insulating film 40 is disposed along the signal line X, and the steep step is relaxed to be a gentle step. Therefore, the rubbing cloth surface follows when rubbing with the rubbing cloth. Easy rubbing failure.

さらに、この構成と上記した傾斜部10aを設けた構成とを組み合せることにより、ラビング不良をより一層効果的に抑制することが可能となる。   Further, by combining this configuration with the configuration provided with the above-described inclined portion 10a, it becomes possible to more effectively suppress the rubbing failure.

なお、上記実施形態においては、カラーフィルター層を形成する着色層29R,29G,29Bをアレイ基板3側に設けた場合について説明したが、このカラーフィルター層を対向基板5側に配置するように構成することも可能である。   In the above embodiment, the case where the color layers 29R, 29G, and 29B for forming the color filter layer are provided on the array substrate 3 side has been described. However, the color filter layer is configured to be disposed on the counter substrate 5 side. It is also possible to do.

本発明の一実施形態における液晶表示装置の構成を概略的に示す回路図である。1 is a circuit diagram schematically showing a configuration of a liquid crystal display device according to an embodiment of the present invention. 図1の液晶表示装置においてデルタ配列された画素の平面構造を概略的に示す図である。FIG. 2 is a diagram schematically showing a planar structure of delta-arranged pixels in the liquid crystal display device of FIG. 1. 図2のA−B線断面図である。It is the sectional view on the AB line of FIG. 図2のC−C線断面図である。It is CC sectional view taken on the line of FIG.

符号の説明Explanation of symbols

1…液晶表示装置
3…アレイ基板
4、6…透明基板
5…対向基板
7…液晶層
9…画素電極
10…角部
10a…傾斜部
11…対向電極
13…スイッチング素子
23…ゲート絶縁膜
25…層間絶縁膜
29…樹脂膜
33、34…配向膜
40…段差調整用絶縁膜
D…擦りつけ方向
AY…補助容量線
DSP…表示領域
PX…画素
CS…補助容量
DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display device 3 ... Array substrate 4, 6 ... Transparent substrate 5 ... Opposite substrate 7 ... Liquid crystal layer 9 ... Pixel electrode 10 ... Corner | angular part 10a ... Inclined part 11 ... Counter electrode 13 ... Switching element 23 ... Gate insulating film 25 ... Interlayer insulating film 29 ... Resin film 33, 34 ... Alignment film 40 ... Step adjusting insulating film D ... Rub direction AY ... Auxiliary capacitance line DSP ... Display area PX ... Pixel CS ... Auxiliary capacitance

Claims (6)

アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備えた液晶表示装置において、
前記アレイ基板は、画像を表示する表示領域において複数の画素がデルタ配列されており、複数の走査線と、前記走査線に交差する複数の信号線と、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタと、前記各薄膜トランジスタに接続されている複数の画素電極と、前記複数の画素電極を覆って形成されラビング処理が施された配向膜と、を備え、
前記複数の信号線は、デルタ配列された前記画素に沿って蛇行して列方向に延びており、前記信号線の蛇行部分の角部において、前記ラビング処理におけるラビング方向に沿う傾斜部が形成されていることを特徴とする液晶表示装置。
In a liquid crystal display device comprising an array substrate, a counter substrate, and a liquid crystal layer held between the array substrate and the counter substrate,
The array substrate has a plurality of pixels arranged in a delta arrangement in a display area for displaying an image, a plurality of scanning lines, a plurality of signal lines intersecting the scanning lines, and intersection positions of the scanning lines and the signal lines A plurality of thin film transistors arranged corresponding to each pixel in the vicinity; a plurality of pixel electrodes connected to each of the thin film transistors; an alignment film formed to cover the plurality of pixel electrodes and subjected to a rubbing process; With
The plurality of signal lines meander along the delta-arranged pixels and extend in the column direction, and an inclined portion along the rubbing direction in the rubbing process is formed at a corner of the meandering portion of the signal line. A liquid crystal display device.
アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備えた液晶表示装置において、
前記アレイ基板は、画像を表示する表示領域において複数の画素がデルタ配列されており、複数の走査線と、前記走査線に交差する複数の信号線と、前記走査線と信号線とを絶縁する層間絶縁膜と、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタと、前記信号線を覆って形成された樹脂膜と、前記各薄膜トランジスタに接続されている複数の画素電極とを備え、
前記複数の信号線は、デルタ配列された前記画素に沿って蛇行して列方向に延びており、前記層間絶縁膜上において前記信号線の側辺に隣接して段差調整用絶縁膜が形成されていることを特徴とする液晶表示装置。
In a liquid crystal display device comprising an array substrate, a counter substrate, and a liquid crystal layer held between the array substrate and the counter substrate,
The array substrate includes a plurality of pixels arranged in a delta arrangement in a display area for displaying an image, and insulates the plurality of scanning lines, the plurality of signal lines intersecting the scanning lines, and the scanning lines and the signal lines. An interlayer insulating film, a plurality of thin film transistors arranged corresponding to each pixel in the vicinity of the intersection of the scanning line and the signal line, a resin film formed to cover the signal line, and connected to each thin film transistor A plurality of pixel electrodes,
The plurality of signal lines meander along the delta-arranged pixels and extend in the column direction, and a step-adjusting insulating film is formed on the interlayer insulating film adjacent to the side of the signal line. A liquid crystal display device.
前記アレイ基板は、前記走査線と略平行な複数の補助容量線を備え、
前記補助容量線と交差する位置に前記段差調整用絶縁膜が形成されていることを特徴とする請求項2に記載の液晶表示装置。
The array substrate includes a plurality of auxiliary capacitance lines substantially parallel to the scanning lines,
The liquid crystal display device according to claim 2, wherein the step-adjusting insulating film is formed at a position intersecting with the storage capacitor line.
前記アレイ基板は、前記複数の画素電極を覆って形成されラビング処理が施された配向膜を備え、
前記信号線の蛇行部分の角部において、前記ラビング処理におけるラビング方向に沿う傾斜部が形成されていることを特徴とする請求項2又は3に記載の液晶表示装置。
The array substrate includes an alignment film formed so as to cover the plurality of pixel electrodes and subjected to a rubbing process,
4. The liquid crystal display device according to claim 2, wherein an inclined portion is formed along a rubbing direction in the rubbing process at a corner portion of the meandering portion of the signal line.
アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備え、画像を表示する表示領域において複数の画素がデルタ配列されているとともに、前記アレイ基板上に複数の走査線及び前記走査線に交差しデルタ配列された前記画素に沿って蛇行して列方向に延びる複数の信号線を形成し、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタ及び前記各薄膜トランジスタに接続されている複数の画素電極を形成し、前記複数の画素電極を覆って配向膜を形成した液晶表示装置の製造方法において、
前記複数の信号線には、蛇行部分の角部において所定の角度を有する傾斜部が形成され、この傾斜部に沿って前記配向膜にラビング処理を施すことを特徴とする液晶表示装置の製造方法。
An array substrate, a counter substrate, and a liquid crystal layer held between the array substrate and the counter substrate, wherein a plurality of pixels are delta-arranged in a display area for displaying an image, and on the array substrate A plurality of scanning lines and a plurality of signal lines extending in the column direction meandering along the pixels that intersect with the scanning lines and are delta-arranged are formed, and each pixel is located near the intersection of the scanning lines and the signal lines. In a method of manufacturing a liquid crystal display device, a plurality of thin film transistors arranged correspondingly and a plurality of pixel electrodes connected to each thin film transistor are formed, and an alignment film is formed covering the plurality of pixel electrodes.
An inclined portion having a predetermined angle is formed at a corner portion of the meandering portion in the plurality of signal lines, and the alignment film is subjected to rubbing treatment along the inclined portion. .
アレイ基板と、対向基板と、前記アレイ基板及び前記対向基板の間に保持された液晶層とを備え、画像を表示する表示領域において複数の画素がデルタ配列されているとともに、前記アレイ基板上に複数の走査線及び前記走査線に交差しデルタ配列された前記画素に沿って蛇行して列方向に延びる複数の信号線を形成し、前記走査線と前記信号線の交差位置近傍において各画素に対応して配置された複数の薄膜トランジスタ及び前記信号線を覆う樹脂膜を介して配置され前記各薄膜トランジスタに接続されている複数の画素電極を形成した液晶表示装置の製造方法において、
前記信号線の側辺に隣接して段差調整用絶縁膜を形成した後に前記信号線と前記段差調整用絶縁膜とを前記樹脂層にて被覆することを特徴とする液晶表示装置の製造方法。
An array substrate, a counter substrate, and a liquid crystal layer held between the array substrate and the counter substrate, wherein a plurality of pixels are delta-arranged in a display area for displaying an image, and on the array substrate A plurality of scanning lines and a plurality of signal lines extending in the column direction meandering along the pixels that intersect with the scanning lines and are delta-arranged are formed, and each pixel is located near the intersection of the scanning lines and the signal lines. In a manufacturing method of a liquid crystal display device in which a plurality of thin film transistors arranged correspondingly and a plurality of pixel electrodes arranged via resin films covering the signal lines and connected to the thin film transistors are formed,
A method of manufacturing a liquid crystal display device, comprising: forming a step-adjusting insulating film adjacent to a side of the signal line; and covering the signal line and the step-adjusting insulating film with the resin layer.
JP2007227655A 2007-09-03 2007-09-03 Liquid crystal display and its manufacturing method Pending JP2009058879A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007227655A JP2009058879A (en) 2007-09-03 2007-09-03 Liquid crystal display and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007227655A JP2009058879A (en) 2007-09-03 2007-09-03 Liquid crystal display and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2009058879A true JP2009058879A (en) 2009-03-19

Family

ID=40554637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007227655A Pending JP2009058879A (en) 2007-09-03 2007-09-03 Liquid crystal display and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2009058879A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012037886A (en) * 2010-08-10 2012-02-23 Samsung Electronics Co Ltd Method for manufacturing display device and display device manufactured by the method
CN113126370A (en) * 2021-04-23 2021-07-16 成都天马微电子有限公司 Transmission line structure and manufacturing method thereof, phase shifter and liquid crystal antenna

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012037886A (en) * 2010-08-10 2012-02-23 Samsung Electronics Co Ltd Method for manufacturing display device and display device manufactured by the method
CN113126370A (en) * 2021-04-23 2021-07-16 成都天马微电子有限公司 Transmission line structure and manufacturing method thereof, phase shifter and liquid crystal antenna

Similar Documents

Publication Publication Date Title
US7852450B2 (en) Liquid crystal display device and method of fabricating the same
US9606392B2 (en) Display panel and liquid crystal display including the same
US7345731B2 (en) Liquid crystal display device
US9323096B2 (en) Pixel unit, method for fabricating the same and liquid crystal display device
US10281761B2 (en) Liquid crystal display device
KR101717651B1 (en) Liquid crystal display device and method for fabricating the same
JP2005128357A (en) Liquid crystal display device
JP5389529B2 (en) Liquid crystal display device and manufacturing method thereof
JP2008268841A (en) Liquid crystal device, method of manufacturing liquid crystal device, and electronic apparatus
US9400409B2 (en) Liquid crystal display
KR20130015245A (en) Fringe field switching liquid crystal display device and method of fabricating the same
WO2010103676A1 (en) Active matrix substrate, display panel, display device, and electronic device
JP5917127B2 (en) Liquid crystal display
US7567331B2 (en) Liquid crystal display
US8208108B2 (en) Electro-optic device and electronic apparatus
WO2016155210A1 (en) Array substrate and display device
JP2009058879A (en) Liquid crystal display and its manufacturing method
US8477269B2 (en) Liquid crystal display device
JP2010191408A (en) Electro-optical device and electronic apparatus
KR101233729B1 (en) Liquid crystal display device and method of fabricating the same
US9632367B2 (en) Display panels
KR101356618B1 (en) Color filter substrate, method of fabricating the same and liquid crystal display device including the same
TWI793142B (en) Thin-film transistor (tft) architecture for liquid crystal displays
JP2009217096A (en) Liquid crystal display device
TW201011398A (en) Liquid crystal display panel