JP2009055769A - 蓄電回路 - Google Patents
蓄電回路 Download PDFInfo
- Publication number
- JP2009055769A JP2009055769A JP2007222830A JP2007222830A JP2009055769A JP 2009055769 A JP2009055769 A JP 2009055769A JP 2007222830 A JP2007222830 A JP 2007222830A JP 2007222830 A JP2007222830 A JP 2007222830A JP 2009055769 A JP2009055769 A JP 2009055769A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- alternating current
- current generator
- charge storage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Rectifiers (AREA)
Abstract
【解決手段】 スイッチ手段の制御により電荷蓄積容量の蓄積電圧が所要電圧を超えるまで交流電流発生器が出力する電荷を蓄積し、電荷蓄積容量の蓄積電圧が所要電圧を超えたときに電荷蓄積容量に蓄積された電荷による電力供給を行う構成である蓄電回路において、整流回路は、nMOSのソース端子とpMOSのソース端子を直結し、nMOSのゲート端子とpMOSのドレイン端子を直結し、nMOSのドレイン端子とpMOSのゲート端子を直結し、nMOSのドレイン端子とpMOSのドレイン端子を入出力端子とした第1の複合ダイオードを用いて構成し、pMOSのドレイン端子を交流電流発生器の出力端子に接続し、nMOSのドレイン端子を電荷蓄積容量に接続して正の電荷を蓄積する。
【選択図】 図1
Description
Y.B.Jeon, et al.,"MEMS power generator with transverse mode thin film PZT", ELSEVIER, Sensors and Actuators A 122 (2005) pp.16-22
図1は、本発明の蓄電回路の第1の実施形態の第1の構成例を示す。
図において、交流電流発生器10の出力は、nMOSトランジスタとpMOSトランジスタから構成される複合ダイオード11を介して電荷蓄積容量12に接続されるとともに、抵抗13を介して接地電位に接続される。電荷蓄積容量12の他端は接地電位に接続される。また、複合ダイオード11と電荷蓄積容量12の接続部にはスイッチ14を介して出力端子15が接続されるとともに、電荷蓄積容量12の電圧を検知してスイッチ14のオンオフを制御する電圧検知回路16が接続される。また、出力端子15には、以上の蓄電回路から供給される電力により駆動される負荷回路17が接続される。
本構成例の特徴は、第1の構成例において交流電流発生器10の出力と接地電位との間に接続された抵抗13に代えて、nMOSトランジスタとpMOSトランジスタから構成される複合ダイオード18を用いたところにある。複合ダイオード18は、複合ダイオード11と同様の構成であるが、交流電流発生器10側からnMOSトランジスタ、pMOSトランジスタの順に配置され、複合ダイオード11と逆向きになる。
ここで、交流電流発生器10の出力電位が正のとき、複合ダイオード11のpMOSトランジスタ側が高電位になり、複合ダイオード11が順バイアスになって電流が流れるとともに、複合ダイオード18のnMOSトランジスタ側が高電位になり、複合ダイオード18が逆バイアスになって電流は流れない。また、交流電流発生器10の出力電位が負のとき、複合ダイオード11のpMOSトランジスタ側が低電位になり、複合ダイオード11が逆バイアスになって電流が流れないとともに、複合ダイオード18のnMOSトランジスタ側が低電位になり、複合ダイオード18が順バイアスになって電流が流れる。
図3は、本発明の蓄電回路の第2の実施形態の第1の構成例を示す。
本実施形態の特徴は、第1の実施形態の第1の構成例における複合ダイオード11の向きを交流電流発生器10に対して逆にしたところにある。
本構成例の特徴は、第1の実施形態の第2の構成例における複合ダイオード11および複合ダイオード18の向きを交流電流発生器10に対して逆にしたところにある。本構成例の動作は、第2の実施形態の第1の構成例と同様に負の電荷が電荷蓄積容量12に蓄積され、スイッチ14を介して負荷回路17に負電荷による電力が供給される。
図5は、本発明の蓄電回路の第3の実施形態を示す。
図において、交流電流発生器10の出力は、nMOSトランジスタとpMOSトランジスタから構成される複合ダイオード11を介して電荷蓄積容量12に接続されるとともに、nMOSトランジスタとpMOSトランジスタから構成される複合ダイオード18を介して電荷蓄積容量19に接続される。電荷蓄積容量12,19の他端は接地電位に接続される。複合ダイオード11と電荷蓄積容量12の接続部にはスイッチ14を介して出力端子15−1が接続され、また複合ダイオード18と電荷蓄積容量18の接続部には出力端子15−2が接続される。複合ダイオード11と電荷蓄積容量12の接続部および複合ダイオード18と電荷蓄積容量19の接続部には、電荷蓄積容量12,19の電圧差を検知してスイッチ14のオンオフを制御する電圧検知回路16が接続される。出力端子15−1,15−2には、以上の蓄電回路から供給される電力により駆動される負荷回路17が接続される。
図6は、本発明の蓄電回路の第4の実施形態の第1の構成例を示す。
本構成例の特徴は、第3の実施形態に示す蓄電回路を複数(ここでは2個)備える構成において、電荷蓄積容量12,19、スイッチ14、電圧検知回路16を共通化するところにある。すなわち、電荷蓄積容量12,19、スイッチ14、電圧検知回路16に対して、複数の交流電流発生器10−1,10−2、複合ダイオード11−1と18−1、複合ダイオード11−2と18−2をそれぞれ並列に接続する構成である。
本構成例の特徴は、第4の実施形態の第1の構成例における複数の交流電流発生器10−1,10−2に代えて、1つの交流電流発生器10から位相の異なる複数の交流電流を取り出し、複数組設けられた複合ダイオード11−1と18−1、複合ダイオード11−2と18−2の各組の接続部に接続するところにある。
11,18 複合ダイオード
12,19 電荷蓄積容量
13 抵抗
14 スイッチ
15 出力端子
16 電圧検知回路
17 負荷回路
Claims (7)
- 交流電流を発生する交流電流発生器と、
前記交流電流発生器から出力される交流電流を整流する整流回路と、
前記整流回路の出力端に接続され、前記交流電流発生器が出力する正の電荷を蓄積する電荷蓄積容量と、
前記電荷蓄積容量に接続され、その蓄積電圧が所要電圧を超えたときにオンとし、所要電圧以下のときにオフに制御するスイッチ手段と
を備え、前記スイッチ手段の制御により前記電荷蓄積容量の蓄積電圧が所要電圧を超えるまで前記交流電流発生器が出力する電荷を蓄積し、前記電荷蓄積容量の蓄積電圧が所要電圧を超えたときに前記電荷蓄積容量に蓄積された電荷による電力供給を行う構成である蓄電回路において、
前記整流回路は、nMOSトランジスタのソース端子とpMOSトランジスタのソース端子を直結し、nMOSトランジスタのゲート端子とpMOSトランジスタのドレイン端子を直結し、nMOSトランジスタのドレイン端子とpMOSトランジスタのゲート端子を直結し、nMOSトランジスタのドレイン端子とpMOSトランジスタのドレイン端子を入出力端子とした第1の複合ダイオードを用いて構成し、pMOSトランジスタのドレイン端子を前記交流電流発生器の出力端子に接続し、nMOSトランジスタのドレイン端子を前記電荷蓄積容量に接続して正の電荷を蓄積する構成である
ことを特徴とする蓄電回路。 - 請求項1に記載の蓄電回路において、
前記第1の複合ダイオードと同じ構成の第2の複合ダイオードを備え、
前記交流電流発生器の出力端子に、前記第2の複合ダイオードのnMOSトランジスタのドレイン端子を接続し、pMOSトランジスタのドレイン端子を接地電位に接続した構成である
ことを特徴とする蓄電回路。 - 交流電流を発生する交流電流発生器と、
前記交流電流発生器から出力される交流電流を整流する整流回路と、
前記整流回路の出力端に接続され、前記交流電流発生器が出力する負の電荷を蓄積する電荷蓄積容量と、
前記電荷蓄積容量に接続され、その蓄積電圧が所要電圧を超えたときにオンとし、所要電圧以下のときにオフに制御するスイッチ手段と
を備え、前記スイッチ手段の制御により前記電荷蓄積容量の蓄積電圧が所要電圧を超えるまで前記交流電流発生器が出力する電荷を蓄積し、前記電荷蓄積容量の蓄積電圧が所要電圧を超えたときに前記電荷蓄積容量に蓄積された電荷による電力供給を行う構成である蓄電回路において、
前記整流回路は、nMOSトランジスタのソース端子とpMOSトランジスタのソース端子を直結し、nMOSトランジスタのゲート端子とpMOSトランジスタのドレイン端子を直結し、nMOSトランジスタのドレイン端子とpMOSトランジスタのゲート端子を直結し、nMOSトランジスタのドレイン端子とpMOSトランジスタのドレイン端子を入出力端子とした第1の複合ダイオードを用いて構成し、nMOSトランジスタのドレイン端子を前記交流電流発生器の出力端子に接続し、pMOSトランジスタのドレイン端子を前記電荷蓄積容量に接続して負の電荷を蓄積する構成である
ことを特徴とする蓄電回路。 - 請求項3に記載の蓄電回路において、
前記第1の複合ダイオードと同じ構成の第2の複合ダイオードを備え、
前記交流電流発生器の出力端子に、前記第2の複合ダイオードのpMOSトランジスタのドレイン端子を接続し、nMOSトランジスタのドレイン端子を接地電位に接続した構成である
ことを特徴とする蓄電回路。 - 交流電流を発生する交流電流発生器と、
前記交流電流発生器から出力される交流電流を整流する整流回路と、
前記整流回路の出力端に接続され、前記交流電流発生器が出力する正および負の電荷をそれぞれ蓄積する第1および第2の電荷蓄積容量と、
前記第1および第2の電荷蓄積容量に接続され、その蓄積電圧の差が所要電圧を超えたときにオンとし、所要電圧以下のときにオフに制御するスイッチ手段と
を備え、前記スイッチ手段の制御により前記第1および第2の電荷蓄積容量の蓄積電圧の差が所要電圧を超えるまで前記交流電流発生器が出力する電荷を蓄積し、前記第1および第2の電荷蓄積容量の蓄積電圧の差が所要電圧を超えたときに前記電荷蓄積容量に蓄積された電荷による電力供給を行う構成である蓄電回路において、
前記整流回路は、nMOSトランジスタのソース端子とpMOSトランジスタのソース端子を直結し、nMOSトランジスタのゲート端子とpMOSトランジスタのドレイン端子を直結し、nMOSトランジスタのドレイン端子とpMOSトランジスタのゲート端子を直結し、nMOSトランジスタのドレイン端子とpMOSトランジスタのドレイン端子を入出力端子とした第1および第2の複合ダイオードを用いて構成し、前記第1の複合ダイオードのpMOSトランジスタのドレイン端子を前記交流電流発生器の出力端子に接続し、nMOSトランジスタのドレイン端子を前記第1の電荷蓄積容量に接続して正の電荷を蓄積し、前記第2の複合ダイオードのnMOSトランジスタのドレイン端子を前記交流電流発生器の出力端子に接続し、pMOSトランジスタのドレイン端子を前記第2の電荷蓄積容量に接続して負の電荷を蓄積する構成である
ことを特徴とする蓄電回路。 - 請求項5に記載の蓄電回路において、
前記交流電流発生器および前記整流回路を複数備え、
前記第1の電荷蓄積容量に、前記複数の整流回路を構成する複数の第1の複合ダイオードを並列に接続し、前記第2の電荷蓄積容量に、前記複数の整流回路を構成する複数の第2の複合ダイオードを並列に接続した構成である
ことを特徴とする蓄電回路。 - 請求項6に記載の蓄電回路において、
前記複数の交流電流発生器に代えて、1つの交流電流発生器から位相が異なる複数の交流電流を取り出し、それぞれ前記整流回路を介して前記第1および第2の電荷蓄積容量に接続する構成である
ことを特徴とする蓄電回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007222830A JP4516587B2 (ja) | 2007-08-29 | 2007-08-29 | 蓄電回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007222830A JP4516587B2 (ja) | 2007-08-29 | 2007-08-29 | 蓄電回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009055769A true JP2009055769A (ja) | 2009-03-12 |
JP4516587B2 JP4516587B2 (ja) | 2010-08-04 |
Family
ID=40506327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007222830A Expired - Fee Related JP4516587B2 (ja) | 2007-08-29 | 2007-08-29 | 蓄電回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4516587B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010287459A (ja) * | 2009-06-12 | 2010-12-24 | Suntec Inc | Led照明用モジュール及びこれを用いた照明装置 |
JP2011160612A (ja) * | 2010-02-03 | 2011-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 発電センサ素子およびセンサノード |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09148853A (ja) * | 1995-11-17 | 1997-06-06 | Fujitsu Ltd | 電流出力回路 |
JPH11233730A (ja) * | 1998-02-17 | 1999-08-27 | Nippon Steel Corp | 整流回路及びバイアス供給回路付きmosfet |
JP2004208142A (ja) * | 2002-12-26 | 2004-07-22 | Sony Corp | チャージポンプ及びそれを用いたpll回路 |
JP2006115579A (ja) * | 2004-10-13 | 2006-04-27 | Renesas Technology Corp | 半導体集積回路装置、非接触電子装置並びに携帯情報端末 |
JP2006254118A (ja) * | 2005-03-10 | 2006-09-21 | Handotai Rikougaku Kenkyu Center:Kk | 電流ミラー回路 |
JP2008042870A (ja) * | 2006-07-14 | 2008-02-21 | Nippon Telegr & Teleph Corp <Ntt> | リーク電流低減回路 |
JP2008148229A (ja) * | 2006-12-13 | 2008-06-26 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路 |
-
2007
- 2007-08-29 JP JP2007222830A patent/JP4516587B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09148853A (ja) * | 1995-11-17 | 1997-06-06 | Fujitsu Ltd | 電流出力回路 |
JPH11233730A (ja) * | 1998-02-17 | 1999-08-27 | Nippon Steel Corp | 整流回路及びバイアス供給回路付きmosfet |
JP2004208142A (ja) * | 2002-12-26 | 2004-07-22 | Sony Corp | チャージポンプ及びそれを用いたpll回路 |
JP2006115579A (ja) * | 2004-10-13 | 2006-04-27 | Renesas Technology Corp | 半導体集積回路装置、非接触電子装置並びに携帯情報端末 |
JP2006254118A (ja) * | 2005-03-10 | 2006-09-21 | Handotai Rikougaku Kenkyu Center:Kk | 電流ミラー回路 |
JP2008042870A (ja) * | 2006-07-14 | 2008-02-21 | Nippon Telegr & Teleph Corp <Ntt> | リーク電流低減回路 |
JP2008148229A (ja) * | 2006-12-13 | 2008-06-26 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010287459A (ja) * | 2009-06-12 | 2010-12-24 | Suntec Inc | Led照明用モジュール及びこれを用いた照明装置 |
JP2011160612A (ja) * | 2010-02-03 | 2011-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 発電センサ素子およびセンサノード |
Also Published As
Publication number | Publication date |
---|---|
JP4516587B2 (ja) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110289757B (zh) | 具有经调节的输出的单个电感dc-dc变换器以及能量收集系统 | |
CN101313446B (zh) | 蓄电池充电电路、蓄电池充电电路中的电源切换方法、及电源单元 | |
US9252687B2 (en) | Power generation unit, secondary cell, and electronic apparatus | |
JP5979369B2 (ja) | 発電装置、電子機器、移動手段、電池、及び、発電装置の制御方法 | |
JP2015015848A (ja) | 自立電源システム | |
JP2012105518A (ja) | 発電装置 | |
JP2006302147A (ja) | 昇圧装置 | |
WO2020031600A1 (ja) | 誘電エラストマー発電システム | |
JP2012152009A (ja) | 発電装置、2次電池及び電子機器 | |
WO2018074144A1 (ja) | 電源回路 | |
US20140062389A1 (en) | Power generator, secondary cell, electronic apparatus, and transporter | |
Ram et al. | Ultra-low power solar energy harvester for IoT edge node devices | |
CN101027833A (zh) | 用于压电马达的驱动电路 | |
JP4516587B2 (ja) | 蓄電回路 | |
JP5589729B2 (ja) | 圧電素子発電回路 | |
Nechibvute et al. | Piezoelectric energy harvesting using synchronized switching techniques | |
JP5979353B2 (ja) | 発電装置、電子機器、移動手段及び電池 | |
WO2018163854A1 (ja) | 誘電エラストマー発電システム | |
JP2008061491A (ja) | 半導体スイッチング素子駆動用電源回路 | |
KR101753753B1 (ko) | 압전 소자를 사용하는 에너지 하비스터 | |
EP2178196A2 (en) | Power supply control circuit, power supply and body implant | |
JP5278568B2 (ja) | 半導体スイッチング素子駆動用電源回路 | |
KR101784486B1 (ko) | 정류 회로 및 이를 포함하는 압전 에너지 하베스터 | |
Alameh et al. | A 0.13 μm CMOS power conditioning circuit for piezoelectric vibration energy harvesters | |
JP5367621B2 (ja) | 蓄電回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100514 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |