JP2009055288A - 信号伝送回路および信号伝送方法 - Google Patents
信号伝送回路および信号伝送方法 Download PDFInfo
- Publication number
- JP2009055288A JP2009055288A JP2007219498A JP2007219498A JP2009055288A JP 2009055288 A JP2009055288 A JP 2009055288A JP 2007219498 A JP2007219498 A JP 2007219498A JP 2007219498 A JP2007219498 A JP 2007219498A JP 2009055288 A JP2009055288 A JP 2009055288A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- signal
- signal transmission
- differential
- receivers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
【課題】容易かつ簡易な構成で、特性悪化を防止することができる。
【解決手段】差動信号の伝送を行う信号伝送回路1において、差動信号を出力するドライバ2と、差動信号を受け取る複数のレシーバ31、32、・・・、3(n)と、レシーバ31、32、・・・、3(n)にそれぞれ対応して設けられ、差動信号を伝送する一対の伝送線間に接続された複数の抵抗素子R1、R2、・・・R(n)と、抵抗素子R1、R2、・・・R(n)の総抵抗値に応じて伝送線を駆動する出力電流を変更する出力電流変更部4と、を有する。
【選択図】図1
【解決手段】差動信号の伝送を行う信号伝送回路1において、差動信号を出力するドライバ2と、差動信号を受け取る複数のレシーバ31、32、・・・、3(n)と、レシーバ31、32、・・・、3(n)にそれぞれ対応して設けられ、差動信号を伝送する一対の伝送線間に接続された複数の抵抗素子R1、R2、・・・R(n)と、抵抗素子R1、R2、・・・R(n)の総抵抗値に応じて伝送線を駆動する出力電流を変更する出力電流変更部4と、を有する。
【選択図】図1
Description
本発明は信号伝送回路および信号伝送方法に関し、特に、差動信号の伝送を行う信号伝送回路および信号伝送方法に関する。
数100Mビット/秒以上と高速の信号伝送を実現するために、振幅を数100mV程度に減らした入出力信号レベルの仕様(LVDS:Low Voltage Differential signaling)が知られている。低振幅としたことで雑音(ノイズ)の影響を受けやすくなるが、シングル・エンド伝送ではなく差動伝送を行うことにより、この問題を解決している。
ここで、1つのドライバの差動信号を複数のレシーバで受信するには、一般的に、電圧駆動型のドライバを用いることが知られている。
図7は、従来の差動信号伝送回路を示す図である。
図7は、従来の差動信号伝送回路を示す図である。
図7では、ドライバ90の差動信号の伝送用に設けられた伝送線の片側または両側を終端抵抗R9tによって終端し、伝送線間に複数のレシーバ91、92、・・・、9(n)を接続する。
しかし、この方法では、レシーバ91、92、・・・、9(n)の受信端〜配線抵抗間のばらつきが大きくなり、差動信号のDCバイアス等の特性悪化を招きやすくなっていた。
そこで、ノイズ耐性が高く、簡易な構成の電流駆動型のドライバを用いることが知られている(例えば、特許文献1、2参照)。
特開2006−60320号公報
特開2002−261843号公報
しかし、電流駆動型のドライバにおいても以下の問題がある。
図8は、従来の他の差動信号伝送回路を示す図であり、図9は、図8に示す回路の振幅特性を示す図である。
図8は、従来の他の差動信号伝送回路を示す図であり、図9は、図8に示す回路の振幅特性を示す図である。
図8に示すように、ドライバ90に対応する複数のレシーバ91、92、・・・、9(n)それぞれに終端抵抗R91、R92、・・・、R9(n)を付けるような使い方をした場合、使用するレシーバの個数によってドライバ90の負荷が変化することにより、差動電圧Vdifが変化し、ノイズマージンが減少し、誤動作の原因となるという問題があった。
本発明はこのような点に鑑みてなされたものであり、容易かつ簡易な構成で、特性悪化を防止することができる信号伝送回路および信号伝送方法を提供することを目的とする。
本発明では上記問題を解決するために、図1に示すような差動信号の伝送を行う信号伝送回路1において、差動信号を出力するドライバ2と、差動信号を受け取る複数のレシーバ31、32、・・・、3(n)と、レシーバ31、32、・・・、3(n)にそれぞれ対応して設けられ、差動信号を伝送する一対の伝送線間に接続された複数の抵抗素子R1、R2、・・・、R(n)と、抵抗素子R1、R2、・・・、R(n)の総抵抗値に応じて伝送線を駆動するドライバ2の出力電流を変更する出力電流変更部4と、を有することを特徴とする。
このような信号伝送回路1によれば、出力電流変更部4により、抵抗素子R1、R2、・・・R(n)の総抵抗値に応じて伝送線を駆動するドライバ2の出力電流が変更される。
本発明によれば、電流値を制御することで、差動振幅が変化しないため、DCバイアス特性が悪化しない。よってノイズ耐性が向上する。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、本発明の概要について説明し、その後、実施の形態を説明する。
図1は、本発明の概要を示す図である。
まず、本発明の概要について説明し、その後、実施の形態を説明する。
図1は、本発明の概要を示す図である。
信号伝送回路1は、ドライバ2と、複数のレシーバ31、32、・・・、3(n)と、複数の抵抗素子と、出力電流変更部4とを有している。
ドライバ2は、差動信号を出力する。
ドライバ2は、差動信号を出力する。
レシーバ31、32、・・・、3(n)は、ドライバ2が出力した差動信号を受け取る。
抵抗素子R1、R2、・・・R(n)は、レシーバ31、32、・・・、3(n)にそれぞれ対応して設けられた終端抵抗であり、差動信号を伝送する一対の伝送線間に接続されている。
抵抗素子R1、R2、・・・R(n)は、レシーバ31、32、・・・、3(n)にそれぞれ対応して設けられた終端抵抗であり、差動信号を伝送する一対の伝送線間に接続されている。
出力電流変更部4は、抵抗素子R1、R2、・・・R(n)の総抵抗値に応じて伝送線を駆動する出力電流を変更する信号をドライバ2に出力する。なお、図1では、総抵抗値を変化させるスイッチsw1〜sw(n)がレシーバ31、32、・・・、3(n)に対応して設けられている。
このような信号伝送回路1によれば、出力電流変更部4により、抵抗素子R1、R2、・・・R(n)の総抵抗値に応じて伝送線を駆動するドライバ2の出力電流が変更される。
以下、本発明の実施の形態を説明する。
図2は、実施の形態の信号伝送回路を示す回路図である。
信号伝送回路10は、基板11と、基板11上に配置された半導体チップ12と、半導体チップ13とを有している。
図2は、実施の形態の信号伝送回路を示す回路図である。
信号伝送回路10は、基板11と、基板11上に配置された半導体チップ12と、半導体チップ13とを有している。
半導体チップ12は、差動信号伝送用のドライバ回路14と、ドライバ回路14および次に述べる各レシーバ回路に、駆動するレシーバを選択するレシーバ選択信号を出力するレシーバ選択信号出力部15とを有している。
半導体チップ13は、差動信号受信用の複数(n個)のレシーバ回路161、162、・・・、16(n)を有している。なお、レシーバ選択信号出力部15が半導体チップ12に含まれている構成に限定されず、レシーバ選択信号出力部15が半導体チップ13に含まれることもある。
ドライバ回路14とレシーバ回路161〜16(n)とは、基板11上に配設された配線(伝送路)でパラレル接続されている。
図3は、ドライバとレシーバの接続関係を示す図である。
図3は、ドライバとレシーバの接続関係を示す図である。
ドライバ回路14は、差動信号を出力する電流駆動型のドライバ141を有している。このドライバ141は、レシーバ選択信号から駆動するレシーバの個数を判断し、その個数に応じて出力する電流値を決定する機能を備えている。
レシーバ回路161、162、・・・、16(n)は、それぞれ、1つのレシーバ611、621、・・・、6(n)1と、各レシーバ611、621、・・・、6(n)1の差動入力端子間に設けられ、それぞれ同じ抵抗値を備える終端抵抗Rt1、Rt2、・・・、Rt(n)とスイッチsw11〜sw1(n)とを有している。すなわち、1つのレシーバ回路は、1つの終端抵抗とスイッチとを有している。
スイッチsw11〜sw1(n)は、レシーバ選択信号に応じてON/OFFし、レシーバを使用しないときにOFFする。スイッチをON/OFFすることで、終端抵抗Rt1、Rt2、・・・、Rt(n)の総抵抗値が変化する。
以上説明したように、本実施の形態の信号伝送回路10によれば、使用するレシーバの個数を設定するレシーバ選択信号をドライバ回路14およびレシーバ回路161〜16(n)に供給してレシーバ611、621、・・・、6(n)1の個数(終端抵抗Rt1、Rt2、・・・、Rt(n)の並列個数)に応じてドライバ141の駆動電流を変えるようにしたので、電流駆動型ドライバを使用しても、差動電圧を一定の値に保つことができる。このため、回路を複雑にすることなく、差動信号のDCバイアス等の特性悪化を容易に防ぐことができる。
次に、第2の実施の形態の信号伝送回路について説明する。
以下、第2の実施の形態の信号伝送回路について、前述した第1の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
以下、第2の実施の形態の信号伝送回路について、前述した第1の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第2の実施の形態の信号伝送回路は、レシーバ選択信号の代わりに(一方的に信号を出力する代わりに)、ドライバが終端抵抗値を確認し、その値に応じて電流値を制御する点が第1の実施の形態と異なっている。
図4は、第2の実施の形態のドライバ内部の構成と、レシーバの等価回路を示す図である。なお、図4中EXP、EXNは、それぞれドライバ142の差動出力の出力端子を示している。また、図4では、レシーバ回路161、162、・・・、16(n)側の終端抵抗Rt1〜Rt(n)を抜き出して示している。
ドライバ142は、GNDに接続された複数の定電流源を備える出力電流設定部17を有している。なお図4では、定電流源の図示を一部省略している。
また、ドライバ142は、制御ブロックとして、A/D変換部18と電流制御部(デコーダ)19とを有している。
また、ドライバ142は、制御ブロックとして、A/D変換部18と電流制御部(デコーダ)19とを有している。
A/D変換部18は、ドライバ142の出力電流により、終端抵抗Rt1〜Rt(n)間に発生した差動電圧Vdif(=Rt1〜n×i1〜m)を検出する。そして、A/D変換部18は、差動電圧Vdifに応じたデジタル値を生成する。
電流制御部19は、A/D変換部18の変換結果に応じて出力電流設定部17の定電流源が流す電流の大きさを制御する。
図5は、出力電流設定部の詳しい構成を示す図である。
図5は、出力電流設定部の詳しい構成を示す図である。
出力電流設定部17は、複数の定電流源i0、i1、・・・、imが並列に接続され、カレントミラーを構成している。
A/D変換部18は、差動電圧Vdifを検出し、A/D変換して複数ビットのデジタル値<q:0>を出力する。
A/D変換部18は、差動電圧Vdifを検出し、A/D変換して複数ビットのデジタル値<q:0>を出力する。
電流制御部19は、デジタル値<q:0>に対応する個数の電流源をONする電流制御信号<m:0>を出力する。
ここで、出力電流設定部17の各定電流源i0〜imの電流の大きさは、それぞれ電流制御信号<m:0>に対応している。具体的には、各定電流源は、各ビットに対応して重み付けされている。
ここで、出力電流設定部17の各定電流源i0〜imの電流の大きさは、それぞれ電流制御信号<m:0>に対応している。具体的には、各定電流源は、各ビットに対応して重み付けされている。
次に、動作を説明する。
ドライバ142の信号伝送動作開始時に、ドライバ142は、一旦、基準となる一定の出力電流(基準電流)を伝送路に流す。A/D変換部18は、差動電圧Vdifを検出する。そして、A/D変換部18は、差動電圧Vdifに応じたデジタル値<q:0>を生成する。その後、電流制御部19は、デジタル値<q:0>に応じた電流制御信号<m:0>を生成し、出力電流設定部17の出力電流を決定する。
ドライバ142の信号伝送動作開始時に、ドライバ142は、一旦、基準となる一定の出力電流(基準電流)を伝送路に流す。A/D変換部18は、差動電圧Vdifを検出する。そして、A/D変換部18は、差動電圧Vdifに応じたデジタル値<q:0>を生成する。その後、電流制御部19は、デジタル値<q:0>に応じた電流制御信号<m:0>を生成し、出力電流設定部17の出力電流を決定する。
例えば、有効とするレシーバの個数が多いとき、終端抵抗の並列個数が増え、基準電流により発生する差動電圧Vdifが小さな値となる。すると、上記動作によって出力電流が大きくなり、その結果、差動電圧Vdifが大きくなるように作用する。逆に有効とするレシーバ個数が少ない時、この逆の方向に作用する。よって、終端抵抗Rt1〜Rt(n)の選択個数に応じて、ドライバの出力電流を可変することによって、差動電圧Vdifを一定に保つように動作する。
以下、差動電圧Vdifを一定に保つための動作について詳しく説明する。
図6は、ドライバを示す回路図である。なお、図6中、終端抵抗Rtは、終端抵抗Rt1、Rt2、・・・、Rt(n)をまとめたものを示している。
図6は、ドライバを示す回路図である。なお、図6中、終端抵抗Rtは、終端抵抗Rt1、Rt2、・・・、Rt(n)をまとめたものを示している。
前述したように、ドライバ142は電流駆動型のドライバで、GND電圧側に出力電流設定部17が設けられている。
ノードNには、半導体チップ12内からレシーバ611、621、・・・、6(n)1に転送するシリアルの転送データが入力される。入力されたデータは、インバータInv1およびバッファBuf1により、差動信号に変換される。
ノードNには、半導体チップ12内からレシーバ611、621、・・・、6(n)1に転送するシリアルの転送データが入力される。入力されたデータは、インバータInv1およびバッファBuf1により、差動信号に変換される。
オペアンプOP1の反転入力端子には、予め設定された比較電圧Vrefが供給され、非反転入力端子には、差動出力の抵抗R11、R12間の中点のコモンモード電圧Vcmが供給される。すなわち、抵抗R11、R12により、EXPとEXNの中間電圧であるコモンモード電圧Vcmを生成する。抵抗R11、R12の抵抗値は、終端抵抗Rtの抵抗値に比べて十分に大きい。
オペアンプOP1は、比較電圧Vrefがコモンモード電圧Vcmに一致するように、負帰還を掛ける。
オペアンプOP1の出力値によって、トランジスタTr1の出力電圧値が変換し、この電圧値に応じてインバータInv2、3の出力値の大きさが変化する。ここで、差動電圧Vdifの振幅は、出力電流設定部17の出力する電流値により定まる。すなわち、電流を大きくすれば、差動電圧Vdifの振幅も大きくなる。
オペアンプOP1の出力値によって、トランジスタTr1の出力電圧値が変換し、この電圧値に応じてインバータInv2、3の出力値の大きさが変化する。ここで、差動電圧Vdifの振幅は、出力電流設定部17の出力する電流値により定まる。すなわち、電流を大きくすれば、差動電圧Vdifの振幅も大きくなる。
これによって、コモンモード電圧Vcmの基準位置および差動電圧Vdifの振幅が定まる。
以上述べたように、第2の実施の形態の信号伝送回路によれば、第1の実施の形態の信号伝送回路10と同様の効果が得られる。
以上述べたように、第2の実施の形態の信号伝送回路によれば、第1の実施の形態の信号伝送回路10と同様の効果が得られる。
そして、第2の実施の形態の信号伝送回路によれば、さらに、動作開始時等に一旦負荷電流を流し、その降下電圧の大きさに応じて接続されている終端抵抗Rtの並列個数を確認し、その個数に応じてドライバの駆動電流を自動的に設定することで、レシーバ選択信号をドライバ側に渡す必要がなくなり、レシーバ選択信号用のpadをレシーバ側およびドライバ側に追加することなく特性悪化を防ぐことができる。
また、A/D変換部18が、差動電圧Vdifを測定するようにしたので、例えば出力信号のLoまたはHiの電圧を選択する場合等に比べて差動電圧Vdifのばらつきを小さく制御することができる。
また、ドライバ142の出力電流を制御するようにしたので、例えばLoまたはHiのレベルを負帰還で電圧制御する場合等に比べてドライバ回路をシンプルにすることができる。
また、ドライバ142の出力電流を制御するようにしたので、例えば測定結果をレシーバ側に伝え、終端抵抗値を調整する場合等に比べ、制御信号をレシーバ側に伝える必要をなくすことができる。
なお、本実施の形態では、各定電流源は、各ビットに対応して重み付けしたが、本発明はこれに限らず、電流制御部にデコーダや乗算器を内蔵してデジタル値を用いて選択的に出力電流を変更するようにしてもよい。具体的にはビットに応じた数のそれぞれ出力値が等しい定電流源を設置し(例えば3ビットであれば8個)、ビット数に応じて定電流源をONするようにしてもよい。
また、本実施の形態では、ドライバ142の信号伝送動作開始時に、基準電流を流すようにしたが、このタイミングは特に限定されず、例えば、基準電流を一定時間毎に流すようにしてもよい。これにより、何らかの原因でレシーバ側の終端抵抗の合計値が変化した場合においても迅速に対応することができる。
以上、本発明の信号伝送回路および信号伝送方法を、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
また、本発明は、前述した各実施の形態のうちの、任意の2以上の構成(特徴)を組み合わせたものであってもよい。
以下に本発明の諸態様を付記としてまとめる。
以下に本発明の諸態様を付記としてまとめる。
(付記1) 差動信号の伝送を行う信号伝送回路において、
前記差動信号を出力するドライバと、
前記差動信号を受け取る複数のレシーバと、
前記各レシーバにそれぞれ対応して設けられ、前記差動信号を伝送する一対の伝送線間に接続された複数の抵抗素子と、
前記各抵抗素子の総抵抗値に応じて前記伝送線を駆動する前記ドライバの出力電流を変更する出力電流変更部と、
を有することを特徴とする信号伝送回路。
前記差動信号を出力するドライバと、
前記差動信号を受け取る複数のレシーバと、
前記各レシーバにそれぞれ対応して設けられ、前記差動信号を伝送する一対の伝送線間に接続された複数の抵抗素子と、
前記各抵抗素子の総抵抗値に応じて前記伝送線を駆動する前記ドライバの出力電流を変更する出力電流変更部と、
を有することを特徴とする信号伝送回路。
(付記2) 前記ドライバおよび前記各レシーバは、それぞれ、別個の半導体チップに設けられており、
前記出力電流変更部は、前記ドライバ側の前記半導体チップに設けられていることを特徴とする付記1記載の信号伝送回路。
前記出力電流変更部は、前記ドライバ側の前記半導体チップに設けられていることを特徴とする付記1記載の信号伝送回路。
(付記3) 前記出力電流変更部は、前記レシーバを選択するレシーバ選択信号を前記レシーバに供給すると共に、前記ドライバにも供給することを特徴とする付記1または2に記載の信号伝送回路。
(付記4) 前記各抵抗素子の抵抗値がそれぞれ等しい場合、前記ドライバは、前記レシーバ選択信号から駆動するレシーバの個数を判断し、その個数に応じて出力する電流値を決定することを特徴とする付記3記載の信号伝送回路。
(付記5) 前記各抵抗素子の抵抗値に応じて前記伝送線間に発生する差動電圧を検出する電圧検出部と、
前記電圧検出部が検出した前記差動電圧に基づいて、駆動電流を制御する駆動電流制御部とをさらに有することを特徴とする付記1ないし4のいずれか1つに記載の信号伝送回路。
前記電圧検出部が検出した前記差動電圧に基づいて、駆動電流を制御する駆動電流制御部とをさらに有することを特徴とする付記1ないし4のいずれか1つに記載の信号伝送回路。
(付記6) 前記電圧検出部は、検出した電圧値をデジタル値に変換する機能を有し、
前記駆動電流制御部は、前記デジタル値を用いて選択的に出力電流を変更することを特徴とする付記5記載の信号伝送回路。
前記駆動電流制御部は、前記デジタル値を用いて選択的に出力電流を変更することを特徴とする付記5記載の信号伝送回路。
(付記7) 前記駆動電流制御部は、前記デジタル値のビットに応じて重みづけされた複数の定電流源を有し、前記デジタル値に応じた前記定電流源から電流を出力するよう制御することを特徴とする付記6記載の信号伝送回路。
(付記8) 差動信号を出力するドライバと、前記差動信号を受け取る複数のレシーバの間で信号の伝送を行う信号伝送方法において、
前記各レシーバにそれぞれ対応して設けられ、前記差動信号を伝送する一対の伝送線間に接続された複数の抵抗素子の総抵抗値に応じて前記伝送線を駆動する前記ドライバの出力電流を変更する、
ことを特徴とする信号伝送方法。
前記各レシーバにそれぞれ対応して設けられ、前記差動信号を伝送する一対の伝送線間に接続された複数の抵抗素子の総抵抗値に応じて前記伝送線を駆動する前記ドライバの出力電流を変更する、
ことを特徴とする信号伝送方法。
1、10 信号伝送回路
2、141、142 ドライバ
4 出力電流変更部
14 ドライバ回路
15 レシーバ選択信号出力部
17 出力電流設定部
18 A/D変換部
19 電流制御部
31、32、・・・、3(n)、611、621、・・・、6(n)1 レシーバ
161、162、・・・、16(n) レシーバ回路
Rt1、Rt2、・・・、Rt(n) 終端抵抗
2、141、142 ドライバ
4 出力電流変更部
14 ドライバ回路
15 レシーバ選択信号出力部
17 出力電流設定部
18 A/D変換部
19 電流制御部
31、32、・・・、3(n)、611、621、・・・、6(n)1 レシーバ
161、162、・・・、16(n) レシーバ回路
Rt1、Rt2、・・・、Rt(n) 終端抵抗
Claims (6)
- 差動信号の伝送を行う信号伝送回路において、
前記差動信号を出力するドライバと、
前記差動信号を受け取る複数のレシーバと、
前記各レシーバにそれぞれ対応して設けられ、前記差動信号を伝送する一対の伝送線間に接続された複数の抵抗素子と、
前記各抵抗素子の総抵抗値に応じて前記伝送線を駆動する前記ドライバの出力電流を変更する出力電流変更部と、
を有することを特徴とする信号伝送回路。 - 前記出力電流変更部は、前記レシーバを選択するレシーバ選択信号を前記レシーバに供給すると共に、前記ドライバにも供給することを特徴とする請求項1記載の信号伝送回路。
- 前記各抵抗素子の抵抗値がそれぞれ等しい場合、前記ドライバは、前記レシーバ選択信号から駆動するレシーバの個数を判断し、その個数に応じて出力する電流値を決定することを特徴とする請求項2記載の信号伝送回路。
- 前記各抵抗素子の抵抗値に応じて前記伝送線間に発生する差動電圧を検出する電圧検出部と、
前記電圧検出部が検出した前記差動電圧に基づいて、駆動電流を制御する駆動電流制御部とをさらに有することを特徴とする請求項1ないし3のいずれか1項に記載の信号伝送回路。 - 前記電圧検出部は、検出した電圧値をデジタル値に変換する機能を有し、
前記駆動電流制御部は、前記デジタル値を用いて選択的に出力電流を変更することを特徴とする請求項4記載の信号伝送回路。 - 差動信号を出力するドライバと、前記差動信号を受け取る複数のレシーバの間で信号の伝送を行う信号伝送方法において、
前記各レシーバにそれぞれ対応して設けられ、前記差動信号を伝送する一対の伝送線間に接続された複数の抵抗素子の総抵抗値に応じて前記伝送線を駆動する前記ドライバの出力電流を変更する、
ことを特徴とする信号伝送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007219498A JP2009055288A (ja) | 2007-08-27 | 2007-08-27 | 信号伝送回路および信号伝送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007219498A JP2009055288A (ja) | 2007-08-27 | 2007-08-27 | 信号伝送回路および信号伝送方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009055288A true JP2009055288A (ja) | 2009-03-12 |
Family
ID=40505959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007219498A Withdrawn JP2009055288A (ja) | 2007-08-27 | 2007-08-27 | 信号伝送回路および信号伝送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009055288A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015125371A (ja) * | 2013-12-27 | 2015-07-06 | 三菱電機株式会社 | ドライバicおよびドライバicを備える液晶表示装置 |
-
2007
- 2007-08-27 JP JP2007219498A patent/JP2009055288A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015125371A (ja) * | 2013-12-27 | 2015-07-06 | 三菱電機株式会社 | ドライバicおよびドライバicを備える液晶表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7405594B1 (en) | Current mode driver with constant voltage swing | |
US7072415B2 (en) | Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation | |
US7701262B2 (en) | Transmission line drivers and serial interface data transmission devices including the same | |
TWI363493B (en) | Differential current driving type transmission system | |
US7583752B2 (en) | Transmitter for outputting differential signals of different voltage levels | |
US20020149402A1 (en) | Current mode driver with variable equalization | |
US7443201B2 (en) | Low voltage differential signaling receiver with a digital resistor unit and low voltage differential signaling interface system having the same | |
US7825699B2 (en) | Receiver circuit having compensated offset voltage | |
JP4932328B2 (ja) | 送信回路及びその制御方法 | |
JP3949636B2 (ja) | Lvdsドライバー回路 | |
WO2017221508A1 (ja) | リンギング抑制回路 | |
US6972597B2 (en) | Simultaneous bidirectional input/output circuit and method | |
JP4008459B2 (ja) | 制御信号供給回路及び信号出力回路 | |
CN113541732B (zh) | 混合式传输器 | |
JP5632390B2 (ja) | Cogアプリケーションのためのインターフェースシステム | |
US6218884B1 (en) | Cancellation of Ron resistance for switching transistor in LVDS driver output | |
US7855576B1 (en) | Versatile common-mode driver methods and apparatus | |
US7436214B2 (en) | Pseudo differential current mode receiver | |
JP2009055288A (ja) | 信号伝送回路および信号伝送方法 | |
JP2009038546A (ja) | 電流ドライバ | |
US20050047511A1 (en) | Data receiver and data transmission system | |
JP4342989B2 (ja) | 差動伝送回路 | |
KR100695064B1 (ko) | 수동 공통 모드 피드백 회로를 가지는 차동 신호 회로 | |
US20040047428A1 (en) | Transmitter for outputting differential signals of different voltage levels | |
JP3736831B2 (ja) | 信号伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100128 |
|
A711 | Notification of change in applicant |
Effective date: 20100301 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
A521 | Written amendment |
Effective date: 20100301 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
A761 | Written withdrawal of application |
Effective date: 20101208 Free format text: JAPANESE INTERMEDIATE CODE: A761 |