JP2009054627A

JP2009054627A - プリント基板の端子装置

Info

Publication number: JP2009054627A
Application number: JP2007217109A
Authority: JP
Inventors: Akio Iwao; 明男岩尾
Original assignee: Harison Toshiba Lighting Corp
Current assignee: Toshiba Lighting and Technology Corp
Priority date: 2007-08-23
Filing date: 2007-08-23
Publication date: 2009-03-12

Abstract

【課題】一時的に使用されるデータ書き換え用の端子を、省スペースでしかも少ないストレスで確実に接続できるようにする。
【解決手段】予め書き込まれたプログラムの書き換えが可能な半導体メモリＭが内蔵されたマイクロコンピュータが実装された配線パターン１６１〜１６５にハトメ１５１〜１５５を形成し、このハトメ１５１〜１５５にＲＯＭライタが接続されたコネクタ１８を接続可能にした。書き換え以外に必要のないコネクタ１８はハトメ１５１〜１５５に接続するだけで、半導体メモリＭのプログラムの書き換えが可能となる。
【選択図】図２

Description

この発明は、搭載されたデータの書き換えが可能な電子部品の書き込み端子を備えたプリント基板の端子装置に関する。

従来の書き換えを可能とするＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）のような電子部品が実装されたプリント基板では、電子部品の書き換え端子等に一時的に接続される接続端子を平面的な金属箔の配線パターンの一部として形成されたものが使用されている。（例えば、特許文献１）
特開平５−１９８９０８号公報

上記した特許文献１の技術は、平面的で書き換え端子を構成していることから、接触の確実性を向上させるための端子面積が大きくなってしまい、一時的にデータ書き換えのために使用する書き換え端子としては余分なスペースが必要であった。

また、銅製の金属箔で形成される書き換え端子は、その表面に酸化膜が形成されてしまい、メモリのデータ書き換えのために酸化膜が形成された書き換え端子と接続器具との電気的な接続を確実にするには書き換え端子にかかる応力を大きくする必要から、書き換え端子が形成されたプリント基板にかかるストレスが大きく、その分プリント基板を必要以上に確実に固定する必要があった。

この発明の目的は、一時的にしか使用されないデータ書き換え用の端子を、省スペースでしかも少ないストレスで確実に接続することが可能なプリント基板の端子装置を提供することにある。

上記した課題を解決するために、この発明のプリント基板の端子装置は、プログラムの書き換え可能な半導体メモリが内蔵されたプログラマブル信号処理部が実装されたプリント基板と、前記プログラマブル信号処理部に接続され、少なくとも前記半導体メモリの書き換えに必要な前記プリント基板上に形成された配線パターンと、前記配線パターンに形成し、該配線パターンと電気的に接続されたハトメと、前記ハトメに接続ピンで接続し、前記半導体メモリの書き換えに必要なデータを供給可能なコネクタと、を具備したことを特徴とする。

この発明によれば、書き換えが可能な半導体メモリが実装された配線パターンにハトメを形成し、このハトメにＲＯＭライタが接続されたコネクタを接続できるようにしたことから省スペースで半導体メモリの書き換えが実現できる。

以下、この発明を実施するための最良の形態について、図面を参照しながら詳細に説明する。

図１〜図５は、この発明の一実施形態について説明するための、図１は一部を切欠して示した斜視図、図２は図１の分解斜視図、図３は図１要部の正面図、図４（ａ）は図１要部の上面図、図４（ｂ）は図４（ａ）の側面図、図５は図１要部の断面図である。

先ず、図１〜図３において、１１はプリント基板であり、プリント基板１１の辺１１１のコーナー近傍には、コ字状の取付部１２が形成され、コーナーを介して連なる辺１１２にはコの字状の切欠部１３が形成される。切欠部１３の取付部１２側の側縁１３１には、取付部１２とは反対向きのコの字状の取付部１４を形成する。

取付部１２，１４間に位置するプリント基板１１には、ハトメ１５１〜１５５が取り付けられる。ハトメ１５１〜１５５は、配線パターン１６１〜１６５のそれぞれの一端とプリント基板１１ともに形成された取付孔１７１〜１７５に圧入して固定される。配線パターン１６１〜１６５の他端は、書き換えを可能とするプログラマブル信号処理部の一例としてのマイクロコンピュータに内蔵されたＲＯＭやＥＥＰＲＯＭ等の半導体メモリＭに電気的に接続する。ハトメ１５１〜１５５にはコネクタ１８の接続ピン１９１〜１９５が着脱自在に結合される。コネクタ１８の接続ピン１９１〜１９５は、コネクタ１８の本体内でリード線２０１〜２０５の一端と接続される。リード線２０１〜２０５の他端は後述するＲＯＭライタに接続される。

プログラマブル信号処理部としては、マイクロコンピュータの他に、外部からロジックの切り替えが可能なプログラムロジックデバイスが考えられる。

コネクタ１８は概略直方体形状をしており、その長手方向の両側面１８１，１８２には係合用のリブ１８３，１８４の一端が一体的に形成される。リブ１８３，１８４はそれぞれ同方向に突出させるとともに、対向側にそれぞれ突出させてあり、弾性を持たせた係合部１８５，１８６を一体的に形成する。係合部１８５，１８６は、取付部１２，１４に係合可能な形状となっている。また、図３、図４にも示すように、係合部１８５，１８６間の最も短い距離Ｌ１は、取付部１２，１４の最も短い距離Ｌ２よりも短い関係に設計してある。また、図５に示すように、コネクタ１８本体と係合部１８５，１８６までの長さＬ３は、プリント基板１１の厚みよりもやや長い程度とする。

ここで、コネクタ１８の取り付けについて説明する。先ず、コネクタ１８の接続ピン１９１〜１９５をハトメ１５１〜１５５に挿入する過程で、リブ１８３，１８４の係合部１８５，１８６が取付部１２，１４に当接させる。この後、コネクタ１８を押し込む。リブ１８３，１８４の距離Ｌ２は取付部１２，１４の距離Ｌ２よりも短いことから、リブ１８３，１８４の弾性に抗してコネクタ１８を押し込むと、取付部１２，１４が取付部１２，１４を乗り越え、リブ１８３，１８４は元の状態に戻り、図５に示すようにプリント基板１１にコネクタ１８を取り付けることができる。コネクタ１８を係合部１８５，１８６に取り付けたときに接続ピン１９１〜１９５とハトメ１５１〜１５５の結合も同時に行う。これにより、リード線２０１〜２０５の一端に接続されたＲＯＭライタと半導体メモリＭとが電気的に接続される。

図６は、この発明が適用されるプログラム書き換えのための構成について説明するための構成図である。

この構成図は、何らかの理由で半導体メモリＭに記憶されたプログラムの書き換えが生じた場合に、半導体メモリＭ内蔵のマイクロコンピュータ６１が搭載されたプリント基板１１と半導体メモリＭのプログラムを書き換えるためのＲＯＭライタ６２との接続の関係を示している。

すなわち、ＲＯＭライタ６２の電源ＶＤＤは、リード線２０１、コネクタ１８の接続ピン１９１、ハトメ１５１、配線パターン１６１を介して半導体メモリＭの電源ＶＤＤと接続する。ＲＯＭライタ６２の接地ＧＮＤは、リード線２０２、コネクタ１８の接続ピン１９２、ハトメ１５２、配線パターン１６２を介して半導体メモリＭの接地ＧＮＤと接続する。ＲＯＭライタ６２のクロックＣＬＫは、リード線２０３、コネクタ１８の接続ピン１９３、ハトメ１５３、配線パターン１６３を介して半導体メモリＭのクロックＣＬＫと接続する。ＲＯＭライタ６２のデータＤＡＴＡは、リード線２０４、コネクタ１８の接続ピン１９４、ハトメ１５４、配線パターン１６４を介して半導体メモリＭのデータＤＡＴＡと接続する。ＲＯＭライタ６２のリセットＲＳは、リード線２０５、コネクタ１８の接続ピン１９５、ハトメ１５５、配線パターン１６５を介して半導体メモリＭのリセットＲＳと接続する。

既にプログラムが組み込まれた状態の半導体メモリＭのプログラムの書き換えが生じた場合は、一端にＲＯＭライタ６２が接続されたコネクタ１８の係合部１８５，１８６を取付部１２，１４に係合させると、接続ピン１９１〜１９５がハトメ１５１〜１５２に圧入され、図６に示す接続構成が実現する。

すると、半導体メモリＭはＲＯＭライタ６２から電源ＶＤＤが供給され、クロックＣＬＫに基づいたデータＤＡＴＡが、半導体メモリＭのデータ領域に書き込まれる。これにより、プログラムの書き換えが終了する。

書き換えが終了した後に、再びコネクタ１８の係合部１８５，１８６を互いに反対方向に広げながら接続ピン１９１〜１９５を抜き取る。これでプリント基板１１にはハトメ１５１〜１５５と配線パターン１６１〜１６５のみが残ることになる。配線パターン１６１，１６５の引き回しは半導体メモリＭのレイアウトにより短くできる。また、ハトメ１５１〜１５５も接続ピン１９１〜１９５の大きさを細いものを使用することで省スペース化することが可能である。

この実施形態では、マイクロコンピュータの半導体メモリに書き込まれたプログラムを書き換える必要がある場合に、予め半導体メモリに接続されたハトメに、一端にＲＯＭライタが接続されたコネクタを電気的に接続することによりプログラムの書き換えが可能となる。

図７〜図１０は、この発明の他の実施形態について説明するための、図７は図１に相当する斜視図、図８は図２に相当する分解斜視図、図９は図７のｘ−ｘ’断面図、図１０は図９要部を拡大した状態の正面図である。上記した実施形態と同一の構成部分には同一の符号を付し、その説明を省略する。

図７、図８において、１８１はコネクタであり、コネクタ１８１には導電性の接続ピン１９１〜１９５が植設され、内部でリード線２０１〜２０５の一端が接続される。リード線２０１〜２０５の他端にはＲＯＭライタ６２が接続される。接続ピン１９１〜１９５の先端側には、それぞれ図９、図１０に示すように切込み９１が形成され、図１０中矢印方向の応力に対し反対側に戻る作用を持たせてある。

半導体メモリＭは、図８に示すようにプリント基板１１を介してコネクタ１８１の反対側の位置に取り付けられている。７１１〜７１５は配線パターンであり、図１の配線パターン１６１〜１６５にそれぞれ相当する。７２１〜７２５は、配線パターン７１１〜７１５とプリント基板１１に孔をそれぞれ形成し、この孔を介してプリント基板１１の表裏を電気的に接続するためのスルーホールである。

一端が半導体メモリＭの電源ＶＤＤに接続された配線パターン７１１の他端は、スルーホール７２１に接続する。一端が半導体メモリＭの接地ＧＮＤに接続された配線パターン７１２の他端は、スルーホール７２２に接続する。一端が半導体メモリＭのクロック端子ＣＬＫに接続された配線パターン７１３の他端は、スルーホール７２３に接続する。一端が半導体メモリＭのデータ端子ＤＡＴＡに接続された配線パターン７１４の他端は、スルーホール７２４に接続する。一端が半導体メモリＭのリセット端子ＲＳに接続された配線パターン７１５の他端は、スルーホール７２５に接続する。

コネクタ１８１の接続ピン１９１〜１９５をスルーホール７２１〜７２５に挿入すれば、既に実装された半導体メモリＭに対しプログラム書き換えのＲＯＭライタ６２との接続が可能となる。接続ピン１９１〜１９５のスルーホール７２１〜７２５に挿入される部分には、切込み９１を形成し、スルーホール７２１〜７２５の内壁に対し弾性を持たせた状態で挿入されていることから電気的に接続がより確実なものとなる。

この実施形態では、コネクタ１８１を単にスルーホール７２１〜７２５に挿入するだけの操作で、半導体メモリＭのプログラムの書き換えが可能となる。この場合のコネクタ１８１は、プリント基板１１を挟んで半導体メモリＭの反対側の面に取り付けられることからコネクタ１８１を省スペースで取り付けることができる。また、接続ピン１９１〜１９５のスルーホール７２１〜７２５に挿入される部分に切込み９１を設けることでスルーホール７２１〜７２５との接続に弾力を持たせたことにより電気的な接続がより確実なものとなる。

この発明は、上記した実施形態に限定されるものではなく、例えば、接続ピン１９１〜１９５に形成した切込み６１は、図１〜図５で説明した実施形態の接続ピン１９１〜１９５にも採用可能である。この場合、ハトメ１５１〜１５５に接続ピン１９１〜１９５を挿入することで確実に電気的な接続が可能となることから、係合用のリブ１８３，１８４や係合部１８５，１８６をコネクタ１８が取り除くことも可能である。

この発明の一実施形態について説明するための一部切欠斜視図。図１から要部を取外した状態の分解斜視図。図１要部の正面図。図１要部の側面図。図１要部の断面図。この発明が適用される構成例について説明するための説明図。この発明の他の実施形態について説明するための一部切欠斜視図。図７から要部を取外した状態の分解斜視図。図７のｘ−ｘ’断面を拡大して示した断面図。図９要部の拡大正面図。

符号の説明

１１プリント基板
１２，１４取付部
１３切欠部
１５１〜１５５ハトメ
１６１〜１６５，７１１〜７１５配線パターン
１７１〜１７５取付孔
１８，１８１コネクタ
１８３，１８４リブ
１８５，１８６係合部
１９１〜１９５接続ピン
２０１〜２０５リード線
Ｍ半導体メモリ
６２ＲＯＭライタ
９１切込み
７２１〜７２５スルーホール

Claims

プログラムの書き換え可能な半導体メモリが内蔵されたプログラマブル信号処理部が実装されたプリント基板と、
前記プログラマブル信号処理部に接続され、少なくとも前記半導体メモリの書き換えに必要な前記プリント基板上に形成された配線パターンと、
前記配線パターンに形成し、該配線パターンと電気的に接続されたハトメと、
前記ハトメに接続ピンで接続し、前記半導体メモリの書き換えに必要なデータを供給可能なコネクタと、を具備したことを特徴とするプリント基板の端子装置。
プログラムの書き換え可能な半導体メモリが内蔵されたプログラマブル信号処理部が実装されたプリント基板と、
前記プログラマブル信号処理部に接続され、少なくとも前記半導体メモリの書き換えに必要な前記プリント基板上に形成された配線パターンと、
前記配線パターンに形成し、該配線パターンと電気的に接続されたスルーホールと、
前記スルーホールに接続ピンで接続し、前記半導体メモリの書き換えに必要なデータを供給可能なコネクタと、を具備したことを特徴とするプリント基板の端子装置。
前記コネクタは、前記プログラマブル信号処理部が実装された反対の前記プリント基板面からスルーホールに接続したことを特徴とする請求項２記載のプリント基板の端子装置。
前記コネクタの接続ピンは、相手側との接続を確実に行うための切込みが形成されたことを特徴とする請求項１または２記載のプリント基板の端子装置。