JP2009052124A - Rfスパッタリング装置 - Google Patents

Rfスパッタリング装置 Download PDF

Info

Publication number
JP2009052124A
JP2009052124A JP2007222685A JP2007222685A JP2009052124A JP 2009052124 A JP2009052124 A JP 2009052124A JP 2007222685 A JP2007222685 A JP 2007222685A JP 2007222685 A JP2007222685 A JP 2007222685A JP 2009052124 A JP2009052124 A JP 2009052124A
Authority
JP
Japan
Prior art keywords
target
substrate
voltage
sputtering
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007222685A
Other languages
English (en)
Inventor
Takeshi Nakamuta
雄 中牟田
Masahiro Matsumoto
昌弘 松本
Takashi Komatsu
孝 小松
Kazuya Saito
一也 斉藤
Riichi Mochida
利一 持田
Shinnosuke Majima
新之介 間嶋
Takahiko Ogi
季彦 荻
Shoji Nagasawa
昭治 長沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2007222685A priority Critical patent/JP2009052124A/ja
Publication of JP2009052124A publication Critical patent/JP2009052124A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【要 約】
【課題】防着板がスパッタリングされない成膜装置を提供する。
【解決手段】
ターゲット32と静電吸着装置31の間のスパッタリング空間を取り囲む防着板35の内周側面の面積がターゲット32の表面積よりも小さい成膜装置1の電源装置40に、直流電圧源41を設け、負の直流電圧であるバイアス電圧に高周波交流電圧が重畳されたスパッタ電圧をターゲット32に印加する。ターゲット32の電位が負電位になるので、接地電位の防着板35はスパッタされなくなり、薄膜中の汚染物質が減少する。
【選択図】 図2

Description

本発明はRFスパッタリング装置の技術分野に係り、特に基板とターゲットが近接したスパッタリング装置に関する。
図4の符号100は、従来技術のスパッタリング装置であり、真空槽111を有している。真空槽111の内部には、バッキングプレート133に取り付けられたターゲット132が配置されており、ターゲット132と対面する位置には基板ホルダ131が配置されている。
真空槽111の内部には、筒状の防着板135が配置されており、基板ホルダ131とターゲット132の間の空間は、この防着板135によって取り囲まれている。真空槽111と防着板135は接地電位に接続されている。
バッキングプレート133には、交流電源(RF電源)140が接続されており、基板134を基板ホルダ131上に配置し、真空槽111内を真空排気した後、ガス導入系136からスパッタリングガスを導入し、交流電源140を起動してターゲット132に高周波の交流電圧を印加すると、ターゲット132と基板134の間の空間にプラズマが発生し、ターゲット132表面がスパッタリングされ、ターゲット132表面からスパッタリング粒子が放出される。
ターゲット132表面から垂直に近い角度で飛び出したスパッタリング粒子は基板134の表面に到達し、薄膜が形成される。
ターゲット132表面から斜め方向に飛び出したスパッタリング粒子は防着板135に衝突し、そこに付着するから、真空槽111の内表面への薄膜の付着が防止される。
このようなスパッタリング装置100では、基板134は接地電位や電源に接続されておらず浮遊電位に置かれており、そのような状況では、プラズマを取り囲む部材のうち、交流電圧が印加されるターゲット132の表面積の方が接地電位に接続された防着板135の面積よりも大きい場合は、ターゲット132の電位が上昇してしまい、プラズマから見た電位は防着板135の方が低くなる。
プラズマ中の正の荷電粒子は低電位の部材に引き付けられるため、防着板135がスパッタリングされ易くなり、基板134表面に形成中の薄膜に混入すると汚染物質となり、薄膜の品質が低下するという問題がある。
そこで従来技術でも対策が取られており、例えば、基板ホルダ131の周囲に接地電位に接続したアースブロック138を配置し、防着板135で取り囲まれた空間内にアースブロック138の表面を露出させておき、ターゲット132の表面の面積よりも、接地電位に接続された部材の面積が大きくなるようにしている。アースブロック138の表面に多数の小孔を形成し、アースブロック138の表面積が大きくされたスパッタリング装置も開発されている。
しかし、近年では小型の装置が求められており、そのため、アースブロック138を小型化すると接地電位の部材の面積が減少し、防着板135がスパッタされ易くなってしまう。
特開2004−27270号公報
本発明は上記従来技術の課題を解決するために創作されたものであり、防着板がスパッタされない技術を提供することにある。
上記課題を解決するため、本発明は、真空槽と、前記真空槽内に配置されたターゲットを有し、基板を前記ターゲットと対向配置し、前記ターゲットに接続された電源装置を動作させて前記ターゲットをスパッタリングし、前記基板表面に薄膜を形成するスパッタリング装置であって、前記ターゲットの表面の面積よりも内周面積が小さく、接地電位に置かれた防着板が、前記ターゲットと前記基板の間の空間を取り囲む位置に配置され、前記基板は浮遊電位に置かれ、前記電源装置は、負のバイアス電圧に交流電圧が重畳されたスパッタ電圧を前記ターゲットに印加するように構成された成膜装置である。
また、本発明は、前記基板は静電吸着装置上に配置された成膜装置である。
本発明は上記のように構成されており、アノード電極の電位よりもターゲットの電位を低くする技術であり、その動作原理を説明すると、図3(a)〜(c)を参照し、同図(a)は、カソード電極50とアノード電極53が平行に配置された状態を示している。
カソード電極50は、バッキングプレート51と、バッキングプレート51に取り付けられた板状の金属ターゲット52とで構成されており、アノード電極53を接地電位に置き、カソード電極50に高周波の交流電圧を印加すると、カソード電極50の電位が上昇する。
同図(b)はその状態を示しており、プラズマの電位Vpが高くなり、カソード電極50の電位Vtた正電圧になるため、アノード電極53の電位が最も低く、接地電位の部材がスパッタされ易くなっている。
同図(c)は、負電圧のバイアス電圧Vdcに高周波の交流電圧が重畳されたスパッタリング電圧をカソード電極50に印加した場合であり、プラズマの電位Vpは低くなる。この場合は、カソード電極50の電位がアノード電極53の電位よりも低いため、アノード電極53はスパッタリングされにくい。
防着板がスパッタされないから、高純度の薄膜を形成することができる。
図1の符号1は、本発明の成膜装置を示している。
この成膜装置1は、移載室12と処理室10とを有している。
移載室12内には搬送ロボット18が配置されている。
処理室10は、真空槽11を有しており、この真空槽11の内部には、搬出入部14と、RFスパッタ部15と、DCスパッタ部16と、エッチング部17とが設けられている。移載室12内の台19a,19b上に乗せられた基板は、搬送ロボットによって搬出入部14の内部に搬入される。
真空槽11の内部には、不図示の基板搬送ロボットが設けられており、搬入された基板は、基板搬送ロボットによって、RFスパッタ部15、DCスパッタ部16、又はエッチング部17に搬送される。
RFスパッタ部15、DCスパッタ部16、又はエッチング部17の底壁側には静電吸着装置が配置されており、基板搬送ロボットによって基板が静電吸着装置上に配置されると、基板を静電吸着できるように構成されている。
処理室10の内部の上部にはターゲット22が複数取り付けられたターゲット選択台21が設けられており、ターゲット選択台21を回転させると、所望のターゲット22をDCスパッタ部16内に配置できるように構成されている。
図2(a)は、RFスパッタ部15の内部構造を説明するための図面である。
真空槽11のRFスパッタ部15に位置する部分の天井には、バッキングプレート33に取り付けられた金属製のターゲット32が配置されている。
真空槽11の外部には、電源装置40が配置されており、バッキングプレート33は、この電源装置40に接続されている。
同図(a)の符号31は、RFスパッタ部15内の静電吸着装置を示しており、符号34は、静電吸着装置31上に配置された基板を示している。
静電吸着装置31はターゲットと平行に一定距離離間する位置に配置されており、静電吸着装置31上に配置された状態では、基板34は、ターゲット32と平行に対面する。
静電吸着装置31は絶縁体で構成された本体と、本体内部に配置された正電極と負電極を有しており、基板34は本体の表面と接触し、浮遊電位に置かれている。スパッタリングの際には、正電極と負電極には、正電圧と負電圧が印加され、基板34は静電吸着される。
静電吸着装置31の内部にはヒータが設けられており、ヒータに通電し、静電吸着された基板34を所定温度に加熱する。
真空槽11のRFスパッタ部15の部分には、ガス導入系36が接続されており、真空排気系37によって予め真空槽11内を真空排気しておき、スパッタガスを導入し、RFスパッタ部15の圧力が安定したところで電源装置40を起動し、バッキングプレート33を介してターゲット32に電圧を印加する。
電源装置40の構成を説明すると、この電源装置40は、直流電圧源41と交流電圧源42を有している。直流電圧源41は交流成分除去回路43を介してバッキングプレート33に接続されており、交流電圧源42は直流成分遮断回路44を介してバッキングプレート33に接続されており、直流電圧源41と交流電圧源42が、直流のバイアス電圧と高周波の交流電圧をそれぞれ出力すると、バッキングプレート33には、バイアス電圧に交流電圧が重畳されたスパッタ電圧が印加される。そのスパッタ電圧はターゲット32に印加され、ターゲット32表面にスパッタガスのプラズマが形成される。
真空槽11内のRFスパッタ部15に位置する部分には、防着板35が配置されている。
RFスパッタ部15の内部では、静電吸着装置31とターゲット32の間のスパッタリング空間は、防着板35で取り囲まれている。
ターゲット32と静電吸着装置31は近接しており、防着板35のスパッタリング空間に面する面(内周側面)の面積はターゲット32表面の面積よりも小さくなっているが、直流電圧源41が出力するバイアス電圧は負電圧であり、ターゲット32は負電位に置かれているので、ターゲット32の電位は防着板35の電位よりも低くなっている。その結果、防着板35はスパッタリングされなくなり、基板34表面に高純度の薄膜が形成される。
RFスパッタ部15の内部で基板34表面に所定膜厚の薄膜を形成した後、基板搬送ロボットによって、静電吸着装置31上の基板をDCスパッタ部16やエッチング部17に移動させる。
DCスパッタ部16やエッチング部17での処理を行なった後、搬出入部14から移載室12に取り出される。
上記電源装置40の直流電圧源41は、バッキングプレート33に印加するバイアス電圧を投入電力の大きさで制御するように構成されており、図5は、直流電圧源41が出力する投入電力とバイアス電圧の関係を示すグラフである(横軸:投入電力、縦軸:バイアス電圧Vdc)。
図6は、上記成膜装置1によってチタンから成るターゲット32を用いて基板34上にチタン薄膜を形成したときの、直流電圧源41が出力する投入電力とチタン薄膜の比抵抗の関係を示すグラフである。
図6から、投入電力400W以上にて、比抵抗値はほぼ一定となる。図5から投入電力をバイアス電圧に換算すると、−150V以上印加することによって、コンタミの影響を少なくすることがわかる。
次に、チタンから成るターゲット32をスパッタリングし、基板上にチタン薄膜を形成し、チタン薄膜中の防着板35を構成する成分(Fe)の混入割合を測定した。
図7に、バッキングプレート33を介してターゲット32に印加する電力のうち、直流のバイアス電圧による直流電力DCと、交流電圧による交流電力RFの比率DC/RFを変えたときの、DC/RFに対する混入割合を示すグラフである。
直流電力DCが大きくなると、防着板35の成分の混入割合が低下することが分かる。
なお、本発明の成膜装置1では負電圧のバイアス電圧に高周波の交流電圧を重畳したスパッタ電圧をターゲットに印加することに加え、図2(b)に示すように、RFスパッタ部15の真空槽11内にアースブロック38を配置し、基板34上に形成されたプラズマと面する位置に、アースブロック38の表面が露出されるようにしてもよい。
また、本発明の成膜装置は、このようなRFスパッタ部だけで構成してもよい。
上記実施例では、防着板35は筒状であり、その開口がターゲット32と基板34にそれぞれ向くように配置されていたが、アース電位に接続した複数の板によって、ターゲット32と静電吸着装置31の間の空間を取り囲むようにしてもよい。ターゲット32表面から斜め方向に飛び出したスパッタリング粒子が付着するようにすればよい。
本発明の成膜装置の一例 (a)、(b):そのRFスパッタ部を説明するための図面 (a)〜(c):本発明の動作原理を説明するための図面 従来技術の成膜装置 投入電力とバイアス電圧の関係を示すグラフ 投入電力とチタン薄膜の比抵抗を説明するためのグラフ 直流電力と交流電力の比率に対するFe混入割合を示すグラフ
符号の説明
1……成膜装置
11……真空槽
31……静電吸着装置
32……ターゲット
34……基板
35……防着板
40……電源装置

Claims (2)

  1. 真空槽と、前記真空槽内に配置されたターゲットを有し、
    基板を前記ターゲットと対向配置し、前記ターゲットに接続された電源装置を動作させて前記ターゲットをスパッタリングし、前記基板表面に薄膜を形成するスパッタリング装置であって、
    前記ターゲットの表面の面積よりも内周面積が小さく、接地電位に置かれた防着板が、前記ターゲットと前記基板の間の空間を取り囲む位置に配置され、
    前記基板は浮遊電位に置かれ、
    前記電源装置は、負のバイアス電圧に交流電圧が重畳されたスパッタ電圧を前記ターゲットに印加するように構成された成膜装置。
  2. 前記基板は静電吸着装置上に配置された請求項1記載の成膜装置。
JP2007222685A 2007-08-29 2007-08-29 Rfスパッタリング装置 Pending JP2009052124A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007222685A JP2009052124A (ja) 2007-08-29 2007-08-29 Rfスパッタリング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007222685A JP2009052124A (ja) 2007-08-29 2007-08-29 Rfスパッタリング装置

Publications (1)

Publication Number Publication Date
JP2009052124A true JP2009052124A (ja) 2009-03-12

Family

ID=40503451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007222685A Pending JP2009052124A (ja) 2007-08-29 2007-08-29 Rfスパッタリング装置

Country Status (1)

Country Link
JP (1) JP2009052124A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1161402A (ja) * 1997-07-31 1999-03-05 Applied Materials Inc スパッタ装置及びスパッタ処理方法
JP2007197840A (ja) * 2007-04-06 2007-08-09 Canon Anelva Corp イオン化スパッタ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1161402A (ja) * 1997-07-31 1999-03-05 Applied Materials Inc スパッタ装置及びスパッタ処理方法
JP2007197840A (ja) * 2007-04-06 2007-08-09 Canon Anelva Corp イオン化スパッタ装置

Similar Documents

Publication Publication Date Title
CN107078049B (zh) 等离子体处理装置
US8051799B2 (en) Object-processing apparatus controlling production of particles in electric field or magnetic field
CN106716662B (zh) 对多层膜进行蚀刻的方法
JP5281309B2 (ja) プラズマエッチング装置及びプラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
CN109256326B (zh) 等离子体处理装置用部件及其喷镀方法
JP4988402B2 (ja) プラズマ処理装置
JP5150217B2 (ja) シャワープレート及び基板処理装置
JP4468194B2 (ja) プラズマ処理方法およびプラズマ処理装置
US10410902B2 (en) Plasma processing apparatus
KR20180132534A (ko) 플라즈마 처리 장치, 정전 흡착 방법 및 정전 흡착 프로그램
US20070227663A1 (en) Substrate processing apparatus and side wall component
US9253862B2 (en) Plasma processing method and plasma processing apparatus
WO2013161106A1 (ja) 被処理基体に対する微粒子付着の制御方法、及び、処理装置
TW201001530A (en) Electrode structure and substrate processing apparatus
US11894218B2 (en) Electrostatic chuck, support platform, and plasma processing apparatus
JP2010205823A (ja) プラズマ処理装置
KR102651285B1 (ko) 피처리체를 에칭하는 방법
US20220157573A1 (en) Edge ring and substrate processing apparatus
JP6195481B2 (ja) クリーニング方法及び基板処理装置
JP2007266296A (ja) 基板処理装置及び側壁部品
JP5336968B2 (ja) プラズマ処理装置用電極及びプラズマ処理装置
JP2020077654A (ja) 載置台及び基板処理装置
JP6088780B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2009052124A (ja) Rfスパッタリング装置
US11195700B2 (en) Etching apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100128

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20110623

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110705

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110830

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120501