JP2009033764A - ファイバ型光電センサ - Google Patents

Abstract

【課題】複数台連装する場合において、１チャンネルあたりの実質占有幅を縮小することが可能なファイバ型光電センサを提供すること。
【解決手段】第１、第２の検出チャンネルに対応する２組の投光回路及び受光回路と、２つの検出チャンネルの検出動作を時分割で行う単一のＣＰＵと、２つの検出チャンネルに対応する２本の出力線と、下２つが第１の検出チャンネルに対応する投受光対、上２つが第２の検出チャンネルに対応する投受光対となるように、前面に上下に配列された４個のファイバ挿入口と、各々複数桁の数字をケースの長手方向に並べて表示することができ、且つケースの長手方向に並べて上面に設けられた第１、第２の数値表示部と、を備え、第１の数値表示部には第１の検出チャンネルの受光量を、第２の数値表示部には第２の検出チャンネルの受光量をそれぞれ表示し得るように構成した。
【選択図】図２

Description

この発明は、ＤＩＮレールなどの取り付け用レールを介して互いに密に隣接して連装可能としたファイバ型光電センサに係り、特に、狭小なスペースに多数取り付けるのに好適なファイバ型光電センサに関する。

ＤＩＮレールを介して多数連装可能であって、１組の投受光ファイバと、１組の投受光回路と、１本の出力線とを有するファイバ型光電センサは既に知られている（特許文献１参照）。

また、ファイバヘッドと連繋して目的とするセンシング機能を実現するためのセンシング系回路と、複数隣接させて連装した状態における１方の側のセンサと双方向光通信を行うための投受光素子を含む第１の光通信系回路と、複数隣接させて連装した状態における他方の側の隣接センサと双方向光通信を行う為の投受光素子を含む第２の光通信系回路とが、ＤＩＮレールを介して多数連装可能なハウジングに収容され、それにより連装状態において両隣のセンサとの間で双方向に光通信が可能とされたファイバ型光電センサは既に知られている（特許文献２参照）。

また、第１の側と第２の側の通信系回路を使用して両隣のセンサとハンドシェイク処理を試み、センサ列中における自己のポジションを学習し、学習された固有なアドレスを割り当て設定し、ポジションに固有なセンシング動作のタイミングを生成して、この動作タイミングに従ってセンシング系回路を駆動することによりセンシング動作を実現すると共に、センシング動作の合間に、１方の側の隣接センサから受信されたデータを、自己のみに当てられたものを除いて、他方の側の隣接センサへと転送するデータ選択転送機能と、受信された自己宛のデータに含まれるコマンドを実行する機能が具備されたファイバ型光電センサは既に知られている（特許文献３参照）。

また、１台で複数の検出チャンネルを備え、前面に１つの検出チャンネルに対応する投受光対の光ファイバ挿入口が上下に配列され、そのような光ファイバ挿入口の対が検出チャンネルの数だけ横方向に配列された複数チャンネルのファイバ型光電センサは既に知られている（特許文献４参照）。
特開２００２−２７９８７１号公報 国際公開第０１／３１６０７号パンフレット 特開２００１−２２２７８６号公報 特開平７−３０１７３３号公報

昨今、産業現場における制御の複雑高度化に伴い、多数の検出対象物を１台の制御装置で制御する必要性が生じている。検出対象物が高密度に多数存在する場合、センサヘッド部の小型並びに取扱い容易性から、ファイバ型光電センサが多用される傾向にある。殊に、ＤＩＮレールを介して多数密に連装可能な連装方式のファイバ型光電センサは、狭小なスペースに多数のセンサを取り付けることができる点で好適である。

しかしながら、特許文献１〜特許文献３に記載の従来のファイバ型光電センサにあっては、１チャンネル分の検出動作しか賄うことしかできないから、例えば８チャンネル（８箇所）、１６チャンネル（１６箇所）、３２チャンネル（３２箇所）といったように検出対象物が複数存在するときには、それらのチャンネル数に合わせて８台、１６台、３２台といったように多数のファイバ型光電センサを並べねばならない。もちろん、これらセンサの連装方向への幅乃至厚みに関しては、各メーカにおいて薄型化が検討された結果、例えば幅１０ｍｍ程度までの薄型化が達成されている。しかし、これらの薄型化への努力にも限界があるため、チャンネル数が増大するにつれて、ＤＩＮレールに沿ったセンサ群の連装長さは無視しがたいものとなる。殊に、工作機械などの制御装置の内部に組み込まざるを得ない場合には、一般の制御盤内に組み込まれる場合に比べて、スペース上の制約が大きい。

また、センサが１チャンネルずつ独立した製品となっているので、多数を使用するとコスト高となる。センサのケースが大きくなってもよいから、単一の製品で多数の検出チャンネルを扱うことによってコストダウンを図ることも考えられるが、ユーザーが必要とするチャンネル数はさまざまであるから、いずれのユーザーのニーズをも満足させようとするとチャンネル数の異なる多くの機種が必要となり、結局十分なコストダウン効果を得ることができない。また、多チャンネル化する場合に、出力応答性のような性能面、連装される他のファイバ型光電センサとの連携機能、および使いやすさの観点から構成上いかなる配慮をすべきかが明らかでない。さらに、特許文献４に記載のファイバ型光電センサのように複数の検出チャンネルの光ファイバ挿入口を横方向に配列したのでは、多チャンネル化による省スペース効果が充分得られない。

この発明は、このような従来の問題点に着目してなされたものであり、その目的とするところは、複数台連装する場合において、１チャンネルあたりの実質占有幅を縮小することが可能なファイバ型光電センサを提供することにある。

また、この発明の他の目的とするところは、１チャンネルあたりの実質占有幅を縮小しつつも、各チャンネル毎の動作や表示機能をできる限り維持するようにしたファイバ型光電センサを提供することにある。

また、この発明の他の目的とするところは、１チャンネルあたりの占有幅を実質的に縮小しつつも、隣接チャンネル間における検出情報を有効に利用して、出力動作や表示動作を行うことができるようにしたファイバ型光電センサを提供することにある。

また、この発明のさらに他の目的とするところは、従前の１チャンネル方式の連装センサシステムにもそのまま適用が可能な適合性の高いファイバ型光電センサを提供することにある。

また、この発明のさらに他の目的とするところは、比較的少数の検出チャンネルを使用する場合および比較的多数の検出チャンネルを必要とする場合のいずれにあっても、コストダウンを図ることができるファイバ型光電センサを提供することにある。

さらに、この発明の他の目的並びに作用効果については、以下の明細書の記載を参照することにより、当業者であれば容易に理解されるであろう。

この発明のファイバ型光電センサは、底面にレール装着部、上面に表示部と操作部、前面にファイバ挿入口、後面にコード引出方式またはコネクタ方式の出力部、を有すると共に、レール長手方向の寸法が１５ｍｍ以下であることを前提とする。

ここで、『レール装着部』とあるのは、主としてＤＩＮレールなどを意識したものであるが、『レール』なるものの意味するところは、特定の物理的形状を意味するものではない。そのため、この種のファイバ型光電センサを制御盤や制御装置の内部に取り付ける際に使用される任意の形状のレール乃至取付具を広く含むことは言うまでもない。また、『表示部と操作部』とが設けられる『上面』とは、仮に水平な取付面に取り付けた場合の上面を意味するものであって、任意の取付状態において垂直方向上方に位置する面ではないことは言うまでもない。また、ここで上面とは、その上に透明なカバーなどが存在しても差し支えない。更に、上面は必ずしも平坦な面である必要はなく、視認に便利なように傾斜していたり緩やかな曲面を成していたりしたものも全て上面に含まれる。

ファイバ挿入口が設けられる『前面』についても、水平な面に取り付けた場合における前面を意味するものであって、任意の姿勢における前面を意味するものではない。また、センサの筐体とファイバクランパの筐体とが分離可能な別体となっているような場合には、ファイバの挿入されるクランパの面がここで言う『前面』に相当するものであり、『前面』の意味するところについては、後述する『後面』との対比から理解されるべきである。

出力部が設けられる『後面』については、同様に水平面に取り付けた場合における『前面』に対する『後面』であることは言うまでもない。尚、『コード引出方式』とは、電源線や信号線に相当する電気コードの先端がセンサハウジングの内部で半田やねじなどにより永久的に固定されており、通常の操作では着脱不能な方式を言い、コネクタ方式とは、本出願人が先に特開２００１−１９６１２７号公報により開示したように、電源線や信号線をコネクタを介してセンサ本体ケースに対して着脱自在としたものである。このとき、隣接コネクタ同士を連結して、電源線を共有化したものも知られている。

更に、レール長手方向の寸法が１５ｍｍ以下としたのは、現行製品がすでに達成しており、今後も標準的であると予想される寸法と同程度の寸法を有する薄型製品に適用される発明であることを明確にするためである。なお、ファイバ型光電センサのこの寸法はあまり小さいと表示器や操作スイッチも小さくなって使いにくくなるので、どこまでも薄くなるというものではなく、好適な寸法が存在すると考えられる。その好適な寸法は５〜１５ｍｍ程度であり、より好適には７〜１２ｍｍである。

以上の前提の基に、本発明にあっては、第１、第２の検出チャンネルに対応する２組の投光回路及び受光回路を設ける。ここで受光回路にはその後段に設けられるＡ／Ｄコンバータは含まれない。そのため、２組の受光回路のそれぞれ毎に別個にＡ／Ｄコンバータを有しなくとも良い。即ち、ここで言う『２組の受光回路』とは、受光素子とアナログ増幅回路が２組あれば要件を満たす。殊に、ＣＰＵをマイクロプロセッサを用いて構成する場合、マイクロプロセッサ内蔵のＡ／Ｄコンバータはビット数があまり多くないため、計測並びに表示の高精度化に制約を与える。このような場合、多少高価ではあるが、外付けのＡ／Ｄコンバータを利用し、これをセレクタにて第１チャンネルと第２チャンネルに切り替えるようにすれば、さほどコストアップを来すことなく十分なデータビット数を確保して、検出並びに表示における高精度化を実現することができる。

次に、本発明にあっては、２つの検出チャンネルの検出動作（投光タイミング及び受光量を取得するタイミングを制御し、受光量をしきい値により判別する）を時分割で行う単一のＣＰＵを有する。このようなＣＰＵを実現する手段としては、マイクロプロセッサのみならずプログラマブル・ゲート・アレイなどのハードウェアを利用しても良い。また、ここで言う時分割には、『投受光から判定に至るまでの一連の処理を交互に』に限定するものではなく、多様な時分割の仕方が含まれていても良い。これにより、各検出チャンネル別に２台のＣＰＵを設ける場合に比べ、回路部品の占める占積率を縮小し、コストダウンが可能となる。

また、本発明にあっては、２つの検出チャンネルに対応する２本の出力線を設ける。ここで、『２本の出力線』の意味するところは、１本の出力線を用いて時分割的に２つの検出チャンネルに対応するものを排除することにある。このような構成によって、各チャンネル毎に専用の出力線が存在するから、時分割構成に比べ、出力応答性を損ねることがない。

また、本発明にあっては、前面に上下に並んだ４つのファイバ挿入口を有する。ここで、下２つが第１のチャンネルに対応する投受光対、上２つが第２の検出チャンネルに対応する投受光対となる。このような構成を採用すると、１チャンネルタイプのファイバ型光電センサを製作する場合、検出チャンネルを構成する投受光対は、ハウジングの下２つに相当する位置に存在するようにすると、１チャンネルタイプのハウジング構造と本発明の２チャンネルタイプのハウジング構造において基本的構成が同一となり、部品の共通化が可能となる。また、この種のファイバ型光電センサに使用される投光ファイバと受光ファイバは、平行状態で密着一体化されているものがあるため、１つのチャンネルに対応するファイバ挿入口が上下に隣接して配置されていると、センサ本体に挿入する部分だけが分岐された密着一体型の投光ファイバと受光ファイバのセンサ本体への装着が容易となる。

また、本発明にあっては、第１，第２の数値表示部が上面に設けられる。それら各数値表示部は、ケース長手方向へと数字が並べられる。加えて、それら第１，第２の数値表示部それ自体も、ケースの長手方向へ一定間隔で並べられる。これにより、ケースの長手方向と各数値の上下方向が直交する関係となって、最小スペースを持ってケースの長手方向へと数値を羅列することができるため、配列可能な数値桁数が増大する。

さらに、この発明にあっては第１の数値表示部は第１の検出チャンネルの受光量を表示し、第２の数値表示部は第２の検出チャンネルの受光量を表示することができる。即ち、１個の数値表示部を切り替えて第１の検出チャンネルと第２の検出チャンネルとを択一的に表示するのではなく、同時に両チャンネルの受光量を確認することができる。これにより、１台のハウジングに２チャンネル分の検出機能並びに表示機能を収めてはいるものの、それらの機能は従前の２台の１チャンネルタイプのセンサの場合となんら変わるものではなく、機能性を損ねることなく、連装状態における占積率を向上できる。

以上述べた本発明のファイバ型光電センサによれば、ほぼ１台分の幅に２台分の機能（２チャンネル）の光電センサを設置することができ、かつ、両チャンネルの動作状況を同時に確認できる効果がある。さらに、単一のセンサ製品に２つの検出チャンネルが含まれることにより、チャンネル間でケースやＣＰＵを共用することができるのでコストダウンを図ることができる。しかも、どのようなチャンネル数を必要とするユーザーも２つの検出チャンネルを有する本発明のセンサと従前の１つの検出チャンネルを有するセンサとを組み合わせて要求を満たすことができるから、さまざまなチャンネル数のセンサを用意することによるコストの増加を避けることができる。なお、多数の検出チャンネルを使用する場合には、たとえチャンネル数が１つ余ってもコストの無駄は相対的に小さな比率となるので、本発明のセンサのみを用いるようにしてもよい。

本発明の好ましい実施の形態においては、第１の数値表示部に隣接して第１の動作表示灯が、また第２の数値表示部に隣接し第２の動作表示灯が設けられ、その結果第１，第２の動作表示灯の何れかは第１，第２の数値表示部に挟まれて存在する。

このような構成によれば、動作表示灯が各チャンネルに隣接して設けられるため、各検出チャンネルにおける動作状態と受光量などとの関係を容易に理解することができ、使い勝手が良好なものとなる。

本発明の好ましい実施の形態によれば、選択操作により、第１の数値表示部と第２の数値表示部の表示内容を、第１の検出チャンネルの受光量と第２の検出チャンネルの受光量、第１の検出チャンネルの受光量としきい値、及び第２の検出チャンネルの受光量としきい値、のいずれかに切り替えることが可能とされる。

このような構成によれば、予め設けられた２台の数値表示部に対し、個々の受光量、又は各チャンネル毎の受光量としきい値とを適宜選択的に表示させることができるため、２チャンネル分の機能を１台のセンサで賄いつつも、個々のチャンネルに関する表示機能を何ら損ねることがない。

また、本発明の好ましい実施の一形態においては、第１の検出チャンネルの検出結果と第２の検出チャンネルの検出結果との間で論理演算を行う論理演算手段と、論理演算手段による論理演算結果を出力する出力線が設けられる。『論理演算手段』には、ワイヤードロジックで構成された論理回路及びマイクロプロセッサで実行されるソフトウェアのいずれもが含まれる。また、『論理演算結果を出力する出力線』についても、先に述べた２本の出力線の内の１本を兼用したり、別途専用の出力線を設けたりすることができる。

このような構成によれば、隣接する２つのチャンネルの論理演算結果が出力できることに加え、従前の隣接センサ間で論理演算を行うものに比べ、センサ間通信が不要となることから、応答性の高い論理演算出力を得ることができる。加えて、隣接センサ間での通信が不要であるため、その時間を省略して、より複雑な論理演算を実施させることができる。

また、本発明の好ましい実施の一形態においては、第１の検出チャンネルの受光量と第２の検出チャンネルの受光量との間の差の演算を行う差演算手段と、差演算手段による差演算結果をしきい値により判別する判別手段と、判別手段による判別結果を出力する出力線とが設けられる。ここで、『差演算手段』についても、アナログ差演算回路を使用する場合と、マイクロプロセッサによりソフトウェア的に実行する場合との双方を含むことができる。また、『判別結果を出力する出力線』についても、先に述べた２本の出力線の内の１本を兼用しても良いし、それらとは別に専用の出力線を設けてもよい。

また、本発明の好ましい実施の一形態においては、単一のクランプ操作子の操作により、上下に配列された４個のファイバ挿入口に挿入された４本のファイバを同時にロックするファイバロック機構が設けられる。従来、投受光一対の光ファイバをロックする場合、それら２本の光ファイバは１個の可動ブロックにより一体的にクランプされる。本発明のように２対の投受光光ファイバが存在すれば、各ファイバ対毎に着脱を要する場合も存在するであるだろう。しかし、上下に配置された２系統の光ファイバ対を別々にロック・アンロックするとすれば、その結果クランプ操作子（クランプレバー、ロックボタン等とも称される）についても２個必要となる。すると、たとえばクランプ操作子がクランプレバーの場合にはそれら２個のクランプレバーをセンサハウジングの狭小なスペース内において併存させかつ各々独立して操作可能とするためには、２個のレバーの回動軸を前後にずらすかレバーの幅を狭くしてセンサハウジングの幅方向へ並列に配置するかのいずれかとなり、いずれにしても極めて複雑な構造を採用せねばならない。本発明のように、連装状態における占有スペースの小型化を主として意図した場合、むしろ２系統のファイバ対を別々に着脱可能とすることは犠牲にしても、構造の簡素化によりケースへの収容を容易とすることを優先すべきである。斯かる観点からすれば、単一のクランプ操作子の操作により４本のファイバを同時にロックするファイバロック機構は、上記の省スペース化の目的には最適なものと言える。ここで、ファイバロック機構は、ファイバの先端部を受け入れる４個のファイバ挿入孔が上下方向に適当な間隔（間隔は一定であってもなくてもよい）で配置されたベースブロックと、ベースブロックの４個のファイバ挿入口の入口のそれぞれに対応させてベースブロックに固定された４個の可撓性Ｃリングと、ベースブロックの前面側にあって上下方向にスライド自在に支持されかつ４個のＣリングのそれぞれと係合してその径を拡大又は縮小させる１個の共通なスライドアクチュエータと、ベースブロックに回動自在に支持されかつその回動によりスライドアクチュエータをスライドさせるクランプレバーと、を含むようにしても良い。

さらに、本発明の好適な実施の一形態においては、外部同期信号に基づいて生成される検出動作タイミングが到来する度に、検出動作を行うべき検出チャンネルを、第１の検出チャンネルと第２の検出チャンネルとに交互に切り替える切り替え手段が設けられる。

一般にこの種のセンサシステムにあっては、１台の親機に対し複数台の子機が連接され（親機と子機は同一の構成で自己設定または外部からの設定により親機、子機の役割が定まるものであってもよい）、親機はタイマにより周期的に同期信号を隣接センサに送り出す一方、各連接された子機のそれぞれにおいては、例えば、バケツリレー方式などによって同期信号を順繰りに隣接センサへと受け渡し、それぞれの子機センサにおいては隣接センサからの同期信号受信を待って検出動作を行うと共に、わずかな遅れ時間をもって、同期信号を隣接センサへと伝えるようになっている。これにより、親機が全システムの同期を管理しつつ、子機においては、わずかな時間差をもって投受光を行うことにより、隣接センサ間の干渉が防止される。一方、各親機又は子機においては、投受光に続いて、受光データの処理のためにある程度の時間が必要であり、これらの時間は、システムを構成する全センサの動作が一巡する間に、最後のセンサにおける受信処理動作が完了していなければならない。しかし、従前の１チャンネル内蔵型のセンサと本発明の２チャンネル内蔵型のセンサが混在したり、センサシステムを構成するセンサが全て本発明の２チャンネル内蔵のセンサであるような場合、もしも同一のセンサ内における隣接チャンネル間において相連続してわずかなディレイ時間をもって検出動作を行うと、特に同一回路基板内に２つの受信回路が搭載されていれば、チャンネル間の雑音混入或いは電源ラインの電圧変動の影響で、検出動作に支障を来すことが想定される。

加えて、２チャンネル分の検出動作を１台のセンサ内において連続して行えば、当然にしてその１台のセンサが占める動作完了に至る時間は長大化するため、本来設計値では、８チャンネル、１６チャンネル、３２チャンネルのように、想定される最大チャンネル数が搭載されても最後のチャンネルにおける動作が予め決められた１周期内で終了するはずが、システム内に２チャンネル搭載のセンサが存在することによって、１周期を超えてしまい（所謂サイクルタイムオーバ）、センサシステム全体の動作に支障を来す虞が想定される。

これに対して、本発明のこの実施形態のように、センサハウジング内に２チャンネルを有するものの１センサ内における隣接２チャンネルについては連続して動作させない構成、つまりセンサシステムの動作が一巡する度に、隣接センサが交互に検出動作を行うようにすれば、１台のセンサ内に２チャンネルの機能が搭載されていても、検出動作の所要時間は１チャンネル内蔵のセンサと同一となるため、従前の同期管理を行ったセンサシステムにおいても、何らセンサシステム全体に支障を与えることなく、検出動作を正常に行わせることができる。

この実施形態は、上述した１台の親機に対し複数台の子機が存在し、同期信号を順次転送するタイプのセンサシステムのみならず、共通の同期ラインが並列にシステムを構成する各センサに接続され、個々のセンサ側において固有なディレイ時間をもって、全体として同期を取るようなセンサにあっても有効に機能する。即ち、そのような共通同期線を利用したセンサシステムであっても、８台、１６台、３２台といった最多予定接続台数に応じた最大周期時間は決定されているから、特定のセンサにおいて２チャンネル搭載することにより１台あたりの占有時間が増大すれば、システム全体として同様な不都合が生ずるはずである。

従って、この実施形態のように、外部同期信号に基づいて生成される検出動作タイミングが到来する度に、検出動作を行うべき検出チャンネルを、第１の検出チャンネルと第２の検出チャンネルとに交互に切り替える切り替え手段を設けることによって、予め規定の周期（サイクルタイム）を有するセンサシステムであっても、それらを構成するセンサの１つ又は全部に２チャンネル内蔵のセンサを導入しても、システム全体に悪影響を与えないと言う利点があるのである。

他の観点から規定したこの発明のファイバ型光電センサは、底面にレール装着部、上面に表示部と操作部、前面にファイバ挿入口、後面にコード引き出し方式又はコネクタ方式からなる出力部、をそれぞれ有することを前提とし、第１、第２の検出チャンネルに対応する２組の投光回路及び受光回路と、２つの検出チャンネルの検出動作を時分割で行う単一のＣＰＵと、２つの検出チャンネルに対応する２本の出力線と、前面に配列された４個のファイバ挿入口と、ケースの上面に設けられ、複数桁の数字をケース長手方向に並べて表示することができ、第１の検出チャンネルの受光量及び第２の検出チャンネルの受光量を数値で表示し得るように構成した表示器と、を備えるものである。このファイバ型光電センサによれば、先に説明したのと同様に、１チャンネル対応のセンサ２台分よりも低コストに製作することができる。また、各チャンネルの受光量を数値で確認することができるので使い勝手がよい。

このファイバ型光電センサの好適な実施の一形態によれば、表示器は、各々複数桁の数字をケースの長手方向に並べて表示することができ、且つケースの長手方向に並べられた第１、第２の数値表示部を備え、第１の数値表示部には第１の検出チャンネルの受光量を、第２の数値表示部には第２の検出チャンネルの受光量をそれぞれ表示することが可能とされる。これにより、同時に両チャンネルの受光量を確認することができる。表示器の他の実施形態として、各チャンネルの受光量を１つの数値表示部に切り換えて表示してもよい。

このファイバ型光電センサは、４個のファイバ挿入口の種々の配置を採用しうる。例えば、１つのチャンネルの２個のファイバ挿入口を上下に、異なるチャンネルのファイバ挿入口を横方向に並べた配置、１つのチャンネルの２個のファイバ挿入口を横方向に、異なるチャンネルのファイバ挿入口を上下に並べた配置、これらの斜めの位置関係を含む配置などである。このファイバ型光電センサの他の好適な実施の一形態によれば、レール長手方向の寸法が１５ｍｍ以下であり、４個のファイバ挿入口は、前面に上下に配列される。これにより、４個のファイバ挿入口を幅の狭いセンサ前面に無理なく配列することが可能となり、ほぼ一台分の幅に２台分の機能（２チャンネル）の光電センサを配置することができる。

４個のファイバ挿入口は、下２つが第１の検出チャンネルに対応する投受光対、上２つが第２の検出チャンネルに対応する投受光対となるように配列することができる。

以上の説明で明らかなように、本発明の光電センサによれば、１台で２チャンネル分の検出動作が可能であるとともに、各チャンネルの受光量を数値で確認することができ、しかも１チャンネル対応のセンサ２台分よりも低コストに製作することができる。

以下に、本発明に係るファイバ型光電センサの好適な実施の一形態を添付図面を参照しながら詳細に説明する。尚、以下の実施の形態は本発明の一例を示すものに過ぎず、言うまでもなく、本発明の要旨は特許請求の範囲によってのみ規定されるものである。

本発明の一実施形態である光電センサの連装状態を示す斜視図が図１に、また同光電センサの内部構造を示す分解斜視図が図２にそれぞれ示されている。

それらの図に示されるように、この実施形態の光電センサ１は、上面が開口されたケース本体１０と、ケース本体１０内に挿入されて、ケース本体１０の開口１０６を塞ぐ本体アセンブリ２０と、本体アセンブリ２０の前部に設けられたクランパホルダ部２１０に収容保持されるクランパアセンブリ（本発明のロック機構に相当する）３０とを含んでいる。ケース本体１０は合成樹脂一体成形品であり前面板１０１と、後面板１０２と、右側面板１０３と、左側面板１０４と、下面板（底板）１０５とを有する六面体構造を有する。前面板１０１には、第１チャンネル投光用のファイバ挿入口１０７と、第１チャンネル受光用のファイバ挿入口１０８と、第２チャンネル投光用のファイバ挿入口１０９と、第２チャンネル受光用のファイバ挿入口１１０とが設けられている。すなわち、前面板１０１には、上下に並んだ４つのファイバ挿入口が設けられ、下２つであるファイバ挿入口１０７，１０８が第１の検出チャンネルに対応する投受光対を挿入するためのものであり、上２つのファイバ挿入口１０９，１１０が第２の検出チャンネルに対応する投受光対を挿入するためのものである。

ケース本体１０の後面板１０２からは、図１に示されるように、電気コード５が引き出されている。この電気コード５は、コード固定式のものであって、第１チャンネル出力用の芯線５１と、第２チャンネル出力用の芯線５２と、Ｖｃｃ用の芯線５３と、ＧＮＤ用の芯線５４とが含まれている。尚、先に述べたように、コネクタ接続方式の電気コードを引き出す場合、特開２００１−１９６１２７号公報に示されるように、隣接コネクタ間で電源のやり取りを行う場合には、連装された最端部のセンサから出力された電気コードを除き、Ｖｃｃ用芯線５３は含まれていない。

ケース本体１０の右側面板１０３及び左側面板１０４には、隣接センサとの間で光通信を行うための投受光窓１１２が左右同一箇所に設けられている。したがって、ＤＩＮレール２を介して複数のセンサを連装すると、隣接センサ間において投受光窓１１２同士が対向するようになされている。尚、図において、Ｌｔは送信用赤外光、Ｌｒは受信用赤外光である。

ケース本体１０の下面板１０５には、ＤＩＮレール２に取り付けるためのＤＩＮレール嵌合溝１１１が形成されている。図示しないが、各ＤＩＮレール嵌合溝１１１内には、ＤＩＮレール２との着脱を容易とするための係合機構が設けられている。

ケース本体１０の上面は開口１０６とされており、この開口内には本体アセンブリ２０が挿入され、開口１０６は本体アセンブリ２０の上面パネル２０Ａによって塞がれる。

図２に示されるように、本体アセンブリ２０は、ケース本体１０の内部に収容される部品搭載基板２０Ｂと、ケース本体１０の上部開口１０６を塞ぐ上面パネル２０Ａとを一体に組み付けて構成される。上面パネル２０Ａには、図２において左側略２／３の領域を占める『表示部』と、右側略１／３の領域を占める『操作部』とが設けられている。

表示部には、第１数値表示部２０１と、第２数値表示部２０２と、第１動作表示灯２０３と、第２動作表示灯２０４とが設けられる。換言すれば、第１の数値表示部２０１の左側に隣接して第１の動作表示灯２０３が設けられ、第２数値表示部２０２の左側に隣接して第２動作表示灯２０４が設けられる。その結果、第２動作表示灯２０４は、第１数値表示部２０１と第２数値表示部２０２とに挟まれた状態で配置される。また、第１数値表示部２０１及び第２数値表示部２０２は、いずれも４桁の７セグメントＬＥＤ表示器で構成されており、各桁の数字は本体ケース１０の長手方向へ沿って配列されている。換言すれば、各桁の数字はその上下方向がケース本体１０の長手方向と直交するように向けられている。そのため、上面パネル２０Ａ上の限られたスペースに、４桁の数値表示器並びに２個の動作表示灯が効率よく並べられている。本実施の形態では、後述のように、第１数値表示部２０１に第１チャンネルの受光量を、第２数値表示部２０２に第２チャンネルの受光量を表示することができるが、２０１に第２チャンネルの受光量を、２０２に第１チャンネルの受光量を表示するようにしてもよい。この場合は、２０１を第２数値表示部、２０２を第１数値表示部と呼ぶことができる。

一方、上面パネル２０Ａの右側略１／３を占める操作部には、ＵＰスイッチの操作部として機能する押しボタン２０５と、ＤＯＷＮスイッチの操作部として機能する押しボタン２０６と、ＭＯＤＥスイッチの操作部として機能する押しボタン２０７と、ＳＥＴ／ＲＵＮ切換スイッチの操作部として機能するスライド操作子２０８と、チャンネル切換スイッチの操作部として機能するスライド操作子２０９とが設けられている。以下、押しボタン２０５をＵＰボタン、押しボタン２０６をＤＯＷＮボタン、押しボタン２０７をＭＯＤＥボタンと称する。

本体アセンブリ２０の前部にはクランパホルダ部２１０が設けられ、このクランパホルダ部２１０にはクランパアセンブリ３０が収容固定される。

クランパアセンブリの内部構造を示す分解斜視図が図３に、同クランパアセンブリの非クランプ状態を示す分解斜視図が図４に、同クランパアセンブリのクランプ状態を示す分解斜視図が図５に、ファイバグリッパを斜め前方から見た斜視図が図６に、同ファイバグリッパの正面並びに背面が図７に、同ファイバグリッパの左側面並びに右側面図が図８にそれぞれ示されている。

図３に示されるように、クランパアセンブリ３０は、ベースブロック３１０と、下側ファイバグリッパ３２０と、上側ファイバグリッパ３３０と、クランプレバー３４０と、スライドアクチュエータ３５０とを備えている。

ベースブロック３１０の前面には、４個のファイバ挿入孔３１０ａ，３１０ｂ，３１０ｃ，３１０ｄが設けられている。挿入孔３１０ａは第１のチャンネルの投光用光ファイバ３１の先端部を挿入するためのものであり、挿入孔３１０ｂは第１のチャンネルの受光用光ファイバ３２の先端部を受け入れるためのものである。同様に、挿入孔３１０ｃは第２のチャンネルの投光用光ファイバ４１の先端部を受け入れるためのものであり、挿入孔３１０ｄは第２のチャンネルの受光用光ファイバ４２の先端部を受け入れるためのものである。ベースブロック３１０の前面には、それら挿入孔の他に、下側ファイバグリッパ３２０用の位置決め孔３１０ｅ，３１０ｆと載置用ステージ３１０ｉが設けられている。同様にして、ベースブロック３１０の前面には、上側ファイバグリッパ３３０用の位置決め孔３１０ｇ，３１０ｈと載置用ステージ３１０ｊとが設けられている。加えて、ベースブロック３１０の前面側の左右のエッジ部には、スライドアクチュエータ３５０と係合するガイド突起３１０ｎ，３１０ｏ，３１０ｐが設けられている。ベースブロック３１０の上部には、ブラケット３１０ｌが設けられ、このブラケット３１０ｌには軸孔３１０ｍが設けられている。この軸孔３１０ｍには、ピン３１０ｋを介してクランパレバー３４０が回動自在に取り付けられる。

下側ファイバグリッパ３２０は、図６〜図８に示されるように、上側Ｃリング部３２０ａと下側Ｃリング部３２０ｂとを連結した形状を有し、プラスチックを用いて一体成形されている。図６に示されるように、上側Ｃリング部３２０ａの空隙部３２０ｆは左側に位置しており、下側Ｃリング部３２０ｂの空隙部３２０ｇは右側に位置している。上側Ｃリング部３２０ａの自由端には耳部３２０ｃが設けられ、下側Ｃリング部３２０ｂの自由端には耳部３２０ｄが設けられている。これらの耳部３２０ｃ，３２０ｄを下方向へ押し下げることによって、上側Ｃリング部３２０ａ及び下側Ｃリング部３２０ｂの内径は縮小する。逆に、それら耳部３２０ｃ及び３２０ｄに対する下向きの力を解放すれば、それらのＣリング部３２０ａ，３２０ｂは弾性により元の形に復帰し、内径は拡大する。後に詳細に説明するが、スライドアクチュエータ３５０が上下にスライドすると、それらの耳部３２０ｃ，３２０ｄに対して下向きの力が加えられ、上側Ｃリング部３２０ａ，下側Ｃリング部３２０ｂが撓んで、内径が縮小され、それらのリング部に挿入されたファイバがしっかりとグリップされる。

図７及び図８に示されるように、下側ファイバグリッパ３２０の背面には、丸棒状の突起３２０ｈと平板状の突起３２０ｉとが形成されている。突起３２０ｈは、先に説明したように、ベースブロック３１０の位置決め孔３１０ｅに挿入され、突起３２０ｉは位置決め孔３１０ｆに挿入される。また、下側ファイバグリッパ３２０の底面は、ステージ３１０ｉに当接し、これにより下側ファイバグリッパ３２０の全体は、ステージ３１０ｉに乗せられ、かつ位置決め孔３１０ｅ及び３１０ｆを介してしっかりとベースブロック３１０に固定される。尚、上側ファイバグリッパ３３０についてもその構造は同様であって、ステージ３１０ｊに乗せられ、かつ位置決め孔３１０ｇ及び３１０ｈを介してベースブロック３１０に固定される。その結果、ベースブロック３１０に設けられた４個のファイバ挿入孔３１０ａ，３１０ｂ，３１０ｃ，３１０ｄの入口部には、４個のＣリング部３２０ａ，３２０ｂ，３３０ａ，３３０ｂが位置することとなる。

スライドアクチュエータ３５０は、上面から見た場合、断面コの字状を呈している。その前面側には、下側窓３５０ａと上側窓３５０ｂとが開口形成されている。また左右の両側面には、３個のガイドスリット３５０ｃ，３５０ｄ，３５０ｅが設けられている。これらのガイドスリット３５０ｃ，３５０ｄ，３５０ｅが、ベースブロック３１０側のガイド突起３１０ｎ，３１０ｏ，３１０ｐと係合することによって、スライドアクチュエータ３５０はベースブロック３１０側に保持され、かつ上下方向へ僅かのストロークでスライド自在とされる。スライドアクチュエータ３５０内の左右の側壁には、４個の突起３５０ｆ，３５０ｇ，３５０ｈ，３５０ｉが設けられている。スライドアクチュエータ３５０が下方へスライドすると、スライドアクチュエータ３５０の内部左側面に形成された突起３５０ｆが、下側ファイバグリッパ３２０の上側Ｃリング部３２０ａの耳部３２０ｃに当接する。同時に、スライドアクチュエータ３５０内部の右側面に形成された突起３５０ｇが、下側ファイバグリッパ３２０の下側Ｃリング部３２０ｂの耳部３２０ｄに当接する。そのため、スライドアクチュエータ３５０がさらに下方へスライドすると、下側ファイバグリッパ３２０の耳部３２０ｃ及び耳部３２０ｄが下側へ押されて、Ｃリング部が撓むことによって、それぞれの内径が縮小する。これにより、それらのリング部３２０ａ，３２０ｂに挿通されたファイバがしっかりとグリップされる。上側ファイバグリッパ３３０においても同様な作用が行われ、スライドアクチュエータ３５０の突起３５０ｈ及び３５０ｉが、上側ファイバグリッパ３３０の上側Ｃリング部３３０ａ及び下側Ｃリング部３３０ｂの該当する耳部に当接することによって、それらリング部の内径が縮小され、同様にして挿通されたファイバはしっかりとグリップされる。

ベースブロック３１０のブラケット３３０ｌの軸孔３１０ｍには、ピン３１０ｋを介して、クランプレバー３４０が回動自在に取り付けられる。すなわち、ブラケット３１０ｌの軸孔３１０ｍと、クランプレバー３４０の軸孔３４０ａとを軸芯整合させた状態において、それらの軸孔にピン３１０ｋを貫通させることによって、クランプレバー３４０はブラケット３１０ｌに対して回動自在に固定される。また、このような状態において、クランプレバー３４０の下面に形成されたカム部３４０ｂが、スライドアクチュエータ３５０の上端面３５０ｊに当接する。そのため、図４に示されるように、クランプレバー３４０を持ち上げた状態においては、スライドアクチュエータ３５０はＣリング部の復元力によって上方に持ち上げられた状態となる。一方、図５に示されるように、クランプレバー３４０を押し下げると、カム部３４０ｂがスライドアクチュエータ３５０の上端面３５０ｊを下方へ押圧することによって、スライドアクチュエータ３５０は下方へスライドし、これに伴い先に説明したように、突起３５０ｆ〜３５０ｉが、上下のファイバグリッパ３２０，３３０の該当する耳部に当たって、これを押し下げることにより、各Ｃリング部３２０ａ，３２０ｂ，３３０ａ，３３０ｂの該当する耳部が下方へ押し下げられて、ファイバがしっかりとグリップされる。

このように、本実施形態のクランパアセンブリによれば、ファイバの先端部を受け入れる４個のファイバ挿入孔３１０ａ〜３１０ｄが上下方向に適当な間隔で配置されたベースブロック３１０と、ベースブロック３１０の４個のファイバ挿入孔３１０ａ〜３１０ｄの入口のそれぞれに対応させてベースブロックに固定された４個の可撓性Ｃリング３２０ａ，３２０ｂ，３３０ａ，３３０ｂと、ベースブロック３１０の前面側にあって上下方向にスライド自在に支持されかつ４個のＣリング３２０ａ，３２０ｂ，３３０ａ，３３０ｂのそれぞれと係合してその径を拡大または縮小させる１個の共通なスライドアクチュエータ３５０と、ベースブロック３１０に回動自在に支持されかつその回動によりスライドアクチュエータ３５０をスライドさせるクランプレバー３４０とを有するものである。そのため、１個のクランプレバー３４０の操作によって、第１チャンネル及び第２チャンネルの４本のファイバを一括して同時にロックさせることができる。また、クランプレバー３４０及びスライドアクチュエータ３５０は共通であるものの、４個のＣリング部は、２個ずつ一体化されて、下側ファイバグリッパ３２０と上側ファイバグリッパ３３０とに分離され、しかもそれらのファイバグリッパ３２０，３３０は互いに協働することなく独立しているため、このセンサを２チャンネルではなく１チャンネル用に構成する場合には、いずれかのファイバグリッパを取り除くだけでよく、殆どの構成部品を共用して１チャンネル用と２チャンネル用とを選択的に生産することもできる。また、スライドアクチュエータ３５０は上から見た状態において断面コの字状を呈しているため、構造上丈夫であり、薄肉化しても強度を維持することができ、そのため幅の狭いケースに収容して、クランプレバー３４０からの力を、上下のファイバグリッパ３２０，３３０に伝達するには好適なものとなる。また、上下のファイバグリッパ３２０，３３０のいずれにおいても、上下のＣリング部３２０ａ，３２０ｂは、その空隙部３２０ｆ及び３２０ｇを左右異ならせて配置していると共に、これと係合するスライドアクチュエータ３５０側の突起３５０ｆ，３５０ｇについても左右別々に分離しているため、上からの力を上側Ｃリング部３２０ａと下側Ｃリング部３２０ｂとに均等に加え、バランスよくファイバをグリップさせることができる。

図１及び図２に戻って、上面パネル２０Ａの後部にはヒンジ２１１が設けられ、このヒンジ２１１によって、上面パネル２０Ａを開閉する透明な上面カバー６が回動自在に取り付けられる。尚、図４において突起３２２は、クランパアセンブリ３０をクランパホルダ部２１０に装着する際のガイドピンである。

次に、図１〜図８で説明した光電センサの外形寸法の説明図が図９に示されている。同図に示されるように、図１〜図８に示された光電センサ１は、幅Ｗ、高さＨ、奥行きＬを有する。ここで幅Ｗとは、図１に示されるように、ＤＩＮレールの長手方向の寸法に相当する。また、奥行きＬは、ＤＩＮレールの長手方向と直交する方向の寸法に相当する。更に、高さＨは、ＤＩＮレール２の取り付け面に対する垂直方向の寸法に相当する。特に、この実施の形態における光電センサ１にあっては、幅Ｗは７ｍｍ〜１２ｍｍ、高さＨは２５ｍｍ〜４０ｍｍ、奥行きＬは６０ｍｍ〜８０ｍｍの範囲に設定されている。より具体的な一例としては、幅Ｗは１０ｍｍ、高さＨは３２ｍｍ、奥行きＬは７０ｍｍとされている。このような幅Ｗを有する２チャンネル実装型の光電センサによれば、８台連装した場合の連装幅は、８０ｍｍで１６チャンネル分の容量、１６台連装した状態における連装幅は、１６０ｍｍで３２チャンネル分の容量、３２台連装した場合における連装幅は、３２０ｍｍで６４チャンネル分の容量をまかなうことができる。そのため、従前の１チャンネル実装型の光電センサに比べ、同一の連装台数で２倍のチャンネル容量をまかなうことができるから、高密度実装には一層好適なものとなる。

次に、同実施形態の光電センサの電気的なハードウェア構成を示すブロック図が図１０に示されている。同図において符号７００が付されているのは、図２に示される部品搭載基板２０Ｂに含まれる基板搭載回路である。この基板搭載回路７００は、制御部（ＣＰＵ）７０１を主体として構成される。この制御部（ＣＰＵ）７０１は、この実施形態にあっては、ワンチップマイクロコンピュータとして機能するマイクロプロセッサにより実現されている。

基板搭載回路７００の全体は、検出系回路と通信系回路とに分かれている。まず検出系回路から詳細な説明を行う。検出系回路は第１チャンネル側と第２チャンネル側とに分けられている。両者の構成はほぼ同一である。

すなわち、第１チャンネル側には、投光系回路と、受光系回路と、ＡＰＣ系回路とが含まれている。投光系回路は、制御部（ＣＰＵ）７０１からの信号Ｓ１１を受けて作動する投光回路７０１ａと、投光回路７０１ａによって駆動されるＬＥＤ７０２ａとを含んでいる。投光系回路を構成するＬＥＤ７０２ａから発せられた光は、投光用光ファイバ３１に導入され、図示しないファイバヘッドへと送られる。受光系回路は、受光用ファイバ３２から到来する光を受光するメイン受光ＰＤ７０３ａと、メイン受光ＰＤ７０３ａの出力信号を増幅する増幅回路７０４ａとを含んでいる。またＡＰＣ系回路は、投光系回路を構成するＬＥＤ７０２ａからの光を受光するＡＰＣ用受光ＰＤ７０５ａと、ＡＰＣ用受光ＰＤの出力信号を増幅するＡＰＣ受光回路７０６ａとを含んでいる。ＡＰＣ受光回路７０６ａの出力信号Ｓ１３は図示しないＣＰＵ内蔵のＡ／Ｄコンバータを介してＣＰＵ７０１に取り込まれる。これにより、ＣＰＵ７０１では、投光系回路を構成するＬＥＤ７０２ａに関するオートパワーコントロールを実行する。

同様にして、第２チャンネル側にも、投光系回路と、受光系回路と、ＡＰＣ系回路とが含まれている。投光系回路は、制御部（ＣＰＵ）７０１からの信号Ｓ２１を受けて作動する投光回路７０１ｂと、投光回路７０１ｂによって駆動されるＬＥＤ７０２ｂとを含んでいる。ＬＥＤ７０２ｂから発せられた光は、投光用のファイバ４１に導入され、図示しないファイバヘッドへと送られる。受光系回路は、受光用ファイバ４２からの光を受光するメイン受光ＰＤ７０３ｂと、メイン受光ＰＤ７０３ｂの出力を増幅する増幅回路７０４ｂとを含んでいる。またＡＰＣ系回路は、投光系回路を構成するＬＥＤ７０２ｂからの光を受光するＡＰＣ用受光ＰＤ７０５ｂと、ＡＰＣ系回路７０５ｂの出力を増幅するＡＰＣ受光回路７０６ｂとを含んでいる。ＡＰＣ受光回路７０６ｂの出力信号Ｓ２３は図示しないＣＰＵ内蔵Ａ／Ｄコンバータを介して制御部（ＣＰＵ）７０１に取り込まれ、投光系回路を構成するＬＥＤ７０２ｂのオートパワーコントロールに供される。

一方、チャンネル切換回路７０７の入力側には、第１チャンネルの増幅回路７０４ａの出力信号Ｓ１２と、第２チャンネルの増幅回路７０４ｂの出力信号Ｓ２２とが並列に入力されている。また、チャンネル切換回路７０７は、ＣＰＵ７０１からの制御で切換動作を行う。更に、チャンネル切換回路７０７の出力側にはＣＰＵ７０１とは別に設けられた外付けのＡ／Ｄコンバータ７０８が設けられている。このコンバータ７０８の出力ビット数は、制御部（ＣＰＵ）７０１に内蔵されたＡ／Ｄコンバータのそれに比し十分大きく設定されている。一例としては、ＣＰＵ内蔵のＡ／Ｄコンバータは現状１０ビット程度であるのに対し、外付けのＡ／Ｄコンバータ７０８のビット数は１２ビットとなっている。そのため、ＣＰＵ７０１では、チャンネル切換回路７０７を適宜制御することによって、第１チャンネルのメイン受光ＰＤ７０３ａの受光出力又は第２チャンネルのメイン受光ＰＤ７０３ｂの出力を外付けのＡ／Ｄコンバータ７０８を介して高精度に検出することができる。

次に、通信系回路について説明する。この通信系回路についても、左側と右側に分かれている。すなわち、先に図１及び図２を参照して説明したように、光電センサ１のケース本体１０の左右の側面板には、投受光窓１１２が設けられており、この投受光窓１１２を介して光通信を行うことによって、互いに隣接して連装された個々の光電センサは、左右両隣の光電センサと光通信を行うことが可能となっている。光通信系回路は、右側と左側とに分けられている。

左側の通信系回路は、送信系回路と、受信系回路とを含んでいる。送信系回路は、ＣＰＵ７０１からの信号Ｓ４１を受けて動作する通信投光駆動回路７０９ａと、通信投光駆動回路７０９ａにより駆動される通信用ＬＥＤ７１０ａとを含んでいる。ここで、通信用ＬＥＤ７１０ａは赤外光を発する様に設定されている。受信系回路は、隣接センサからの赤外光を受信する通信用ＰＤ７１１ａと、通信用ＰＤ７１１ａの出力を増幅する通信増幅回路７１２ａとを含んでいる。この通信増幅回路７１２ａの出力信号Ｓ４２がＣＰＵ７０１に取り込まれる。送信データは信号Ｓ４１に含まれ、受信データは信号Ｓ４２に含まれる。

右側の通信系回路は、送信系回路と、受信系回路とを含んでいる。送信系回路は、ＣＰＵ７０１からの信号Ｓ５１を受けて動作する通信投光駆動回路７０９ｂと、通信投光駆動回路７０９ｂにより駆動される通信用ＬＥＤ７１０ｂとを含んでいる。ここで、通信用ＬＥＤ７１０ｂは赤外光を発光する様に設定されている。受信系回路は、隣接センサから発せられた赤外光を受光する通信用ＰＤ７１１ｂと、通信用ＰＤ７１１ｂの出力を増幅する通信増幅回路７１２ｂとを含んでいる。この通信増幅回路７１２ｂの出力信号Ｓ５２がＣＰＵ７０１に取り込まれる。送信データは信号Ｓ５１に含まれ、受信データは信号Ｓ５２に含まれる。

出力系回路は、第１チャンネル用の制御出力回路７１５と、第２チャンネル用の制御出力回路７１６とを含んでいる。第１チャンネル用の制御出力回路７１５は、第１チャンネル系の検出出力を生成するもので、こうして得られた検出出力は電気コード５に含まれる第１チャンネル出力用の芯線５１に送り出される。また、第２チャンネル用の制御出力回路７１６は、第２チャンネル系の制御出力を生成するもので、この第２チャンネル用の制御出力回路７１６からの信号は、電気コード５に含まれる第２チャンネル出力用の芯線５２へと送り出される。このように、この光電センサにあっては、第１チャンネルと第２チャンネルとに別々の制御出力回路７１５，７１６を有する。そのため、第１チャンネル又は第２チャンネルのいずれかにおいて非同期に検出出力が生成された場合、いつでもこの信号を直ちに電気コード５に含まれる芯線５１又は５２へと迅速に送り出すことができる。即ち、第１チャンネルと第２チャンネルとに共通な１個の制御出力回路を設け、これを時分割で適宜切り替えて利用しようとすれば、検出出力の応答性を損ねるが、本発明にあっては各チャンネルに専用の制御出力回路７１５，７１６を有するため、応答速度を損ねることがない。

電源回路７１８は、Ｖｃｃ用芯線５３及びＧＮＤ用芯線５４から得られる電源を安定化させて、基板搭載回路７００の全体に供給する。さらに、ＣＰＵリセット回路７１７は、ユーザの所定操作に応答して、制御部（ＣＰＵ）７０１を構成するマイクロプロセッサをリセットさせる作用を有する。

次に表示系の構成について説明する。表示系要素としては表示駆動回路７１９が設けられている。この表示駆動回路７１９は、先に図１及び図２を参照して説明した様に、第１数値表示部２０１を構成する７セグメント表示器、第２数値表示部２０２を構成する７セグメント表示器、第１チャンネルの動作表示灯２０３、第２チャンネルの動作表示灯２０４を駆動する。尚、駆動すべきデータは、ＣＰＵ７０１の演算処理により生成される。

次に、操作系の構成について説明する。操作系としては、操作回路７２０が含まれている。この操作回路７２０は、先に図１及び図２を参照して説明したように、ＵＰボタン２０５に対応するＵＰスイッチ２０５ａ、ＤＯＷＮボタン２０６に対応するＤＯＷＮスイッチ２０６ａ、ＭＯＤＥボタン２０７に対応するＭＯＤＥスイッチ２０７ａ、ＳＥＴ／ＲＵＮスライド操作子２０８に対応するＳＥＴ／ＲＵＮ切り替えスイッチ２０８ａ、及びチャンネル切り替え用スライド操作子２０９に対応するチャンネル切り替えスイッチ２０９ａからの信号を処理することによって、それらのスイッチが操作されたことを制御部（ＣＰＵ）７０１に伝え、該当する制御プログラムを起動させる。

尚、図１０において、符号７１４はＥＥＰＲＯＭであって、制御部（ＣＰＵ）７０１において必要な各種の設定データを格納するものであり、符号７１３は制御部（ＣＰＵ）７０１の動作に必要なクロックを生成するための水晶発振子である。

次に、光電センサのソフトウェア構成の全体を示すゼネラルフローチャートが図１１に、また同フローチャートの各処理内容を表形式で示す説明図が図１８に示されている。それらの図面を参照しながら、実施形態に示された光電センサの動作について以下に詳細な説明を行う。

図１１において処理が開始されると、先ず、初期設定処理（ステップ１１０１）が実行される。図１８に示されるように、この初期設定処理（ステップ１１０１）においては、各種メモリ、表示灯、制御出力の初期化の実行、並びにＥＥＰＲＯＭ７１４から必須項目の呼び出しとデータチェックを行う処理を実行する。その後、図１０に示されるＳＥＴ／ＲＵＮ切換スイッチ２０８ａの状態が参照される（ステップ１１０２）。

ＳＥＴ／ＲＵＮ切換スイッチ２０８ａの状態を参照した結果、それがＳＥＴ側に設定されていれば（ステップ１１０２ＳＥＴ）、続いてＳＥＴモード初期設定処理（ステップ１１０３）が実行される。図１８に示されるように、このＳＥＴモード初期設定処理（ステップ１１０３）においては、ＳＥＴモード用設定値の初期化、並びに、機能番号Ｆの初期化（Ｆ＝０）が行われる。後に詳細に説明するが、機能番号Ｆと機能内容との関係、並びに、チャンネル個別設定可否を表形式で示す説明図が図２０に示されている。ここでは、ティーチング（Ｆ＝０）、動作モード設定（Ｆ＝１）、検出機能設定（Ｆ＝２）、タイマ機能設定（Ｆ＝３）、表示内容設定（Ｆ＝４）、キー機能割り付け設定（Ｆ＝５）、パワーチューニング目標値設定（Ｆ＝６）、表示方向設定（Ｆ＝７）、及び出力内容設定（Ｆ＝８）と決められている。ＳＥＴモード初期設定処理（ステップ１１０３）が終了すると、続いてそのとき指定されたＳＥＴモードの内容に応じて、ＳＥＴモード処理（ステップ１１０４）が実行される。以後、ＳＥＴ／ＲＵＮ切換スイッチ２０８ａの内容が『ＳＥＴ』と判定される限り（ステップ１１０５ＹＥＳ）、ＳＥＴモード処理（ステップ１１０４）が継続的に実行され、ＳＥＴ／ＲＵＮ切換スイッチ２０８ａの内容が『ＲＵＮ』と判定されると（ステップ１１０５ＮＯ）、ステップ１１０２に戻ることとなる。

ＳＥＴモード処理の全体を示すフローチャートが図１２に、また図１２のＳＥＴモード処理の各処理内容を表形式で示す説明図が図１９に示されている。それらの図に示されように、ＳＥＴモード処理が開始されると、機能別表示処理（ステップ１２０１）が実行されて、表示灯を制御し、設定されている機能番号（Ｆ）に応じた表示が行われる。

その後、キー入力検知処理（ステップ１２０２）が実行されて、一定期間毎に、キー入力の検知が行われ、入力を検知した場合には、該当処理が実行できるように設定を行う。ここで、キー入力は、ＵＰボタン２０５，ＤＯＷＮボタン２０６，ＭＯＤＥボタン２０７，スライド操作子２０８，スライド操作子２０９の操作を介して検知される。以後、キー入力を待機する状態となる（ステップ１２０３ＮＯ）。

この状態において、キー入力ありと判定され（ステップ１２０３ＹＥＳ）、それが機能切換を指令するものであると判定されれば（ステップ１２０４ＹＥＳ）、その都度機能番号（Ｆ）の値は＋１ずつ所定の最大値に達するまで（ステップ１２０６ＮＯ）増加していき（ステップ１２０５）、最大値に達する毎に（ステップ１２０６ＹＥＳ）、ゼロリセットされる（ステップ１２０７）。こうして、オペレータが図２に示されるＵＰボタン２０５を操作することにより、機能番号（Ｆ）を変更しつつ、所望の機能を選択することができる。

一方、オペレータが機能番号（Ｆ）を選択した後、例えばＭＯＤＥボタン２０７を操作して、機能の実行を指令すると（ステップ１２０４ＮＯ，１２０８ＹＥＳ）、機能別実行処理が行われる（ステップ１２０９）。この機能別実行処理（ステップ１２０９）では、設定されている機能番号（Ｆ）に応じた処理が実行され、チャンネル個別設定が可能な機能の場合は、チャンネル切換スイッチ２０９ａの状態を検知し、対応するチャンネルに対する処理が行われる。

機能番号（Ｆ）と機能内容との関係、並びに、チャンネル個別設定可否を表形式で示す説明図が図２０に示されている。

即ち、図２０に示されるように、機能番号（Ｆ）が『０』であれば、ティーチング機能が選択される。このティーチング機能においては、キー入力に応じて各種ティーチングを行い、しきい値を決定する。ティーチング方法としては、既に種々しられているように、ワークなしティーチング、ワークありなしティーチング、最大感度設定などを採用することができる。尚、この例にあっては、ティーチング機能に関してのチャンネル毎の個別設定が可能とされている。そのため、第１チャンネルに関してはワークなしティーチングを行いつつも、第２チャンネルに関してはワークありなしティーチングを採用したり、第１チャンネルと第２チャンネルとでしきい値を異ならせたりするといった操作を自由に行うことができる。このため、１個のセンサで２つのチャンネルを賄いつつも、各チャンネル別に種類の異なるティーチングを採用して、あたかも１チャンネルを内蔵する２台のセンサを使用しているのと同様な機能を実現することができる。

機能番号（Ｆ）が『１』の場合には、動作モード設定機能が選択される。この動作モード設定機能においては、入光時ＯＮモードや遮光時ＯＮモードといった動作モードの設定を行うことができる。この動作モード設定機能においても、チャンネル毎に個別設定が可能とされている。そのため、１台のセンサに含まれる２つのチャンネルであっても、第１チャンネルについては入光時ＯＮモードに、第２チャンネルについては遮光時ＯＮモードに設定するなどといったチャンネル別に異なる動作モードの設定を行うことが可能となる。これによっても、１台のセンサによって２つのチャンネルを賄いつつも、あたかも１チャンネル内蔵のセンサを２台使用するのと同様な機能を実現することができる。

機能番号（Ｆ）が『２』の場合には、検出機能設定機能が選択される。この検出機能設定機能では、検出機能の選択を行うことができる。本機能の選択内容により、ＯＮ／ＯＦＦ判定時の検出アルゴリズムが異なる。ここで、検出機能としては、標準モード、最速モード、高精度モードなどが用意されている。尚、この実施形態においては、この検出機能設定機能に関しては、チャンネル毎の個別設定は否定されている。

機能番号（Ｆ）が『３』である場合には、タイマ機能設定機能が選択される。このタイマ機能設定機能においては、タイマモードとタイマ時間の設定が行われる。本設定により、ＯＮ／ＯＦＦ判定時の出力タイミングの設定が行われる。ここで、タイマモードには、タイマオフ、オフディレイ、オンディレイ、ワンショットなどが用意されている。また、タイマ時間には、タイマオフ時以外は、可能範囲内で設定するといった仕様が用意されている。このタイマ機能設定機能においても、チャンネル毎の個別設定が可能とされている。そのため、第１チャンネルに関してはタイマモードはオフディレイとする一方、第２チャンネルに関してはオンディレイとするなど、様々な設定内容を選択することができる。この点からも、１台のセンサにより２チャンネル分の機能を有するとはいえ、各チャンネル別にタイマ機能の設定が可能となるから、使い勝手が良好なものとなる。

機能番号（Ｆ）が『４』の場合には、表示内容設定機能が選択される。この表示内容設定機能では、表示内容の選択が行われる。ここで、表示内容としては、受光量、しきい値、バー表示などが用意されている。また、上記表示内容を組み合わせて表示することも可能であり、各内容のホールド値（ピーク、ボトムなど）を表示することも可能とされている。もっとも、この表示内容設定機能に関しては、チャンネル毎の個別設定は否定されている。

機能番号（Ｆ）が『５』の場合には、キー機能割り付け設定機能が選択される。このキー機能割り付け設定機能においては、ＲＵＮモード時のキーの役割が選択される。ここで、キー割付としては、パワーチューニング、ゼロリセットなどが用意されている。このキー機能割り付け設定機能に関しては、チャンネル毎の個別設定は否定されている。

機能番号（Ｆ）が『６』の場合には、パワーチューニング目標値設定機能が選択される。このパワーチューニング目標値設定機能においては、パワーチューニング実行時の目標値が設定される。このパワーチューニング目標値設定機能に関しては、チャンネル毎の個別設定は否定されている。

機能番号（Ｆ）が『７』の場合には、表示方向設定機能が選択される。この表示方向設定機能においては、表示方向の選択が行われる。ここで、『通常』が設定されれば通常方向の表示が行われ、『リバース』が選択されれば、リバース方向の表示が行われる。この表示方向設定機能に関しては、チャンネル毎の個別設定は否定されている。

機能番号（Ｆ）が『８』の場合には、出力内容設定機能が選択される。この出力内容設定機能においては、２出力タイプ機種において、２チャンネル目の出力内容の設定が行われる。ここで、出力内容としては、通常独立出力、ＡＮＤ出力、ＯＲ出力、差分出力が用意されている。通常独立出力については特に説明は要しないであろうが、ＡＮＤ出力が選択されると第１チャンネルの検出出力と第２チャンネルの検出出力との論理積が演算されて、これが特定の出力ラインに出力される。また、ＯＲ出力が設定されると、第１チャンネルの検出出力と第２チャンネルの検出出力との論理和が演算により求められ、この論理和出力が特定の出力ラインに送り出される。さらに差分出力が設定されると、第１チャンネルの受光量と第２チャンネルの受光量との差演算が行われ、得られた差分出力を所定のしきい値と比較して判別した結果が、特定の出力ラインに送り出される。つまり、第１チャンネルの受光量と第２チャンネルの受光量との偏差が予め規定されたしきい値を超えたか否かに応じて、その判定結果が特定の出力ラインに送り出される。この差演算は、後にＲＵＮモード実行時に説明するように、制御部（ＣＰＵ）７０１を構成するマイクロプロセッサによって行われる。もっとも、別途ＯＰアンプなどのアナログ演算回路を設けて、その演算を制御部（ＣＰＵ）７０１の外部で行い、その演算結果をさらにアナログコンパレータで判別するといった構成を採用しても、同様な機能を実現できることは言うまでもない。殊に、この差分出力に関しては、従前隣接する２台の光電センサで行ったものを、隣接センサ間で通信を介していずれかのセンサに取り込み、その後論理判別を行って、いずれかのセンサで出力するといったものが存在したが、そのような構成のものに比べ、本発明の２チャンネル内蔵型センサによれば、隣接センサ間における通信が不要であるから、出力応答性が向上するし、通信を介在させないことによって、十分に時間的余裕を持って、より高度な判定出力を実現することもできる。図１２のフローチャートにもどって、キー入力が検知されても（１２０３ＹＥＳ）、それがＳＥＴモード処理と関連しなければ、ＳＥＴモード処理はスキップされて（１２０４ＮＯ、１２０８ＮＯ）、他の処理が実行される。

図１１に戻って、ＳＥＴ／ＲＵＮ切換スイッチ２０８ａの状態が『ＲＵＮ』であると判定されると（ステップ１１０２ＲＵＮ）、続いてＲＵＮモード初期設定処理（ステップ１１０６）が実行される。このＲＵＮモード初期設定処理（ステップ１１０６）では、図１８に示されるように、表示灯及び制御出力の初期化、しきい値及び各種ＲＵＮモード用設定値の初期化、更には、投受光チャンネル番号Ｃの初期化（Ｃ＝１）が行われる。ここで投受光チャンネル番号Ｃの値は、後述するＲＵＮモードにおいて、何れの検出チャンネルに関する動作を行うべきかどうかの制御に利用される。すなわち、この実施形態においては、１台のＣＰＵによって、第１チャンネル系と第２チャンネル系とを時分割で交互に実行しているため、それらの何れを実行するかをこの投受光チャンネル番号Ｃの値に応じて決定するのである。

以後、ＳＥＴ／ＲＵＮ切換スイッチ２０８ａの内容が『ＲＵＮ』と判定される限り（ステップ１１０８ＹＥＳ）、ＲＵＮモード処理（ステップ１１０７）が継続的に実行される。

ＲＵＮモード処理の全体を示すフローチャートが図１３に、ＲＵＮモード処理の各処理内容を表形式で示す説明図が図２１にそれぞれ示されている。図１３において、処理が開始されると、まず表示灯制御処理が実行される（ステップ１３０１）。この表示灯制御処理（ステップ１３０１）においては、指定された表示内容に応じて、７セグメント表示器の点灯制御を行う。ここで『指定された表示内容』とあるのは、先にＳＥＴモード処理（ステップ１１０４）において、機能番号（Ｆ）を『４』とすることにより、表示内容設定機能を選択して、決定した受光量、しきい値、バー表示の表示内容のことである。

続いて通信コマンド実行処理（ステップ１３０２）を実行する。この通信コマンド実行処理（ステップ１３０２）においては、後述する計測割込処理（ステップ１３５０）内で通信コマンドを受け付けた場合、該当するコマンドの処理を実行することを意味している。先に特開２００１−２２２７８８号にて本出願人が開示したように、データ設定コマンド、操作不能化コマンド、隠れ機能実行コマンド等が用意されている。続いて、ＡＰＣ処理（ステップ１３０３）においては、後に説明する計測割込処理（ステップ１３５０）内で取得したモニタ受光量を監視し、一定期間毎に、ＡＰＣ（オートパワーコントロール‘投光電流のパワー制御’）補正を実施する。このときＡＰＣ補正は、各チャンネル毎に実行されるから、投光素子や受光素子或いは投光回路や受光回路の特性がチャンネル毎に異なる場合であっても、各チャンネル別に常に適正なオートパワーコントロールが行われる。

続いて、キー入力検知処理（ステップ１３０４）においては、一定期間毎に、キー入力の検知を行い、入力を検知した場合は、該当処理が実行できるように設定を行う。その後、検知されたキー入力の状態に基づき、キー入力により指令された内容が、チャンネル切換指令（ステップ１３０６）、しきい値調整指令（ステップ１３０７）、パワーチューニング指令（ステップ１３０８）、ゼロリセット指令（ステップ１３０９）、キーロック指令（ステップ１３１０）の何れであるかの判定が行われる。ここで、それらの判定結果に応じて、チャンネル切換処理（ステップ１３１１）、しきい値調整処理（ステップ１３１２）、パワーチューニング処理（ステップ１３１３）、ゼロリセット処理（ステップ１３１４）、キーロック処理（ステップ１３１５）の何れかが実行される。

ここで、チャンネル切換処理（ステップ１３１１）が実行された場合、キー入力に応じて指定チャンネルの切換が行われる。すなわち、図１及び図２において、スライド操作子２０９が第１チャンネルと第２チャンネルとの何れかに設定されれば、チャンネル切換スイッチ２０９ａを介してその設定状態が読み込まれ、指定されたチャンネルへの切換が実行される。

また、しきい値調整処理（ステップ１３１２）が実行された場合には、キー入力に応じて、しきい値の変更が行われ、指定されているチャンネルに対して該当するしきい値調整処理が行われる。すなわち、スライド操作子２０９がそのとき第１チャンネル又は第２チャンネルの何れに設定しているかによって、指定されたチャンネルに関して、所定のキー操作に応じてしきい値の変更が行われる。

また、パワーチューニング処理（ステップ１３１３）が実行されると、目標とする検出値が得られるように、投光パワー及び受光ゲインの最適調整が行われる（パワーチューニング実行）。一方、『パワーチューニング解除』が要求された場合には、デフォルトの投光パワー、受光ゲイン状態への復帰が行われる（パワーチューニング解除）。更に、それらのパワーチューニング実行並びにパワーチューニング解除は、チャンネル切換スイッチ２０９の設定状態に応じて、指定されているチャンネルに対して処理が行われる。これにより、第１チャンネル又は第２チャンネルを個別に別々のパワーチューニングを行うことが可能となるから、第１チャンネルと第２チャンネルとで投受光系の特性が相違する場合にも、各チャンネル別に最適なパワーチューニングが行われ、１チャンネル内蔵型のセンサを２台使用するのと全く同様な使い勝手を獲得することができる。

また、ゼロリセット処理（ステップ１３１４）が実行された場合には、現在の受光量表示が『０』となるように、起点受光量の決定が行われる。以降は、起点受光量から変化量を受光量表示する。上記の起点受光量に応じて、しきい値も同様にシフト表示される（ゼロリセット実行）。一方、『ゼロリセット解除』が要求された場合には、デフォルトの受光量表示状態への復帰が行われる（ゼロリセット解除）。これらゼロリセット実行又はゼロリセット解除は、先の場合と同様に、指定されているチャンネルに対して個別に行うことができるから、１チャンネル内蔵型のセンサを２台使用するのと全く同様な操作間隔で、各チャンネル別にゼロリセットを実行させることができる。尚、このゼロリセット処理に関しては、先に本出願人により特開２００１−１２４５９４号公報において詳しく開示されているため、ここでは説明は省略する。

また、キーロック処理（ステップ１３１５）が実行された場合には、『キーロック』の設定が行われる。この『キーロック』が設定されている場合は、特定キー以外の入力を受け付けないように作用する。一方、『キーロック解除』が要求された場合には、ロック状態は解除される。

続いて、定時割込で実行される計測割込処理（ステップ１３５０）について詳細な説明を行う。計測割込処理を示すフローチャートが図１４に、また計測割込処理の各処理内容を表形式で示す説明図が図２２に示されている。

図１４において処理が開始されると、先ず同期通信処理（ステップ１４０１）が実行される。この同期通信処理においては、図２２に示されるように、隣接センサに対して投光同期信号の送信が行われる。先に図１及び図２を参照して説明したように、光電センサ１の本体ケース１０の左右の側面板１０３，１０４には、投受光用窓１１２が開口形成されており、その内部には、先に図１０を参照して説明したように、左側通信用ＬＥＤ７１０ａ、左側通信用ＰＤ７１１ａ又は右側通信用ＬＥＤ７１０ｂ、右側通信用ＰＤ７１１ｂが配置されている。そして、これらのＬＥＤ及びＰＤを適宜駆動することによって、隣接センサとの間で、光通信を介して、情報の送受を行うことが可能とされている。尚、これら情報の送受の詳細については、本出願人により先に特開２００１−２２２７８６号公報により詳細に開示されている。すなわち、この同期通信処理（ステップ１４０１）においては、連装された一連のセンサの最端部に位置する親機から定時タイマ処理によって、一定間隔で隣接子機に対して投光同期信号を送信する。すると、それに連なる各子機は順次投光同期信号を一定の遅れ時間をもって隣接する子機へと転送する。これにより、親機並びにそれに隣接する各子機においては、例えば１００μｓｅｃ周期で、僅かな位相遅れをもって、自己が動作すべき動作タイミングを取得することができる。

こうして、同期通信処理（ステップ１４０１）の実行の結果、自己の動作タイミング到来と判定されると、そのときの設定チャンネルの内容をチャンネル設定レジスタＣの内容に基づいて判定する。ここで『Ｃ＝１』であれば第１チャンネル、『Ｃ＝２』であれば第２チャンネルが設定されているものと判定される。

チャンネル指定レジスタＣの内容を参照した結果、その内容が『１』と判定されれば、以後第１チャンネル系の処理が行われるのに対し、『２』であると判定されれば、第２チャンネル系の処理が実行される。

いま仮に、チャンネル指定レジスタＣの値が『１』であると判定されたと想定すると（ステップ１４０２ Ｃ＝１）、続いて第１チャンネルに関する投受光処理（ステップ１４０３）が実行される。この第１チャンネルに関する投受光処理（ステップ１４０３）においては、設定された検出モードに応じて第１チャンネルの投光ＬＥＤ７０２ａの点灯制御を行い、その状態でメイン受光ＰＤ７０３ａを介して得られた受光量を電気信号に変換・増幅し、その後、Ａ／Ｄコンバータ７０８を介してＡ／Ｄ変換を実施することにより、検出値を取得する。ここで検出した検出値は、第１チャンネルに関するＯＮ／ＯＦＦ判定処理やＲＵＮモード処理での表示等に利用される。

続いて、第１のチャンネルに関するＯＮ／ＯＦＦ判定処理（ステップ１４０４）が実行される。この第１チャンネルに関するＯＮ／ＯＦＦ判定処理（ステップ１４０４）においては、取得した検出値としきい値レベルを比較することにより、設定された検出機能、タイマモード、動作モード（Ｌ．ＯＮ／Ｄ．ＯＮ）に応じて、第１チャンネルのＯＮ／ＯＦＦ判定を行う。

続いて、第１チャンネルに関する出力制御処理（ステップ１４０５）が実行される。この第１チャンネルに関する出力制御処理（ステップ１４０５）においては、第１チャンネルのＯＮ／ＯＦＦ状態に応じて、第１チャンネル制御出力の出力制御と動作表示灯の点灯制御を行う。このとき、第１チャンネルの制御出力の外部への送出は図１０に示される第１チャンネル制御出力回路７１５を介して行われ、また動作表示灯２０３の点灯制御については、表示駆動回路７１９を介して行われる。

このようにして、第１チャンネルに関する出力制御処理（ステップ１４０５）が終了した後にあっては、チャンネル指定レジスタの値は『１』から『２』に書き換えられる（ステップ１４０６）。以後、コマンド通信処理（ステップ１４１３）が実行されて、通信によりコマンド通信を受信した場合、受信内容を保存すると共に、隣接センサへのコマンド転送を行う。

次いで、次回の割り込み処理が実行されると、同期通信処理（ステップ１４０１）において、動作タイミングの到来が検出されるのを待って、チャンネル指定レジスタＣの内容が判定される（ステップ１４０２）。このとき、先の割り込み処理において、チャンネル指定レジスタＣの値は『１』から『２』へと書き換えられているため（ステップ１４０６）、今回の判定処理（ステップ１４０２）においてはＣ＝２との判定が行われ、その結果、今度は第２チャンネルに関する投受光処理（ステップ１４０７）が実行される。

この第２チャンネルに関する投受光処理（ステップ１４０７）においては、設定された検出モードに応じて第２チャンネルの投光ＬＥＤ７０２ｂの点灯制御を行い、メイン受光ＰＤ７０３ｂを介して得られた受光量を電気信号に変換・増幅し、その後、Ａ／Ｄコンバータ７０８を介してＡ／Ｄ変換を実施することにより、検出値を取得する。ここで取得した検出値は、第２チャンネルに関するＯＮ／ＯＦＦ判定処理やＲＵＮモード処理での表示等に使用する。

このようにして第２チャンネルに関する投受光処理（ステップ１４０７）が実行完了すると、続いて差分検知出力が設定されているかどうかの判定が行われる（ステップ１４０８）。この差分検知出力の指定は、先に説明したように、ＳＥＴモード処理（ステップ１１０４）において、機能番号（Ｆ）として『８』を設定し、出力内容設定機能を選択することで行うことができる。ここで、差分検知出力指定なしと判定されれば（ステップ１４０８ＮＯ）、続いて第２チャンネルに関するＯＮ／ＯＦＦ判定処理（ステップ１４０９）が実行される。

この第２チャンネルに関するＯＮ／ＯＦＦ判定処理（ステップ１４０９）においては、取得した検出値としきい値レベルを比較することにより、設定された検出機能、タイマモード、動作モード（Ｌ．ＯＮ／Ｄ．ＯＮ）に応じて、第２チャンネルのＯＮ／ＯＦＦ判定を行う。

これに対して、差分検知出力指定ありと判定された場合には（ステップ１４０８ＹＥＳ）、続いて差分判定処理（ステップ１４１０）が実行される。この差分判定処理（ステップ１４１０）においては、第１チャンネルの受光量から第２チャンネルの受光量を減算した値としきい値レベルとを比較することにより、タイマモード、動作モード（Ｌ．ＯＮ．／Ｄ．ＯＮ）に応じて、第２チャンネルのＯＮ／ＯＦＦ判定を実施する。すなわち、この差分判定処理によって、１台のセンサ内に組み込まれた２つのチャンネル間において、両受光量の差分を求め、この差分が予め決められたしきい値を越えたか否かによって判定出力を生成することが可能となるのである。

続いて、第２チャンネルに関する出力制御処理（ステップ１４１１）が実行される。この出力制御処理（ステップ１４１１）においては、ＳＥＴモードでの出力内容設定に応じて、第２チャンネル制御出力の出力制御と動作表示灯の点灯制御を行う。先に図２０を参照して説明したように、出力内容設定としては、通常独立出力、ＡＮＤ出力、ＯＲ出力、差分出力がそれぞれ用意されている。『通常独立出力』においては、第２チャンネルに関するＯＮ／ＯＦＦの判定結果が出力される。『ＡＮＤ出力』においては、第１チャンネルと第２チャンネルのＯＮ／ＯＦＦ判定結果のＡＮＤ出力が送出される。『ＯＲ出力』の場合には、第１チャンネルと第２チャンネルのＯＮ／ＯＦＦ判定結果のＯＲ出力が生成され、外部へと送出される。さらに、『差分出力』においては、差分判定処理（ステップ１４１０）において得られた判定結果が出力される。

このようにして、第２チャンネルに関する出力制御処理（ステップ１４１１）が実行を完了すると、その直後に、チャンネル指定レジスタＣの値は『２』から『１』へと書き換えられる（ステップ１４１２）。その後、コマンド通信処理（ステップ１４１３）が実行されて、通信によりコマンド通信を受信した場合、受信内容を保持すると共に、隣接センサへのコマンド転送を行った後、タイマの起動を待って、次回の計測割り込み処理へと移行する。

その結果、ステップ１４０２におけるチャンネル指定レジスタＣの参照処理、並びに、ステップ１４０６及びステップ１４１２において行われるチャンネル指定レジスタ書き換え処理の結果、チャンネル指定レジスタＣの値は割り込みのたびに交互に『１』と『２』とに切り替わることとなって、第１チャンネル系の処理（ステップ１４０３〜１４０５）と第２チャンネル系の処理（ステップ１４０７〜１４１１）が交互に実行される。

すると、図１７に示されるように、多数のセンサをＤＩＮレールを介して連装したセンサシステムにおいては、個々の２チャンネル内蔵型センサ内において、第１のチャンネルと第２のチャンネルとが親機が決めた投光周期を挟んで、交互に実行されることとなり、従前の１チャンネル内蔵型の光電センサと同様に、何ら同期管理を乱すことなく、個々のセンサは正常に作動することとなる。

すなわち、１台のセンサに２個のチャンネルが組み込まれているとは言え、各センサ内におけるチャンネルは１動作周期毎に１個しか作動しないから、親機が決めた動作周期に従って、８点、１６点、３２点といったように最大接続台数が制限された機種においても、それらのセンサの１つとして又は全てが本発明に係る２チャンネル組込型のセンサであっても、１動作周期内の終了間近に１台のセンサ内において同時に２台のチャンネルが僅かな遅れ時間をもって作動したことにより、最終センサの動作期間が決められた周期を越えて、システム全体に支障を来すといった虞れを未然に防止することができる。

すなわち、図１７の例は、３台のセンサ（センサＵ１，Ｕ２，Ｕ３）を例にとり、それぞれが２チャンネル組込型のセンサとした場合において、従前の１チャンネル組込型の動作周期（サイクルタイム）を維持したままで、これが正常に動作することを示すものである。

親機であるセンサＵ１には１ＣＨ、２ＣＨが割り付けられ、子機であるセンサＵ２には３ＣＨ、４ＣＨが割り付けられ、さらに子機であるＵ３には５ＣＨ、６ＣＨが割り付けられている。この状態において、親機であるセンサＵ１が主導権をもって、一定周期で同期信号を隣接センサであるセンサＵ２に送信すると、センサＵ２においては３ＣＨに関する検出動作が行われた後、さらにセンサＵ２からセンサＵ３に向けて同期信号の光通信による送出が行われる。すると、続くセンサＵ３においては、５ＣＨに関する検出動作が行われる。その後、同期周期が経過すると、センサＵ１においてはタイマ管理によって２ＣＨに関する検出動作が実行され、これより僅かに遅れて続くセンサＵ２に対して同期信号の送出が行われる。すると、センサＵ２においては、４ＣＨに関する検出動作が行われ、その後僅かに遅れてセンサＵ３に関して同期信号の光通信による送出が行われる。すると、今度はセンサＵ３においては６ＣＨに関する検出動作が行われ、その後、内部タイマ管理による投光周期の経過を待って、親機であるセンサＵ１においては、今度は１ＣＨに関する検出動作が実行される。その後、僅かに遅れてセンサＵ２に対し同期信号が光信号により送出される。すると、センサＵ２においては３ＣＨに関する検出動作が行われ、その後僅かに遅れてセンサＵ３に対し同期信号が光通信で送出される。すると、センサＵ３では、５ＣＨに関する検出動作が行われ、以後、各センサＵ１，Ｕ２，Ｕ３においては、隣接する２つのチャンネルが交互に実行される。その結果、各センサ内に２つのチャンネルが組み込まれているとは言え、各センサ内において専有する時間は、１チャンネル組込型センサと同様であるから、センサ接続最大台数を維持する限りにおいては、接続センサ台数を最大規定台数まで増加することによって、一定のセンサ専有幅を維持しつつも扱うことが可能なチャンネル数を２倍に増加させることが可能となるのである。

最後に、表示部全体の詳細を拡大して示す説明図が図１５に、また第１，第２数値表示部の表示態様を示す説明図が図１６にそれぞれ示されている。

すなわち、本発明にあっては、第１数値表示部２０１及び第２数値表示部２０２を巧みに利用することによって、第１チャンネル並びに第２チャンネルに関する様々な表示態様を獲得することができる。

図１６（ａ）に示されるように、＜受光量＋受光量＞表示を選択すれば、第１数値表示部２０１には第１チャンネルの受光量が『１０００』として、また第２数値表示部２０２には第２チャンネルの受光量が『３０００』として表示される。

また、図１６（ｂ）に示されるように、チャンネル切替スイッチ２０９ａが第１チャンネルに設定された状態において、＜受光量＋しきい値＞表示が選択されれば、第１数値表示部２０１には第１チャンネルの受光量が『４０００』として表示され、同時に第２数値表示部２０２には第１チャンネルのしきい値が『１８００』として表示される。

また、図１６（ｃ）に示されるように、チャンネル切替スイッチ２０９ａが第２チャンネル側に設定された状態において、＜受光量＋しきい値＞表示が選択されれば、第１数値表示部２０１には第２チャンネルの受光量が『３０００』として、また第２数値表示部２０２には第２チャンネルのしきい値が『７００』として表示される。

また、図１６（ｄ）に示されるように、＜バー＞表示が選択されれば、第１数値表示部２０１には各チャンネルの入光側光量が上下に領域を分けてバー表示され、同時に第２数値表示部２０２には各チャンネルの遮光側光量が上下に領域を分けて同様にバー表示される。

さらに、図１６（ｅ）に示されるように、例えばチャンネル切替スイッチ２０９ａが第２チャンネル側に設定されている状態において、＜受光量差分値＋しきい値＞表示が選択されれば、第１数値表示部２０１には第１チャンネルの受光量と第２チャンネルの受光量との差分が『＋３００』として表示され、第２数値表示部２０２には差分しきい値が『−５００』として表示される。

このように、図１６（ａ）〜（ｅ）に示されるように、本発明によれば、１台のセンサ内に２つのチャンネルの機能を組み込みつつも、２個の数値表示部２０１，２０２を利用して、受光量、しきい値、差分といった様々なデータをオペレータに分かりやすく表示させることができ、しかも数値表示のみならず、同図（ｄ）に示されるように、各チャンネルの入光側または遮光側光量をバー表示させることも可能となる。

以上詳細に説明したように、本実施形態の２チャンネル組込型ファイバ型光電センサによれば、従前の１チャンネル組込型の光電センサに比べ、半分のスペースで同じだけのチャンネル容量を賄うことができ、逆に従前のシステムにおけると同じだけのスペースを確保すれば、２倍のチャンネル容量を獲得することができる。加えて、各センサ内に組み込まれた２つのチャンネルは、同期周期毎に、交互に１個ずつしか動作しないから、従前の１チャンネル組込型のシステムに適用した場合にも、同期周期を乱したり、他のセンサに悪影響を与えることがないと共に、１台のセンサ内においても僅かな時間差をおいて２個のチャンネルがほぼ同時に動作することがないため、一方のチャンネルの動作による基板の電位変動が他方のチャンネルの動作に影響を与えるといった問題を生ずることがなく、信頼性の高い、かつ使い勝手の良好なセンサシステムを提供することができる。

加えて、センサケースの両面に設けられた２つの数値表示部並びに２つの動作表示灯を巧みに利用することによって、両チャンネルの受光量を同時に見たり、各チャンネルに関する受光量としきい値とを比較しながら観察したり、さらには２つのチャンネルの光量データを数値表示器の上下２列に分けてバーコードで表示させるなど、オペレータに対して良好な使い勝手を提供することができる。

光電センサの連装状態を示す斜視図である。 光電センサの内部構造を示す分解斜視図である。 クランプアセンブリの内部構造を示す分解斜視図である。 クランプアセンブリの非クランプ状態を示す斜視図である。 クランプアセンブリのクランプ状態を示す斜視図である。 ファイバグリッパを斜め前方から見た斜視図である。 ファイバグリッパの正面並びに背面を示す図である。 ファイバグリッパの左側面並びに右側面を示す図である。 光電センサの外形寸法の説明図である。 光電センサの電気的なハードウェア構成を示すブロック図である。 光電センサのソフトウェア構成の全体を示すゼネラルフローチャートである。 ＳＥＴモード処理の全体を示すフローチャートである。 ＲＵＮモード処理の全体を示すフローチャートである。 計測割り込み処理を示すフローチャートである。 表示部全体の詳細を拡大して示す説明図である。 第１，第２数値表示部の表示態様を示す説明図である。 各センサＵ１，Ｕ２，Ｕ３に割り付けられた２つのチャンネルの動作タイミングを説明するためのタイムチャートである。 図１１のゼネラルフローチャートの各処理内容を表形式で示す説明図である。 図１２のＳＥＴモード処理の各処理内容を表形式で示す説明図である。 機能番号Ｆと機能内容との関係、並びに、チャンネル個別設定可否を表形式で示す説明図である。 図１３のＲＵＮモード処理の各処理内容を表形式で示す説明図である。 図１４の計測割り込み処理の各処理内容を表形式で示す説明図である。

符号の説明

１ 光電センサ
２ ＤＩＮレール
５ 電気コード
６ 上面カバー
１０ ケース本体
２０ 本体アセンブリ
２０Ａ 上面パネル
２０Ｂ 部品搭載基板
３０ クランプアセンブリ
３１ 第１チャンネル投光用の光ファイバ
３２ 第１チャンネル受光用の光ファイバ
４１ 第２チャンネル投光用の光ファイバ
４２ 第２チャンネル受光用の光ファイバ
５１ 第１チャンネル出力用芯線
５２ 第２チャンネル出力用芯線
５３ Ｖｃｃ用芯線
５４ ＧＮＤ用芯線
１０１ 前面板
１０２ 後面板
１０３ 右側面板
１０４ 左側面板
１０５ 下面板（底面板）
１０６ 開口
１０７ 第１チャンネル投光用のファイバ挿入口
１０８ 第１チャンネル受光用のファイバ挿入口
１０９ 第２チャンネル投光用のファイバ挿入口
１１０ 第２チャンネル受光用のファイバ挿入口
１１１ ＤＩＮレール嵌合溝
１１２ 投受光窓
２０１ 第１数値表示部
２０２ 第２数値表示部
２０３ 第１動作表示灯
２０４ 第２動作表示灯
２０５，２０６，２０７ 押しボタン
２０５ａ ＵＰスイッチ
２０６ａ ＤＯＷＮスイッチ
２０７ａ ＭＯＤＥスイッチ
２０８，２０９ スライド操作子
２０８ａ ＳＥＴ／ＲＵＮ切替スイッチ
２０９ａ チャンネル切替スイッチ
２１０ クランパホルダ部
２１１ ヒンジ部
３１０ ベースブロック
３１０ａ〜３１０ｄ ファイバ挿入孔
３１０ｅ，３１０ｇ 位置決め孔
３１０ｆ，３１０ｈ 位置決め孔
３１０ｉ，３１０ｊ ステージ
３１０ｎ，３１０ｏ，３１０ｐ ガイド突起
３１０ｌ ブラケット
３１０ｍ 軸孔
３１０ｋ ピン
３２０ 下側ファイバグリッパ
３２０ａ 下側ファイバグリッパの上側Ｃリング部
３２０ｂ 下側ファイバグリッパの下側Ｃリング部
３２０ｈ 丸棒状突起
３２０ｉ 平板状突起
３２０ｆ，３２０ｇ 空隙部
３３０ 上側ファイバグリッパ
３３０ａ 上側ファイバグリッパの上側Ｃリング部
３３０ｂ 上側ファイバグリッパの下側Ｃリング部
３４０ クランプレバー
３４０ａ 軸孔
３４０ｂ クランプレバーのカム部
３５０ スライドアクチュエータ
３５０ａ 下側窓
３５０ｂ 上側窓
３５０ｃ，３５０ｄ，３５０ｅ ガイドスリット
３５０ｆ，３５０ｇ，３５０ｈ，３５０ｉ ファイバグリッパ作動用の突起
３５０ｊ スライドアクチュエータの上端面
７００ 基板搭載回路
７０１ 制御部（ＣＰＵ）
７０１ａ 第１チャンネルの投光回路
７０１ｂ 第２チャンネルの投光回路
７０２ａ 第１チャンネルのＬＥＤ
７０２ｂ 第２チャンネルのＬＥＤ
７０３ａ 第１チャンネルのメイン受光ＰＤ
７０３ｂ 第２チャンネルのメイン受光ＰＤ
７０４ａ 第１チャンネルの増幅回路
７０４ｂ 第２チャンネルの増幅回路
７０５ａ 第１チャンネルのＡＰＣ用受光ＰＤ
７０５ｂ 第２チャンネルのＡＰＣ用受光ＰＤ
７０６ａ 第１チャンネルのＡＰＣ受光回路
７０６ｂ 第２チャンネルのＡＰＣ受光回路
７０７ チャンネル切替回路
７０８ 外付けのＡ／Ｄコンバータ
７０９ａ 左側の通信投光駆動回路
７１０ａ 左側の通信用ＬＥＤ
７１０ｂ 右側の通信用ＬＥＤ
７１１ａ 左側の通信用ＰＤ
７１１ｂ 右側の通信用ＰＤ
７１２ａ 左側の通信増幅回路
７１２ｂ 右側の通信増幅回路
７１３ 発振子
７１４ ＥＥＰＲＯＭ
７１５ １チャンネルの制御出力回路
７１６ ２チャンネルの制御出力回路
７１７ ＣＰＵリセット回路
７１８ 電源回路
７１９ 表示駆動回路
７２０ 操作回路
Ｗ センサの幅
Ｈ センサの高さ
Ｌ センサの奥行き

Claims (9)

1. 底面にレール装着部、上面に表示部と操作部、前面にファイバ挿入口、後面にコード引き出し方式又はコネクタ方式からなる出力部、をそれぞれ有するとともに、レール長手方向の寸法が１５ｍｍ以下であるファイバ型光電センサであって、
   第１、第２の検出チャンネルに対応する２組の投光回路及び受光回路と、
   ２つの検出チャンネルの検出動作を時分割で行う単一のＣＰＵと、
   ２つの検出チャンネルに対応する２本の出力線と、
   下２つが第１の検出チャンネルに対応する投受光対、上２つが第２の検出チャンネルに対応する投受光対となるように、前面に上下に配列された４個のファイバ挿入口と、
   各々複数桁の数字をケースの長手方向に並べて表示することができ、且つケースの上面に長手方向に並べて設けられた第１、第２の数値表示部と、を備え、
   第１の数値表示部には第１の検出チャンネルの受光量を、第２の数値表示部には第２の検出チャンネルの受光量をそれぞれ表示し得るように構成したことを特徴とするファイバ型光電センサ。
2. 第１の数値表示部に隣接して第１の動作表示灯、第２の数値表示部に隣接して第２の動作表示灯がそれぞれ設けられ、且つ第１、第２の動作表示灯のいずれかは第１、第２の数値表示部に挟まれていることを特徴とする請求項１に記載のファイバ型光電センサ。
3. 選択操作により、第１の数値表示部と第２の数値表示部の表示内容を、第１の検出チャンネルの受光量と第２の検出チャンネルの受光量、第１の検出チャンネルの受光量としきい値、及び第２の検出チャンネルの受光量としきい値、のいずれかに切り替えることができる請求項１に記載のファイバ型光電センサ。
4. 第１の検出チャンネルの検出結果と第２の検出チャンネルの検出結果との間で論理演算を行う論理演算手段と、論理演算手段による論理演算結果を出力する出力線とを有することを特徴とする請求項１に記載のファイバ型光電センサ。
5. 第１の検出チャンネルの受光量と第２の検出チャンネルの受光量との間の差の演算を行う差演算手段と、差演算手段による差演算結果をしきい値により判別する判別手段と、判別手段による判別結果を出力する出力線とを有することを特徴とする請求項１に記載のファイバ型光電センサ。
6. 底面にレール装着部、上面に表示部と操作部、前面にファイバ挿入口、後面にコード引き出し方式又はコネクタ方式からなる出力部、をそれぞれ有するファイバ型光電センサであって、
   第１、第２の検出チャンネルに対応する２組の投光回路及び受光回路と、
   ２つの検出チャンネルの検出動作を時分割で行う単一のＣＰＵと、
   ２つの検出チャンネルに対応する２本の出力線と、
   前面に配列された４個のファイバ挿入口と、
   ケースの上面に設けられ、複数桁の数字をケース長手方向に並べて表示することができ、第１の検出チャンネルの受光量及び第２の検出チャンネルの受光量を数値で表示し得るように構成した表示器と、を備えることを特徴とするファイバ型光電センサ。
7. 表示器は、各々複数桁の数字をケースの長手方向に並べて表示することができ、且つケースの長手方向に並べられた第１、第２の数値表示部を備え、
   第１の数値表示部には第１の検出チャンネルの受光量を、第２の数値表示部には第２の検出チャンネルの受光量をそれぞれ表示し得るように構成したことを特徴とする、請求項６に記載のファイバ型光電センサ。
8. レール長手方向の寸法が１５ｍｍ以下であり、
   ４個のファイバ挿入口は、前面に上下に配列されたことを特徴とする、請求項６に記載のファイバ型光電センサ。
9. ４個のファイバ挿入口は、下２つが第１の検出チャンネルに対応する投受光対、上２つが第２の検出チャンネルに対応する投受光対となるように配列されたことを特徴とする、請求項８に記載のファイバ型光電センサ。

Images