JP2009021872A - パケット伝送方法及び装置 - Google Patents
パケット伝送方法及び装置 Download PDFInfo
- Publication number
- JP2009021872A JP2009021872A JP2007183532A JP2007183532A JP2009021872A JP 2009021872 A JP2009021872 A JP 2009021872A JP 2007183532 A JP2007183532 A JP 2007183532A JP 2007183532 A JP2007183532 A JP 2007183532A JP 2009021872 A JP2009021872 A JP 2009021872A
- Authority
- JP
- Japan
- Prior art keywords
- address
- packet
- chain
- destination
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9063—Intermediate storage in different physical parts of a node or terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/622—Queue service order
- H04L47/6225—Fixed service order, e.g. Round Robin
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【解決手段】受信パケットをパケットバッファ(12)に書き込むとき、そのアドレスを、物理ポート(P#0〜P#n)に対応する宛先毎に読出アドレスとして記憶すると共に、該受信パケットの受信パケット情報を記憶する。スケジューリング制御に従って該受信パケットをパケットバッファ(12)から読み出すとき、該受信パケット情報で指定された宛先の該読出アドレスを読み出して保持する。そして、調停制御に従って、該保持されている読出アドレスを取り出し、これに対応する受信パケットをパケットバッファ(12)から読み出す。
【選択図】図1
Description
図20に示すように、パケット伝送装置1は、一般的に、LIU(ライン・インタフェース・ユニット)カード2#1〜2#4…(以下、符号2で総称することがある。)と、スイッチ(SW)カード3とで構成されている。
LIUカード2の従来構成例を図21に示す。図中の各ブロックは以下の機能を有する。
・空きアドレス管理メモリ141:使用可能アドレス値を格納する。
・アドレスチェーン(chain)管理メモリ142:パケットバッファ12に格納されたパケットの順番の繋がり、及びパケット内のデータの繋がりをアドレス値の数珠繋ぎ(チェーン)で宛先毎に管理する。
・先頭(head)アドレス管理メモリ143:各宛先物理ポートの先頭パケットが存在するアドレス値を格納する。
・末尾(tail)アドレス管理メモリ144:各宛先物理ポートの末尾(最終)パケットが存在するアドレス値を格納する。
・宛先制御部161:宛先物理ポート番号を識別し、宛先毎にどのパケットFIFO162に溜め込むかを選択し、書込制御を行う。
・パケットFIFO162:物理ポートP#0〜P#n毎に実パケットを格納する。
・調停部163:読み出すパケットFIFO162を選択し、読出制御を行う。また、バックプレッシャー信号BPにより物理ポート毎にパケットの読出を停止する。
また図23にパケットの一般的な構成例を示す。
図21に示したLIUカード2のパケット受信時の動作を図24及び図25に示した符号(1)〜(4)に沿って説明する。なお、この受信動作では、メモリ141の読出アドレスカウウンタ値RACのみが1つのパケット入力につき1アドレスだけインクリメントし、書込アドレスカウンタ値WACは動かない。
まず、或る宛先に対してパケットを最初に受信した時の動作(その1)を、図24により説明する。
次に宛先が同じ物理ポートへのパケットを受信した場合の動作(その2)を、符号(1)〜(5)に沿って図25により説明する。
次に、上記の受信動作を、各メモリ141〜144の記憶内容を示す図26〜図33により説明する。
この初期状態における各メモリ内容は次のとおりである。
パケットバッファ12:全て空き状態
空きアドレス管理メモリ141:アドレスは全て使用可状態
アドレスチェーン管理メモリ142:全てチェーン次アドレスなし
先頭アドレス管理メモリ143:全て先頭アドレスなし
末尾アドレス管理メモリ144:全て末尾アドレスなし
宛先(物理ポート)A, B, Cの3つのパケットA1, B1, C1を順次受信すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス0, 1, 2にそれぞれパケットA1, B1, C1を格納
空きアドレス管理メモリ141:アドレス0, 1, 2のデータは使用不可状態
アドレスチェーン管理メモリ142:変化なし
先頭アドレス管理メモリ143:宛先Aの先頭アドレス= 0
宛先Bの先頭アドレス= 1
宛先Cの先頭アドレス= 2
末尾アドレス管理メモリ144:宛先Aの末尾アドレス= 0
宛先Bの末尾アドレス= 1
宛先Cの末尾アドレス= 2
宛先Aの2番目のパケットA2を受信すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス3にパケットを格納
空きアドレス管理メモリ141:アドレス3のデータは使用不可状態
アドレスチェーン管理メモリ142:アドレス0 のチェーン次アドレス= 3
先頭アドレス管理メモリ143:変化なし
末尾アドレス管理メモリ144:宛先Aの末尾アドレス= 0 → 3
宛先Cの2番目のパケットC2を受信すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス4にパケットを格納
空きアドレス管理メモリ141:アドレス4のデータは使用不可状態
アドレスチェーン管理メモリ142:アドレス2 のチェーン次アドレス= 4
先頭アドレス管理メモリ143:変化なし
末尾アドレス管理メモリ144:宛先Cの末尾アドレス= 2 → 4
宛先Aの3番目のパケットA3を受信すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス5にパケットを格納
空きアドレス管理メモリ141:アドレス5のデータは使用不可状態
アドレスチェーン管理メモリ142:アドレス3 のチェーン次アドレス= 5
先頭アドレス管理メモリ143:変化なし
末尾アドレス管理メモリ144:宛先Aの末尾アドレス= 3 → 5
宛先Bの2番目のパケットB2を受信すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス6にパケットを格納
空きアドレス管理メモリ141:アドレス6のデータは使用不可状態
アドレスチェーン管理メモリ142:アドレス1 のチェーン次アドレス= 6
先頭アドレス管理メモリ143:変化なし
末尾アドレス管理メモリ144:宛先Bの末尾アドレス= 1 → 6
宛先Cの3番目のパケットC3を受信すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス7にパケットを格納
空きアドレス管理メモリ141:アドレス7のデータは使用不可状態
アドレスチェーン管理メモリ142:アドレス4 のチェーン次アドレス= 7
先頭アドレス管理メモリ143:変化なし
末尾アドレス管理メモリ144:宛先Cの末尾アドレス= 4 → 7
宛先Bの3番目のパケットB3を受信すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス8にパケットを格納
空きアドレス管理メモリ141:アドレス8のデータは使用不可状態
アドレスチェーン管理メモリ142:アドレス6 のチェーン次アドレス= 8
先頭アドレス管理メモリ143:変化なし
末尾アドレス管理メモリ144:宛先Bの末尾アドレス= 6 → 8
次に、図21に示したLIUカード2のパケット送信時の動作を図34及び図35により、符号(1)〜(5)に沿って説明する。なお、この送信動作では、メモリ141の読出アドレスカウンタ値RACは動かず、書込アドレスカウンタ値WACのみが1パケットの出力の度毎に1つインクリメントする。
次に、上記の送信動作を、各メモリ141〜144の記憶内容を示す図36〜図41により説明する。なお、送信開始時のメモリ状態は図33に示した内容とする。
スケジューラ部15の指示に基づき、宛先Aの1番目のパケットA1を出力すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス0が空き状態
空きアドレス管理メモリ141:アドレス0のデータは使用可状態
アドレスチェーン管理メモリ142:変化なし
先頭アドレス管理メモリ143:宛先Aの先頭アドレス= 0 → 3
末尾アドレス管理メモリ144:変化なし
宛先Aの2番目のパケットA2を出力すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス3が空き状態
空きアドレス管理メモリ141:アドレス3のデータは使用可状態
アドレスチェーン管理メモリ142:変化なし
先頭アドレス管理メモリ143:宛先Aの先頭アドレス= 3 → 5
末尾アドレス管理メモリ144:変化なし
宛先Bの1番目のパケットB1を出力すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス1が空き状態
空きアドレス管理メモリ141:アドレス1のデータは使用可状態
アドレスチェーン管理メモリ142:変化なし
先頭アドレス管理メモリ143:宛先Bの先頭アドレス= 1 → 6
末尾アドレス管理メモリ144:変化なし
宛先Bの2番目のパケットB2を出力すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス6が空き状態
空きアドレス管理メモリ141:アドレス6のデータは使用可状態
アドレスチェーン管理メモリ142:変化なし
先頭アドレス管理メモリ143:宛先Bの先頭アドレス= 6 → 8
末尾アドレス管理メモリ144:変化なし
宛先Cの1番目のパケットC1を出力すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス2が空き状態
空きアドレス管理メモリ141:アドレス2のデータは使用可状態
アドレスチェーン管理メモリ142:変化なし
先頭アドレス管理メモリ143:宛先Cの先頭アドレス= 2 → 4
末尾アドレス管理メモリ144:変化なし
宛先Cの2番目のパケットC2を出力すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス4が空き状態
空きアドレス管理メモリ141:アドレス4のデータは使用可状態
アドレスチェーン管理メモリ142:変化なし
先頭アドレス管理メモリ143:宛先Cの先頭アドレス= 4 → 7
末尾アドレス管理メモリ144:変化なし
図1に、本発明に係るパケット伝送方法及び装置で用いるLIUカード2の構成例を示す。この構成例は、出力レート制御用の物理ポート単位のパケットFIFOを設ける事無く、パケットバッファよりパケットを読み出す前に、新たに設けた小規模なアドレスFIFOにより各物理ポートの実送信レート調整を行うようにしたものである。
・宛先識別部201:スケジューラ部15で決定された読出物理ポート番号を識別してどのアドレスFIFO202に溜め込むかを選択し、書込制御を行う。
・アドレスFIFO202:物理ポート毎にパケットバッファ12から読み出すパケットの読出アドレス値を格納する。
・調停部203:読み出すアドレスFIFO202を選択し、読出制御を行う。また、バックプレッシャー信号BPにより該当物理ポートの読出を停止する。
図1に示した本発明に用いるLIUカード2のパケット受信時の動作を、図3及び図4により説明する。
次に、上記の受信動作を、各メモリ143〜145の記憶内容を示す図5〜図12により説明する。
この初期状態におけるメモリ内容は次のとおりである。
パケットバッファ12:全て空き状態
共用管理メモリ145:連鎖的に繋がれた空き次アドレス
先頭アドレス管理メモリ143:全て先頭アドレス= なし
空き先頭アドレス= 0
末尾アドレス管理メモリ144:全て末尾アドレス= なし
空き末尾アドレス= n
宛先A,B,Cの3つのパケットA1, B1, C1を受信すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス0,1,2にそれぞれパケットA1, B1, C1を格納
共用管理メモリ145:アドレス0,1,2にチェーン次アドレス= なし
先頭アドレス管理メモリ143:宛先Aの先頭アドレス= 0
宛先Bの先頭アドレス= 1
宛先Cの先頭アドレス= 2
空き先頭アドレス= 3
末尾アドレス管理メモリ144:宛先Aの末尾アドレス= 0
宛先Bの末尾アドレス= 1
宛先Cの末尾アドレス= 2
宛先Aの2番目のパケットA1を受信すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス3にパケットを格納
共用管理メモリ145:アドレス3のチェーン次アドレス= なし
アドレス0のチェーン次アドレス= 3
先頭アドレス管理メモリ143:空き先頭アドレス= 4
末尾アドレス管理メモリ144:宛先Aの末尾アドレス= 0 → 3
宛先Cの2番目のパケットC2を受信すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス4にパケットを格納
共用管理メモリ145:アドレス4のチェーン次アドレス= なし
アドレス2のチェーン次アドレス= 4
先頭アドレス管理メモリ143:空き先頭アドレス= 5
末尾アドレス管理メモリ144:宛先Cの末尾アドレス= 2 → 4
宛先Aの3番目のパケットA3を受信すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス5にパケットを格納
共用管理メモリ145:アドレス5のチェーン次アドレス= なし
アドレス3のチェーン次アドレス= 5
先頭アドレス管理メモリ143:空き先頭アドレス= 6
末尾アドレス管理メモリ144:宛先Aの末尾アドレス= 3 → 5
宛先Bの2番目のパケットB2を受信すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス6にパケットを格納
共用管理メモリ145:アドレス6のチェーン次アドレス= なし
アドレス1のチェーン次アドレス= 6
先頭アドレス管理メモリ143:空き先頭アドレス= 7
末尾アドレス管理メモリ144:宛先Bの末尾アドレス= 1 → 6
宛先Cの3番目のパケットC3を受信すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス7にパケットを格納
共用管理メモリ145:アドレス7のチェーン次アドレス= なし
アドレス4のチェーン次アドレス= 7
先頭アドレス管理メモリ143:空き先頭アドレス= 8
末尾アドレス管理メモリ144:宛先Cの末尾アドレス= 4 → 7
宛先Bの3番目のパケットB3を受信すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス8にパケットを格納
共用管理メモリ145:アドレス8のチェーン次アドレス= なし
アドレス6のチェーン次アドレス= 8
先頭アドレス管理メモリ143:空き先頭アドレス= 9
末尾アドレス管理メモリ144:宛先Bの末尾アドレス= 6 → 8
次に、図2に示したLIUカード2のパケット送信時の動作を図13に示す符号(1)〜(7)に沿って説明する。
上記の送信動作を、各メモリの143〜145の記憶内容を示す図14〜図19により説明する。なお、送信開始時のメモリ状態は、図12に示した内容とする。
スケジューラ部15の指示により、宛先Aの1番目のパケットA1を出力するとき、アドレス制御部140は、先頭アドレス管理メモリ143の該当物理ポート(宛先A)の先頭アドレス値0を読出アドレス格納部20のアドレスFIFO202の宛先Aに対応するFIFOに格納しておく。そして、調停部203が、その調停動作により、例えばラウンドロビン方式で読出制御部13へ該宛先Aの先頭アドレス値0を与えることにより、該宛先Aの先頭アドレス値0における受信パケットA1が、パケットバッファ12から読み出される。この時点でのメモリ内容は次のようになる。
パケットバッファ12:アドレス0が空き状態
共用管理メモリ145:アドレスnの空き次アドレス=なし→ 0
アドレス0に空き次アドレス=なし
先頭アドレス管理メモリ143:宛先Aの先頭アドレス= 0 → 3
末尾アドレス管理メモリ144:空き末尾アドレス= n → 0
宛先Aの2番目のパケットA2を出力すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス3が空き状態
共用管理メモリ145:アドレス0の空き次アドレス=なし→ 3
アドレス3の空き次アドレス=なし
先頭アドレス管理メモリ143:宛先Aの先頭アドレス= 3 → 5
末尾アドレス管理メモリ144:空き末尾アドレス= 0 → 3
宛先Bの1番目のパケットB1を出力すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス1が空き状態
共用管理メモリ145:アドレス3の空き次アドレス=なし→ 1
アドレス1に空き次アドレス=なし
先頭アドレス管理メモリ143:宛先Bの先頭アドレス= 1 → 6
末尾アドレス管理メモリ144:空き末尾アドレス= 3 → 1
宛先Bの1番目のパケットB1を出力すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス6が空き状態
共用管理メモリ145:アドレス1の空き次アドレス=なし→ 6
アドレス6に空き次アドレス=なし
先頭アドレス管理メモリ143:宛先Bの先頭アドレス= 6 → 8
末尾アドレス管理メモリ144:空き末尾アドレス= 1 → 6
宛先Cの1番目のパケットを出力すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス2が空き状態
共用管理メモリ145:アドレス6の空き次アドレス=なし→ 2
アドレス2の空き次アドレス=なし
先頭アドレス管理メモリ143:宛先Cの先頭アドレス= 2 → 4
末尾アドレス管理メモリ144:空き末尾アドレス= 6 → 2
宛先Cの2番目のパケットC2を出力すると、各メモリ内容は次のようになる。
パケットバッファ12:アドレス4が空き状態
共用管理メモリ145:アドレス2の空き次アドレス=なし→ 4
アドレス4の空き次アドレス=なし
先頭アドレス管理メモリ143:宛先Cの先頭アドレス= 4 → 7
末尾アドレス管理メモリ144:空き末尾アドレス= 2 → 4
受信パケットをパケットバッファに書き込むとき、そのアドレスを、物理ポートに対応する宛先毎に読出アドレスとして記憶すると共に、該受信パケットの受信パケット情報を記憶する第1ステップと、
スケジューリング制御に従って該受信パケットを該パケットバッファから読み出すとき、該受信パケット情報で指定された宛先の該読出アドレスを読み出して保持する第2ステップと、
調停制御に従って、該保持されている読出アドレスを取り出し、これに対応する受信パケットを該パケットバッファから読み出す第3ステップと、
を備えたことを特徴とするパケット伝送方法。
(付記2)付記1において、
該パケットバッファのアドレスが、各宛先に対して、空きアドレスのチェーン及び受信パケットの順番のアドレスチェーンで管理され、該パケットバッファへの書込時に該空きアドレスのチェーンに該受信パケットの順番のアドレスチェーンが該読出アドレスとして書き込まれ、該パケットバッファからの読出時に該書き込まれた該受信パケットの順番のアドレスチェーンに該空きアドレスのチェーンが書き込まれることを特徴としたパケット伝送方法。
(付記3)付記2において、
該受信パケットの順番のアドレスチェーンが、各宛先に対して、先頭アドレス、末尾アドレス、及び該先頭アドレスと該末尾アドレスとを繋ぐチェーンアドレスで構成され、該空きアドレスのチェーンが、各宛先に対して、最初の受信パケットを該パケットバッファに書き込むときの空き先頭アドレス、これに続く次の空きアドレス、及び該受信パケットを読み出したときの該パケットバッファの空きアドレスを示す空き末尾アドレスで構成されることを特徴としたパケット伝送方法。
(付記4)付記1において、
各物理ポートの蓄積量の監視により、スケジューリング停止指示となるバックプレッシャー信号の生成を行って、該パケットバッファからの読出帯域制御を行う第4ステップをさらに備えたことを特徴とするパケット伝送方法。
(付記5)
受信パケットをパケットバッファに書き込むとき、そのアドレスを、物理ポートに対応する宛先毎に読出アドレスとして第1の記憶部に記憶すると共に、該受信パケットの受信パケット情報を記憶する第1手段と、
スケジューリング制御に従って該受信パケットを該パケットバッファから読み出すとき、該受信パケット情報で指定された宛先の該読出アドレスを該第1の記憶部から読み出して第2の記憶部に保持する第2手段と、
調停制御に従って、該第2の記憶部に保持されている読出アドレスを取り出し、これに対応する受信パケットを該パケットバッファから読み出す第3手段と、
を備えたことを特徴とするパケット伝送装置。
(付記6)付記5において、
該パケットバッファのアドレスが、各宛先に対して、空きアドレスのチェーン及び受信パケットの順番のアドレスチェーンで管理され、該パケットバッファへの書込時に該空きアドレスのチェーンに該受信パケットの順番のアドレスチェーンが該読出アドレスとして書き込まれ、該パケットバッファからの読出時に該書き込まれた該受信パケットの順番のアドレスチェーンに該空きアドレスのチェーンが書き込まれることを特徴としたパケット伝送装置。
(付記7)付記6において、
該第1の記憶部が、該受信パケットの順番のアドレスチェーンを構成する、各宛先に対して先頭アドレス、末尾アドレス、及び該先頭アドレスと該末尾アドレスとを繋ぐチェーンアドレスをそれぞれ記憶する先頭アドレス管理メモリ、末尾アドレス管理メモリ、及び空きアドレス・アドレスチェーン共用管理メモリを含み、該先頭アドレス管理メモリが各宛先に対して最初の受信パケットを該パケットバッファに書き込むときの該空きアドレスのチェーンを構成する空き先頭アドレスを格納する領域を有し、該空き先頭アドレスは、これに続く該共用管理メモリに記憶された該空きアドレスのチェーンを構成する次の空きアドレスに更新され、該末尾アドレス管理メモリが、該受信パケットを読み出したときに該共用管理メモリに記憶された該パケットバッファの空きアドレスを空き末尾アドレスのチェーンとして格納する領域を有することを特徴としたパケット伝送装置。
(付記8)付記7において、
各物理ポートの蓄積量の監視により、スケジューリング停止指示となるバックプレッシャー信号の生成を行って該第2の記憶部を制御することにより該パケットバッファからの読出帯域制御を行う第4手段をさらに備えたことを特徴とするパケット伝送装置。
2 LIU(ライン・インタフェース・ユニット)カード
3 スイッチカード
11 書込制御部
12 パケットバッファ
13 読出制御部
14 アドレス管理部
15 スケジューラ部
17 出力部
20 読出アドレス格納部
140 アドレス制御部
143 先頭アドレス管理メモリ
144 末尾アドレス管理メモリ
145 空きアドレス・アドレスチェーン共用管理メモリ
171 分離部(Dmux)
172 物理ポート(P#0〜P#n)
201 宛先識別部
202 アドレスFIFO
203 調停部
図中、同一符号は同一又は相当部分を示す。
Claims (6)
- 受信パケットをパケットバッファに書き込むとき、そのアドレスを、物理ポートに対応する宛先毎に読出アドレスとして記憶すると共に、該受信パケットの受信パケット情報を記憶する第1ステップと、
スケジューリング制御に従って該受信パケットを該パケットバッファから読み出すとき、該受信パケット情報で指定された宛先の該読出アドレスを読み出して保持する第2ステップと、
調停制御に従って、該保持されている読出アドレスを取り出し、これに対応する受信パケットを該パケットバッファから読み出す第3ステップと、
を備えたことを特徴とするパケット伝送方法。 - 請求項1において、
該パケットバッファのアドレスが、各宛先に対して、空きアドレスのチェーン及び受信パケットの順番のアドレスチェーンで管理され、該パケットバッファへの書込時に該空きアドレスのチェーンに該受信パケットの順番のアドレスチェーンが該読出アドレスとして書き込まれ、該パケットバッファからの読出時に該書き込まれた該受信パケットの順番のアドレスチェーンに該空きアドレスのチェーンが書き込まれることを特徴としたパケット伝送方法。 - 請求項2において、
該受信パケットの順番のアドレスチェーンが、各宛先に対して、先頭アドレス、末尾アドレス、及び該先頭アドレスと該末尾アドレスとを繋ぐチェーンアドレスで構成され、該空きアドレスのチェーンが、各宛先に対して、最初の受信パケットを該パケットバッファに書き込むときの空き先頭アドレス、これに続く次の空きアドレス、及び該受信パケットを読み出したときの該パケットバッファの空きアドレスを示す空き末尾アドレスで構成されることを特徴としたパケット伝送方法。 - 受信パケットをパケットバッファに書き込むとき、そのアドレスを、物理ポートに対応する宛先毎に読出アドレスとして第1の記憶部に記憶すると共に、該受信パケットの受信パケット情報を記憶する第1手段と、
スケジューリング制御に従って該受信パケットを該パケットバッファから読み出すとき、該受信パケット情報で指定された宛先の該読出アドレスを該第1の記憶部から読み出して第2の記憶部に保持する第2手段と、
調停制御に従って、該第2の記憶部に保持されている読出アドレスを取り出し、これに対応する受信パケットを該パケットバッファから読み出す第3手段と、
を備えたことを特徴とするパケット伝送装置。 - 請求項4において、
該パケットバッファのアドレスが、各宛先に対して、空きアドレスのチェーン及び受信パケットの順番のアドレスチェーンで管理され、該パケットバッファへの書込時に該空きアドレスのチェーンに該受信パケットの順番のアドレスチェーンが該読出アドレスとして書き込まれ、該パケットバッファからの読出時に該書き込まれた該受信パケットの順番のアドレスチェーンに該空きアドレスのチェーンが書き込まれることを特徴としたパケット伝送装置。 - 請求項5において、
該第1の記憶部が、該受信パケットの順番のアドレスチェーンを構成する、各宛先に対して先頭アドレス、末尾アドレス、及び該先頭アドレスと該末尾アドレスとを繋ぐチェーンアドレスをそれぞれ記憶する先頭アドレス管理メモリ、末尾アドレス管理メモリ、及び空きアドレス・アドレスチェーン共用管理メモリを含み、該先頭アドレス管理メモリが各宛先に対して最初の受信パケットを該パケットバッファに書き込むときの該空きアドレスのチェーンを構成する空き先頭アドレスを格納する領域を有し、該空き先頭アドレスは、これに続く該共用管理メモリに記憶された該空きアドレスのチェーンを構成する次の空きアドレスに更新され、該末尾アドレス管理メモリが、該受信パケットを読み出したときに該共用管理メモリに記憶された該パケットバッファの空きアドレスを空き末尾アドレスのチェーンとして格納する領域を有することを特徴としたパケット伝送装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007183532A JP5115066B2 (ja) | 2007-07-12 | 2007-07-12 | パケット伝送方法及び装置 |
US12/218,066 US7706391B2 (en) | 2007-07-12 | 2008-07-11 | Packet transmission method and device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007183532A JP5115066B2 (ja) | 2007-07-12 | 2007-07-12 | パケット伝送方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009021872A true JP2009021872A (ja) | 2009-01-29 |
JP5115066B2 JP5115066B2 (ja) | 2013-01-09 |
Family
ID=40253052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007183532A Expired - Fee Related JP5115066B2 (ja) | 2007-07-12 | 2007-07-12 | パケット伝送方法及び装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7706391B2 (ja) |
JP (1) | JP5115066B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049983A (ja) * | 2009-08-28 | 2011-03-10 | Fujitsu Ltd | フレーム出力方法及びフレーム出力装置 |
US8284668B2 (en) | 2009-03-19 | 2012-10-09 | Fujitsu Limited | Packet transmission apparatus, line interface unit, and control method for packet transmission apparatus |
US11443783B2 (en) | 2020-07-16 | 2022-09-13 | Fujitsu Limited | Semiconductor device |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2051455A1 (en) * | 2007-10-16 | 2009-04-22 | British Telecommunications Public Limited Company | Bandwidth assignment |
US20130263147A1 (en) * | 2012-03-29 | 2013-10-03 | Lsi Corporation | Systems and Methods for Speculative Read Based Data Processing Priority |
JP6632876B2 (ja) * | 2015-12-04 | 2020-01-22 | シナプティクス・ジャパン合同会社 | バッファメモリ装置及び表示駆動デバイス |
US11681625B2 (en) * | 2018-12-20 | 2023-06-20 | Intel Corporation | Receive buffer management |
US11606346B2 (en) * | 2020-06-29 | 2023-03-14 | Rockwell Automation Technologies, Inc. | Method and apparatus for managing reception of secure data packets |
US11599649B2 (en) * | 2020-06-29 | 2023-03-07 | Rockwell Automation Technologies, Inc. | Method and apparatus for managing transmission of secure data packets |
US11463560B2 (en) | 2021-01-20 | 2022-10-04 | Jump Algorithms, Llc | Network interface architecture having a directly modifiable pre-stage packet transmission buffer |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06164641A (ja) * | 1992-11-17 | 1994-06-10 | Matsushita Electric Ind Co Ltd | Fifoメモリ・パケットスイッチ |
JPH07321823A (ja) * | 1994-04-28 | 1995-12-08 | Hewlett Packard Co <Hp> | マルチキャスティング機能を備えた装置 |
JPH11122257A (ja) * | 1997-10-15 | 1999-04-30 | Hitachi Ltd | 共通バッファ型スイッチ |
JP2002281080A (ja) * | 2001-03-19 | 2002-09-27 | Fujitsu Ltd | パケットスイッチ装置およびマルチキャスト送出方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3473262B2 (ja) * | 1996-04-05 | 2003-12-02 | 株式会社日立製作所 | パケット通信装置 |
JPH10327175A (ja) | 1997-05-26 | 1998-12-08 | Mitsubishi Electric Corp | スイッチ及びスイッチング方法 |
JP3221407B2 (ja) | 1998-08-27 | 2001-10-22 | 日本電気株式会社 | Atmセル多重化方法及びその装置 |
JP3543725B2 (ja) | 2000-04-11 | 2004-07-21 | 日本電気株式会社 | パケット交換装置およびパケット交換方法 |
US7426604B1 (en) * | 2006-06-14 | 2008-09-16 | Sun Microsystems, Inc. | Virtual output buffer architecture |
-
2007
- 2007-07-12 JP JP2007183532A patent/JP5115066B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-11 US US12/218,066 patent/US7706391B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06164641A (ja) * | 1992-11-17 | 1994-06-10 | Matsushita Electric Ind Co Ltd | Fifoメモリ・パケットスイッチ |
JPH07321823A (ja) * | 1994-04-28 | 1995-12-08 | Hewlett Packard Co <Hp> | マルチキャスティング機能を備えた装置 |
JPH11122257A (ja) * | 1997-10-15 | 1999-04-30 | Hitachi Ltd | 共通バッファ型スイッチ |
JP2002281080A (ja) * | 2001-03-19 | 2002-09-27 | Fujitsu Ltd | パケットスイッチ装置およびマルチキャスト送出方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8284668B2 (en) | 2009-03-19 | 2012-10-09 | Fujitsu Limited | Packet transmission apparatus, line interface unit, and control method for packet transmission apparatus |
JP2011049983A (ja) * | 2009-08-28 | 2011-03-10 | Fujitsu Ltd | フレーム出力方法及びフレーム出力装置 |
US11443783B2 (en) | 2020-07-16 | 2022-09-13 | Fujitsu Limited | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US7706391B2 (en) | 2010-04-27 |
JP5115066B2 (ja) | 2013-01-09 |
US20090016350A1 (en) | 2009-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5115066B2 (ja) | パケット伝送方法及び装置 | |
US7843816B1 (en) | Systems and methods for limiting low priority traffic from blocking high priority traffic | |
JP2000151633A5 (ja) | ||
US8284668B2 (en) | Packet transmission apparatus, line interface unit, and control method for packet transmission apparatus | |
KR20070069822A (ko) | 가변 길이 데이터 패킷의 이종 네트워크 스위칭을 위한시스템 및 방법 | |
JPH04176232A (ja) | パケット通信方式およびパケット通信装置 | |
JPH08307432A (ja) | 通信方法 | |
US20120311175A1 (en) | Guaranteed bandwidth memory apparatus and method | |
US20080273546A1 (en) | Data switch and a method of switching | |
JP2000270023A (ja) | Lan中継交換装置 | |
JP4630231B2 (ja) | パケット処理システム、パケット処理方法、およびプログラム | |
JP4846601B2 (ja) | 不足ラウンドロビン方式のデータパケットスケジューリングのインスタントサービス方法 | |
JP4406011B2 (ja) | 通信ネットワークを介して接続されたプロセッシングユニットを備えた電子回路 | |
JP3848962B2 (ja) | パケット交換機およびセル転送制御方法 | |
JP4669442B2 (ja) | パケット処理システム、パケット処理方法、およびプログラム | |
JP2002344514A (ja) | マルチキャスト方法及びマルチキャスト装置 | |
JP2008235988A (ja) | フレーム転送装置 | |
KR100294002B1 (ko) | 비동기전송모드 네트워크에서 실시간 에이비알 트래픽 관리 방법 | |
KR100441883B1 (ko) | 패킷 스위치 시스템의 입력 제어장치 및 방법 | |
JP3880890B2 (ja) | セルスイッチ及びセル交換方法 | |
EP2525535A1 (en) | A traffic manager and method of controlling the traffic manager | |
JP3880802B2 (ja) | 交換装置及びセル交換方法 | |
JP2000307604A (ja) | Atmリンク切り換えシステム | |
JP5239636B2 (ja) | バックプレッシャパケット送出機能を有する通信装置 | |
JP3786184B2 (ja) | パケット交換スイッチングシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5115066 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |