JP3880890B2 - セルスイッチ及びセル交換方法 - Google Patents
セルスイッチ及びセル交換方法 Download PDFInfo
- Publication number
- JP3880890B2 JP3880890B2 JP2002177725A JP2002177725A JP3880890B2 JP 3880890 B2 JP3880890 B2 JP 3880890B2 JP 2002177725 A JP2002177725 A JP 2002177725A JP 2002177725 A JP2002177725 A JP 2002177725A JP 3880890 B2 JP3880890 B2 JP 3880890B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- unit
- speed
- input
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＡＴＭ通信方式にあって、データを一定の長さ（セル単位）で交換するセルスイッチ及びセル交換方法に係り、特に入力バッファ型セルスイッチの構成と制御に関する。
【０００２】
【従来の技術】
多様な通信形態に対応するＡＴＭ通信方式にあって、例えば特開平９−３２１７６８号公報には、従来の入力バッファ型セルスイッチのブロック構成及び交換動作が開示されている。このような従来例を図７に示しており、図７において、セルスイッチ（ＡＴＭスイッチ）は、入線１０（１０ａ，１０ｂ，１０ｃを指す）から入力された固定長データであるセルを宛先出線１３（１３ａ，１３ｂ，１３ｃを指す）別に格納する入力バッファ部２（２ａ，２ｂ，２ｃを指す）、入力バッファ部２内にあって宛先出線１３別に実際にセルを格納する仮想出力キュー３（３ａ，３ｂ，３ｃを指す）、入力バッファ部２から通知された全ての仮想出力キュー３内のセル蓄積情報を基に所定のアルゴリズムに従って仮想出力キュー３間の出力調停（次にセル送出許可を与える仮想出力キュー３を選択すること）を行うアービタ部４１、アービタ部４１からの交換情報に従って入力バッファ部２から入力されたセルを宛先出線１３へ転送するスイッチ部５を有する。
【０００３】
このような構成の入力バッファ型セルスイッチにおいて、各入線１０からのセルは、セルヘッダ内の宛先情報に従って、所望の宛先出線１３に対応した仮想出力キュー３に格納される。例えば、出線＃１宛のセル（図７では「ｔｏ＃１」と書かれたセル）は、各入力バッファ部２内の出線＃１に対応した仮想出力キュー３（図７では各入力バッファ部２内の最上段のキュー）に格納される。同様に出線＃２、＃３宛のセルは、２段目、３段目の各キューに格納される。
【０００４】
アービタ部４１は、全ての仮想出力キュー３の状態（セル蓄積情報）を監視して、転送待ちのセルが蓄積されている仮想出力キュー３の中から「入線同士／出線同士が重ならない複数のセル転送パスの組み合せ」を一組抽出し、当該セル転送パスに対応する仮想出力キュー３に対してセルの送出を許可（仮想出力キュー調停情報を出力）する。図７では、入線＃１→出線＃２、入線＃２→出線＃１、入線＃３→出線＃３の３つのセル転送パスが１回の調停で抽出されている。なお、上記交換動作（セル転送パス抽出動作）は、１セルの転送にかかる時間（「セル時間」）（＝セル長／伝送速度）に１回行われる。
【０００５】
入力バッファ型セルスイッチは上述のような構成及び動作となっているため、出力バッファ型セルスイッチ等には必要のないアービタ部４１の搭載が必要となり、この部分の動作速度が入力バッファ型セルスイッチの交換容量の上限を決める主要因となっている。ここで、交換容量とは「収容回線速度（伝送速度）×収容回線数（入線または出線数）」を意味する。
【０００６】
一方、セル長は一定なので、伝送速度に反比例して１セル時間である全体の調停時間が小すなわち短くなり、収容回線数に反比例して１回線（出線）当りの調停時間（＝セル時間／収容回線数）が小すなわち短くなる。そして、この調停時間とアービタ部４１を搭載しているデバイス（ＬＳＩ）の動作速度の関係から、当該入力バッファ型セルスイッチの理論的な最大交換容量が決定されることになる。
【０００７】
図８は、収容回線数の増加に伴うＬＳＩのピン数不足等による実装上の問題を回避するためのブロック構成（スイッチ構成例）を示しており、例えば特開平１０−１２６４１９号公報に開示される。図８において、セルスイッチ（ＡＴＭスイッチ）は、図７に示す構成の外に、低速な複数の入線１０を高速な入力ポート１１（１１ａ，１１ｂ，１１ｃを指す）へ多重する多重化部１（１ａ，１ｂ，１ｃを指す）、高速な出力ポート１２（１２ａ，１２ｂ，１２ｃ）から出力されたセルを低速な出線１３に振り分ける分離部６１（６１ａ，６１ｂ，６１ｃを指す）、分離部６１内において宛先出線１３別にセルを格納し出力ポート１２と出線１３の間の物理伝送速度の違いを吸収するための大容量速度変換バッファ７１（７１ａ，７１ｂ，７１ｃを指す）を更に有する。なおこの場合、入線１０の伝送速度が出線１３の伝送速度より高速という特殊なケースには、多重化部１が省略される構成も考えられ、図８の構成において、入線１０の伝送速度が出線１３の伝送速度の丁度４倍の場合、多重化部１が省略され、入力ポート１１に入線１０が直接収容される構成となる。
【０００８】
【発明が解決しようとする課題】
上述のようなセルスイッチにおいて、実際のアプリケーションでは、セルスイッチに対して伝送速度の異なる回線（例えば１０Ｇｂｐｓ回線と２．４Ｇｂｐｓ回線）を同時に収容する機能（異速度回線収容機能）が、ユーザから求められる場合が多い。この場合、図８に示すようにセルスイッチの入力ポート１１と出力ポート１２の伝送速度を高速回線と等しくし、高速回線はそのままとする一方低速回線は前段の多重化部１で高速回線の伝送速度に多重化してからセルスイッチに収容するという構成が考えられる。あるいは、低速回線だけをセルスイッチに多数収容する場合でも、前記ＬＳＩのピン数不足等による実装上の問題を回避するために、図８に示す構成とするのが得策と考えられる。なお、図８では、低速回線と高速回線（入出力ポート）の伝送速度比が丁度４倍の例（仮想出力キュー＃１Ａ〜＃Ｄに対して例えば入線（出線）＃１Ａ〜＃１Ｄのような例）を示している。
【０００９】
各入力バッファ部２内の仮想出力キュー３の数は、出線１３の数に比例して増加する。このため、図８に示した構成例では、低速回線収容時の仮想出力キュー３の数は高速回線収容時の４倍となる。つまり、高速回線収容時よりも低速回線収容時の方が、調停の対象となる仮想出力キュー３（＝セル転送パス）が１出力ポート１２当り４倍となるため、アービタ部４１のハードウェア規模が大きくなり、それが原因でデバイス（ＬＳＩ）の動作速度ネックが生じる可能性がある。さらに、図８に示す構成では、後段の分離部６１に対して各出線１３宛のセルが不規則に入力される。このため、分離部６１においてセルを宛先出線１３別に正確に分離するには、セルヘッダを参照して振り分ける必要がある上、セルが不規則に入力されてもバッファ溢れを起こさない容量を有する大容量速度変換バッファ７１も備えなければならないという問題点があった。
【００１０】
この発明は上記に鑑みてなされたもので、低速回線収容時にもアービタ部４１の（デバイスの）動作速度ネックの発生を抑えること、さらに大容量速度変換バッファを用いずに従来方式と同等の低速回線収容機能を実現することを得るセルスイッチ及びセル交換方法の提供を目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかるセルスイッチは、入力ポートから入力されたセルを宛先出線別に用意された複数の仮想出力キューへ格納する入力バッファ部と、前記入力バッファ部からのセル蓄積情報を基に前記仮想出力キュー間の出力調停を行うアービタ部と、前記入力バッファ部から入力されたセルを宛先出線を収容する出力ポートへ転送するスイッチ部と、高速な前記出力ポートから入力されたセルを低速な宛先出線に振り分ける分離部を備えたセルスイッチにおいて、前記入力バッファ部内の前記仮想出力キューについて複数のグループ分けをし、前記アービタ部は複数のグループの内各グループごとに時分割動作にて順番に調停の対象とすると共に調停の対象となったグループ内の前記仮想出力キューに対してのみセルの出力を許可することを特徴とする。
【００１２】
この発明によれば、グループ分けした時分割動作によってセル転送パス数を見掛け上高速回線収容時と同数にすることができ、つまり、調停時の条件（調停時間とセル転送パス数）を高速回線収容時と同一にすることができ、アービタ部の（デバイスの）動作速度ネックの発生を抑えられる。
【００１３】
つぎの発明にかかるセルスイッチは、上記の発明において、分離部にて時分割動作を行うことを特徴とする。
【００１４】
この発明によれば、グループ分けした時分割動作をこの分離部でも実行することによってセルヘッダを参照して振り分ける機能が不要となる上、分離部に入力される各グループ宛のセルレートは低速回線（出線）上のセルレートと同一かつ一定となるため、速度変換バッファを大容量にする必要がなくなり、小容量速度変換バッファを用意するだけで済む。
【００１５】
つぎの発明にかかるセルスイッチは、上記の発明において、低速な複数の入線を高速な入力ポートへ多重化する多重化部を備えたことを特徴とする。
【００１６】
この発明によれば、低速な入線を高速にできることで、異速度回線収容機能が得られる。
【００１７】
つぎの発明にかかるセルスイッチは、上記の発明において、セルヘッダを利用して、時分割動作のタイムスロット情報を入力バッファ部−アービタ部間、入力バッファ部−スイッチ部間、及びスイッチ部−分離部間の少なくとも一つの間にて伝送することを特徴とする。
【００１８】
この発明によれば、別線（制御線）を追加することなくグループの誤認識を回避すると共に、システム全体が正常に連携して動作する。
【００１９】
つぎの発明にかかるセルスイッチは、上記の発明において、セル伝送用のデータ線とは別に設けられた制御線を利用して、時分割動作のタイムスロット情報を入力バッファ部−アービタ部間、入力バッファ部−スイッチ部間、及びスイッチ部−分離部間の少なくとも一つの間にて伝送することを特徴とする。
【００２０】
この発明によれば、時分割動作のタイムスロット情報を制御線によってデータとは別に管理することになり、セルヘッダ内の情報エリアの一部をタイムスロット情報用に占有する必要が無くなり、他の情報用に転用できる。
【００２１】
つぎの発明にかかるセルスイッチは、上記の発明において、タイムスロット情報生成手段を有し、前記タイムスロット情報生成手段から分配されたタイムスロット情報に従って時分割動作を行うことを特徴とする。
【００２２】
この発明によれば、各部の時分割動作の基準となるタイムスロット情報をタイムスロット情報生成部が一元的に管理／分配することにより、各入力バッファ部から入力された複数のセルのグループ名を一つに揃えることができ、スイッチ部における同一グループが全て揃うまでの待ち合わせ時間を最小限に抑えることができる。
【００２３】
つぎの発明にかかるセルスイッチは、上記の発明において、特定のタイムスロットを示すフラグ情報をタイムスロット情報として利用することを特徴とする。
【００２４】
この発明によれば、グループの誤認識を回避すると共に、システム全体が正常に連携して動作できる。
【００２５】
つぎの発明にかかるセルスイッチは、上記の発明において、タイムスロット番号をタイムスロット情報として利用することを特徴とする。
【００２６】
この発明によれば、グループの誤認識を回避すると共に、システム全体が正常に連携して動作できる。
【００２７】
つぎの発明にかかるセルスイッチは、上記の発明において、アービタ部の時分割動作の動作／停止を出力ポート単位に選択可能なことを特徴とする。
【００２８】
この発明によれば、出力ポート単位に収容出線の伝送速度（または分離部の有無）を設定でき、高速回線と低速回線をセルスイッチに自由に混在収容できる。
【００２９】
つぎの発明にかかるセル交換方法は、入力ポートから入力されたセルを宛先出線別に用意された複数の仮想出力キューへ格納するセル格納工程と、前記セル格納工程により格納されたセルの蓄積情報を基に前記仮想出力キュー間の出力調停を行う調停工程と、前記仮想出力キューから入力されたセルを宛先出線を収容する出力ポートへ転送する交換工程と、高速な前記出力ポートから入力されたセルを低速な宛先出線に振り分ける分離工程を備えたセル交換方法において、前記仮想出力キューについて複数のグループ分けをし、前記調停工程は複数のグループの内各グループごとに時分割動作にて順番に調停の対象とすると共に調停の対象となったグループ内の前記仮想出力キューに対してのみセルの出力を許可することを特徴とする。
【００３０】
この発明によれば、グループ分けした時分割動作によって調停時の条件（調停時間とセル転送パス数）を高速回線収容時と同一にすることができ、アービタ部の（デバイスの）動作速度ネックの発生を抑えられる。
【００３１】
つぎの発明にかかるセル交換方法は、上記の発明において、分離工程にて時分割動作を行うことを特徴とする。
【００３２】
この発明によれば、グループ分けした時分割動作をこの分離工程でも実行することによってセルヘッダを参照して振り分ける工程が不要となる上、分離工程に入力される各グループ宛のセルレートは低速回線（出線）上のセルレートと同一かつ一定となるため、速度変換バッファを大容量にする必要がなくなり、小容量速度変換バッファを用意するだけで済む。
【００３３】
つぎの発明にかかるセル交換方法は、上記の発明において、低速な複数の入線を高速な入力ポートへ多重する多重化工程を備えたことを特徴とする。
【００３４】
この発明によれば、低速な入線を高速にできることで、異速度回線収容機能が得られる。
【００３５】
【発明の実施の形態】
以下に添付図１〜６を参照して、この発明にかかる好適な実施の形態を詳細に説明する。なお図において、図７、８と同一部分には同符号を付す。
【００３６】
実施の形態１．
図１はこの発明の実施の形態１であるセルスイッチの構成例を示す図である。図１において、１は低速な複数の入線１０を高速な入力ポート１１へ多重する多重化部、２は入力ポート１１から入力されたセルを宛先出線１３別に格納する入力バッファ部、３は入力バッファ部２内において宛先出線１３別に実際にセルを格納する仮想出力キュー、４は入力バッファ部２から通知された全ての仮想出力キュー３内のセル蓄積情報を基に、所定のアルゴリズムに従って仮想出力キュー３間の出力調停（次にセル送出許可を与える仮想出力キュー３を選択すること）を行うアービタ部、５はアービタ部４からの交換情報に従って入力バッファ部２から入力されたセルを宛先出線１３へ転送するスイッチ部、６は高速な出力ポート１２から入力されたセルを低速な出線１３に振り分ける分離部、７は分離部６内において宛先出線１３別にセルを格納し出力ポート１２と出線１３の間の物理伝送速度の違いを吸収するための小容量速度変換バッファである。
【００３７】
上述並びに図１に示すように、この発明の実施の形態１の基本的なブロック構成は、図８に示した従来例とほぼ同じであるが、アービタ部４の動作と分離部６の動作が従来例とは異なる。
【００３８】
上述のセルスイッチにおいて、各入線１０から入力されたセルは、まず多重化部１において入力ポート１１の伝送速度に多重化される。次に入力ポート１１から入力バッファ部２に入力されたセルは、そのヘッダ内の宛先情報に従って、所望の宛先出線１３に対応した仮想出力キュー３に格納される。例えば、出線＃１Ａ宛のセルは、各入力バッファ部２内の出線＃１Ａに対応した仮想出力キュー３に格納される。
【００３９】
ここで、仮想出力キュー３は、４つのグループ（グループＡ〜Ｄ）に分類されている。従来方式にはこのようなグループ分けの概念はなく、従来方式のアービタ部４１は常に全ての仮想出力キュー３を調停の対象とするが、この実施の形態１によるアービタ部４は一度に１つのグループしか調停の対象としない。さらに、アービタ部４は、調停の対象となるグループをセル時間（タイムスロット）単位に１つずつ変化（例えば、Ａ→Ｂ→Ｃ→Ｄ→Ａ→・・・＝４セル時間で一巡）させるものである。
【００４０】
アービタ部４は、当該セル時間（タイムスロット）に調停の対象となったグループに属する仮想出力キュー３の状態（セル蓄積情報）のみを監視して、転送待ちのセルが蓄積されている当該グループに属する仮想出力キュー３の中から「入線同士／出線同士が重ならない複数のセル転送パスの組み合せ」を一組抽出し、当該セル転送パスに対応する仮想出力キュー３に対してセルの送出を許可（仮想出力キュー調停情報を出力）する。
【００４１】
図１に示したセルスイッチの構成例を、論理的な動作に着目して書き直すと図２に示すような構成となる。つまり、論理的には、高速回線収容時と同じ構成の入力バッファ部２を持つ独立した４つのセルスイッチが、１セル時間（タイムスロット）毎に順番に動作しているのと等しくなっている。但し、物理的には、アービタ部４もスイッチ部５も図１に示した通り１つずつしか存在していない。
【００４２】
このような時分割動作により、各セル時間（タイムスロット）において調停の対象となる仮想出力キュー３の数（＝セル転送パス数）を全体の１／４に減らし、見掛け上高速回線収容時と同数にすることができる。つまり、調停時の条件（調停時間とセル転送パス数）を高速回線収容時と同一にすることができ、アービタ部４の（デバイスの）動作速度ネックの発生を抑えられるという効果を得る。
【００４３】
ちなみに、常に全ての仮想出力キュー３を調停の対象とする従来方式の方が、若干セルスイッチとしての性能（セル廃棄特性等）が良くなるが、これは過剰品質とも言える。この実施の形態１による方式でも、各セル時間（タイムスロット）内の動作は高速回線収容時と論理的に全く同一となるため、高速回線収容時の性能が十分であれば、低速回線収容時の性能も十分である。
【００４４】
また、上記時分割動作により、後段の分離部６に対しては、グループＡ〜Ｄに属する低速出線１３宛のセルが１セル時間（タイムスロット）毎に順番に入力されることになる。１つのグループに着目すると、分離部６に入力される当該グループ宛のセルレートは、低速回線（出線）上のセルレートと同一かつ一定となるため、分離部６には大容量速度変換バッファ７１を搭載する必要がなくなり、物理伝送速度を高速回線から低速回線に変換する１〜２セル分程度の小容量速度変換バッファ７を用意するだけで済む（小容量でもバッファ溢れは起きない）という効果が得られる。
【００４５】
上記時分割動作において、グループの誤認識を回避すると共に、システム全体が正常に連携して動作するためには、各部間を伝送されるセルのグループ名を何らかの方法で明示する必要がある。つまり、セルの受信側で、当該セルのグループ名を判別できるようにしておく必要がある。ここで、グループ名の明示方式の代表的なものとして、２通りの方式を図４及び図５に示す。図４に示した「フラグ情報方式」では、タイムスロット情報として、例えばグループＡに属するセルの時は’１’、それ以外のグループに属するセルの時は’０’となるようなフラグ情報を使用する。一方、図５に示した「タイムスロット番号方式」では、タイムスロット情報としてタイムスロット番号（＝グループ名）を使用する。
【００４６】
なお、図４及び図５では、フラグ情報またはタイムスロット番号をセルヘッダを利用して伝送する方式を示したが、これらの情報はセルヘッダではなく、セル伝送用のデータ線とは別に設けられた制御線を利用して伝送してもよい。
【００４７】
実施の形態２．
つぎに、この発明の実施の形態２について説明する。図３はこの発明の実施の形態２であるセルスイッチの構成例を示す図である。実施の形態２のセルスイッチの各構成要素は、図１に示す実施の形態１のセルスイッチの各構成要素と基本的に同じ動作となる。ここで、実施の形態２では、伝送速度が高速な出線（高速回線）と低速な出線（低速回線）が混在している点に特徴があり、各部に分配された出線伝送速度設定情報により、出力ポート１２単位に収容出線１３の伝送速度（または分離部６の有無）を設定できるようになっている。入力バッファ部２内の仮想出力キュー３の構成は、入線１０の伝送速度に依存せず、出線１３の伝送速度にのみ依存する。ここで、低速な出線１３を収容した出力ポート１２に対しては、仮想出力キュー３を４グループ分用意するが、高速な出線１３を収容した出力ポート１２に対しては、仮想出力キュー３を１グループ分しか用意する必要がない。
【００４８】
このような実施の形態２の構成にあって、アービタ部４は、低速な出線１３宛の仮想出力キュー３については実施の形態１と同様に時分割動作によりグループ単位に順番に調停の対象とするが、高速な出線１３宛の仮想出力キュー３については常に調停の対象とする。つまり、高速な出線１３宛の仮想出力キュー３の扱いは従来方法と同じであり、ここにグループ分けの概念は存在しない。この動作は、「高速な出線１３を収容した出力ポート１２については、アービタ部４は時分割動作を停止する」という説明をすることができる。
【００４９】
このような動作により、高速回線と低速回線をセルスイッチに自由に混在収容できる（異速度回線収容機能の実現）という効果が得られる。
【００５０】
実施の形態３．
次に、この発明の実施の形態３について説明する。図６はこの発明の実施の形態３であるセルスイッチの構成例の一部を示す図である。図６では、煩雑になるのを避けるため簡略図とし、実施の形態３の動作説明に不要な多重化部１、仮想出力キュー３、小容量速度変換バッファ７の表記を省略しているが、基本的には存在する。実施の形態３のセルスイッチの各構成要素は、図１に示す実施の形態１または図３に示す実施の形態２のセルスイッチの各構成要素と基本的に同じ動作となる。但し、実施の形態３では、新たな構成要素としてタイムスロット情報生成部８が追加されており、そこから各部（多重化部１、アービタ部４、スイッチ部５、分離部６）に対してタイムスロット情報１４が分配されている。
【００５１】
このような図６の構成において、セルの基本的な交換動作そのものは、実施の形態１または実施の形態２と同一である。但し、実施の形態３では、各部の時分割動作の基準となるタイムスロット情報を、タイムスロット情報生成部８が一元的に管理・分配している点に特徴がある。例えば、スイッチ部５では、同じセル時間にアービタ部４において調停されたセル同士（同じグループのセル同士）で交換を行う必要がある。もし、各入力バッファ部２からスイッチ部５に同時に入力された複数のセルのグループ名がそれぞれ異なる場合は、スイッチ部５内の遅延調整用バッファメモリ（図示せず）を利用して、同じグループのセルが全て揃うまで待ち合わせを行う必要がある。ここで、タイムスロット情報生成部８から各入力バッファ部２に同じタイムスロット情報を分配し、全入力バッファ部２の動作タイミングを統一することによって、各入力バッファ部２から入力された複数のセルのグループ名を一つに揃えることができ、スイッチ部５における上記待ち合わせ時間を最小限に抑える効果が得られる。
【００５２】
また、システム全体の動作タイミングを一元的に管理することで、各部間を伝送されるセルのグループ名をタイムスロット情報生成部８からのタイムスロット情報より特定できるため、セルヘッダまたはセル伝送用のデータ線とは別に設けられた制御線を利用してセルのグループ名を明示する機能を削除することも可能となる。
【００５３】
実施の形態１〜３では、出力ポート１２と出線１３の数を３本としたが、これらの本数について特に制限はなく、どのような本数としてもよい。
【００５４】
実施の形態１〜３では、多重化部１と分離部６における多重数（時分割動作のタイムスロット数）を４としたが、これらの数について特に制限はなく、どのような数としてもよい。
【００５５】
【発明の効果】
以上説明したように、この発明によれば、入力ポートから入力されたセルを宛先出線別に用意された複数の仮想出力キューへ格納する入力バッファ部と、前記入力バッファ部からのセル蓄積情報を基に前記仮想出力キュー間の出力調停を行うアービタ部と、前記入力バッファ部から入力されたセルを宛先出線を収容する出力ポートへ転送するスイッチ部と、高速な前記出力ポートから入力されたセルを低速な宛先出線に振り分ける分離部を備えたセルスイッチにおいて、前記入力バッファ部内の前記仮想出力キューについて複数のグループ分けをし、前記アービタ部は複数のグループの内各グループごとに時分割動作にて順番に調停の対象とすると共に調停の対象となったグループ内の前記仮想出力キューに対してのみセルの出力を許可することにより、グループ分けした時分割動作によってセル転送パス数を見掛け上高速回線収容時と同数にすることができ、つまり、調停時の条件（調停時間とセル転送パス数）を高速回線収容時と同一にすることができ、アービタ部の（デバイスの）動作速度ネックの発生を抑えられる。
【００５６】
つぎの発明によれば、分離部にて時分割動作を行うことにより、グループ分けした時分割動作をこの分離部でも実行することによってセルヘッダを参照して振り分ける機能が不要となる上、分離部に入力される各グループ宛のセルレートは低速回線（出線）上のセルレートと同一かつ一定となるため、速度変換バッファを大容量にする必要がなくなり、小容量速度変換バッファを用意するだけで済む。
【００５７】
つぎの発明によれば、低速な複数の入線を高速な入力ポートへ多重化する多重化部を備えたことにより、低速な入線を高速にできることで、異速度回線収容機能が得られる。
【００５８】
つぎの発明によれば、セルヘッダを利用して、時分割動作のタイムスロット情報を入力バッファ部−アービタ部間、入力バッファ部−スイッチ部間、及びスイッチ部−分離部間の少なくとも一つの間にて伝送することにより、別線（制御線）を追加することなくグループの誤認識を回避すると共に、システム全体が正常に連携して動作する。
【００５９】
つぎの発明によれば、セル伝送用のデータ線とは別に設けられた制御線を利用して、時分割動作のタイムスロット情報を入力バッファ部−アービタ部間、入力バッファ部−スイッチ部間、及びスイッチ部−分離部間の少なくとも一つの間にて伝送することにより、時分割動作のタイムスロット情報を制御線によってデータとは別に管理することになり、セルヘッダ内の情報エリアの一部をタイムスロット情報用に占有する必要が無くなり、他の情報用に転用できる。
【００６０】
つぎの発明によれば、タイムスロット情報生成手段を有し、前記タイムスロット情報生成手段から分配されたタイムスロット情報に従って時分割動作を行うことにより、各入力バッファ部から入力された複数のセルのグループ名を一つに揃えることができ、スイッチ部における同一グループが全て揃うまでの待ち合わせ時間を最小限に抑えることができる。
【００６１】
つぎの発明によれば、特定のタイムスロットを示すフラグ情報をタイムスロット情報として利用することにより、グループの誤認識を回避すると共に、システム全体が正常に連携して動作できる。
【００６２】
つぎの発明によれば、タイムスロット番号をタイムスロット情報として利用することにより、グループの誤認識を回避すると共に、システム全体が正常に連携して動作できる。
【００６３】
つぎの発明によれば、アービタ部の時分割動作の動作／停止を出力ポート単位に選択可能なことにより、出力ポート単位に収容出線の伝送速度（または分離部の有無）を設定でき、高速回線と低速回線をセルスイッチに自由に混在収容できる。
【００６４】
つぎの発明によれば、入力ポートから入力されたセルを宛先出線別に用意された複数の仮想出力キューへ格納するセル格納工程と、前記セル格納工程により格納されたセルの蓄積情報を基に前記仮想出力キュー間の出力調停を行う調停工程と、前記仮想出力キューから入力されたセルを宛先出線を収容する出力ポートへ転送する交換工程と、高速な前記出力ポートから入力されたセルを低速な宛先出線に振り分ける分離工程を備えたセル交換方法において、前記仮想出力キューについて複数のグループ分けをし、前記調停工程は複数のグループの内各グループごとに時分割動作にて順番に調停の対象とすると共に調停の対象となったグループ内の前記仮想出力キューに対してのみセルの出力を許可することにより、グループ分けした時分割動作によって調停時の条件（調停時間とセル転送パス数）を高速回線収容時と同一にすることができ、アービタ部の（デバイスの）動作速度ネックの発生を抑えられる。
【００６５】
つぎの発明によれば、グループ分けした時分割動作をこの分離工程でも実行することによってセルヘッダを参照して振り分ける工程が不要となる上、分離工程に入力される各グループ宛のセルレートは低速回線（出線）上のセルレートと同一かつ一定となるため、速度変換バッファを大容量にする必要がなくなり、小容量速度変換バッファを用意するだけで済む。
【００６６】
つぎの発明によれば、低速な複数の入線を高速な入力ポートへ多重する多重化工程を備えたことにより、低速な入線を高速にできることで、異速度回線収容機能が得られる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１であるセルスイッチの構成を示すブロック図である。
【図２】 図１に示したブロック図と論理的に等価のブロック図である。
【図３】 この発明の実施の形態２であるセルスイッチの構成を示すブロック図である。
【図４】 フラグ情報をセルヘッダを利用して伝送する方式の説明図である。
【図５】 タイムスロット番号をセルヘッダを利用して伝送する方式の説明図である。
【図６】 この発明の実施の形態３であるセルスイッチの構成を示す簡略ブロック図である。
【図７】 一従来例のセルスイッチの構成を示すブロック図である。
【図８】 他の従来例のセルスイッチの構成を示すブロック図である。
【符号の説明】
１ 多重化部、２ 入力バッファ部、３ 仮想出力キュー、４ アービタ部、５ スイッチ部、６ 分離部、７ 小容量速度変換バッファ、８ タイムスロット情報生成部、１０ 入線、１１ 入力ポート、１２ 出力ポート、１３ 出線、１４ タイムスロット情報。
【発明の属する技術分野】
この発明は、ＡＴＭ通信方式にあって、データを一定の長さ（セル単位）で交換するセルスイッチ及びセル交換方法に係り、特に入力バッファ型セルスイッチの構成と制御に関する。
【０００２】
【従来の技術】
多様な通信形態に対応するＡＴＭ通信方式にあって、例えば特開平９−３２１７６８号公報には、従来の入力バッファ型セルスイッチのブロック構成及び交換動作が開示されている。このような従来例を図７に示しており、図７において、セルスイッチ（ＡＴＭスイッチ）は、入線１０（１０ａ，１０ｂ，１０ｃを指す）から入力された固定長データであるセルを宛先出線１３（１３ａ，１３ｂ，１３ｃを指す）別に格納する入力バッファ部２（２ａ，２ｂ，２ｃを指す）、入力バッファ部２内にあって宛先出線１３別に実際にセルを格納する仮想出力キュー３（３ａ，３ｂ，３ｃを指す）、入力バッファ部２から通知された全ての仮想出力キュー３内のセル蓄積情報を基に所定のアルゴリズムに従って仮想出力キュー３間の出力調停（次にセル送出許可を与える仮想出力キュー３を選択すること）を行うアービタ部４１、アービタ部４１からの交換情報に従って入力バッファ部２から入力されたセルを宛先出線１３へ転送するスイッチ部５を有する。
【０００３】
このような構成の入力バッファ型セルスイッチにおいて、各入線１０からのセルは、セルヘッダ内の宛先情報に従って、所望の宛先出線１３に対応した仮想出力キュー３に格納される。例えば、出線＃１宛のセル（図７では「ｔｏ＃１」と書かれたセル）は、各入力バッファ部２内の出線＃１に対応した仮想出力キュー３（図７では各入力バッファ部２内の最上段のキュー）に格納される。同様に出線＃２、＃３宛のセルは、２段目、３段目の各キューに格納される。
【０００４】
アービタ部４１は、全ての仮想出力キュー３の状態（セル蓄積情報）を監視して、転送待ちのセルが蓄積されている仮想出力キュー３の中から「入線同士／出線同士が重ならない複数のセル転送パスの組み合せ」を一組抽出し、当該セル転送パスに対応する仮想出力キュー３に対してセルの送出を許可（仮想出力キュー調停情報を出力）する。図７では、入線＃１→出線＃２、入線＃２→出線＃１、入線＃３→出線＃３の３つのセル転送パスが１回の調停で抽出されている。なお、上記交換動作（セル転送パス抽出動作）は、１セルの転送にかかる時間（「セル時間」）（＝セル長／伝送速度）に１回行われる。
【０００５】
入力バッファ型セルスイッチは上述のような構成及び動作となっているため、出力バッファ型セルスイッチ等には必要のないアービタ部４１の搭載が必要となり、この部分の動作速度が入力バッファ型セルスイッチの交換容量の上限を決める主要因となっている。ここで、交換容量とは「収容回線速度（伝送速度）×収容回線数（入線または出線数）」を意味する。
【０００６】
一方、セル長は一定なので、伝送速度に反比例して１セル時間である全体の調停時間が小すなわち短くなり、収容回線数に反比例して１回線（出線）当りの調停時間（＝セル時間／収容回線数）が小すなわち短くなる。そして、この調停時間とアービタ部４１を搭載しているデバイス（ＬＳＩ）の動作速度の関係から、当該入力バッファ型セルスイッチの理論的な最大交換容量が決定されることになる。
【０００７】
図８は、収容回線数の増加に伴うＬＳＩのピン数不足等による実装上の問題を回避するためのブロック構成（スイッチ構成例）を示しており、例えば特開平１０−１２６４１９号公報に開示される。図８において、セルスイッチ（ＡＴＭスイッチ）は、図７に示す構成の外に、低速な複数の入線１０を高速な入力ポート１１（１１ａ，１１ｂ，１１ｃを指す）へ多重する多重化部１（１ａ，１ｂ，１ｃを指す）、高速な出力ポート１２（１２ａ，１２ｂ，１２ｃ）から出力されたセルを低速な出線１３に振り分ける分離部６１（６１ａ，６１ｂ，６１ｃを指す）、分離部６１内において宛先出線１３別にセルを格納し出力ポート１２と出線１３の間の物理伝送速度の違いを吸収するための大容量速度変換バッファ７１（７１ａ，７１ｂ，７１ｃを指す）を更に有する。なおこの場合、入線１０の伝送速度が出線１３の伝送速度より高速という特殊なケースには、多重化部１が省略される構成も考えられ、図８の構成において、入線１０の伝送速度が出線１３の伝送速度の丁度４倍の場合、多重化部１が省略され、入力ポート１１に入線１０が直接収容される構成となる。
【０００８】
【発明が解決しようとする課題】
上述のようなセルスイッチにおいて、実際のアプリケーションでは、セルスイッチに対して伝送速度の異なる回線（例えば１０Ｇｂｐｓ回線と２．４Ｇｂｐｓ回線）を同時に収容する機能（異速度回線収容機能）が、ユーザから求められる場合が多い。この場合、図８に示すようにセルスイッチの入力ポート１１と出力ポート１２の伝送速度を高速回線と等しくし、高速回線はそのままとする一方低速回線は前段の多重化部１で高速回線の伝送速度に多重化してからセルスイッチに収容するという構成が考えられる。あるいは、低速回線だけをセルスイッチに多数収容する場合でも、前記ＬＳＩのピン数不足等による実装上の問題を回避するために、図８に示す構成とするのが得策と考えられる。なお、図８では、低速回線と高速回線（入出力ポート）の伝送速度比が丁度４倍の例（仮想出力キュー＃１Ａ〜＃Ｄに対して例えば入線（出線）＃１Ａ〜＃１Ｄのような例）を示している。
【０００９】
各入力バッファ部２内の仮想出力キュー３の数は、出線１３の数に比例して増加する。このため、図８に示した構成例では、低速回線収容時の仮想出力キュー３の数は高速回線収容時の４倍となる。つまり、高速回線収容時よりも低速回線収容時の方が、調停の対象となる仮想出力キュー３（＝セル転送パス）が１出力ポート１２当り４倍となるため、アービタ部４１のハードウェア規模が大きくなり、それが原因でデバイス（ＬＳＩ）の動作速度ネックが生じる可能性がある。さらに、図８に示す構成では、後段の分離部６１に対して各出線１３宛のセルが不規則に入力される。このため、分離部６１においてセルを宛先出線１３別に正確に分離するには、セルヘッダを参照して振り分ける必要がある上、セルが不規則に入力されてもバッファ溢れを起こさない容量を有する大容量速度変換バッファ７１も備えなければならないという問題点があった。
【００１０】
この発明は上記に鑑みてなされたもので、低速回線収容時にもアービタ部４１の（デバイスの）動作速度ネックの発生を抑えること、さらに大容量速度変換バッファを用いずに従来方式と同等の低速回線収容機能を実現することを得るセルスイッチ及びセル交換方法の提供を目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかるセルスイッチは、入力ポートから入力されたセルを宛先出線別に用意された複数の仮想出力キューへ格納する入力バッファ部と、前記入力バッファ部からのセル蓄積情報を基に前記仮想出力キュー間の出力調停を行うアービタ部と、前記入力バッファ部から入力されたセルを宛先出線を収容する出力ポートへ転送するスイッチ部と、高速な前記出力ポートから入力されたセルを低速な宛先出線に振り分ける分離部を備えたセルスイッチにおいて、前記入力バッファ部内の前記仮想出力キューについて複数のグループ分けをし、前記アービタ部は複数のグループの内各グループごとに時分割動作にて順番に調停の対象とすると共に調停の対象となったグループ内の前記仮想出力キューに対してのみセルの出力を許可することを特徴とする。
【００１２】
この発明によれば、グループ分けした時分割動作によってセル転送パス数を見掛け上高速回線収容時と同数にすることができ、つまり、調停時の条件（調停時間とセル転送パス数）を高速回線収容時と同一にすることができ、アービタ部の（デバイスの）動作速度ネックの発生を抑えられる。
【００１３】
つぎの発明にかかるセルスイッチは、上記の発明において、分離部にて時分割動作を行うことを特徴とする。
【００１４】
この発明によれば、グループ分けした時分割動作をこの分離部でも実行することによってセルヘッダを参照して振り分ける機能が不要となる上、分離部に入力される各グループ宛のセルレートは低速回線（出線）上のセルレートと同一かつ一定となるため、速度変換バッファを大容量にする必要がなくなり、小容量速度変換バッファを用意するだけで済む。
【００１５】
つぎの発明にかかるセルスイッチは、上記の発明において、低速な複数の入線を高速な入力ポートへ多重化する多重化部を備えたことを特徴とする。
【００１６】
この発明によれば、低速な入線を高速にできることで、異速度回線収容機能が得られる。
【００１７】
つぎの発明にかかるセルスイッチは、上記の発明において、セルヘッダを利用して、時分割動作のタイムスロット情報を入力バッファ部−アービタ部間、入力バッファ部−スイッチ部間、及びスイッチ部−分離部間の少なくとも一つの間にて伝送することを特徴とする。
【００１８】
この発明によれば、別線（制御線）を追加することなくグループの誤認識を回避すると共に、システム全体が正常に連携して動作する。
【００１９】
つぎの発明にかかるセルスイッチは、上記の発明において、セル伝送用のデータ線とは別に設けられた制御線を利用して、時分割動作のタイムスロット情報を入力バッファ部−アービタ部間、入力バッファ部−スイッチ部間、及びスイッチ部−分離部間の少なくとも一つの間にて伝送することを特徴とする。
【００２０】
この発明によれば、時分割動作のタイムスロット情報を制御線によってデータとは別に管理することになり、セルヘッダ内の情報エリアの一部をタイムスロット情報用に占有する必要が無くなり、他の情報用に転用できる。
【００２１】
つぎの発明にかかるセルスイッチは、上記の発明において、タイムスロット情報生成手段を有し、前記タイムスロット情報生成手段から分配されたタイムスロット情報に従って時分割動作を行うことを特徴とする。
【００２２】
この発明によれば、各部の時分割動作の基準となるタイムスロット情報をタイムスロット情報生成部が一元的に管理／分配することにより、各入力バッファ部から入力された複数のセルのグループ名を一つに揃えることができ、スイッチ部における同一グループが全て揃うまでの待ち合わせ時間を最小限に抑えることができる。
【００２３】
つぎの発明にかかるセルスイッチは、上記の発明において、特定のタイムスロットを示すフラグ情報をタイムスロット情報として利用することを特徴とする。
【００２４】
この発明によれば、グループの誤認識を回避すると共に、システム全体が正常に連携して動作できる。
【００２５】
つぎの発明にかかるセルスイッチは、上記の発明において、タイムスロット番号をタイムスロット情報として利用することを特徴とする。
【００２６】
この発明によれば、グループの誤認識を回避すると共に、システム全体が正常に連携して動作できる。
【００２７】
つぎの発明にかかるセルスイッチは、上記の発明において、アービタ部の時分割動作の動作／停止を出力ポート単位に選択可能なことを特徴とする。
【００２８】
この発明によれば、出力ポート単位に収容出線の伝送速度（または分離部の有無）を設定でき、高速回線と低速回線をセルスイッチに自由に混在収容できる。
【００２９】
つぎの発明にかかるセル交換方法は、入力ポートから入力されたセルを宛先出線別に用意された複数の仮想出力キューへ格納するセル格納工程と、前記セル格納工程により格納されたセルの蓄積情報を基に前記仮想出力キュー間の出力調停を行う調停工程と、前記仮想出力キューから入力されたセルを宛先出線を収容する出力ポートへ転送する交換工程と、高速な前記出力ポートから入力されたセルを低速な宛先出線に振り分ける分離工程を備えたセル交換方法において、前記仮想出力キューについて複数のグループ分けをし、前記調停工程は複数のグループの内各グループごとに時分割動作にて順番に調停の対象とすると共に調停の対象となったグループ内の前記仮想出力キューに対してのみセルの出力を許可することを特徴とする。
【００３０】
この発明によれば、グループ分けした時分割動作によって調停時の条件（調停時間とセル転送パス数）を高速回線収容時と同一にすることができ、アービタ部の（デバイスの）動作速度ネックの発生を抑えられる。
【００３１】
つぎの発明にかかるセル交換方法は、上記の発明において、分離工程にて時分割動作を行うことを特徴とする。
【００３２】
この発明によれば、グループ分けした時分割動作をこの分離工程でも実行することによってセルヘッダを参照して振り分ける工程が不要となる上、分離工程に入力される各グループ宛のセルレートは低速回線（出線）上のセルレートと同一かつ一定となるため、速度変換バッファを大容量にする必要がなくなり、小容量速度変換バッファを用意するだけで済む。
【００３３】
つぎの発明にかかるセル交換方法は、上記の発明において、低速な複数の入線を高速な入力ポートへ多重する多重化工程を備えたことを特徴とする。
【００３４】
この発明によれば、低速な入線を高速にできることで、異速度回線収容機能が得られる。
【００３５】
【発明の実施の形態】
以下に添付図１〜６を参照して、この発明にかかる好適な実施の形態を詳細に説明する。なお図において、図７、８と同一部分には同符号を付す。
【００３６】
実施の形態１．
図１はこの発明の実施の形態１であるセルスイッチの構成例を示す図である。図１において、１は低速な複数の入線１０を高速な入力ポート１１へ多重する多重化部、２は入力ポート１１から入力されたセルを宛先出線１３別に格納する入力バッファ部、３は入力バッファ部２内において宛先出線１３別に実際にセルを格納する仮想出力キュー、４は入力バッファ部２から通知された全ての仮想出力キュー３内のセル蓄積情報を基に、所定のアルゴリズムに従って仮想出力キュー３間の出力調停（次にセル送出許可を与える仮想出力キュー３を選択すること）を行うアービタ部、５はアービタ部４からの交換情報に従って入力バッファ部２から入力されたセルを宛先出線１３へ転送するスイッチ部、６は高速な出力ポート１２から入力されたセルを低速な出線１３に振り分ける分離部、７は分離部６内において宛先出線１３別にセルを格納し出力ポート１２と出線１３の間の物理伝送速度の違いを吸収するための小容量速度変換バッファである。
【００３７】
上述並びに図１に示すように、この発明の実施の形態１の基本的なブロック構成は、図８に示した従来例とほぼ同じであるが、アービタ部４の動作と分離部６の動作が従来例とは異なる。
【００３８】
上述のセルスイッチにおいて、各入線１０から入力されたセルは、まず多重化部１において入力ポート１１の伝送速度に多重化される。次に入力ポート１１から入力バッファ部２に入力されたセルは、そのヘッダ内の宛先情報に従って、所望の宛先出線１３に対応した仮想出力キュー３に格納される。例えば、出線＃１Ａ宛のセルは、各入力バッファ部２内の出線＃１Ａに対応した仮想出力キュー３に格納される。
【００３９】
ここで、仮想出力キュー３は、４つのグループ（グループＡ〜Ｄ）に分類されている。従来方式にはこのようなグループ分けの概念はなく、従来方式のアービタ部４１は常に全ての仮想出力キュー３を調停の対象とするが、この実施の形態１によるアービタ部４は一度に１つのグループしか調停の対象としない。さらに、アービタ部４は、調停の対象となるグループをセル時間（タイムスロット）単位に１つずつ変化（例えば、Ａ→Ｂ→Ｃ→Ｄ→Ａ→・・・＝４セル時間で一巡）させるものである。
【００４０】
アービタ部４は、当該セル時間（タイムスロット）に調停の対象となったグループに属する仮想出力キュー３の状態（セル蓄積情報）のみを監視して、転送待ちのセルが蓄積されている当該グループに属する仮想出力キュー３の中から「入線同士／出線同士が重ならない複数のセル転送パスの組み合せ」を一組抽出し、当該セル転送パスに対応する仮想出力キュー３に対してセルの送出を許可（仮想出力キュー調停情報を出力）する。
【００４１】
図１に示したセルスイッチの構成例を、論理的な動作に着目して書き直すと図２に示すような構成となる。つまり、論理的には、高速回線収容時と同じ構成の入力バッファ部２を持つ独立した４つのセルスイッチが、１セル時間（タイムスロット）毎に順番に動作しているのと等しくなっている。但し、物理的には、アービタ部４もスイッチ部５も図１に示した通り１つずつしか存在していない。
【００４２】
このような時分割動作により、各セル時間（タイムスロット）において調停の対象となる仮想出力キュー３の数（＝セル転送パス数）を全体の１／４に減らし、見掛け上高速回線収容時と同数にすることができる。つまり、調停時の条件（調停時間とセル転送パス数）を高速回線収容時と同一にすることができ、アービタ部４の（デバイスの）動作速度ネックの発生を抑えられるという効果を得る。
【００４３】
ちなみに、常に全ての仮想出力キュー３を調停の対象とする従来方式の方が、若干セルスイッチとしての性能（セル廃棄特性等）が良くなるが、これは過剰品質とも言える。この実施の形態１による方式でも、各セル時間（タイムスロット）内の動作は高速回線収容時と論理的に全く同一となるため、高速回線収容時の性能が十分であれば、低速回線収容時の性能も十分である。
【００４４】
また、上記時分割動作により、後段の分離部６に対しては、グループＡ〜Ｄに属する低速出線１３宛のセルが１セル時間（タイムスロット）毎に順番に入力されることになる。１つのグループに着目すると、分離部６に入力される当該グループ宛のセルレートは、低速回線（出線）上のセルレートと同一かつ一定となるため、分離部６には大容量速度変換バッファ７１を搭載する必要がなくなり、物理伝送速度を高速回線から低速回線に変換する１〜２セル分程度の小容量速度変換バッファ７を用意するだけで済む（小容量でもバッファ溢れは起きない）という効果が得られる。
【００４５】
上記時分割動作において、グループの誤認識を回避すると共に、システム全体が正常に連携して動作するためには、各部間を伝送されるセルのグループ名を何らかの方法で明示する必要がある。つまり、セルの受信側で、当該セルのグループ名を判別できるようにしておく必要がある。ここで、グループ名の明示方式の代表的なものとして、２通りの方式を図４及び図５に示す。図４に示した「フラグ情報方式」では、タイムスロット情報として、例えばグループＡに属するセルの時は’１’、それ以外のグループに属するセルの時は’０’となるようなフラグ情報を使用する。一方、図５に示した「タイムスロット番号方式」では、タイムスロット情報としてタイムスロット番号（＝グループ名）を使用する。
【００４６】
なお、図４及び図５では、フラグ情報またはタイムスロット番号をセルヘッダを利用して伝送する方式を示したが、これらの情報はセルヘッダではなく、セル伝送用のデータ線とは別に設けられた制御線を利用して伝送してもよい。
【００４７】
実施の形態２．
つぎに、この発明の実施の形態２について説明する。図３はこの発明の実施の形態２であるセルスイッチの構成例を示す図である。実施の形態２のセルスイッチの各構成要素は、図１に示す実施の形態１のセルスイッチの各構成要素と基本的に同じ動作となる。ここで、実施の形態２では、伝送速度が高速な出線（高速回線）と低速な出線（低速回線）が混在している点に特徴があり、各部に分配された出線伝送速度設定情報により、出力ポート１２単位に収容出線１３の伝送速度（または分離部６の有無）を設定できるようになっている。入力バッファ部２内の仮想出力キュー３の構成は、入線１０の伝送速度に依存せず、出線１３の伝送速度にのみ依存する。ここで、低速な出線１３を収容した出力ポート１２に対しては、仮想出力キュー３を４グループ分用意するが、高速な出線１３を収容した出力ポート１２に対しては、仮想出力キュー３を１グループ分しか用意する必要がない。
【００４８】
このような実施の形態２の構成にあって、アービタ部４は、低速な出線１３宛の仮想出力キュー３については実施の形態１と同様に時分割動作によりグループ単位に順番に調停の対象とするが、高速な出線１３宛の仮想出力キュー３については常に調停の対象とする。つまり、高速な出線１３宛の仮想出力キュー３の扱いは従来方法と同じであり、ここにグループ分けの概念は存在しない。この動作は、「高速な出線１３を収容した出力ポート１２については、アービタ部４は時分割動作を停止する」という説明をすることができる。
【００４９】
このような動作により、高速回線と低速回線をセルスイッチに自由に混在収容できる（異速度回線収容機能の実現）という効果が得られる。
【００５０】
実施の形態３．
次に、この発明の実施の形態３について説明する。図６はこの発明の実施の形態３であるセルスイッチの構成例の一部を示す図である。図６では、煩雑になるのを避けるため簡略図とし、実施の形態３の動作説明に不要な多重化部１、仮想出力キュー３、小容量速度変換バッファ７の表記を省略しているが、基本的には存在する。実施の形態３のセルスイッチの各構成要素は、図１に示す実施の形態１または図３に示す実施の形態２のセルスイッチの各構成要素と基本的に同じ動作となる。但し、実施の形態３では、新たな構成要素としてタイムスロット情報生成部８が追加されており、そこから各部（多重化部１、アービタ部４、スイッチ部５、分離部６）に対してタイムスロット情報１４が分配されている。
【００５１】
このような図６の構成において、セルの基本的な交換動作そのものは、実施の形態１または実施の形態２と同一である。但し、実施の形態３では、各部の時分割動作の基準となるタイムスロット情報を、タイムスロット情報生成部８が一元的に管理・分配している点に特徴がある。例えば、スイッチ部５では、同じセル時間にアービタ部４において調停されたセル同士（同じグループのセル同士）で交換を行う必要がある。もし、各入力バッファ部２からスイッチ部５に同時に入力された複数のセルのグループ名がそれぞれ異なる場合は、スイッチ部５内の遅延調整用バッファメモリ（図示せず）を利用して、同じグループのセルが全て揃うまで待ち合わせを行う必要がある。ここで、タイムスロット情報生成部８から各入力バッファ部２に同じタイムスロット情報を分配し、全入力バッファ部２の動作タイミングを統一することによって、各入力バッファ部２から入力された複数のセルのグループ名を一つに揃えることができ、スイッチ部５における上記待ち合わせ時間を最小限に抑える効果が得られる。
【００５２】
また、システム全体の動作タイミングを一元的に管理することで、各部間を伝送されるセルのグループ名をタイムスロット情報生成部８からのタイムスロット情報より特定できるため、セルヘッダまたはセル伝送用のデータ線とは別に設けられた制御線を利用してセルのグループ名を明示する機能を削除することも可能となる。
【００５３】
実施の形態１〜３では、出力ポート１２と出線１３の数を３本としたが、これらの本数について特に制限はなく、どのような本数としてもよい。
【００５４】
実施の形態１〜３では、多重化部１と分離部６における多重数（時分割動作のタイムスロット数）を４としたが、これらの数について特に制限はなく、どのような数としてもよい。
【００５５】
【発明の効果】
以上説明したように、この発明によれば、入力ポートから入力されたセルを宛先出線別に用意された複数の仮想出力キューへ格納する入力バッファ部と、前記入力バッファ部からのセル蓄積情報を基に前記仮想出力キュー間の出力調停を行うアービタ部と、前記入力バッファ部から入力されたセルを宛先出線を収容する出力ポートへ転送するスイッチ部と、高速な前記出力ポートから入力されたセルを低速な宛先出線に振り分ける分離部を備えたセルスイッチにおいて、前記入力バッファ部内の前記仮想出力キューについて複数のグループ分けをし、前記アービタ部は複数のグループの内各グループごとに時分割動作にて順番に調停の対象とすると共に調停の対象となったグループ内の前記仮想出力キューに対してのみセルの出力を許可することにより、グループ分けした時分割動作によってセル転送パス数を見掛け上高速回線収容時と同数にすることができ、つまり、調停時の条件（調停時間とセル転送パス数）を高速回線収容時と同一にすることができ、アービタ部の（デバイスの）動作速度ネックの発生を抑えられる。
【００５６】
つぎの発明によれば、分離部にて時分割動作を行うことにより、グループ分けした時分割動作をこの分離部でも実行することによってセルヘッダを参照して振り分ける機能が不要となる上、分離部に入力される各グループ宛のセルレートは低速回線（出線）上のセルレートと同一かつ一定となるため、速度変換バッファを大容量にする必要がなくなり、小容量速度変換バッファを用意するだけで済む。
【００５７】
つぎの発明によれば、低速な複数の入線を高速な入力ポートへ多重化する多重化部を備えたことにより、低速な入線を高速にできることで、異速度回線収容機能が得られる。
【００５８】
つぎの発明によれば、セルヘッダを利用して、時分割動作のタイムスロット情報を入力バッファ部−アービタ部間、入力バッファ部−スイッチ部間、及びスイッチ部−分離部間の少なくとも一つの間にて伝送することにより、別線（制御線）を追加することなくグループの誤認識を回避すると共に、システム全体が正常に連携して動作する。
【００５９】
つぎの発明によれば、セル伝送用のデータ線とは別に設けられた制御線を利用して、時分割動作のタイムスロット情報を入力バッファ部−アービタ部間、入力バッファ部−スイッチ部間、及びスイッチ部−分離部間の少なくとも一つの間にて伝送することにより、時分割動作のタイムスロット情報を制御線によってデータとは別に管理することになり、セルヘッダ内の情報エリアの一部をタイムスロット情報用に占有する必要が無くなり、他の情報用に転用できる。
【００６０】
つぎの発明によれば、タイムスロット情報生成手段を有し、前記タイムスロット情報生成手段から分配されたタイムスロット情報に従って時分割動作を行うことにより、各入力バッファ部から入力された複数のセルのグループ名を一つに揃えることができ、スイッチ部における同一グループが全て揃うまでの待ち合わせ時間を最小限に抑えることができる。
【００６１】
つぎの発明によれば、特定のタイムスロットを示すフラグ情報をタイムスロット情報として利用することにより、グループの誤認識を回避すると共に、システム全体が正常に連携して動作できる。
【００６２】
つぎの発明によれば、タイムスロット番号をタイムスロット情報として利用することにより、グループの誤認識を回避すると共に、システム全体が正常に連携して動作できる。
【００６３】
つぎの発明によれば、アービタ部の時分割動作の動作／停止を出力ポート単位に選択可能なことにより、出力ポート単位に収容出線の伝送速度（または分離部の有無）を設定でき、高速回線と低速回線をセルスイッチに自由に混在収容できる。
【００６４】
つぎの発明によれば、入力ポートから入力されたセルを宛先出線別に用意された複数の仮想出力キューへ格納するセル格納工程と、前記セル格納工程により格納されたセルの蓄積情報を基に前記仮想出力キュー間の出力調停を行う調停工程と、前記仮想出力キューから入力されたセルを宛先出線を収容する出力ポートへ転送する交換工程と、高速な前記出力ポートから入力されたセルを低速な宛先出線に振り分ける分離工程を備えたセル交換方法において、前記仮想出力キューについて複数のグループ分けをし、前記調停工程は複数のグループの内各グループごとに時分割動作にて順番に調停の対象とすると共に調停の対象となったグループ内の前記仮想出力キューに対してのみセルの出力を許可することにより、グループ分けした時分割動作によって調停時の条件（調停時間とセル転送パス数）を高速回線収容時と同一にすることができ、アービタ部の（デバイスの）動作速度ネックの発生を抑えられる。
【００６５】
つぎの発明によれば、グループ分けした時分割動作をこの分離工程でも実行することによってセルヘッダを参照して振り分ける工程が不要となる上、分離工程に入力される各グループ宛のセルレートは低速回線（出線）上のセルレートと同一かつ一定となるため、速度変換バッファを大容量にする必要がなくなり、小容量速度変換バッファを用意するだけで済む。
【００６６】
つぎの発明によれば、低速な複数の入線を高速な入力ポートへ多重する多重化工程を備えたことにより、低速な入線を高速にできることで、異速度回線収容機能が得られる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１であるセルスイッチの構成を示すブロック図である。
【図２】 図１に示したブロック図と論理的に等価のブロック図である。
【図３】 この発明の実施の形態２であるセルスイッチの構成を示すブロック図である。
【図４】 フラグ情報をセルヘッダを利用して伝送する方式の説明図である。
【図５】 タイムスロット番号をセルヘッダを利用して伝送する方式の説明図である。
【図６】 この発明の実施の形態３であるセルスイッチの構成を示す簡略ブロック図である。
【図７】 一従来例のセルスイッチの構成を示すブロック図である。
【図８】 他の従来例のセルスイッチの構成を示すブロック図である。
【符号の説明】
１ 多重化部、２ 入力バッファ部、３ 仮想出力キュー、４ アービタ部、５ スイッチ部、６ 分離部、７ 小容量速度変換バッファ、８ タイムスロット情報生成部、１０ 入線、１１ 入力ポート、１２ 出力ポート、１３ 出線、１４ タイムスロット情報。
Claims (12)
- 入力ポートから入力されたセルを宛先出線別に用意された複数の仮想出力キューへ格納する入力バッファ部と、前記入力バッファ部からのセル蓄積情報を基に前記仮想出力キュー間の出力調停を行うアービタ部と、前記入力バッファ部から入力されたセルを宛先出線を収容する出力ポートへ転送するスイッチ部と、高速な前記出力ポートから入力されたセルを低速な宛先出線に振り分ける分離部を備えたセルスイッチにおいて、
前記入力バッファ部内の前記仮想出力キューについて複数のグループ分けをし、前記アービタ部は複数のグループの内各グループごとに時分割動作にて順番に調停の対象とすると共に調停の対象となったグループ内の前記仮想出力キューに対してのみセルの出力を許可することを特徴とするセルスイッチ。 - 分離部にて時分割動作を行うことを特徴とする請求項１に記載のセルスイッチ。
- 低速な複数の入線を高速な入力ポートへ多重化する多重化部を備えたことを特徴とする請求項１または２に記載のセルスイッチ。
- セルヘッダを利用して、時分割動作のタイムスロット情報を入力バッファ部−アービタ部間、入力バッファ部−スイッチ部間、及びスイッチ部−分離部間の少なくとも一つの間にて伝送することを特徴とする請求項１〜３のいずれか一つに記載のセルスイッチ。
- セル伝送用のデータ線とは別に設けられた制御線を利用して、時分割動作のタイムスロット情報を入力バッファ部−アービタ部間、入力バッファ部−スイッチ部間、及びスイッチ部−分離部間の少なくとも一つの間にて伝送することを特徴とする請求項１〜３のいずれか一つに記載のセルスイッチ。
- タイムスロット情報生成手段を有し、前記タイムスロット情報生成手段から分配されたタイムスロット情報に従って時分割動作を行うことを特徴とする請求項１〜５のいずれか一つに記載のセルスイッチ。
- 特定のタイムスロットを示すフラグ情報をタイムスロット情報として利用することを特徴とする請求項１〜６のいずれか一つに記載のセルスイッチ。
- タイムスロット番号をタイムスロット情報として利用することを特徴とする請求項１〜６のいずれか一つに記載のセルスイッチ。
- アービタ部の時分割動作の動作／停止を出力ポート単位に選択可能なことを特徴とする請求項１〜８のいずれか一つに記載のセルスイッチ。
- 入力ポートから入力されたセルを宛先出線別に用意された複数の仮想出力キューへ格納するセル格納工程と、前記セル格納工程により格納されたセルの蓄積情報を基に前記仮想出力キュー間の出力調停を行う調停工程と、前記仮想出力キューから入力されたセルを宛先出線を収容する出力ポートへ転送する交換工程と、高速な前記出力ポートから入力されたセルを低速な宛先出線に振り分ける分離工程を備えたセル交換方法において、
前記仮想出力キューについて複数のグループ分けをし、前記調停工程は複数のグループの内各グループごとに時分割動作にて順番に調停の対象とすると共に調停の対象となったグループ内の前記仮想出力キューに対してのみセルの出力を許可することを特徴とするセル交換方法。 - 分離工程にて時分割動作を行うことを特徴とする請求項１０に記載のセル交換方法。
- 低速な複数の入線を高速な入力ポートへ多重する多重化工程を備えたことを特徴とする請求項１０または１１に記載のセル交換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002177725A JP3880890B2 (ja) | 2002-06-18 | 2002-06-18 | セルスイッチ及びセル交換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002177725A JP3880890B2 (ja) | 2002-06-18 | 2002-06-18 | セルスイッチ及びセル交換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004023572A JP2004023572A (ja) | 2004-01-22 |
| JP3880890B2 true JP3880890B2 (ja) | 2007-02-14 |
Family
ID=31175678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002177725A Expired - Fee Related JP3880890B2 (ja) | 2002-06-18 | 2002-06-18 | セルスイッチ及びセル交換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3880890B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5615764B2 (ja) * | 2011-06-15 | 2014-10-29 | 日本電信電話株式会社 | パケットスイッチ及びパケットスケジューリング方法 |
-
2002
- 2002-06-18 JP JP2002177725A patent/JP3880890B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004023572A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7023841B2 (en) | Three-stage switch fabric with buffered crossbar devices | |
| US7161906B2 (en) | Three-stage switch fabric with input device features | |
| EP1779607B1 (en) | Network interconnect crosspoint switching architecture and method | |
| US6188690B1 (en) | Method and apparatus for high speed, scalable communication system | |
| US4679190A (en) | Distributed voice-data switching on multi-stage interconnection networks | |
| JP2837651B2 (ja) | 通信システム | |
| JP2788577B2 (ja) | フレーム変換方法及び装置 | |
| JP2618327B2 (ja) | 広帯域入力バッファａｔｍスイッチ | |
| EP1045558B1 (en) | Very wide memory TDM switching system | |
| US9602436B2 (en) | Switching device | |
| US7324537B2 (en) | Switching device with asymmetric port speeds | |
| JP2000261506A (ja) | レート制御されるマルチクラスの大容量パケットスイッチ | |
| US7352766B2 (en) | High-speed memory having a modular structure | |
| WO2001067691A1 (en) | NxN CROSSBAR PACKET SWITCH | |
| US7126959B2 (en) | High-speed packet memory | |
| US5513174A (en) | Telecommunication system with detection and control of packet collisions | |
| WO1999051000A1 (en) | Ampic dram system in a telecommunication switch | |
| JP2008042504A (ja) | スイッチ装置、スイッチ方法、及びプログラム | |
| US20040078459A1 (en) | Switch operation scheduling mechanism with concurrent connection and queue scheduling | |
| JP3880890B2 (ja) | セルスイッチ及びセル交換方法 | |
| US8271672B1 (en) | Guaranteed bandwidth memory apparatus and method | |
| US20040081158A1 (en) | Centralized switching fabric scheduler supporting simultaneous updates | |
| Chen et al. | Efficient shared buffer optical stars for bursty traffic and fault tolerance in 3-stage ATM switches | |
| WO2010040983A1 (en) | Switching device | |
| WO1996005558A1 (en) | A network switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061108 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |