JP2009016597A - Transistor element - Google Patents

Transistor element Download PDF

Info

Publication number
JP2009016597A
JP2009016597A JP2007177190A JP2007177190A JP2009016597A JP 2009016597 A JP2009016597 A JP 2009016597A JP 2007177190 A JP2007177190 A JP 2007177190A JP 2007177190 A JP2007177190 A JP 2007177190A JP 2009016597 A JP2009016597 A JP 2009016597A
Authority
JP
Japan
Prior art keywords
layer
transistor
hbt
substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007177190A
Other languages
Japanese (ja)
Inventor
Ryota Isono
僚多 磯野
Kazunari Fujikawa
一成 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2007177190A priority Critical patent/JP2009016597A/en
Publication of JP2009016597A publication Critical patent/JP2009016597A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transistor element of high current gain. <P>SOLUTION: In the transistor device 1 in which a heterobipolar transistor 3 is formed on a substrate 2 and a high electron mobility transistor 4 is formed on the heterobipolar transistor 3, the layer thickness of the base layer 8 of the heterobipolar transistor 3 is 120 nm or more. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、電流利得が高いトランジスタ素子に関する。   The present invention relates to a transistor element having a high current gain.

ヘテロバイポーラトランジスタ(HBT)の動作は、基本的には通常のバイポーラトランジスタ(BJT)と同様である。npn型BJTでは、エミッタからコレクタに向かって流れる電子量をベース電流(ホール電流)により制御することで、トランジスタとしての動作をさせている。すなわち、ホール電流を増やすことにより、コレクタ電流が増大する。しかし、ホール電流をさらに増やすと、ベースからエミッタに向かってホールが漏れだし、トランジスタの電流増幅率が低下する。ところが、エミッタにバンドギャップの大きな半導体材料を用いたnpn型HBTでは、ベースエミッタ界面に障壁ができ、ホールがエミッタへ漏れるのを抑えることができる。よって、HBTでは、電流増幅率を低下させずに、コレクタ電流を大きくできる。   The operation of the hetero bipolar transistor (HBT) is basically the same as that of a normal bipolar transistor (BJT). In the npn-type BJT, the amount of electrons flowing from the emitter to the collector is controlled by a base current (hole current), thereby operating as a transistor. That is, the collector current increases by increasing the Hall current. However, if the hole current is further increased, holes leak from the base toward the emitter, and the current amplification factor of the transistor decreases. However, in an npn type HBT using a semiconductor material having a large band gap for the emitter, a barrier is formed at the base-emitter interface, and leakage of holes to the emitter can be suppressed. Therefore, in the HBT, the collector current can be increased without reducing the current amplification factor.

図3に示されるように、従来のHBT素子301は、半絶縁性GaAs基板302上に、サブコレクタ層303となるn型GaAs層を厚さ500nm、コレクタ層304となるn型GaAs層を厚さ700nm、ベース層305となるp型GaAs層を厚さ50nm、エミッタ層306となるn型InGa1−xP層(x=0.48)を40nm、エミッタコンタクト層307となるn型GaAs層を100nm、gradedノンアロイ層308となるn型INGa1−xAs層(x=0→0.5)を50nm、均一組成ノンアロイ層309となるn型InGa1−xAs層(x=0.5)を50nm、を順に積層したものである。 As shown in FIG. 3, a conventional HBT element 301 has a semi-insulating GaAs substrate 302 with an n-type GaAs layer serving as a subcollector layer 303 having a thickness of 500 nm and an n-type GaAs layer serving as a collector layer 304 having a thickness. 700 nm thick, p-type GaAs layer serving as the base layer 305 is 50 nm thick, n-type In x Ga 1-x P layer (x = 0.48) serving as the emitter layer 306 is 40 nm, and n-type serving as the emitter contact layer 307 The GaAs layer is 100 nm, the n-type IN x Ga 1-x As layer (x = 0 → 0.5) to be the graded non-alloy layer 308 is 50 nm, and the n-type In x Ga 1-x As layer is the uniform composition non-alloy layer 309. (X = 0.5) are stacked in order of 50 nm.

一方、高電子移動度トランジスタ(HEMT;Hight electron mobility transistor)は、InGaAs層をチャネル層とし、チャネル層の両側又は片側に電子供給層を持つ。ヘテロ結合HEMTは、電子が高速移動する利点を活かして高速動作が可能なだけでなく、マイクロ波帯等の超高周波帯における高出力かつ高効率動作が可能である。   On the other hand, a high electron mobility transistor (HEMT) has an InGaAs layer as a channel layer and an electron supply layer on both sides or one side of the channel layer. The heterojunction HEMT not only enables high-speed operation by taking advantage of the high-speed movement of electrons, but also enables high-power and high-efficiency operation in an ultra-high frequency band such as a microwave band.

図4に示されるように、従来のHEMT素子401は、半絶縁性GaAs基板402上に、アンドープGaAsバッファ層403、n型AlGa1−xAs電子供給層404、アンドープAlGa1−xAsスペーサ層405、アンドープInGa1−xAsチャネル層406、アンドープAlGa1−xAsスペーサ層407、n型AlGa1−xAs電子供給層408、n型GaAsキャップ層409を順に積層したものである。 As shown in FIG. 4, a conventional HEMT device 401, on a semi-insulating GaAs substrate 402, an undoped GaAs buffer layer 403, n-type Al x Ga 1-x As electron supply layer 404, an undoped Al x Ga 1- x As spacer layer 405, undoped In x Ga 1-x As channel layer 406, undoped Al x Ga 1-x As spacer layer 407, n-type Al x Ga 1-x As electron supply layer 408, n-type GaAs cap layer 409 Are sequentially laminated.

これらのトランジスタ素子は、主に携帯端末の送受信用パワー増幅器に用いられてきたが、近年、音声、データだけで動画像などの大容量で多様な情報を高速で送受信する必要がでてきた。このため、携帯端末の中で最も電力消費する部品である送信用パワー増幅器らも高性能化が求められ、低電圧で動作し、かつ、消費電力を少なくしなければならない。これらは、パワー増幅器の効率を上げることにより要望に応えることができるが、一般に、増幅器を高効率で動作させた場合には出力信号の歪みが大きくなるという問題がある。歪みにより、隣接する通信チャンネルに電波が漏れだすと、当該チャンネルの信号と隣接する通信チャンネルの信号とが干渉し、送信データが異なった値になる。   These transistor elements have been mainly used in power amplifiers for transmitting and receiving mobile terminals, but in recent years, it has become necessary to transmit and receive a large amount of various information such as moving images at high speed using only voice and data. For this reason, transmission power amplifiers, which are the parts that consume the most power among portable terminals, are also required to have high performance, operate at a low voltage, and reduce power consumption. These can meet the demand by increasing the efficiency of the power amplifier, but generally there is a problem that distortion of the output signal becomes large when the amplifier is operated with high efficiency. When a radio wave leaks to an adjacent communication channel due to distortion, the signal of the channel and the signal of the adjacent communication channel interfere with each other, and the transmission data becomes a different value.

そこで、HBTとHEMTとを配線で繋いで用いるのではなく、HBTとHEMTを一体化することによって配線を減らし、消費電力と出力信号の歪みを抑えるようにしている。   Therefore, the HBT and the HEMT are not connected and used, but the wiring is reduced by integrating the HBT and the HEMT to suppress power consumption and distortion of the output signal.

図5に示したパワー増幅器モジュール501では、入力信号を駆動用HEMT502により増幅し、その増幅信号を後段の出力用HBT503によりさらに増幅して出力信号とするように構成している。   In the power amplifier module 501 shown in FIG. 5, the input signal is amplified by the driving HEMT 502, and the amplified signal is further amplified by the output HBT 503 at the subsequent stage to be an output signal.

特許文献1に開示されたトランジスタ素子は、GaAs基板上にHBTが形成され、そのHBT上にHEMTが形成されたものである。   In the transistor element disclosed in Patent Document 1, an HBT is formed on a GaAs substrate, and a HEMT is formed on the HBT.

特開2006−228784号公報JP 2006-228784 A

しかしながら、GaAs基板上にHBTを成長させた後に、そのHBT上にHEMTを成長させると、その際の成長温度(高温)のために結晶が劣化し、HBTの電流利得が低下してしまう。すなわち、HBTのみを成長させる場合には、HBTの成長直後に温度を下げることで成長温度によるHBTの劣化を防ぐことができるが、HBTの成長の後、HEMTを成長させると、HBTが長く成長温度にさらされてAs抜けにより電流利得が低下する。   However, if the HEMT is grown on the HBT after the HBT is grown on the GaAs substrate, the crystal deteriorates due to the growth temperature (high temperature) at that time, and the current gain of the HBT is lowered. That is, in the case of growing only the HBT, it is possible to prevent the deterioration of the HBT due to the growth temperature by lowering the temperature immediately after the growth of the HBT. However, if the HEMT is grown after the growth of the HBT, the HBT grows longer. The current gain decreases due to the loss of As upon exposure to temperature.

よって、GaAs基板上にHBTを成長させた後に、そのHBT上にHEMTを成長させても、電流利得が低下しないトランジスタ素子が望まれる。   Therefore, there is a demand for a transistor element in which the current gain does not decrease even if the HEMT is grown on the HBT after the HBT is grown on the GaAs substrate.

そこで、本発明の目的は、上記課題を解決し、電流利得が高いトランジスタ素子を提供することにある。   Accordingly, an object of the present invention is to solve the above problems and provide a transistor element having a high current gain.

上記目的を達成するために本発明は、基板上にヘテロバイポーラトランジスタが形成され、該ヘテロバイポーラトランジスタ上に高電子移動度トランジスタが形成されたトランジスタ素子において、上記ヘテロバイポーラトランジスタのベース層の層厚が120nm以上であるものである。   In order to achieve the above object, the present invention provides a transistor element in which a heterobipolar transistor is formed on a substrate, and a high electron mobility transistor is formed on the heterobipolar transistor. Is 120 nm or more.

上記基板がGaAs、InP等の半絶縁性化合物基板であってもよい。   The substrate may be a semi-insulating compound substrate such as GaAs or InP.

上記基板がシリコン基板であってもよい。   The substrate may be a silicon substrate.

本発明は次の如き優れた効果を発揮する。   The present invention exhibits the following excellent effects.

(1)電流利得が高い。   (1) Current gain is high.

以下、本発明の一実施形態を添付図面に基づいて詳述する。   Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

図1に示されるように、本発明に係るトランジスタ素子1は、基板2上にヘテロバイポーラトランジスタ(HBT)3が形成され、そのHBT3上に高電子移動度トランジスタ(HEMT)4が形成されたトランジスタ素子1において、上記HBT3のベース層8の層厚が120nm以上であるものである。   As shown in FIG. 1, a transistor element 1 according to the present invention is a transistor in which a heterobipolar transistor (HBT) 3 is formed on a substrate 2 and a high electron mobility transistor (HEMT) 4 is formed on the HBT 3. In the element 1, the layer thickness of the base layer 8 of the HBT 3 is 120 nm or more.

本発明のトランジスタ素子の詳細な構造を製造方法と共に説明する。   A detailed structure of the transistor element of the present invention will be described together with a manufacturing method.

半絶縁性GaAs基板2上に、エピタキシャル成長により、バッファ層5となるun−GaAs層を厚さ100nm、サブコレクタ層6となるn型GaAs層を厚さ500nm、コレクタ層7となるn型GaAs層を700nm、ベース層8となるp型GaAs層を厚さ120nm、エミッタ層9となるn型InGa1−xP層(x=0.48)を厚さ40nm、バラスト層10となるn型GaAs層を厚さ100nm、バッファ層11となるun−AlGa1−xAs層(x=0.28)を厚さ500nm、電子供給層12となるn型AlGa1−xAs層(x=0.3)を厚さ30nm、スペーサ層13となるun−AlGa1−xAs層(x=0.3)を厚さ10nm、チャネル層14となるInGa1−xAs層(x=0.18)を厚さ15nm、スペーサ層15となるun−AlGa1−xAs層(x=0.3)を厚さ10nm、電子供給層16となるn型InGa1−xP層(x=0.48)を厚さ30nm、ショットキー層17となるun−GaAs層を厚さ30nm、ストッパ層18となるn型InGa1−xP層(x=0.48)を厚さ10nm、ノンアロイ層19,20となるn型InGa1−xAs層(x=0.5)をそれぞれ厚さ50nmを順に積層することにより、本発明のトランジスタ素子1が製造される。 On the semi-insulating GaAs substrate 2, by epitaxial growth, the un-GaAs layer that becomes the buffer layer 5 has a thickness of 100 nm, the n-type GaAs layer that becomes the subcollector layer 6 has a thickness of 500 nm, and the n-type GaAs layer that becomes the collector layer 7 700 nm, the p-type GaAs layer serving as the base layer 8 is 120 nm thick, the n-type In x Ga 1-x P layer (x = 0.48) serving as the emitter layer 9 is 40 nm thick, and the n-type serving as the ballast layer 10 The type GaAs layer is 100 nm thick, the un-Al x Ga 1-x As layer (x = 0.28) serving as the buffer layer 11 is 500 nm thick, and the n-type Al x Ga 1-x As serving as the electron supply layer 12. The layer (x = 0.3) has a thickness of 30 nm, the un-Al x Ga 1-x As layer (x = 0.3) serving as the spacer layer 13 has a thickness of 10 nm, and the channel layer 14 In x Ga 1− x s layer (x = 0.18) with a thickness of 15 nm, a spacer layer 15 un-Al x Ga 1- x As layer (x = 0.3) thickness 10 nm, the electron supply layer 16 n-type In The x Ga 1-x P layer (x = 0.48) is 30 nm thick, the un-GaAs layer that is the Schottky layer 17 is 30 nm thick, and the n-type In x Ga 1-x P layer that is the stopper layer 18 ( x = 0.48) are stacked in a thickness of 10 nm and n-type In x Ga 1-x As layers (x = 0.5) to be non-alloy layers 19 and 20 are stacked in order of 50 nm in thickness, respectively. The transistor element 1 is manufactured.

このトランジスタ素子1を動作試験したところ、HBT3のベース抵抗は220Ω/sqであった。電流利得は120(電流密度1kA/cm)の増幅作用が得られた。HEMT4の移動度は4000cm/V・s、シートキャリア濃度は2.1×1012cm−2、ピンチオフ電圧は−0.5Vであった。 When this transistor element 1 was subjected to an operation test, the base resistance of the HBT 3 was 220 Ω / sq. An amplification effect with a current gain of 120 (current density 1 kA / cm 2 ) was obtained. The mobility of HEMT4 was 4000 cm 2 / V · s, the sheet carrier concentration was 2.1 × 10 12 cm −2 , and the pinch-off voltage was −0.5 V.

次に、ベース層の層厚を従来の120nm未満から本発明の120nm以上まで変えて、他の条件は同じままでトランジスタ素子を製造し、動作試験により電流利得(電流増幅率)を調べた。その結果を図2に示す。   Next, the thickness of the base layer was changed from less than 120 nm in the prior art to 120 nm or more according to the present invention, and other transistor conditions were manufactured under the same conditions. The current gain (current amplification factor) was examined by an operation test. The result is shown in FIG.

図2に示されるように、ベース層の層厚と電流利得(電流増幅率)とには関係がある。ベース層の層厚を厚くすることにより、同じベース抵抗では電流利得が高くなる。層厚が120nm以上になると、電流利得はほとんど変わらない。このことから、ベース層の層厚が120nm以上であれば十分に高い電流利得が得られると結論できる。なお、ベース抵抗はベース層の層厚とシートキャリア濃度との積で決まる。例えば、層厚を100nmから120nmに厚くするときは、これに応じてシートキャリア濃度を20%低くすることでベース抵抗が同じに保たれる。   As shown in FIG. 2, there is a relationship between the thickness of the base layer and the current gain (current amplification factor). By increasing the thickness of the base layer, the current gain increases with the same base resistance. When the layer thickness is 120 nm or more, the current gain hardly changes. From this, it can be concluded that a sufficiently high current gain can be obtained if the thickness of the base layer is 120 nm or more. The base resistance is determined by the product of the base layer thickness and the sheet carrier concentration. For example, when the layer thickness is increased from 100 nm to 120 nm, the base resistance is kept the same by reducing the sheet carrier concentration by 20% accordingly.

本発明によれば、基板2上にHBT3が形成され、そのHBT3上にHEMT4が形成されたトランジスタ素子1において、HBT3のベース層8の層厚が120nm以上としたので、ベース層の層厚が120nm未満であった従来のトランジスタ素子に比べて電流利得を高くすることができる。   According to the present invention, in the transistor element 1 in which the HBT 3 is formed on the substrate 2 and the HEMT 4 is formed on the HBT 3, the thickness of the base layer 8 of the HBT 3 is 120 nm or more. The current gain can be increased as compared with the conventional transistor element that is less than 120 nm.

以上の実施形態では、基板として半絶縁性GaAs基板を用いたが、Si基板、InP基板に対しても本発明は適用できる。   In the above embodiment, a semi-insulating GaAs substrate is used as the substrate, but the present invention can also be applied to Si substrates and InP substrates.

本発明によれば、送信用パワー増幅器において使用されるとき、低電圧で動作し、出力信号の歪みを抑え、消費電力を軽減でき、かつ、電流利得を下げることのないトランジスタ素子を提供することができる。これは、HBT3とHEMT4が同じ基板2に形成され、HBT3とHEMT4を繋ぐ配線が省略できたので、消費電力が軽減され、出力信号の歪みが抑制されたことによる。   According to the present invention, when used in a transmission power amplifier, a transistor element that operates at a low voltage, suppresses distortion of an output signal, can reduce power consumption, and does not reduce current gain is provided. Can do. This is because the HBT 3 and the HEMT 4 are formed on the same substrate 2 and the wiring connecting the HBT 3 and the HEMT 4 can be omitted, so that power consumption is reduced and distortion of the output signal is suppressed.

本発明の一実施形態を示すトランジスタ素子の積層構造図である。It is a laminated structure figure of the transistor element which shows one Embodiment of this invention. ベース層の層厚と電流増幅率との関係を示すグラフである。It is a graph which shows the relationship between the layer thickness of a base layer, and a current gain. HBT素子の積層構造図である。It is a laminated structure figure of an HBT element. HEMT素子の積層構造図である。It is a laminated structure figure of a HEMT element. 従来のパワー増幅器モジュールの回路図である。It is a circuit diagram of the conventional power amplifier module.

符号の説明Explanation of symbols

1 トランジスタ素子
2 半絶縁性GaAs基板
3 HBT
4 HEMT
5 バッファ層
6 サブコレクタ層
7 コレクタ層
8 ベース層
9 エミッタ層
10 バラスト層
11 バッファ層
12 電子供給層
13 スペーサ層
14 チャネル層
15 スペーサ層
16 電子供給層
17 ショットキー層
18 ストッパ層
19 ノンアロイ層
20 ノンアロイ層
1 Transistor element 2 Semi-insulating GaAs substrate 3 HBT
4 HEMT
5 buffer layer 6 subcollector layer 7 collector layer 8 base layer 9 emitter layer 10 ballast layer 11 buffer layer 12 electron supply layer 13 spacer layer 14 channel layer 15 spacer layer 16 electron supply layer 17 Schottky layer 18 stopper layer 19 non-alloy layer 20 Non-alloy layer

Claims (3)

基板上にヘテロバイポーラトランジスタが形成され、該ヘテロバイポーラトランジスタ上に高電子移動度トランジスタが形成されたトランジスタ素子において、上記ヘテロバイポーラトランジスタのベース層の層厚が120nm以上であることを特徴とするトランジスタ素子。   A transistor element in which a heterobipolar transistor is formed on a substrate, and a high electron mobility transistor is formed on the heterobipolar transistor, wherein the layer thickness of the base layer of the heterobipolar transistor is 120 nm or more element. 上記基板がGaAs、InP等の半絶縁性化合物基板であることを特徴とする請求項1記載のトランジスタ素子。   2. The transistor element according to claim 1, wherein the substrate is a semi-insulating compound substrate such as GaAs or InP. 上記基板がシリコン基板であることを特徴とする請求項1記載のトランジスタ素子。   2. The transistor element according to claim 1, wherein the substrate is a silicon substrate.
JP2007177190A 2007-07-05 2007-07-05 Transistor element Pending JP2009016597A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007177190A JP2009016597A (en) 2007-07-05 2007-07-05 Transistor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007177190A JP2009016597A (en) 2007-07-05 2007-07-05 Transistor element

Publications (1)

Publication Number Publication Date
JP2009016597A true JP2009016597A (en) 2009-01-22

Family

ID=40357141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007177190A Pending JP2009016597A (en) 2007-07-05 2007-07-05 Transistor element

Country Status (1)

Country Link
JP (1) JP2009016597A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263018A (en) * 2009-04-30 2010-11-18 Hitachi Cable Ltd Method of manufacturing epitaxial wafer for transistor element
DE102010004314A1 (en) 2009-05-26 2010-12-02 Mitsubishi Electric Corp. power amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263018A (en) * 2009-04-30 2010-11-18 Hitachi Cable Ltd Method of manufacturing epitaxial wafer for transistor element
DE102010004314A1 (en) 2009-05-26 2010-12-02 Mitsubishi Electric Corp. power amplifier
US7928804B2 (en) 2009-05-26 2011-04-19 Mitsubishi Electric Corporation Power amplifier

Similar Documents

Publication Publication Date Title
EP1965434B1 (en) Compound semiconductor device and doherty amplifier using compound semiconductor device
JP2003297849A (en) Heterojunction bipolar transistor and manufacture method therefor
JP2013074210A (en) Semiconductor device and manufacturing method of semiconductor device
KR100647354B1 (en) Gallium arsenide hbt having increased performance and method for its fabrication
US20020076890A1 (en) Silicon carbide: germanium (sic:ge) heterojunction bipolar transistor; a new semiconductor transistor for high-speed, high-power applications
JP2009032724A (en) Field effect transistor (fet), power amplifier module and mobile communication device with the same, and method of manufacturing fet
JP2009016597A (en) Transistor element
JP2006228784A (en) Compound semiconductor epitaxial wafer
JP2009081284A (en) Transistor device
TWI745095B (en) Epitaxial structure and transistor
JP2012160662A (en) Method of manufacturing epitaxial wafer for transistors
JP5487708B2 (en) Method for manufacturing epitaxial wafer for transistor element
JP2012124221A (en) Transistor element and method of manufacturing epitaxial wafer for transistor
JP2004221363A (en) Epitaxial wafer for high-speed electron mobility transistor
JP2011192734A (en) Transistor element
JP2012164753A (en) Epitaxial wafer for transistor
CN109727862B (en) Semiconductor device and method for manufacturing the same
JP2009194379A (en) Transistor device
JP5217110B2 (en) Semiconductor device
CN216649625U (en) Super-linear radio frequency amplifier and radio frequency equipment
JP2013074142A (en) Method for manufacturing epitaxial wafer for transistor
JPH09307100A (en) Field-effect semiconductor device
JP2013008914A (en) Transistor element
JP4695736B2 (en) Heterojunction bipolar transistor
JP2004022835A (en) Epitaxial wafer for heterojunction bipolar transistor, and the heterojunction bipolar transistor