JP5217110B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5217110B2 JP5217110B2 JP2006118835A JP2006118835A JP5217110B2 JP 5217110 B2 JP5217110 B2 JP 5217110B2 JP 2006118835 A JP2006118835 A JP 2006118835A JP 2006118835 A JP2006118835 A JP 2006118835A JP 5217110 B2 JP5217110 B2 JP 5217110B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- emitter
- collector
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は半導体装置に関し、特にヘテロ接合型バイポーラトランジスタを有する半導体装置に関するものである。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a heterojunction bipolar transistor.
バイポーラトランジスタの一種であるヘテロ接合型バイポーラトランジスタ(Heterojunction Bipolar Transistor:以下、HBTとも称する。)は、エミッタ層にベース層よりもバンドギャップが広い材料を用いたバイポーラトランジスタであって、エミッタ層よりもベース層の不純物濃度を濃くしてもエミッタ層からベース層への電子の注入効率(エミッタ効率)を高く保つことができる。従って、エミッタ効率の劣化による電流利得の減少を引き起こすことなく、エミッタ・ベース間容量、ベース抵抗を低減でき、ベース層のパンチスルーを抑制できる等の基本的な利点を有する。 A heterojunction bipolar transistor (hereinafter also referred to as HBT), which is a kind of bipolar transistor, is a bipolar transistor using a material having a wider band gap than the base layer for the emitter layer. Even if the impurity concentration of the base layer is increased, the injection efficiency (emitter efficiency) of electrons from the emitter layer to the base layer can be kept high. Therefore, there is a basic advantage that the emitter-base capacitance and the base resistance can be reduced and punch-through of the base layer can be suppressed without causing a decrease in current gain due to deterioration of the emitter efficiency.
図24について、従来のHBTの一例74aを説明する(後記の特許文献1を参照)。
An example 74a of a conventional HBT will be described with reference to FIG. 24 (see
このヘテロ接合型バイポーラトランジスタ74aにおいては、半絶縁性GaAs基板(図示せず)上に、n+型GaAsサブコレクタ層(図示せず)、n型GaAsコレクタ層53、p型GaAsベース層54、n型AlGaAsエミッタ層55、n+型GaAsエミッタコンタクト層55b、ベース電極65及びエミッタ電極66を積層して形成し、エミッタ層55、エミッタコンタクト層55b及びエミッタ電極66の側面を絶縁膜70で覆っている。
In this heterojunction bipolar transistor 74a, on a semi-insulating GaAs substrate (not shown), an n + -type GaAs subcollector layer (not shown), an n-type GaAs collector layer 53, a p-type GaAs base layer 54, The n-type
そして、コレクタ層53上のベース層に、濃度1×1020cm-3のカーボンが添加された真性ベース領域54bが形成されているが、このカーボンは水素によりパッシベーションされるため、正孔濃度は5×1019cm-3である。 An intrinsic base region 54b to which carbon having a concentration of 1 × 10 20 cm −3 is added is formed in the base layer on the collector layer 53. Since this carbon is passivated by hydrogen, the hole concentration is 5 × 10 19 cm −3 .
更に、ベース層周辺の表面部には、同じく濃度1×1020cm-3のカーボンが添加された外部ベース領域(ベースコンタクト領域)54cが形成されているが、このカーボンはほぼ100%活性化しているため、正孔濃度は1×1020cm-3になっている。なお、真性ベース領域54b上にエミッタ層55がヘテロ結合して形成され、外部ベース領域54c上に、ベース電極65がオーミック接触して形成されている。
Further, an external base region (base contact region) 54c to which carbon having a concentration of 1 × 10 20 cm −3 is added is formed on the surface portion around the base layer. This carbon is almost 100% activated. Therefore, the hole concentration is 1 × 10 20 cm −3 . The
図25には、ヘテロ接合型バイポーラトランジスタの別の例74bが示されている(後記の特許文献2を参照)。
FIG. 25 shows another example 74b of a heterojunction bipolar transistor (see
このヘテロ接合型バイポーラトランジスタ74bは、半絶縁性GaAs基板51上に、積層されたサブコレクタ層52、GaAsコレクタ層53、p型AlGaAsベース層54、n型AlGaAsエミッタ層55、n型InGaAsエミッタキャップ層76、エミッタコンタクト層55b、コレクタ電極67、ベース電極65及びエミッタ電極66が形成されたものである。
The heterojunction bipolar transistor 74b includes a sub-collector layer 52, a GaAs collector layer 53, a p-type AlGaAs base layer 54, an n-type
そして、非合金型電極材料よりなるエミッタ電極66がHBT74bの作製工程の最初の段階で形成され、このエミッタ電極66に対して、エミッタメサ及びベース電極65がセルフアライン(自己整合的)に形成され、更に、ベース電極65に対してベース、コレクタメサがセルフアライン的に形成される。
Then, an emitter electrode 66 made of a non-alloy type electrode material is formed in the first stage of the manufacturing process of the HBT 74b, and an emitter mesa and a
このHBT74bは、エミッタレッジ構造を有していて、エミッタ層55の下部が延設され、この延設部上にベース電極65が形成され、その下部にPt拡散領域(ベースコンタクト)73が形成されていると、ベース層54の表面が被覆され、その表面での再結合を効果的に防止できるものである。
The HBT 74b has an emitter ledge structure, and the lower portion of the
こうしたHBTは高い電流駆動能力を有することから、電力増幅器(パワーアンプ:以下、PAとも称する。)用デバイスとして優れ、さらに単一電源動作が容易であるというメリットから、近年、移動体通信端末用PAとして使用されている Since these HBTs have a high current drive capability, they are excellent as power amplifier (power amplifier: hereinafter also referred to as PA) devices, and also have the advantage of easy single power supply operation. Used as PA
PAにおける重要な指標のひとつに電力付加効率(Power-Added Efficiency:PAE)がある。PAEは出力パワーPoutと入力パワーPinとの差の、直流投入電力Pdcに対する比:(Pout−Pin)/Pdcとして定義される。PAEはPAの効率の良さを表す指標であり、この値が大きいほどパワーアンプの消費電力が抑制される。移動体通信の端末では、全消費電力のうち送信側パワーアンプによる電力消費が大きな割合を占めるため、この値を大きくすることは特に重要である。 One important indicator in PA is power-added efficiency (PAE). PAE is defined as the ratio of the difference between the output power Pout and the input power Pin to the DC input power Pdc: (Pout−Pin) / Pdc. PAE is an index representing the efficiency of PA. The larger the value, the more the power consumption of the power amplifier is suppressed. In mobile communication terminals, the power consumption by the transmission-side power amplifier accounts for a large proportion of the total power consumption, so it is particularly important to increase this value.
このPAEを大きくするには、HBTのコレクタ電流Ic−コレクタ・エミッタ間電圧Vce特性におけるニー電圧(Vk)をできるだけ小さくする必要がある。図26は、そのIc−Vce特性とニー電圧(Vk)を模式的に示したものである。この図から、ニー電圧(Vk)を小さくするには、Ic−Vce特性においてIc=0となる電圧、いわゆるオフセット電圧(Voff)と、Icの立ち上がり部の抵抗(Ron)をできるだけ小さくすることが必要である。 In order to increase the PAE, it is necessary to make the knee voltage (Vk) in the collector current Ic-collector-emitter voltage Vce characteristic of the HBT as small as possible. FIG. 26 schematically shows the Ic-Vce characteristic and the knee voltage (Vk). From this figure, in order to reduce the knee voltage (Vk), the voltage at which Ic = 0 in the Ic-Vce characteristic, that is, the so-called offset voltage (Voff) and the resistance (Ron) at the rising portion of Ic must be made as small as possible. is necessary.
Voffを下げるには、エミッタ・ベース間pn接合の順方向ターン・オン電圧(Vbe-on)と、ベース・コレクタ間pn接合の順方向ターン・オン電圧(Vbc-on)との差:(Vbe-on)−(Vbc-on)をできるだけ小さくする必要がある。AlGaAs/GaAsなどのtypeIのヘテロ接合をエミッタ・ベース接合に用いたHBTでは、伝導帯端にエネルギー不連続が生じ、これがVbe-onを大きくする。そこで、Vbe-onを下げる目的で、エミッタ層とベース層との間に、バンドギャップをなめらかにつなぐ組成変調層(Graded Layer)を挿入することがしばしば行われる。 To lower Voff, the difference between the forward turn-on voltage (Vbe-on) of the emitter-base pn junction and the forward turn-on voltage (Vbc-on) of the base-collector pn junction: (Vbe -on)-(Vbc-on) needs to be as small as possible. In an HBT in which a type I heterojunction such as AlGaAs / GaAs is used for an emitter-base junction, energy discontinuity occurs at the conduction band edge, which increases Vbe-on. Therefore, for the purpose of lowering Vbe-on, a composition modulation layer (graded layer) that smoothly connects the band gap is often inserted between the emitter layer and the base layer.
また、例えば、ベース層とコレクタ層が同じ組成の半導体からなるHBTにおいては、ベース層に正の電圧を印加した際、ベース層からコレクタ層へのホール注入によってコレクタ層からベース層への順方向電流が増えるため、Voffが増加する。コレクタ側にも広いバンドギャップの半導体を用いたいわゆるダブルへテロ接合構造は、このようなホール注入を抑制するのに有効である(後記の非特許文献1を参照)。
For example, in an HBT in which the base layer and the collector layer are made of a semiconductor having the same composition, when a positive voltage is applied to the base layer, the forward direction from the collector layer to the base layer is caused by hole injection from the base layer to the collector layer. Since the current increases, Voff increases. A so-called double heterojunction structure using a semiconductor having a wide band gap on the collector side is effective in suppressing such hole injection (see Non-Patent
しかしながら、一般には、ベース・コレクタ接合においても伝導帯端エネルギーの不連続が生じ、特にベース層よりもコレクタ層の電子親和力が小さい場合には、その伝導帯端エネルギーの不連続が電流の流れを阻害し、Ronを劣化させる要因となる。このような問題をできるだけ回避するため、ベース層とコレクタ層との間にベース層と同じ組成のアンドープ層や組成変調層を挿入することが知られている。 However, in general, a conduction band edge energy discontinuity also occurs at the base-collector junction, and particularly when the electron affinity of the collector layer is smaller than that of the base layer, the conduction band edge energy discontinuity causes a current flow. It becomes a factor which inhibits and degrades Ron. In order to avoid such a problem as much as possible, it is known to insert an undoped layer or a composition modulation layer having the same composition as the base layer between the base layer and the collector layer.
一方、実用的なHBTでは、信頼性確保の観点から、後記の特許文献2に示されるように、エミッタ・ベース間の表面再結合を抑制するために、ベース電極形成領域において、エミッタ層を完全には除去せずにエミッタ層の一部を残す、いわゆるエミッタレッジ構造とするのが一般的である。このような構造とすることによって、エミッタ・ベース接合が表面に露出しないので、表面欠陥の増加による信頼性劣化の抑制に役立つ。
On the other hand, in practical HBTs, from the viewpoint of ensuring reliability, as shown in
上述したように、ダブルへテロ構造のHBT(DHBT)において、エミッタ・ベース間及びベース・コレクタ間に組成変調層をそれぞれ挿入することにより、一般にオフセット電圧(Voff)は下がり、ニー電圧(Vk)も低減される。しかしながら、これらのパラメータの値を最小化するため、また同時に、上述したレッジ構造を作り易くするためには、構造の最適化が必要である。これについて以下に詳細に説明する。 As described above, in the double heterostructure HBT (DHBT), by inserting the composition modulation layers between the emitter and the base and between the base and the collector, the offset voltage (Voff) generally decreases and the knee voltage (Vk) Is also reduced. However, it is necessary to optimize the structure in order to minimize the values of these parameters and at the same time to facilitate the creation of the ledge structure described above. This will be described in detail below.
ベース層よりもコレクタ層の電子親和力が小さく、ベース・コレクタ間に伝導帯不連続がある場合、そのままではベース層からコレクタ層への電流の流れが阻害される。これを避けるために、例えばベース・コレクタ間に一様な組成変調層を挿入してベース・コレクタ間の伝導帯端のポテンシャルをなめらかに接続した場合を考える。 When the electron affinity of the collector layer is smaller than that of the base layer and there is a conduction band discontinuity between the base and collector, the current flow from the base layer to the collector layer is inhibited as it is. In order to avoid this, for example, consider a case where a uniform composition modulation layer is inserted between the base and collector to smoothly connect the potential of the conduction band edge between the base and collector.
この場合、ベース・コレクタ間のpn接合に逆方向バイアスを印加した場合は特に問題ないが、順方向にバイアスした場合には、伝導帯端の不連続の影響が現れ、ニー電圧(Vk)が増大する。このような問題は、エミッタ層とベース層との間に伝導帯端のエネルギー不連続があり、エミッタ層からベース層に熱電子が注入される場合にはそれほど重要ではない可能性はある。それは、エミッタ層からベース層に注入される電子がベース層で充分にはエネルギーを失わず、ベース・コレクタ間に生じるポテンシャルの山が小さければそれを越えていく可能性があるからである。 In this case, there is no particular problem when a reverse bias is applied to the pn junction between the base and collector, but when the forward bias is applied, the effect of discontinuity at the conduction band edge appears, and the knee voltage (Vk) is Increase. Such a problem may not be so important when there is a conduction band edge energy discontinuity between the emitter layer and the base layer and thermal electrons are injected from the emitter layer into the base layer. This is because electrons injected from the emitter layer to the base layer do not lose energy sufficiently in the base layer, and may exceed the peak of potential generated between the base and collector.
しかしながら、エミッタ・ベース間に一様な組成変調層を挿入した場合には、上記の例と比べて、ベース層に注入される電子の平均エネルギーが少なくなり、その結果、ベース・コレクタ間に生じるポテンシャルの山の影響がより大きくなる。つまり、エミッタ・ベース間、ベース・コレクタ間に組成変調層を挿入した場合、それだけではVkの低減には不充分ということになる。 However, when a uniform compositional modulation layer is inserted between the emitter and base, the average energy of electrons injected into the base layer is smaller than that in the above example, and as a result, it is generated between the base and collector. The effect of the potential mountain is greater. In other words, if a composition modulation layer is inserted between the emitter and base and between the base and collector, this alone is not sufficient to reduce Vk.
また、エミッタ・ベース間に挿入した組成変調層を先に述べたエミッタレッジ構造として用いる場合、次のような問題が生じる。つまり、ベースコンタクト形成の観点からは、この層は薄ければ薄いほどよいが、薄くなるに従って、エミッタ・ベース間のターン・オン電圧(Vbe-on)が増加し、その結果、Voff、Vkが大きくなる。逆に、この層を厚くしていくと、アロイ化によるベースコンタクト形成の困難さが増す。 Further, when the composition modulation layer inserted between the emitter and base is used as the emitter ledge structure described above, the following problems occur. That is, from the viewpoint of base contact formation, the thinner the layer, the better. However, as the layer becomes thinner, the emitter-base turn-on voltage (Vbe-on) increases. As a result, Voff and Vk are reduced. growing. On the contrary, when this layer is made thicker, the difficulty of forming a base contact by alloying increases.
なお、上記のダブルへテロ構造のHBTにおいては、一般にコレクタ層の速度性能が劣化し易いという問題も生じる。 In the above-described double heterostructure HBT, there is a problem that the speed performance of the collector layer is generally easily deteriorated.
本発明は上記の状況に鑑みてなされたものであり、その目的は、信頼性に優れたヘテロ接合型バイポーラトランジスタ等又はこれを含む半導体装置において、ニー電圧(Vk)の充分な低減を可能としながら、ベースコンタクト形成が容易であり、コレクタの速度性能が劣化し難いデバイス構造(更には、このデバイス構造を主要な構成要素とするMMIC(Micro-wave-monolithic-Integrated Circuit))を提供することにある。 The present invention has been made in view of the above situation, and an object thereof is to enable a sufficient reduction in knee voltage (Vk) in a heterojunction bipolar transistor having excellent reliability or a semiconductor device including the same. However, to provide a device structure in which base contact formation is easy and the speed performance of the collector is not easily deteriorated (and MMIC (Micro-wave-monolithic-Integrated Circuit) having this device structure as a main component) It is in.
即ち、本発明は、上記の目的を達成するため、少なくともエミッタ層とベース層とコレクタ層(更には、サブコレクタ層)とを有するヘテロ接合バイポーラトランジスタ等又はそれを主要な構成要素とする半導体装置において、前記エミッタ層及び前記コレクタ層の双方が、高濃度に不純物が添加された高濃度薄層をそれぞれ有し、これらの高濃度薄層の不純物濃度は隣接する半導体層の不純物濃度よりも高いことを特徴とする半導体装置に係るものである。 That is, in order to achieve the above object, the present invention provides a heterojunction bipolar transistor having at least an emitter layer, a base layer, and a collector layer (further, a subcollector layer) or a semiconductor device having the same as a main component. The emitter layer and the collector layer both have high-concentration thin layers doped with impurities at a high concentration, and the impurity concentration of these high-concentration thin layers is higher than the impurity concentration of the adjacent semiconductor layer. The present invention relates to a semiconductor device.
本発明によれば、前記コレクタ層及び前記エミッタ層の双方が、隣接する半導体層よりも不純物濃度が高い高濃度薄層をそれぞれ有しているので、前記ベース層と前記エミッタ層及び前記コレクタ層との間に組成変調層をそれぞれ挿入した場合に、これらの組成変調層による上述した利点を生かしながらその挿入による上述した問題点を効果的に解消して、オフセット電圧(Voff)及びニー電圧(Vk)を充分に低減し、かつ信頼性の低下を抑制しながら、ベースコンタクトの形成も容易にすることができる。 According to the present invention, since both the collector layer and the emitter layer have the high-concentration thin layer having a higher impurity concentration than the adjacent semiconductor layer, respectively, the base layer, the emitter layer, and the collector layer When the composition modulation layers are inserted between the offset voltage (Voff) and the knee voltage (the offset voltage (Voff) and knee voltage ( Vk) can be sufficiently reduced, and formation of the base contact can be facilitated while suppressing a decrease in reliability.
本発明のこうした効果を具体的な構造例について更に詳細に説明すると、次の通りである。 This effect of the present invention will be described in more detail with reference to a specific structural example as follows.
ベース層よりもコレクタ層の電子親和力が小さく、ベース・コレクタ間に伝導帯不連続がある場合、そのままではベース層からコレクタ層への電流の流れが阻害される。これを避けるために、例えばベース・コレクタ間に一様な組成変調層を挿入して、伝導帯端のポテンシャルをなめらかに接続する必要がある。ここでは、InPとInGaAsを主要な構成材料とするHBTを例に説明を行う。 When the electron affinity of the collector layer is smaller than that of the base layer and there is a conduction band discontinuity between the base and collector, the current flow from the base layer to the collector layer is inhibited as it is. In order to avoid this, for example, it is necessary to insert a uniform composition modulation layer between the base and the collector to smoothly connect the potential of the conduction band edge. Here, an explanation will be given taking an HBT having InP and InGaAs as main constituent materials as an example.
図3は、エミッタ層(E)にInP、ベース層(B)にInGaAs、コレクタ層(C)にInPを用いたHBTにおいて、エミッタ・ベース間、ベース・コレクタ間に組成変調層等が挿入されていない場合(type−AのHBT)のエネルギーバンド図(Ec:伝導帯のエネルギーレベル、Ev:価電子帯のエネルギーレベル)を示す。また、図4(A)、(B)は、ベース・コレクタ間に組成変調層を挿入した場合(type−BのHBT)であって、図4(B)は電圧印加時のエネルギーバンド図であるが、この図に示すように、組成変調層を挿入してもベース・コレクタ間が順方向にバイアスされた場合、ベース・コレクタ間のポテンシャル障壁が少し復活し、これがIc−Vce特性に多少影響する。 FIG. 3 shows an HBT in which InP is used for the emitter layer (E), InGaAs is used for the base layer (B), and InP is used for the collector layer (C). A composition modulation layer is inserted between the emitter and base and between the base and collector. The energy band diagram (Ec: energy level of conduction band, Ev: energy level of valence band) is shown. 4A and 4B show the case where a composition modulation layer is inserted between the base and the collector (type-B HBT), and FIG. 4B is an energy band diagram when a voltage is applied. However, as shown in this figure, when the base-collector is biased in the forward direction even when the composition modulation layer is inserted, the potential barrier between the base and the collector is slightly restored, which slightly increases the Ic-Vce characteristics. Affect.
この問題は、ベース・コレクタ間に組成変調層とともに前記高濃度薄層を挿入することによって回避できるが、ベース・コレクタ間のpn接合の順方向ターン・オン電圧(Vbc-on)が減少し、オフセット電圧(Voff)が増大するという問題が生じる。 This problem can be avoided by inserting the high-concentration thin layer together with the composition modulation layer between the base and collector, but the forward turn-on voltage (Vbc-on) of the pn junction between the base and collector is reduced, There arises a problem that the offset voltage (Voff) increases.
このようにベース・コレクタ間に組成変調層とともに高濃度薄層を挿入したHBT(type−CのHBT)のバンド図を図5(A)、(B)に、type−BのHBTとtype−CのHBTのIc−Vce特性を図6に示す。図5(B)に示すように、type−CのHBTでは、ベース・コレクタ間に順方向バイアスが印加された状態でもベース・コレクタ間のポテンシャル障壁の復活が抑制され、その結果、図6に示すように、立ち上がりの抵抗が多少低くなるがVoffが増加する。 Band diagrams of HBTs (type-C HBTs) in which a high-concentration thin layer is inserted between the base and collector in this way are shown in FIGS. 5A and 5B, and the type-B HBTs and type- FIG. 6 shows the Ic-Vce characteristics of C HBT. As shown in FIG. 5B, in the type-C HBT, the revival of the potential barrier between the base and the collector is suppressed even when a forward bias is applied between the base and the collector. As shown, the rise resistance is somewhat lower, but Voff increases.
そして、Voffを下げるため、type−BのHBTのエミッタ・ベース間に組成変調層を挿入した場合(type−DのHBT)、図7のIc−Vce特性に示すように、type−BのHBTに比べてVoffは下がるが、立ち上がりの抵抗が増大する。 When a composition modulation layer is inserted between the emitter and base of the type-B HBT in order to lower Voff (type-D HBT), as shown in the Ic-Vce characteristics of FIG. 7, the type-B HBT Voff decreases compared to, but the rise resistance increases.
一方、エミッタ・ベース間に組成変調層を挿入した場合、先に述べたエミッタレッジとして用いる場合、次の問題が生じる。つまり、ベースコンタクト形成の観点からは、この層は薄ければ薄いほどよい(type−FのHBT)が、薄くなるに従ってエミッタ・ベース間のターン・オン電圧(Vbe-on)が増加し、Voff、Vkが大きくなる(この具体例については後述する実施の形態で説明する)。逆に、この層を厚くしていくと、ベース電極材料のアロイ化によるベースコンタクトの形成が困難となる。 On the other hand, when the composition modulation layer is inserted between the emitter and the base, the following problem occurs when the composition modulation layer is used as the emitter ledge described above. That is, from the viewpoint of base contact formation, the thinner the layer, the better (type-F HBT). However, as the thickness decreases, the emitter-base turn-on voltage (Vbe-on) increases and Voff increases. , Vk increases (a specific example of this will be described in an embodiment described later). Conversely, as this layer is made thicker, it becomes difficult to form a base contact by alloying the base electrode material.
しかしながら、このようにエミッタ・ベース間の組成変調層が薄くなることによりVoffが増大することは、エミッタ・ベース間にも前記高濃度薄層を挿入することによって防止することができる。このようにエミッタ・ベース間に組成変調層とともに高濃度薄層を挿入したHBT(type−GのHBT)のエネルギーバンド図を図13に、そのIc−Vce特性をtype−FのHBTと比較したのが図14である。この図に示すように、type−GのHBTでは、type−FのHBTよりもVoffが低下したIc−Vce特性が得られ、本発明の目的を実現できるHBTとなることが分る。 However, an increase in Voff due to such a thin composition modulation layer between the emitter and the base can be prevented by inserting the high-concentration thin layer also between the emitter and the base. FIG. 13 shows an energy band diagram of an HBT (type-G HBT) in which a high-concentration thin layer is inserted between the emitter and base in this way, and its Ic-Vce characteristic is compared with that of a type-F HBT. This is shown in FIG. As shown in this figure, the type-G HBT has an Ic-Vce characteristic in which Voff is lower than that of the type-F HBT, and it can be seen that the HBT can realize the object of the present invention.
本発明においては、上記した効果を奏する上で、前記エミッタ層に含まれる前記高濃度薄層のシートキャリア濃度は3×1011cm-2以上であり、前記コレクタ層に含まれる高濃度薄層のシートキャリア濃度は1.5×1011cm-2以上であることが望ましい。この場合、前記エミッタ層に含まれる前記高濃度薄層のシートキャリア濃度が、前記コレクタ層に含まれる前記高濃度薄層のシートキャリア濃度よりも高いのがよい。 In the present invention, the sheet carrier concentration of the high-concentration thin layer included in the emitter layer is 3 × 10 11 cm −2 or more and the high-concentration thin layer included in the collector layer has the above effects. The sheet carrier concentration is desirably 1.5 × 10 11 cm −2 or more. In this case, the sheet carrier concentration of the high concentration thin layer included in the emitter layer is preferably higher than the sheet carrier concentration of the high concentration thin layer included in the collector layer.
また、前記エミッタ層及び前記コレクタ層は、電子親和力とバンドギャップとの和が前記ベース層のそれよりも大きい層を含むのがよい。これらの層は、前記ベース層から前記エミッタ層又は前記コレクタ層へのホールの注入を抑制する働きを持つので、ここではホールブロック層と称し、前記エミッタ層側のホールブロック層を第1エミッタ層、前記コレクタ層側のホールブロック層を第1コレクタ層と呼ぶことにする。前記エミッタ層に含まれる高濃度薄層は前記第1エミッタ層に接し、この第1エミッタ層と同じ材料で構成されていることが望ましい。また、前記コレクタ層に含まれる高濃度薄層は前記第1コレクタ層に接し、この第1コレクタ層と同じ材料で構成されていることが望ましい。 The emitter layer and the collector layer may include a layer having a sum of electron affinity and band gap larger than that of the base layer. Since these layers have a function of suppressing the injection of holes from the base layer to the emitter layer or the collector layer, they are referred to herein as hole block layers, and the hole block layer on the emitter layer side is referred to as the first emitter layer. The hole block layer on the collector layer side is referred to as a first collector layer. The high-concentration thin layer included in the emitter layer is preferably in contact with the first emitter layer and made of the same material as the first emitter layer. The high concentration thin layer included in the collector layer is preferably in contact with the first collector layer and made of the same material as the first collector layer.
また、前記エミッタ層側の前記高濃度薄層と前記ベース層との間、及び、前記コレクタ側の前記高濃度薄層と前記ベース層との間には、半導体組成が一様に変化し、これ(半導体組成の変調)によって電子親和力が一様に変化した組成変調層がそれぞれ挿入されているのが望ましい。 Further, between the high-concentration thin layer on the emitter layer side and the base layer, and between the high-concentration thin layer on the collector side and the base layer, the semiconductor composition changes uniformly, It is desirable to insert a composition modulation layer in which the electron affinity is uniformly changed by this (modulation of the semiconductor composition).
即ち、これらの組成変調層の電子親和力は前記ベース層に近づくにつれて前記ベース層の電子親和力に近づき、前記ホールブロック層に近づくにつれてホールブロック層の電子親和力に近づき、それぞれの層の境界では電子親和力がなめらかにつながるのが望ましい。少なくともそれに近い構造をとるのがよい。 That is, the electron affinity of these composition modulation layers approaches the electron affinity of the base layer as it approaches the base layer, approaches the electron affinity of the hole block layer as it approaches the hole block layer, and the electron affinity at the boundary of each layer It is desirable to connect smoothly. It is good to take a structure at least close to it.
この場合、前記エミッタ層と前記ベース層との間に挟まれた前記組成変調層の厚さは15nm以下とするのがよい。この層は、エミッタ・ベース接合表面を露出させないという目的にも使用されるので、極端に薄くすることはできないが、ベースコンタクト形成の観点からは薄ければ薄いほど良い。10nm程度がそれらの目的に適したものであることが確認されている。 In this case, it is preferable that the thickness of the composition modulation layer sandwiched between the emitter layer and the base layer is 15 nm or less. Since this layer is also used for the purpose of not exposing the emitter-base junction surface, it cannot be made extremely thin, but it is better as it is thinner from the viewpoint of base contact formation. It has been confirmed that about 10 nm is suitable for those purposes.
なお、前記第1コレクタ層は移動度が低いという問題が生じる場合もある。この場合、第1コレクタ層とサブコレクタ層との間に、第1コレクタ層よりも移動度が高い第2コレクタ層を挿入してもよい。 The first collector layer may have a problem of low mobility. In this case, a second collector layer having a higher mobility than the first collector layer may be inserted between the first collector layer and the subcollector layer.
本発明に基づくHBTは、次の基本構成からなっているのがよい。 The HBT according to the present invention preferably has the following basic configuration.
まず、前記エミッタ層は、一般的には、前記組成変調層と、前記高濃度薄層と、前記第1エミッタ層と、この第1エミッタ層よりも高濃度に不純物が添加された第2エミッタ層と、この第2エミッタ層とは異なる組成又は材料からなり、やはり高濃度に不純物が添加されたエミッタキャップ層とからなるが、これ以外の層が挿入されていてもよい。例えば、第2エミッタ層とエミッタキャップ層との間に、第2エミッタ層よりも高濃度の第3エミッタ層が挿入されてもよい。 First, the emitter layer generally includes the composition modulation layer, the high-concentration thin layer, the first emitter layer, and a second emitter to which an impurity is added at a higher concentration than the first emitter layer. The layer and the second emitter layer are made of a composition or material different from each other and are made of an emitter cap layer to which an impurity is added at a high concentration, but other layers may be inserted. For example, a third emitter layer having a higher concentration than the second emitter layer may be inserted between the second emitter layer and the emitter cap layer.
また、前記ベース層には、前記エミッタ層や前記サブコレクタ層とは反対の導電性を生じる不純物が高濃度に添加されている。 The base layer is doped with a high concentration of impurities that produce conductivity opposite to that of the emitter layer and the subcollector layer.
また、前記コレクタ層は、一般に、前記組成変調層と、前記高濃度薄層と、前記第1コレクタ層とからなるが、これ以外の層が含まれていてもよい。例えば、前記第1コレクタ層と前記サブコレクタ層との間に、前記第1コレクタ層とは異なる組成又は材料からなる第2コレクタ層が挿入されていてもよい。また、前記組成変調層と前記ベース層との間に、組成が一定で低濃度の層を挿入してもよいし、前記第1コレクタ層と前記第2コレクタ層との間に、これらの層をなめらかに接続する層が挿入されていてもよい。 The collector layer is generally composed of the composition modulation layer, the high-concentration thin layer, and the first collector layer, but other layers may be included. For example, a second collector layer made of a composition or material different from that of the first collector layer may be inserted between the first collector layer and the subcollector layer. Further, a low-concentration layer having a constant composition may be inserted between the composition modulation layer and the base layer, or these layers may be interposed between the first collector layer and the second collector layer. A layer for smoothly connecting may be inserted.
このHBTにおいては、半導体基板上に、高濃度に不純物が添加された低抵抗のサブコレクタ層が形成され、この上に、前記コレクタ層、前記ベース層、前記エミッタ層が形成され、これらのエミッタ層、ベース層、コレクタ層にはそれぞれオーミックコンタクトの電極が形成されている。 In this HBT, a low-resistance subcollector layer doped with impurities at a high concentration is formed on a semiconductor substrate, and the collector layer, the base layer, and the emitter layer are formed thereon, and these emitters are formed. Ohmic contact electrodes are respectively formed on the layer, the base layer, and the collector layer.
半導体基板には、半絶縁性のGaAs基板を用いることが望ましいが、InPやSiを用いることもできる。 Although it is desirable to use a semi-insulating GaAs substrate as the semiconductor substrate, InP or Si can also be used.
また、本発明に基づくMMICは、上記HBTを主要な構成要素として、抵抗素子や容量素子、インダクタなどの受動素子を含む集積素子である。 Further, the MMIC according to the present invention is an integrated element including the above HBT as a main component and including passive elements such as a resistance element, a capacitance element, and an inductor.
以下、本発明の好ましい実施の形態を図面の参照下に説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
第1の実施の形態
本実施の形態によるダブルへテロ構造のHBTの断面図を図1及び図2に示す。
First Embodiment FIGS. 1 and 2 are sectional views of a double heterostructure HBT according to the present embodiment.
例えば、半絶縁性のInPからなる半導体基板1上に、バッファ層2を介してn+型のInGaAsからなるサブコレクタ層3、n-型のInPからなる第1コレクタ層(ホールブロック層)4、n+型のInPからなる高濃度薄層5、例えばn-型のAlInGaAsからなる組成変調層6、p+型のInGaAsからなるベース層7、例えばn-型のAlInGaAsからなる厚さ10nm程度の組成変調層8、n+型のInPからなる高濃度薄層9、n-型のInPからなる第1エミッタ層(ホールブロック層)10、n+型のInPからなる第2エミッタ層11、n+型のInGaAsからなるエミッタキャップ層12が順次積層され、更に表面上が電極形成部を除いてSi3N4等からなる絶縁膜16で覆われている。
For example, a
エミッタキャップ層12の上にはエミッタ電極13が形成されている。また、ベースコンタクト形成のために、エミッタキャップ層12、第2エミッタ層11、第1エミッタ層10、高濃度薄層9の一部が除去され、メサ構造が形成されている。ベース電極14は、図1に示すように、ベース層7の表面上を組成変調層8が覆うエミッタレッジ構造にメサ加工した後に、組成変調層8の上に形成し、更に熱処理等によってベース電極14の一部と組成変調層8を合金化させ、ベース層7とのオーミックコンタクト部14aを形成してもよいし、或いは図2に示すように、ベース電極14が形成される領域に存在する組成変調層8を除去してからベース電極14を形成してもよい。
An
コレクタ電極15の形成においてもメサ構造が形成され、サブコレクタ層3の上部にコレクタ電極15が形成される。
The mesa structure is also formed in the formation of the
エミッタ電極13、ベース電極14、コレクタ電極15には、例えば、Ti/Pt/Auの積層体を用いることができる。
For the
バッファ層2は、例えば、InGaAs、InAlAs、InPなど、あるいは、これらの組み合わせからなる。
The
サブコレクタ層3は厚さ300〜500nm、濃度5×1018〜2×1019cm-3であって、n+型のInGaAs以外にn+型のInPを用いることもできる。n-型のInPからなる第1コレクタ層4は厚さ100〜700nm、濃度1×1017cm-3以下(シートドーピング(キャリア)濃度で5×1012cm-2以下)であり、n+型のInPからなる高濃度薄層5は厚さ5nm程度以下、シートドーピング(キャリア)濃度5×1011cm-2程度であり、n-型の組成変調層6は厚さ5〜200nm、濃度1×1017cm-3以下(シートドーピング(キャリア)濃度で1×1012cm-2以下)であって、AlInGaAsの他に、InGaAsPを用いることもできる。
p+型のInGaAsからなるベース層7は厚さ30〜100nm、濃度1×1019〜5×1019cm-3であって、そのInの組成は0〜0.6であり、n-型のAlInGaAsからなる組成変調層8は厚さ10nm程度(15nm程度以下)、濃度1×1017cm-3以下(シートドーピング(キャリア)濃度で2×1011cm-2以下)であり、n+型のInPからなる高濃度薄層9は厚さ5nm程度以下、シートドーピング(キャリア)濃度は1×1012cm-2程度である。
The
n-型のInPからなる第1エミッタ層10は厚さ5〜100nm、濃度1×1017〜1×1018cm-3(シートドーピング(キャリア)濃度で5×1010〜1×1013cm-2)であり、n+型のInPからなる第2エミッタ層11は厚さ50nm程度、濃度5×1018〜2×1019cm-3であり、n+型のInGaAsからなるエミッタキャップ層12は厚さ50〜100nm程度、濃度1×1019〜2×1019cm-3程度である。
The
ただし、上記各層の膜厚、濃度等の数値は典型的なものであり、これらの値に限定されるものではない。 However, numerical values such as the film thickness and concentration of each of the above layers are typical, and are not limited to these values.
なお、第1エミッタ層10及び第1コレクタ層4は、電子親和力(基準ゼロレベルから伝導帯レベルEcまでのエネルギー差)とバンドギャップ(伝導帯レベルEcと価電子帯レベルEvとの差)の和がベース層7のそれよりも大きいホールブロック層として機能する。
The
図13は、図1又は図2のHBTに対応する、基板に垂直な方向(図のY)のエネルギーバンド図であり、伝導帯Ecと価電子帯Evのエネルギー準位を示す。 FIG. 13 is an energy band diagram in the direction perpendicular to the substrate (Y in the figure) corresponding to the HBT of FIG. 1 or FIG. 2, and shows the energy levels of the conduction band Ec and the valence band Ev.
次に、上記した構造を案出するに至った理由について説明する。 Next, the reason why the above structure has been devised will be described.
既述したように、type−AのHBTのベース・コレクタ間界面に生じるポテンシャル障壁の影響は、図4(A)に示したtype−BのHBTのように、例えばInGaAsベース層とInPコレクタ層の間に組成変調層を挿入することによってある程度回避できるが、ベース層に正の電圧を印加し、ベース・コレクタ間のpn接合を順方向にバイアスした場合には、図4(B)に示したようにポテンシャル障壁が復活する。 As described above, the influence of the potential barrier generated at the base-collector interface of the type-A HBT is, for example, an InGaAs base layer and an InP collector layer as in the type-B HBT shown in FIG. 4B, when a positive voltage is applied to the base layer and the pn junction between the base and the collector is biased in the forward direction, this is shown in FIG. As you can see, the potential barrier is restored.
この問題は、このようなtype−BのHBTでは大きな問題とはならない可能性がある。それは、エミッタ層からベース層にホットエレクトロン注入された電子がベース・コレクタ界面まで十分にはエネルギー緩和せず、ポテンシャル障壁の影響を受けにくくなっている可能性があるからである。言い換えると、エミッタ層とベース層との間に組成変調層を挿入した場合(type−DのHBT)、ベース・コレクタ間のpn接合を順方向にバイアスすると、図8(A)、(B)のバンド図から推察されるように、このポテンシャル障壁の影響をより受け易くなる。図7に示す結果はそのことを物語っている。 This problem may not be a major problem with such type-B HBTs. This is because the electrons injected from the emitter layer into the base layer by the hot electrons are not sufficiently relaxed to the base-collector interface and may not be easily affected by the potential barrier. In other words, when a compositional modulation layer is inserted between the emitter layer and the base layer (type-D HBT), when the pn junction between the base and the collector is biased in the forward direction, FIGS. As can be inferred from this band diagram, it becomes more susceptible to the influence of this potential barrier. The results shown in FIG.
つまり、エミッタ・ベース間に組成変調層を挿入した場合には、ベース・コレクタ間に組成変調層とともに高濃度薄層を挿入することの必要性が高まる。実際、そのようにした場合(type−EのHBT)、ニー電圧が大きく低減することを図9のIc−Vce特性は示している。type−EのHBTのバンド図を図10(A)、(B)に示す。この場合、ベース・コレクタ間にポテンシャル障壁は生じていないのが分る。 That is, when the composition modulation layer is inserted between the emitter and the base, the necessity of inserting a high concentration thin layer together with the composition modulation layer between the base and the collector increases. In fact, the Ic-Vce characteristic of FIG. 9 shows that the knee voltage is greatly reduced in such a case (type-E HBT). Band diagrams of type-E HBTs are shown in FIGS. In this case, it can be seen that there is no potential barrier between the base and the collector.
このように、エミッタ・ベース間に組成変調層を挿入した場合、上述したように、ベース・コレクタ間に組成変調層を挿入しても生じるポテンシャルの山の影響をより受け易くなるが、これは、ベース・コレクタ間に高濃度薄層5を挿入することによって解消される。この理由は、エミッタ・ベース間に組成変調層を挿入した場合、エミッタ層からベース層に注入される電子の平均エネルギーが低くなり、上記のポテンシャルの山の影響をより受け易くなるが、高濃度薄層5によってそのポテンシャルの山がなくなり、エミッタ層からベース層に電子が低エネルギーで注入されても、ベース層からコレクタ層へ容易に移動できるからであると考えられる。その時のRon又はVbc-onは適度な値となり、Voff又はVkを低く保持できる。
As described above, when the composition modulation layer is inserted between the emitter and the base as described above, even if the composition modulation layer is inserted between the base and the collector, it becomes more susceptible to the influence of the peak of the potential. The high concentration
ところで、HBTでは、信頼性確保の観点から、エミッタ・ベース界面が表面に露出することを避けるための構造、いわゆるエミッタレッジ構造が一般には必要とされる。即ち、エミッタ・ベース間の組成変調層を外部ベース領域で完全には除去せず、ベースコンタクトをこの組成変調層を通して形成することが考えられる。 By the way, from the viewpoint of ensuring reliability, the HBT generally requires a structure for preventing the emitter-base interface from being exposed to the surface, that is, a so-called emitter ledge structure. That is, it is conceivable that the base contact is formed through the composition modulation layer without completely removing the composition modulation layer between the emitter and the base in the external base region.
この場合、コンタクト形成を容易にするには、エミッタ・ベース間の組成変調層を薄くする必要がある。例えば、この組成変調層を10nmまで薄くした場合(type−FのHBT)のバンド図を図11(A)、(B)に示す。この図に示すように、エミッタ・ベース間に順方向バイアスが印加された場合、エミッタ・ベース間にもポテンシャル障壁が復活する。このため、図12に示すように、Voffが増大する。 In this case, in order to facilitate contact formation, it is necessary to make the composition modulation layer between the emitter and base thin. For example, FIGS. 11A and 11B show band diagrams when the composition modulation layer is thinned down to 10 nm (type-F HBT). As shown in this figure, when a forward bias is applied between the emitter and the base, the potential barrier is restored between the emitter and the base. For this reason, Voff increases as shown in FIG.
このように、エミッタ・ベース間の組成変調層が薄くなった場合、Voff増大を抑制するために、エミッタ・ベース間にも高濃度薄層を挿入することが望ましい。図13(A)、(B)は、エミッタ・ベース間にも組成変調層とともに高濃度薄層を挿入したHBT(type−GのHBT)のバンド図を示し、また図14は、type−GのHBTのIc−Vce特性をtype−FのHBTと比較して示すものである。この図に示すように、type−GのHBTではtype−EのHBTと同レベルのIc−Vce特性が得られる。このtype−GのHBTが第1の実施の形態によるHBTである。 Thus, when the composition modulation layer between the emitter and the base becomes thin, it is desirable to insert a high-concentration thin layer between the emitter and the base in order to suppress the increase in Voff. 13A and 13B show band diagrams of HBT (type-G HBT) in which a high-concentration thin layer is inserted between the emitter and base as well as the composition modulation layer, and FIG. 14 shows type-G. The Ic-Vce characteristics of the HBT are compared with those of the type-F HBT. As shown in this figure, the type-G HBT provides the same level of Ic-Vce characteristics as the type-E HBT. This type-G HBT is the HBT according to the first embodiment.
エミッタ・ベース間の組成変調層は、先にも述べたように、コンタクト形成の容易さから10nm程度(15nm程度以下)であることが望ましい。また、エミッタ・ベース間及びベース・コレクタ間の高濃度薄層のシートドーピング濃度は、それぞれ、3×1011cm-2以上、1.5×1011cm-2以上であることが望ましい。これは、オフセット電圧の顕著な劣化を抑制するために必要な最低限の濃度として、シミュレーションにより求めた値である。 As described above, the emitter-base composition modulation layer is preferably about 10 nm (about 15 nm or less) for ease of contact formation. The sheet doping concentration of the high-concentration thin layer between the emitter and base and between the base and collector is desirably 3 × 10 11 cm −2 or more and 1.5 × 10 11 cm −2 or more, respectively. This is a value obtained by simulation as the minimum concentration necessary to suppress significant deterioration of the offset voltage.
本実施の形態においては、組成変調層6、高濃度薄層5、第1コレクタ層4によってコレクタ層を構成したが、組成変調層6とベース層7との間、第1コレクタ層4とサブコレクタ層3との間に新たな層を挿入することも可能である。
In the present embodiment, the collector layer is constituted by the composition modulation layer 6, the high concentration
第2の実施の形態
本実施の形態によるダブルへテロ構造のHBTの断面図を図15に示す。
Second Embodiment FIG. 15 is a cross-sectional view of a double heterostructure HBT according to the present embodiment.
例えば、半絶縁性のGaAsからなる半導体基板17の上に、n+型のGaAsからなるサブコレクタ層19、n-型のGaAsからなる第2コレクタ層20、n-型のAlGaAsからなる第1コレクタ層(ホールブロック層)21、n+型のAlGaAsからなる高濃度薄層22、例えばn-型のAlGaAsからなる組成変調層23、p+型のGaAsからなるベース層24、例えばn-型のAlGaAsからなる厚さ10nm程度の組成変調層25、n+型のInGaPからなる高濃度薄層26、n-型のInGaPからなる第1エミッタ層(ホールブロック層)27、n - 型のAlGaAsからなる第2エミッタ層28、n+型のGaAsからなる第3エミッタ層29、n+型のInGaAsからなるエミッタキャップ層30が順次積層されている。
For example, on a
エミッタキャップ層30の上にはエミッタ電極13が形成され、ベースコンタクト形成のために、エミッタキャップ層30、第3エミッタ層29、第2エミッタ層28、第1エミッタ層27、高濃度薄層26の一部が除去され、メサ構造が形成されている。ベース電極14は、図1に示したと同様に、組成変調層25の上に形成した後、熱処理によってベース電極14と組成変調層25の構成元素を主要な成分とする合金化層をベース電極14とベース層24との間に形成し、これによってベース層24とのオーミックコンタクトを形成してもよいし、或いは図2に示したと同様に(図15のように)、ベース電極14直下の組成変調層25を除去し、ベース層24に直接オーミックコンタクトを形成してもよい。
An
コレクタ電極15の形成のためにもメサ構造が形成され、サブコレクタ層19の上部にはコレクタ電極15が形成されている。
A mesa structure is also formed for forming the
エミッタ電極13、ベース電極14、コレクタ電極15は、例えば、Ti/Pt/Auの積層体から形成されている。
The
また、電極と接していない半導体表面は、例えばSi3N4からなる絶縁膜16により覆われている。
The semiconductor surface not in contact with the electrode is covered with an insulating
サブコレクタ層19はn+型のGaAsからなり、厚さ300〜500nm程度、濃度5×1018〜2×1019cm-3程度である。n-型のGaAsからなる第2コレクタ層20は厚さ100〜700nm程度、濃度1×1016〜1×1017cm-3程度であり、n-型のAlGaAsからなる第1コレクタ層21は、厚さ10〜100nm程度、濃度1×1016〜1×1017cm-3程度(シートドーピング濃度で1×1010〜1×1012cm-2程度)であり、n+型のAlGaAsからなる高濃度薄層22は厚さ5nm以下、シートドーピング濃度5×1011cm-2程度であり、n-型のAlGaAsからなる組成変調層23は厚さ10〜50nm程度、濃度1×1016cm-3〜1×1017cm-3程度(シートドーピング濃度で1×1010〜5×1011cm-2程度)である。
The subcollector layer 19 is made of n + -type GaAs and has a thickness of about 300 to 500 nm and a concentration of about 5 × 10 18 to 2 × 10 19 cm −3 . The
p+型のGaAsからなるベース層24は厚さ30〜100nm程度、濃度1×1019〜5×1019cm-2程度であり、n - 型のAlGaAsからなる組成変調層25は厚さ10nm程度、濃度1×1017cm-3(シートドーピング濃度で2×1011cm-2)以下であり、n+型のInGaPからなる高濃度薄層26は厚さ5nm程度以下、シートドーピング濃度1×1012cm-2程度である。
The base layer 24 made of p + type GaAs has a thickness of about 30 to 100 nm and a concentration of about 1 × 10 19 to 5 × 10 19 cm −2. The
n-型のInGaPからなる第1エミッタ層27は厚さ5〜100nm程度、濃度1×1017〜1×1018cm-3(シートドーピング濃度で1×1011〜1×1013cm-2)程度であり、n - 型のAlGaAsからなる第2エミッタ層28は厚さ50〜200nm程度、濃度1×1017cm-3程度以上であって、第1エミッタ層27と第3エミッタ層29のポテンシャルがなめらかにつながるようにAl組成が変調されており、濃度も一様でなくてよい。n+型のGaAsからなる第3エミッタ層29は厚さ50nm程度、濃度5×1018〜2×1019cm-3程度であり、n+型のInGaAsからなるエミッタキャップ層30は厚さ50nm程度、濃度1×1019〜2×1019cm-3程度である。
The first emitter layer 27 made of n − -type InGaP has a thickness of about 5 to 100 nm and a concentration of 1 × 10 17 to 1 × 10 18 cm −3 (1 × 10 11 to 1 × 10 13 cm −2 in sheet doping concentration). The second emitter layer 28 made of n − -type AlGaAs has a thickness of about 50 to 200 nm and a concentration of about 1 × 10 17 cm −3 or more. The first emitter layer 27 and the third emitter layer 29 The Al composition is modulated so that the potential of is smoothly connected, and the concentration may not be uniform. The third emitter layer 29 made of n + -type GaAs has a thickness of about 50 nm and a concentration of about 5 × 10 18 to 2 × 10 19 cm −3 , and the
図16(A)、(B)は、図15に示すHBTに対応する、基板に垂直な方向のエネルギーバンド図であり、伝導帯Ecと価電子帯Evのエネルギー準位を示している。 FIGS. 16A and 16B are energy band diagrams in a direction perpendicular to the substrate corresponding to the HBT shown in FIG. 15, and show energy levels of the conduction band Ec and the valence band Ev.
なお、第1エミッタ層27及び第1コレクタ層21は、電子親和力(基準ゼロレベルから伝導帯レベルEcまでのエネルギー差)とバンドギャップ(伝導帯レベルEcと価電子帯レベルEvとの差)の和がベース層24のそれよりも大きいホールブロック層として機能する。 The first emitter layer 27 and the first collector layer 21 have an electron affinity (energy difference from the reference zero level to the conduction band level Ec) and a band gap (difference between the conduction band level Ec and the valence band level Ev). It functions as a hole blocking layer whose sum is larger than that of the base layer 24.
また、第1コレクタ層21は移動度が低いという問題があるが、第1コレクタ層21とサブコレクタ層19との間に、第1コレクタ層21よりも移動度が高い第2コレクタ層20を挿入しているので、コレクタ層の移動度(動作速度)は十分となる。これは、コレクタ層が、電子親和力とバンドギャップとの和が、ベース層24のそれよりも大きなホールブロック層21と、このホールブロック層21よりも電子親和力とバンドギャップとの和が小さな層20とからなっているからである。
In addition, although the first collector layer 21 has a problem of low mobility, the
その他、上述した第1の実施の形態で述べたと同様の作用及び効果が得られる。 In addition, operations and effects similar to those described in the first embodiment described above can be obtained.
第3の実施の形態
本実施の形態によるダブルヘテロ構造のHBTの断面図を図17に示す。
Third Embodiment FIG. 17 is a cross-sectional view of a double heterostructure HBT according to this embodiment.
本実施の形態では、GaAs基板上に形成され、GaAsを主たる構成要素としながらベース層の電子親和力がGaAsよりも大きな場合を示す。例えば、半絶縁性のGaAsからなる半導体基板31の上に、n+型のGaAsからなるサブコレクタ層33、n-型のGaAsからなるコレクタ層34、n+型のGaAsからなる高濃度薄層36、例えばn-型のInGaAs層からなる組成変調層37、p+型のInGaAsからなるベース層38、例えばn-型のAlInGaAsからなる厚さ10nm程度の組成変調層39、n+型のInGaPからなる高濃度薄層40、n-型のInGaPからなる第1エミッタ層41、n型のGaAsからなる第2エミッタ層42、n+型のInGaAsからなるエミッタキャップ層43が順次積層されている。
In the present embodiment, the case where the electron affinity of the base layer is greater than that of GaAs while being formed on a GaAs substrate and using GaAs as a main component will be described. For example, on a
エミッタキャップ層43の上にはエミッタ電極13が形成され、ベースコンタクト形成のために、エミッタキャップ層43、第2エミッタ層42、第1エミッタ層41、高濃度薄層40の一部が除去され、メサ構造が形成されている。ベース電極14は、図1に示したと同様に、組成変調層39の上に形成した後、熱処理によってベース電極14と組成変調層39の構成元素を主要な成分とする合金化層をベース電極14とベース層38との間に形成し、これによってベース層38とのオーミックコンタクトを形成してもよいし、或いは図2に示したと同様に(図17のように)、ベース電極14直下の組成変調層39を除去し、ベース層38に直接オーミックコンタクトを形成してもよい。
An
コレクタ電極15の形成のためにもメサ構造が形成され、サブコレクタ層33の上部にはコレクタ電極15が形成されている。
A mesa structure is also formed for forming the
エミッタ電極13、ベース電極14、コレクタ電極15は、例えば、Ti/Pt/Auの積層体から形成されている。
The
また、電極と接していない半導体表面は、例えばSi3N4からなる絶縁膜16により覆われている。
The semiconductor surface not in contact with the electrode is covered with an insulating
サブコレクタ層33はn+型のGaAsからなり、厚さ300〜500nm程度、濃度5×1018〜2×1019cm-3程度、n-型のGaAsからなるコレクタ層34は厚さ300〜700nm程度、濃度1×1016〜1×1017cm-3程度であり、n+型のGaAsからなる高濃度薄層36は厚さ5nm程度以下、シートドーピング濃度は5×1011cm-2程度であり、n-型のInGaAsからなる組成変調層37は厚さ10〜50nm程度、濃度1×1016〜1×1017cm-3程度(シートドーピング濃度で1×1010〜5×1011cm-2程度)である。
The sub-collector layer 33 is made of n + -type GaAs, has a thickness of about 300 to 500 nm, has a concentration of about 5 × 10 18 to 2 × 10 19 cm −3 , and the
p+型のInGaAsからなるベース層38は厚さ30〜100nm程度、濃度1×1019〜5×1019cm-3程度、n-型のAlInGaAsからなる組成変調層39は厚さ10nm程度、濃度1×1017cm-3以下(シートドーピング濃度で2×1011cm-2以下)であり、n+型のInGaPからなる高濃度薄層40は厚さ5nm程度以下、シートドーピング濃度1×1012cm-2程度である。
The base layer 38 made of p + -type InGaAs has a thickness of about 30 to 100 nm, the concentration is about 1 × 10 19 to 5 × 10 19 cm −3 , and the composition modulation layer 39 made of n − -type AlInGaAs has a thickness of about 10 nm, The concentration is 1 × 10 17 cm −3 or less (sheet doping concentration is 2 × 10 11 cm −2 or less), the high-concentration
n-型のInGaPからなる第1エミッタ層41は厚さ5〜50nm程度、濃度1×1017〜1×1018cm-3(シートドーピング濃度で5×1010〜5×1012cm-2)であり、n型のGaAsからなる第2エミッタ層42は厚さ50〜200nm程度、濃度は1×1017cm-3程度以上であるが、一様でなくてもよい。第1エミッタ層41とポテンシャルがなめらかにつながるように第1エミッタ層41と第2エミッタ層42との間にAlGaAs層を挿入してもよい。n+型のInGaAsからなるエミッタキャップ層43は厚さ50nm程度、濃度1×1019〜2×1019cm-3程度である。
The
本実施の形態では、ベース層にInGaAsを使用した場合を示したが、GaAsよりも電子親和力が大きなその他の材料、例えば、GaInNAsやGaAsSbなどを用いることもできる。また、本実施の形態では、GaAs基板上に形成されたGaAsを主たる構成要素とする場合を示したが、GaAs基板31とサブコレクタ層33との間に適切なバッファ層を挿入することにより、GaAsとは格子定数が異なる材料を主たる構成要素とすることもできる。
Although the case where InGaAs is used for the base layer is shown in this embodiment mode, other materials having higher electron affinity than GaAs, for example, GaInNAs or GaAsSb can be used. In the present embodiment, the case where GaAs formed on the GaAs substrate is a main component has been shown. However, by inserting an appropriate buffer layer between the
図18(A)、(B)は、図17に示すHBTに対応する、基板に垂直な方向のエネルギーバンド図であり、伝導帯Ecと価電子帯Evのエネルギー準位を示している。 18A and 18B are energy band diagrams in a direction perpendicular to the substrate, corresponding to the HBT shown in FIG. 17, and show the energy levels of the conduction band Ec and the valence band Ev.
なお、第1エミッタ層41は、電子親和力(基準ゼロレベルから伝導帯レベルEcまでのエネルギー差)とバンドギャップ(伝導帯レベルEcと価電子帯レベルEvとの差)の和がベース層38のそれよりも大きいホールブロック層として機能する。
In addition, the
その他、上述した第1の実施の形態で述べたと同様の作用及び効果が得られる。 In addition, operations and effects similar to those described in the first embodiment described above can be obtained.
第4の実施の形態
図19〜図23は、図1又は図2に示した組成変調層の材質と層構成を変更した本発明の第4の実施の形態によるDHBTの概略構成を示し、クラスABのCDMA動作における非急峻接合InP系DHBT電力増幅器に係わるものである。
Fourth Embodiment FIGS. 19 to 23 show a schematic configuration of a DHBT according to a fourth embodiment of the present invention in which the material and layer configuration of the composition modulation layer shown in FIG. 1 or FIG. The present invention relates to a non-steep junction InP-based DHBT power amplifier in AB CDMA operation.
まず、この電力増幅器の概要を説明する。この例では、伝導帯における急峻なバリアを除去するのに、エミッタ・ベース接合及びベース・コレクタ接合にInGaAs/InAlAs超格子層(superlattice layer)を挿入する。この非急峻接合は、コレクタ電流−電圧特性における低いニー電圧をもたらして、高効率、低歪み動作を可能にする。 First, an outline of this power amplifier will be described. In this example, an InGaAs / InAlAs superlattice layer is inserted into the emitter-base junction and the base-collector junction to remove the steep barrier in the conduction band. This non-steep junction results in a low knee voltage in the collector current-voltage characteristic, allowing high efficiency and low distortion operation.
本発明者は、例えば、320μm2の大エミッタ−面積デバイスを作製し、900MHzのWCDMAクラスAB動作における隣接チャネル漏洩パワー比(ACLR)−41dBc及び供給電圧3.5VでPAE54%、出力パワー16.0dBmを得た。全コレクタ消費電流は21mAであった。これによって、InP関連材料を用いて、未来型モバイルコミュニケーションシステム用の低供給電圧のPAモジュールを実現することができる。
The inventor has fabricated a large emitter-area device of 320 μm 2 , for example, with an adjacent channel leakage power ratio (ACLR) of −41 dBc at 900 MHz WCDMA class AB operation and a supply voltage of 3.5 V, PAE 54%,
I.はじめに
開発中の次世代モバイルコミュニケーションシステムは、電力増幅器のハンドセット(handset)において、特に低出力パワーレベルでの高効率及び線形性を同時に達成することが要求されている。RFモバイルシステムにとっての通常アプローチは、RF電力増幅器にガリウム−ヒ素(GaAs)又はシリコンLDMOSを用いることである[ [1]T.B.Nishimura et al.; 2001 IEEE Radio Frequency Integrated Circuits Symposium MON2B-1. [2]D.M.H.Hartskeerl et al.; 2001 IEEE Radio Frequency Integrated Circuits Symposium RTU3A-3]。InPを基本としたダブルヘテロ接合バイポーラトランジスタ(DHBT)は、GaAs又はシリコンに対しターン・オン電圧が65%低いため、低電源電圧動作を実現することができる。InPを基本としたダブルヘテロ接合バイポーラトランジスタ(DHBT)は高周波特性の検討は数多くされてきたが、800MHz〜2100MHzの周波数帯域のモバイルハンドセット用の大エミッタ−面積デバイスでの高効率特性についての検討は数少ない。
I. Introduction Next-generation mobile communication systems under development are required to simultaneously achieve high efficiency and linearity in power amplifier handsets, particularly at low output power levels. The usual approach for RF mobile systems is to use gallium-arsenide (GaAs) or silicon LDMOS for RF power amplifiers [[1] TBNishimura et al .; 2001 IEEE Radio Frequency Integrated Circuits Symposium MON2B-1. [2] DMHHartskeerl et al .; 2001 IEEE Radio Frequency Integrated Circuits Symposium RTU3A-3]. Since the double heterojunction bipolar transistor (DHBT) based on InP has a turn-on voltage lower than that of GaAs or silicon by 65%, low power supply voltage operation can be realized. InP-based double heterojunction bipolar transistors (DHBTs) have been studied for high frequency characteristics, but high efficiency characteristics in large emitter-area devices for mobile handsets in the frequency band of 800 MHz to 2100 MHz are There are few.
本発明者は、これらの接合にInGaAs/InAlAs超格子層を挿入し、適度なドーピングプロファイルを形成することによって、コレクタ電流−電圧特性における低ニー電圧が可能なことを見い出した。そして、320μm2の大エミッタ−面積デバイスを用いて、900MHzのW−CDMAクラスAB動作における隣接チャネル漏洩パワー比(ACLR)−41dBc及び供給電圧3.5VでPAE54%、出力パワー16.0dBmを得た。全コレクタ消費電流は21mAであった。これらの結果は、InP系DHBTについてモバイルコミュニケーションシステムにおける高効率PAの実現を保証する。 The inventor has found that a low knee voltage in the collector current-voltage characteristic is possible by inserting an InGaAs / InAlAs superlattice layer into these junctions and forming an appropriate doping profile. Then, using a large emitter-area device of 320 μm 2 , an adjacent channel leakage power ratio (ACLR) of −41 dBc in 900 MHz W-CDMA class AB operation and a supply voltage of 3.5 V gives a PAE of 54% and an output power of 16.0 dBm. It was. The total collector current consumption was 21 mA. These results guarantee the realization of high-efficiency PA in mobile communication systems for InP-based DHBTs.
II.HBT構造及び実験
図19には、半絶縁性のS.I.InP基板1’上にInGaAs/InP DHBTを設けたデバイス構造を示す。InGaAsを下層、InAlAsを上層とするInGaAs/InAlAsからなる超格子層8’及び6’がそれぞれ、エミッタ・ベース及びベース・コレクタ接合における伝導帯バリアを除去するために挿入される。即ち、例えば、n+−InPからなる高濃度薄層9’と、p+−InGaAsからなるベース層7’との間、及びベース層7’とn+−InPからなる高濃度薄層5’との間に挿入されるAlInGaAs組成変調層として、AlxInyGa(1-x-y)As組成変調層(但し、0≦x≦1、0<y≦1、好ましくは0≦x≦0.5、0.5≦y≦0.6である。)が、組成割合の異なる複数の層、例えば、厚さ2nmのInGaAsと厚さ2nmのInAlAsとが互いに積層された構造8’及び6’からなっている。
II. HBT Structure and Experiment FIG. I. A device structure in which an InGaAs / InP DHBT is provided on an
ここで、高濃度ドープされた薄いInP高濃度薄層9’及び5’が、上部超格子層の上及び下部超格子層の下に挿入されることによって、バイアス中の伝導帯バリアが低減される。コレクタ層4’の全厚は、15V以上の高破壊電圧を得るために500nmとされる。なお、図中の3’はn+−InGaAsサブコレクタ層、4’はn-−InPコレクタ層、10’はn-−InP第1エミッタ層、11’はn+−InP第2エミッタ層、12’はn+−InGaAsエミッタキャップ層であり、バッファ層は図示省略している。
Here, heavily doped thin InP heavily thin layers 9 'and 5' are inserted above the upper superlattice layer and below the lower superlattice layer, thereby reducing the conduction band barrier during biasing. The The total thickness of the
こうしたデバイスを構築する上で、非セルフアライン法及びウェット化学エッチングを用い、また、オーミック電極のために合金化されたTi/Pt/Auを用いる(ここでは図示せず)及び金めっきされたエアブリッジ相互接続を用いる(ここでは図示せず)。DC及びRFパワー性能は、320μm2のエミッタ−面積デバイス(4μm×20μm×4本)を用いることによって測定された。このパワー性能は、効率マッチング条件下でロードプルシステムで測定された。 In constructing such devices, non-self-aligned methods and wet chemical etching were used, and Ti / Pt / Au alloyed for ohmic electrodes (not shown here) and gold-plated air A bridge interconnect is used (not shown here). DC and RF power performance was measured by using 320 μm 2 emitter-area devices (4 μm × 20 μm × 4). This power performance was measured with a load pull system under efficiency matching conditions.
III.結果及び考察
A.DC特性
図20は、非急峻エミッタ・ベース(EB)及びベース・コレクタ(BC)接合と、急峻EB接合及び非急峻BC接合をそれぞれ有するInGaAs/InP DHBTの共通エミッタI−V特性を示す。ベースバイアス電圧は、急峻EB接合デバイスでは0.70〜0.86V、非急峻EB接合デバイスでは0.70〜0.78Vとした。ここで、コレクタ電流がゼロのときの電流をVoffset、コレクタ電流が10kA/cm2となったときの電圧をVxと定義した。
III. Results and discussion DC Characteristics FIG. 20 shows common emitter IV characteristics of an InGaAs / InP DHBT having a non-steep emitter-base (EB) and base-collector (BC) junction, and a steep EB junction and a non-steep BC junction, respectively. The base bias voltage was 0.70 to 0.86 V for the steep EB junction device and 0.70 to 0.78 V for the non-steep EB junction device. Here, the current when the collector current was zero was defined as Voffset, and the voltage when the collector current was 10 kA / cm 2 was defined as Vx.
図19に示した如きエミッタ・ベース接合及びベース・コレクタ接合が非急峻なDHBTは60mVのVoffsetを示すが、これは急峻EB接合デバイスのそれよりも80mVも低い。Vxは234mVであり、急峻EB接合デバイスのそれよりも150mV低い。このことは、エミッタ・ベース及びベース・コレクタ接合での伝導帯バリアが超格子層8’、6’の挿入によって効果的に除去されることを示している。 A DHBT with non-steep emitter-base and base-collector junctions as shown in FIG. 19 exhibits a Voffset of 60 mV, which is 80 mV lower than that of a steep EB junction device. Vx is 234 mV, 150 mV lower than that of the steep EB junction device. This indicates that the conduction band barriers at the emitter-base and base-collector junctions are effectively removed by the insertion of the superlattice layers 8 ', 6'.
図21は、この非急峻接合のInP系DHBTのInGaAs/InP DHBTのガンメルプロット(Gummel Plot)を示す。この測定ではコレクタ電圧を1Vに固定したところ、電流ゲイン(β)93を得た。エミッタ・ベース接合及びやや厚くて高ドーピングのベース層(75nm厚、2×1019cm-3のCドーピング)においてInGaAs/InAlAs超格子層を挿入したにも拘らず、上記のβはモバイルシステムでの電力増幅器への応用にとって十分に高いものである。 FIG. 21 shows a Gummel Plot of an InGaAs / InP DHBT of an InP DHBT having a non-steep junction. In this measurement, when the collector voltage was fixed at 1 V, a current gain (β) 93 was obtained. Despite the insertion of an InGaAs / InAlAs superlattice layer in the emitter-base junction and a slightly thick and highly doped base layer (75 nm thick, 2 × 10 19 cm −3 C doping), the above β is It is high enough for application to power amplifiers.
B.RF小信号特性
図22は、320μm2のエミッタ−周辺デバイスに適用した図19のInP系DHBTについてのコレクタ電流を関数とした電流カットオフ周波数fT及び最大発振周波数fmaxを示す。このDHBTのコレクタバイアス電圧は3.5Vと1.5Vに固定して、バイアス電圧低減時のfTとfmaxの減少を確認した。このDHBTのコレクタバイアス電圧を3.5Vとし、電流が3mAになったときのパワー測定点において、fTが8.8GHz、fmaxが15.1GHzとなる。コレクタバイアス電圧を1.5Vに下げると、fTが8.5GHz、fmaxが10.7GHzとなった。このデバイスは、W−CDMAへの応用にとって十分なfT及びfmaxを実現した。
B. RF Small Signal Characteristics FIG. 22 shows the current cutoff frequency fT and the maximum oscillation frequency fmax as a function of the collector current for the InP DHBT of FIG. 19 applied to a 320 μm 2 emitter-peripheral device. The collector bias voltage of this DHBT was fixed at 3.5 V and 1.5 V, and the decrease in fT and fmax when the bias voltage was reduced was confirmed. At the power measurement point when the collector bias voltage of this DHBT is 3.5 V and the current is 3 mA, fT is 8.8 GHz and fmax is 15.1 GHz. When the collector bias voltage was lowered to 1.5 V, fT was 8.5 GHz and fmax was 10.7 GHz. This device achieved fT and fmax sufficient for W-CDMA applications.
C.パワー性能
このInGaAs/InP DHBT(320μm2)のパワー性能が、Ic=3mAとしたときの効率マッチング条件下でVce=3.5Vにおいて測定された。900MHzのW−CDMA(Release 99)変調下で、線形パワー効率及びACLRが入力パワーの関数として測定された。ここで、入力インピーダンスを47.1+j4.8Ω、出力インピーダンスを141−j33Ωに固定して、適切な出力パワー下でのPAEを最大とした。
C. Power Performance The power performance of this InGaAs / InP DHBT (320 μm 2 ) was measured at Vce = 3.5 V under the efficiency matching condition when Ic = 3 mA. Linear power efficiency and ACLR were measured as a function of input power under 900 MHz W-CDMA (Release 99) modulation. Here, the input impedance was fixed at 47.1 + j4.8Ω and the output impedance was fixed at 141−j33Ω, and the PAE under an appropriate output power was maximized.
図23に示す結果から、この測定でのPsat点を決めることができなかったが、入力パワー0.79dBmでのPAE最大値66.4%を得た。4.4dB(PAE最大値からのバックオフレベル(back-off level))において低ACLR−41dBcで出力パワー16.0dBm、PAE54%を得た。このPAEの測定値は、効率マッチング測定条件下で急峻EB接合のHBTのそれよりも4%高かった。この入力レベルにおいてコレクタ電流は21mAに増加したが、なお少ないものであった。これらの結果はモバイルコミュニケーションシステムにおいて、このInP系DHBTはGaAs系DHBTと競合し、高効率、高線形性のPAを達成するための強力な候補の1つであることを示す。 From the results shown in FIG. 23, the Psat point in this measurement could not be determined, but a PAE maximum value of 66.4% at an input power of 0.79 dBm was obtained. An output power of 16.0 dBm and a PAE of 54% were obtained with a low ACLR-41 dBc at 4.4 dB (back-off level from the maximum PAE value). The measured value of this PAE was 4% higher than that of the steep EB junction HBT under the efficiency matching measurement conditions. At this input level, the collector current increased to 21 mA, but was still small. These results indicate that this InP-based DHBT competes with GaAs-based DHBT in mobile communication systems and is one of the strong candidates for achieving a highly efficient and highly linear PA.
IV.結論
上記したように、エミッタ・ベース及びベース・コレクタ接合の双方において、超格子層を挿入した非急峻InGaAs/InP DHBTを作製し、これを320μm2の大エミッタ−面積デバイスに適用すると、900MHzのW−CDMAクラスAB動作においてACLR−41dBc及び供給電圧3.5VでPAE54%、出力パワー16.0dBmを示した。PAEの向上は、非急峻接合のDHBTのI−V特性における低Voffset及びVxの低減によるものであった。低コレクタ電流と高PAEとの組み合せは、InP系HBTがモバイルコミュニケーションシステムでのPAの高性能化にとって好適であることを示している。
IV. CONCLUSION As described above, when a non-steep InGaAs / InP DHBT with a superlattice layer inserted at both the emitter-base and base-collector junctions is fabricated and applied to a 320 μm 2 large emitter-area device, 900 MHz In W-CDMA class AB operation, it showed 54% PAE and 16.0 dBm output power at ACLR-41 dBc and supply voltage 3.5V. The improvement in PAE was due to the low Voffset and Vx reduction in the IV characteristics of non-steep junction DHBT. The combination of low collector current and high PAE indicates that InP-based HBTs are suitable for improving the performance of PAs in mobile communication systems.
以上に述べた実施の形態は、本発明の技術的思想に基づいて種々に変形可能である。 The embodiment described above can be variously modified based on the technical idea of the present invention.
例えば、上述の高濃度薄層をはじめ各層の不純物濃度や厚さは変更してよい。上述の第1〜第3の実施の形態における組成変調層について、AlxInyGa(1-x-y)As(但し、0≦x<1、0<y<1)の範囲で組成比を変化させてよい。 For example, the impurity concentration and thickness of each layer including the above-described high concentration thin layer may be changed. About the composition modulation layer in the first to third embodiments described above, the composition ratio is changed in the range of Al x In y Ga (1-xy) As (where 0 ≦ x <1, 0 <y <1). You may let me.
また、コレクタ層、ベース層及びエミッタ層の積層体のメサ構造の形状や各層に接続する電極の配置などは、上述の実施の形態に限定されず、種々の形状、配置を採用することができる。 Further, the shape of the mesa structure of the stacked body of the collector layer, the base layer, and the emitter layer, the arrangement of the electrodes connected to each layer, and the like are not limited to the above-described embodiments, and various shapes and arrangements can be adopted. .
また、上述の実施形態においてはnpn型のバイポーラトランジスタについて説明しているが、本発明はpnp型に適用することも可能である。 In the above-described embodiment, an npn bipolar transistor is described. However, the present invention can also be applied to a pnp type.
高い電流駆動能力を有し、電力増幅器用デバイスとして優れ、単一電源動作が容易であり、移動体通信端末用電力増幅器等に有用であって、ニー電圧(Vk)の充分な低減を可能としながら、ベースコンタクト形成が容易であり、コレクタの速度性能が劣化しないデバイス構造のHBT。 It has a high current drive capability, is excellent as a power amplifier device, is easy to operate with a single power supply, is useful for power amplifiers for mobile communication terminals, etc., and can sufficiently reduce the knee voltage (Vk). However, an HBT having a device structure in which base contact formation is easy and the speed performance of the collector does not deteriorate.
1、17、31…半導体基板、2…バッファ層、3、19、33…サブコレクタ層、
4、21…第1コレクタ層、5、9、22、26、36、40…高濃度薄層、
6、8、23、25、37、39…組成変調層、7、24、38…ベース層、
10、27、41…第1エミッタ層、11、28、42…第2エミッタ層、
12、30、43…エミッタキャップ層、13…エミッタ電極、14…ベース電極、
14a…オーミックコンタクト部、15…コレクタ電極、16…絶縁膜、
20、34…第2コレクタ層、29…第3エミッタ層
DESCRIPTION OF
4, 21 ... 1st collector layer, 5, 9, 22, 26, 36, 40 ... high concentration thin layer,
6, 8, 23, 25, 37, 39 ... composition modulation layer, 7, 24, 38 ... base layer,
10, 27, 41 ... first emitter layer, 11, 28, 42 ... second emitter layer,
12, 30, 43 ... emitter cap layer, 13 ... emitter electrode, 14 ... base electrode,
14a ... ohmic contact, 15 ... collector electrode, 16 ... insulating film,
20, 34 ... second collector layer, 29 ... third emitter layer
Claims (8)
前記コレクタ層及び前記エミッタ層の双方が、高濃度に不純物が添加された高濃度薄 層をそれぞれ有し、これらの高濃度薄層の不純物濃度は隣接する半導体層の不純物濃度 よりも高く、
前記エミッタ層に含まれる前記高濃度薄層と前記ベース層との間、及び、前記コレク タ層に含まれる前記高濃度薄層と前記ベース層との間には、半導体組成の変調によって 電子親和力が変化した組成変調層がそれぞれ設けられ、
これらの組成変調層のうち、前記エミッタ層に含まれる前記高濃度薄層と前記ベース 層との間に設けられる組成変調層は15nm以下の厚さを有すると共に、前記ベース層 の表面上を外部ベース領域までも覆い、この外部ベース領域にてベース電極と合金化さ れることによって前記ベース層と前記ベース電極とのオーミックコンタクト部を形成し ている、
半導体装置。 Having at least an emitter layer, a base layer, and a collector layer;
Both the collector layer and the emitter layer each have a high concentration thin layer doped with impurities at a high concentration, and the impurity concentration of these high concentration thin layers is higher than the impurity concentration of the adjacent semiconductor layer,
Between the high-concentration thin layer and the base layer included in the emitter layer and between the high-concentration thin layer and the base layer included in the collector layer, an electron affinity is obtained by modulation of a semiconductor composition. Is provided with a compositional modulation layer in which
Of these composition modulation layers, the composition modulation layer provided between the high-concentration thin layer and the base layer included in the emitter layer has a thickness of 15 nm or less, and the surface of the base layer is externally provided. The base region is also covered, and an ohmic contact portion between the base layer and the base electrode is formed by alloying with the base electrode in the external base region.
Semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006118835A JP5217110B2 (en) | 2005-07-26 | 2006-04-24 | Semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215477 | 2005-07-26 | ||
JP2005215477 | 2005-07-26 | ||
JP2006118835A JP5217110B2 (en) | 2005-07-26 | 2006-04-24 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007059871A JP2007059871A (en) | 2007-03-08 |
JP5217110B2 true JP5217110B2 (en) | 2013-06-19 |
Family
ID=37923044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006118835A Expired - Fee Related JP5217110B2 (en) | 2005-07-26 | 2006-04-24 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5217110B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014120503A (en) * | 2012-12-13 | 2014-06-30 | Nippon Telegr & Teleph Corp <Ntt> | Heterojunction bipolar transistor |
US20160049502A1 (en) * | 2014-08-15 | 2016-02-18 | Visual Photonics Epitaxy Co., Ltd. | Heterojunction bipolar transistor with blocking layer structure |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04221834A (en) * | 1990-12-21 | 1992-08-12 | Nippon Telegr & Teleph Corp <Ntt> | Double hetero bipolar transistor |
JP2692558B2 (en) * | 1993-12-27 | 1997-12-17 | 日本電気株式会社 | Heterojunction bipolar transistor |
US5631477A (en) * | 1995-06-02 | 1997-05-20 | Trw Inc. | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor |
JP3352629B2 (en) * | 1998-06-03 | 2002-12-03 | 松下電器産業株式会社 | Bipolar transistor |
US6320212B1 (en) * | 1999-09-02 | 2001-11-20 | Hrl Laboratories, Llc. | Superlattice fabrication for InAs/GaSb/AISb semiconductor structures |
JP2003007715A (en) * | 2001-06-26 | 2003-01-10 | Nippon Telegr & Teleph Corp <Ntt> | Bipolar transistor |
-
2006
- 2006-04-24 JP JP2006118835A patent/JP5217110B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007059871A (en) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7462892B2 (en) | Semiconductor device | |
US7067858B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
US7038250B2 (en) | Semiconductor device suited for a high frequency amplifier | |
CN109671769B (en) | Heterojunction bipolar transistor | |
JP2007173624A (en) | Hetero-junction bipolar transistor and method of manufacturing same | |
US7821037B2 (en) | Heterojunction bipolar transistor | |
JP2018101652A (en) | Bipolar transistor and method for manufacturing the same | |
JP2004207583A (en) | Semiconductor device | |
JP5217110B2 (en) | Semiconductor device | |
US6459103B1 (en) | Negative-differential-resistance heterojunction bipolar transistor with topee-shaped current-voltage characteristics | |
JP3629247B2 (en) | Double heterojunction bipolar transistor | |
JP2006228784A (en) | Compound semiconductor epitaxial wafer | |
US10818781B2 (en) | Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer | |
JP2004022818A (en) | Double heterojunction bipolar transistor | |
CN219163404U (en) | Semiconductor device for radio frequency power amplifier | |
US20240079450A1 (en) | Heterojunction bipolar transistor structure having current clamping layer | |
JP2005012170A (en) | Semiconductor device | |
US20230307527A1 (en) | Heterojunction bipolar transistor | |
JP2007294782A (en) | Semiconductor device | |
TW202412305A (en) | Robust heterojunction bipolar transistor structure | |
KR100337942B1 (en) | Double heterojunction bipolar transistor | |
Oka et al. | High-performance InGaP power HBT technologies for wireless applications | |
Cui et al. | High power performance using InAlAas/InGaAs single heterojunction bipolar transistors | |
JP2005123278A (en) | Hetero-junction bipolar transistor | |
RF | A Low Power Dissipation 0.4-7 GHz Transimpedance Amplifier IC for SCM Optical Communication System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090410 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |