JP2009016468A - はんだ接合構造およびはんだバンプ形成方法 - Google Patents
はんだ接合構造およびはんだバンプ形成方法 Download PDFInfo
- Publication number
- JP2009016468A JP2009016468A JP2007174814A JP2007174814A JP2009016468A JP 2009016468 A JP2009016468 A JP 2009016468A JP 2007174814 A JP2007174814 A JP 2007174814A JP 2007174814 A JP2007174814 A JP 2007174814A JP 2009016468 A JP2009016468 A JP 2009016468A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- mass
- alloy
- underlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】 配線層に対する下地層とPbフリーはんだ層との組合せであって、下地層にNi−Si系合金を用い、Pbフリーはんだ層にSn−Ag−Cu系合金を用い、下地層にCu層を設けた後Pbフリーはんだ層を溶融接続した高バリア性を有するはんだ接合構造。
【選択図】図1
Description
なお、配線層に対して下地層であるNi−Si系合金は十分に密着するが、さらに密着性を確保する目的で、配線層と下地層の間に密着層としてTi膜もしくはCr膜などを形成してもよい。同様に、UBMとはんだ層との濡れ性を更に良くするため、Cu層の上へAu膜を形成してもよい。
Claims (17)
- 配線層側に設ける下地層と、Pbフリーはんだ層との組合せであって、
下地層にNi−Si系合金を用い、
Pbフリーはんだ層にSn−Ag−Cu系合金を用い、
下地層にCu層を介在させてPbフリーはんだ層を溶融接続することを特徴とする高バリア性はんだ接合構造。 - 下地層に用いる合金中のSiの含有量が2mass%〜10mass%の範囲内であることを特徴とする請求項1に記載の高バリア性はんだ接合構造。
- 配線層側に設ける下地層と、Pbフリーはんだ層との組合せであって、
下地層にNi−W系合金を用い、
Pbフリーはんだ層にSn−Ag−Cu系合金を用い、
下地層にCu層を介在させてPbフリーはんだ層を溶融接続することを特徴とする高バリア性はんだ接合構造。 - 下地層に用いる合金中のWの含有量が18mass%〜25mass%の範囲内であることを特徴とする請求項3に記載の高バリア性はんだ接合構造。
- Pbフリーはんだ層に用いる合金中のAgの含有量が0.3mass%〜3.5mass%の範囲内であることを特徴とする請求項1〜4のいずれかに記載の高バリア性はんだ接合構造。
- Pbフリーはんだ層に用いる合金中のCuの含有量が0.5mass%〜0.75mass%の範囲内であることを特徴とする請求項1〜5のいずれかに記載の高バリア性はんだ接合構造。
- Pbフリーはんだ層に用いる合金中にはさらに0.08mass%以下のNiが含まれていることを特徴とする請求項1〜6のいずれかに記載の高バリア性はんだ接合構造。
- Pbフリーはんだ層に、さらにGeを含んだ合金を用いることを特徴とする請求項1〜7のいずれかに記載の高バリア性はんだ接合構造。
- 請求項1〜8のいずれかに記載の高バリア性はんだ接合構造を有する電子部材。
- はんだの下地層として配線層の上部にNi−Si系合金層を形成し、
濡れ層として下地層の上部にCu層を形成し、
Pbフリーはんだ層としてCu層へSn−Ag−Cu系合金を溶融搭載することを特徴とするはんだバンプ形成方法。 - 下地層に用いる合金中のSiの含有量が2mass%〜10mass%の範囲内であることを特徴とする請求項10に記載のはんだバンプ形成方法。
- はんだの下地層として配線層の上部にNi−W系合金層を形成し、
濡れ層として下地層の上部にCu層を形成し、
Pbフリーはんだ層としてCu層へSn−Ag−Cu系合金を溶融搭載することを特徴とするはんだバンプ形成方法。 - 下地層に用いる合金中のWの含有量が18mass%〜25mass%の範囲内であることを特徴とする請求項12に記載のはんだバンプ形成方法。
- Pbフリーはんだ層に用いる合金中のAgの含有量が0.3mass%〜3.5mass%の範囲内であることを特徴とする請求項10〜13のいずれかに記載のはんだバンプ形成方法。
- Pbフリーはんだ層に用いる合金中のCuの含有量が0.5mass%〜0.75mass%の範囲内であることを特徴とする請求項10〜14のいずれかに記載のはんだバンプ形成方法。
- Pbフリーはんだ層に用いる合金中にはさらに0.08mass%以下のNiが含まれていることを特徴とする請求項10〜15のいずれかに記載のはんだバンプ形成方法。
- Pbフリーはんだ層に、さらにGeを含んだ合金を用いることを特徴とする請求項10〜16のいずれかに記載のはんだバンプ形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007174814A JP5105973B2 (ja) | 2007-07-03 | 2007-07-03 | はんだ接合構造およびはんだバンプ形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007174814A JP5105973B2 (ja) | 2007-07-03 | 2007-07-03 | はんだ接合構造およびはんだバンプ形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009016468A true JP2009016468A (ja) | 2009-01-22 |
JP5105973B2 JP5105973B2 (ja) | 2012-12-26 |
Family
ID=40357042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007174814A Expired - Fee Related JP5105973B2 (ja) | 2007-07-03 | 2007-07-03 | はんだ接合構造およびはんだバンプ形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5105973B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011054642A (ja) * | 2009-08-31 | 2011-03-17 | Tdk Corp | セラミック電子部品及びセラミック電子部品の製造方法 |
JP2014067852A (ja) * | 2012-09-26 | 2014-04-17 | Toyota Central R&D Labs Inc | 電極 |
EP4057340A1 (en) * | 2021-03-08 | 2022-09-14 | Infineon Technologies Austria AG | Semiconductor device with a layer stack comprising a nisi layer and a niv layer for mounting on an electrically conductive layer, method for producing the same and corresponding mounted semiconductor arrangement |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6360537A (ja) * | 1986-09-01 | 1988-03-16 | Toyota Central Res & Dev Lab Inc | 金属積層体及びその製造方法 |
JP2000195885A (ja) * | 1998-12-24 | 2000-07-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002261104A (ja) * | 2001-03-01 | 2002-09-13 | Hitachi Ltd | 半導体装置および電子機器 |
JP2005294827A (ja) * | 2004-03-31 | 2005-10-20 | Internatl Business Mach Corp <Ibm> | 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続 |
-
2007
- 2007-07-03 JP JP2007174814A patent/JP5105973B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6360537A (ja) * | 1986-09-01 | 1988-03-16 | Toyota Central Res & Dev Lab Inc | 金属積層体及びその製造方法 |
JP2000195885A (ja) * | 1998-12-24 | 2000-07-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002261104A (ja) * | 2001-03-01 | 2002-09-13 | Hitachi Ltd | 半導体装置および電子機器 |
JP2005294827A (ja) * | 2004-03-31 | 2005-10-20 | Internatl Business Mach Corp <Ibm> | 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011054642A (ja) * | 2009-08-31 | 2011-03-17 | Tdk Corp | セラミック電子部品及びセラミック電子部品の製造方法 |
TWI425536B (zh) * | 2009-08-31 | 2014-02-01 | Tdk Corp | A method of manufacturing a ceramic electronic component and a ceramic electronic part |
JP2014067852A (ja) * | 2012-09-26 | 2014-04-17 | Toyota Central R&D Labs Inc | 電極 |
EP4057340A1 (en) * | 2021-03-08 | 2022-09-14 | Infineon Technologies Austria AG | Semiconductor device with a layer stack comprising a nisi layer and a niv layer for mounting on an electrically conductive layer, method for producing the same and corresponding mounted semiconductor arrangement |
US11887961B2 (en) | 2021-03-08 | 2024-01-30 | Infineon Technologies Austria Ag | Semiconductor device, semiconductor arrangement and method for producing the same |
Also Published As
Publication number | Publication date |
---|---|
JP5105973B2 (ja) | 2012-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI502073B (zh) | Lead - free solder alloy | |
KR101355694B1 (ko) | 반도체 실장용 땜납 볼 및 전자 부재 | |
KR101559617B1 (ko) | 반도체장치 및 반도체장치용 접합재 | |
Subramanian et al. | Issues related to the implementation of Pb-free electronic solders in consumer electronics | |
JP4836009B2 (ja) | はんだ合金、はんだボールおよびそれを用いたはんだ接合部 | |
KR20160006667A (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
JP5030442B2 (ja) | 鉛フリーハンダ合金、ハンダボール及び電子部材 | |
JP4791685B2 (ja) | 導電性ボール、電極構造、電子部品の電極の形成方法、電子部品ならびに電子機器 | |
KR102040278B1 (ko) | 무연솔더 합금 조성물 및 그 제조방법, 무연솔더 합금 조성물을 이용한 부재 간의 접합방법 | |
JP5105973B2 (ja) | はんだ接合構造およびはんだバンプ形成方法 | |
Liu et al. | The superior drop test performance of SAC-Ti solders and its mechanism | |
JP2010103377A (ja) | はんだバンプを有する電子部材 | |
US9079272B2 (en) | Solder joint with a multilayer intermetallic compound structure | |
KR101539056B1 (ko) | 솔더 합금 및 솔더볼 | |
JP2011251332A (ja) | Al粉を用いた高温Pbフリーはんだペースト | |
KR101904884B1 (ko) | 솔더볼 및 이를 이용한 반도체 패키지 | |
JP7161134B1 (ja) | はんだ合金、はんだボール、はんだプリフォーム、はんだペースト及びはんだ継手 | |
Koo et al. | Interfacial reaction and bump shear property of electroplated Sn-37Pb solder bump with Ni under bump metallization during multiple reflows | |
JP5167068B2 (ja) | ハンダボール及びハンダバンプを有する電子部材 | |
Chen et al. | Study on microstructures and tensile properties of active solder alloy | |
KR20220091404A (ko) | 무연 솔더 합금, 그를 포함하는 솔더 페이스트, 및 그를 포함하는 반도체 부품 | |
JP2005296983A (ja) | はんだ合金およびはんだボール | |
JP2005144495A (ja) | はんだ合金およびはんだボール | |
CN118043166A (zh) | 软钎料合金、焊料球、预成型软钎料、焊膏和钎焊接头 | |
JP2001113387A (ja) | ハンダ合金 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |