JP2009016468A - はんだ接合構造およびはんだバンプ形成方法 - Google Patents

はんだ接合構造およびはんだバンプ形成方法 Download PDF

Info

Publication number
JP2009016468A
JP2009016468A JP2007174814A JP2007174814A JP2009016468A JP 2009016468 A JP2009016468 A JP 2009016468A JP 2007174814 A JP2007174814 A JP 2007174814A JP 2007174814 A JP2007174814 A JP 2007174814A JP 2009016468 A JP2009016468 A JP 2009016468A
Authority
JP
Japan
Prior art keywords
layer
solder
mass
alloy
underlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007174814A
Other languages
English (en)
Other versions
JP5105973B2 (ja
Inventor
Masayuki Oi
政幸 大井
Masaru Fujiyoshi
優 藤吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd, Sony Corp filed Critical Hitachi Metals Ltd
Priority to JP2007174814A priority Critical patent/JP5105973B2/ja
Publication of JP2009016468A publication Critical patent/JP2009016468A/ja
Application granted granted Critical
Publication of JP5105973B2 publication Critical patent/JP5105973B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】下地層が高バリア性を有し接続信頼性の高いPbフリーはんだの接合構造および接合方法を提供すること。
【解決手段】 配線層に対する下地層とPbフリーはんだ層との組合せであって、下地層にNi−Si系合金を用い、Pbフリーはんだ層にSn−Ag−Cu系合金を用い、下地層にCu層を設けた後Pbフリーはんだ層を溶融接続した高バリア性を有するはんだ接合構造。
【選択図】図1

Description

本発明は、Pbフリーはんだの接合構造およびはんだバンプ形成方法に関し、特に、下地層が高バリア性を有し接続信頼性の高いPbフリーはんだの接合構造およびはんだバンプ形成方法に関するものである。
近年、携帯電話やPDA(Personal Digital Assistance)、ノートパソコンなどに代表されるエレクトロニクス製品は、その軽薄化、短小化、高機能化がめざましい。それに伴い、搭載される電子部品についても、多ピン、狭ピッチ、省スペースで高周波対応の部品が要求されてきている。そこで、ウェハレベルのCSP(Chip Scale Package)やチップを積層するスタックタイプのパッケージが開発されるなど、エレクトロニクスデバイス製造技術も大きな革新が起こっている。
これらのデバイスにおける半導体チップの搭載方式の一つにフリップチップ(Flip Chip)工法が知られている(以下この工法を適宜FC工法と称する)。FC工法により形成される電子部材は、半導体チップの上に配線層が形成され、これに下地層を介してはんだ層が形成される(必要に応じて下地層の上下にはTi層やCu層が設けられる場合もある)。ここで用いられるはんだは、微少な球状に成形されたはんだボールであり、チップの加熱により溶融接合できるので、FC工法は小型化、高密度化に対応できる利点を有する。
下地層を含み、配線層の上からはんだ層の下までの層、いわゆるUBM(Under Bump Metallization)は、スパッタ法もしくはめっき法で成膜されるのが一般的である。たとえば非特許文献1には、スパッタ法でTi(200nm)/Ni−7V(400nm)/Cu(300nm)のUBMを成膜する技術が開示されている(括弧内の数字は膜厚を示す)。この文献によれば、UBMとSn−Pb系はんだ合金の接合部はNi溶出がなく、十分な接続信頼性を有するとされている。なお、下地層としてNi−V系合金を採用しているのは、純Niではこれが磁性体であってスパッタ時の生産性が低いためであり、非磁性化させるためである。
現在、FC工法で用いられるはんだは、Sn−Pb系合金が主流である。このSn−Pbはんだ合金は、Pbが含まれるもののEUのRoHS(Restriction of Hazardous Substances)規制の対象外となっている。その理由は、現時点では、FC工法に用いることのできる有望なPbフリーはんだ合金がないことが挙げられる。しかしながら、環境への配慮から、多くのメーカではFC工法に対応したPbフリーはんだ合金を検討している。また、次回のRoHS規制改訂では、FC工法による電極についてもPbフリー化が義務付けられる可能性もある。
一方、Pbフリーはんだ自体としては、Sn−Cu系合金や、Sn−Ag系合金が知られている。また、特許文献1にも、Ag:3.0〜5.0mass%、Cu:0.5〜3.0mass%、残部Snおよび不可避的不純物からなる合金が挙げられている。特許文献1のこのはんだは、長時間の高温放置環境下における接続信頼性維持を確保するためにAgが添加されたものである。
また、特許文献2には、はんだボール中のSnの拡散に対するバリア性能が優れ、バリアメタル電極およびその周囲に大きな応力を及ぼさない電極構造が開示されている。これは、下地層にNi−V系合金(ほか、Ni−W系合金、Ni−Si系合金)を用い、圧縮応力を示す柱状結晶組織と引張応力を示す粒状結晶組織とからなる膜を真空下で形成し、Ni酸化膜が形成されないようにし、同時に応力も相殺し、接合信頼性を向上する技術である。
K.Zeng,K.N.Tu: Materials Science and Engineering R38(2002)55. 特開平5−50286号公報 特開2003−31576号公報
半導体部品等の電子部材の電極端子としてはんだ合金を利用する場合、非特許文献1や特許文献2に開示されるように、リフロー時にシリコン基板側、即ち配線層側にはんだが過度に浸食して接続部の信頼性を損ねるのを防ぐために、Ni合金からなる下地層を設けている。そして、下地層上にはんだとの濡れ性を確保するためにCu層を形成したのちはんだ層を形成することがおこなわれている。すなわち、下地層としてのNi合金は、はんだ層への溶出ないしはんだ層からのSn等の侵出が少ないこと、すなわちバリア性の高いものでなくてはならない。
しかしながら、本発明者等の検討によると、非特許文献1に記載されるNi−V系合金の下地層では、Snを主体とするPbフリーはんだに対して十分に満足できるバリア性を得られない場合があることが判明した。特に、FC工法などで用いられる微細技術においては、Pbフリーはんだの信頼性を確保することは高バリア性を確保することにつながり、バリア性は高ければ高いほど好ましい。
本発明の目的は、下地層が高バリア性を有し接続信頼性の高いPbフリーはんだの接合構造および接合方法を提供することである。
本発明者らは、非磁性化のためにNiに添加する元素を従来のVでなくSiやWとした下地層と、Sn−Ag−Cu系合金からなるPbフリーはんだとの組合せが極めて優れたバリア性を発揮することを見出し本発明に到達した。
すなわち、本発明は、配線層側に設ける下地層と、Pbフリーはんだ層との組合せであって、下地層にはNi−Si系合金またはNi−W系合金を用い、Pbフリーはんだ層にSn−Ag−Cu系合金を用い、下地層にCu層を介在させてPbフリーはんだ層を溶融接続することを特徴とする高バリア性はんだ接合構造である。
また、本発明は、はんだの下地層として配線層の上部にNi−Si系合金層またはNi−W系合金層を形成し、濡れ層として下地層の上部にCu層を形成し、Pbフリーはんだ層としてCu層へSn−Ag−Cu系合金を溶融搭載することを特徴とするはんだバンプ形成方法である。
なお、本発明では、配線層とUBM中の下地層との間に、たとえばTi層など別の層が存在することを妨げるものでなく、同様に、UBM中の下地層とPbフリーはんだ層との間にCu層のほか、適宜従来設けられている層が介在することを妨げるものではない。すなわち、本発明は、下地層(バリア層)とPbフリーはんだ層の組成の組合せないし位置関係を規定するものである。
また、これらの発明において、下地層に用いる合金中のSiの含有量は、2mass%〜10mass%の範囲内であることが好ましい。また、Pbフリーはんだ層に用いる合金中のAgの含有量は0.3mass%〜3.5mass%の範囲内であることが好ましい。また、Pbフリーはんだ層に用いる合金中のCuの含有量は0.5mass%〜0.75mass%の範囲内であることが好ましい。なお、Pbフリーはんだ層に用いる合金中にはさらに0.08mass%以下のNiが含まれていてもよい。また、Pbフリーはんだ層に、さらにGeを含んだ合金を用いてもよい。
また、本発明は、上記のはんだ接合構造を有する電子部材またははんだバンプ形成方法により接合された電子部材である。
本発明によれば、下地層のNi溶出ないしUBM境界面化合物の形成を抑制ないし低減でき、Pbフリーはんだの接続信頼性を格段に向上させることが可能となる。
本発明の重要な特徴は、Pbフリーはんだと下地層の組合せにある。
下地層にNi−Si系合金を用いる場合は、Siの含有量を2mass%〜10mass%の範囲内とする。Si量を10mass%以下とするのは、磁性を低下するには十分であり、これ以上の添加は、電極端子として抵抗値を高めるだけとなってしまうためである。また、Si量が少なすぎると磁性を低下しにくく、かつバリア性の向上効果が顕著ではなくなるため、2mass%以上とする。なお、非磁性化するためには、Siの含有量を7mass%以上とする。また、この程度以上であると材料コストがSiの含有量に比例するため、以下の実施例では、Siの含有量を7mass%として試験を行っている。
なお、配線層に対して下地層であるNi−Si系合金は十分に密着するが、さらに密着性を確保する目的で、配線層と下地層の間に密着層としてTi膜もしくはCr膜などを形成してもよい。同様に、UBMとはんだ層との濡れ性を更に良くするため、Cu層の上へAu膜を形成してもよい。
下地層にNi−W系合金を用いる場合は、Wの含有量を18mass%〜25mass%の範囲内とする。非磁性化するためには、Ni−W系合金製造における組成バラツキを考慮して、Wの含有量を18mass%以上とする。またWの添加量が多いほど、電極端子として抵抗値を高めるだけとなってしまい、更には材料コストの上昇に繋がるため、Wの含有量を25mass%以下とすることが望ましい。なお、下地層としては、Ni−Si系合金の方がスパッタチャンバ内でのダスト発生が少なく、メンテナンスの頻度が少ないため、生産性が高い。
上記下地層の組成に組み合せるPbフリーはんだは、Sn−Ag−Cu系合金、具体的には、Sn−Ag−Cu合金、Sn−Ag−Cu−Ni合金、Sn−Ag−Cu−Ge合金、またはSn−Ag−Cu−Ni−Ge合金を挙げることができる。
ここで、Agは0.3mass%〜3.5mass%、Cuは0.5mass%〜0.75mass%、Niは0.08mass%以下、Geは0.1mass%以下の範囲内とする。
Ag量を0.3mass%以上とするのは、融点が低下し、固−液共存域を広げる効果が確実に得られるためである。一方、Ag量を3.5mass%以下とするのは、これ以上であるとはんだ内に粗大なAgSn化合物が形成され接続信頼性が低下してしまうおそれがあるためである。
Cu量を0.5mass%以上とするのは、はんだ接合の際、Cu層からCuが下地層中に拡散ないし侵出し、反対に下地層のNiが溶出してくるが、この抑制効果を確実に得るためである。一方、Cu量を0.75mass%以下とするのは、これ以上であると、融点の上昇を招き、電子部材に熱損傷を与える可能性が出てくるおそれがあるためであり、また、Cu量が過剰であると、はんだ内に粗大なCu−Ni−Sn化合物が形成され、はんだの延性が損なわれ、接続信頼性の低下のおそれが生じるためである。
また、Niを合金の添加元素として含有させることもできる。Ni添加により、その量に従って、UBM界面に生成してしまうCu−Ni−Sn化合物の厚みを抑制できる。Ni添加の上限を0.08mass%とするのは、0.08mass%を超えるとはんだ中のNi溶解度を超え均質なはんだ層が得られなくなるためである。
また、Geを合金の添加元素として含有させることもできる。Ge添加によりはんだの表面肌が改善される。Geの含有量は、0.02mass%〜0.1mass%が好ましい。0.02mass%未満であると、はんだの表面肌の改善が判然とせず、一方、0.1mass%を超えて添加すると、はんだが著しく硬化してしまい、耐落下衝撃性がかえって損なわれるためである。なお、GeはSnよりも酸化し易い合金であり、添加量が多くなるとははんだの濡れ性が低下する。
このようなはんだの接合構造を得るには、まず、配線層の上部に、はんだの下地層としてNi−Si系合金層を形成する。このとき、配線層と下地層の間に密着性を確保するため、Ti膜もしくはCr膜などの密着層を形成してもよい。次いで、下地層の上部には濡れ層としてCu層を形成し、Pbフリーはんだ層としてCu層へSn−Ag−Cu系合金を溶融搭載すればよい。下地層、密着層そしてCu層は、たとえば、スパッタにより形成し、はんだ層はリフローによりはんだを溶融させ形成することができる。
この時、Cu層ははんだ層に拡散していき、最終的にUBMとはんだ層との界面にCu−Sn主体の化合物層(界面化合物)が生成する。場合によってはCu層が一部残存することもある。また、下地層の溶出も皆無とするのは困難であり、Ni溶出に伴う層(Ni溶出層)も確認される場合がある。本発明のはんだ接合構造は、このように溶融または拡散により形成された層が存在することを許容し、このような層が存在することを以て本発明の範囲から除外されるものではない。
まず、Pbフリーはんだとしてよく知られているSn−2.3Ag(2.3mass%のAgが含まれた残部Snおよび不可避的不純物からなる合金。以降の表記方法同じ)を用い、これに対する下地層としてNi−7SiおよびNi―20Wを採用し、Ni溶出深さを測定した。比較例をNi−7Vとした。ここで、下地層の膜厚はいずれも800nmとし、リフロー温度を240℃としリフロー回数を10回として評価した。Ni溶出深さは、電子顕微鏡写真の断面積に基づいて算出した。これは、断面組織観察によりおこない、走査型電子顕微鏡(日立製作所製、S−3500N型)を用い、断面組織写真におけるNi溶出の面積を画像処理により求め、単位接合界面長当たりの厚さとして求めた。結果を図1に示す。
図示したように、Ni−7SiもNi−20Wも溶出深さは三百数十nmであり、Ni−7Vの520nmといった深い溶出に比し大幅に改善されることが確認できた。
次に、下地層をNi−7Siとして固定し、Pbフリーはんだの組成の違いによるNi溶出深さを測定した。あわせて、マイクロショット試験もおこなった。比較例として、下地層をNi−7Vとした場合と、Ni−7Siとした場合のCu無添加はんだについても測定した。結果を表1に示す。
なお、実施例のPbフリーはんだは、Sn−Cu系合金へAgを添加し、これに、Ni、Geを適宜添加して直径0.3mmのはんだボールを成形して作成した。なお、成形には均一液滴噴霧法を用いた。これは、合金を溶解したるつぼから振動を与えつつはんだを排出することにより微小球を製造する方法である。成形に際しての冷却速度は約100℃/sであった。
Figure 2009016468
実施例5と実施例1と比較例2の結果から明らかなように、特定の下地組成とCu添加Pbフリーはんだ組成の組合せにおいて、下地層のNi溶出が著しく抑制できることが確認できた。なお、実施例1と実施例2と比較例1の断面組織写真を図2に示す。図でも明らかなように実施例1と実施例2ではNi溶出量が極めて少なくなることとが確認できる。また、はんだ中にNiが添加されていると、界面化合物の粒径が小さくなることも確認できる。
また、はんだバンプに対するマイクロショット試験をおこない、はんだ接合の信頼性も測定した。試料の調製に際しては、まず、UBMとして、Ti(200nm)/Ni−7Si(800nm)/Cu(800nm)の層を形成し基板表面に直径0.35mmの穴を開けた。これに、直径0.3mmのはんだボールをのせ、基板を250℃まで加熱しはんだ付けして試料を作製した。
評価に際しては、小型シャルピー衝撃試験機を用い、重さ20gの振り子を1m/sの速度ではんだバンプに衝突させ、はんだが接合界面で破壊する確率を求めた(試験数各20)。界面とは、UBMとはんだ層の境界を意味し、ここで破壊するのははんだ接合の強度が低いことを意味する(なお、界面で破壊しないものははんだの中途で破壊しているものである)。試験の概念図を図3に示す。
表1から明らかなように、比較例に比して、実施例では相対的に低い界面破壊確率を示すことが確認できた。特に、実施例1と実施例2と実施例6から明らかなように、Niを含むはんだ合金を用いた端子は、低い界面破壊確率を示すことがわかった。
次に、実施例1と実施例2の場合につき、リフローを10回経た後に150℃で1000時間のエージング試験をおこなったときの様子を調べた。断面組織の様子を図4に、界面化合物の厚みとNi溶出深さの経時変化を図5に示す。なお、図4では、撮影の都合上、チップ側が上方に位置した写真となっている。リフローによりはんだ中は既にNi飽和状態となり、Ni溶出は界面化合物である(Cu,Ni)Snの成長と共に徐々に溶出されるのみの状態となっていると考えられ、Ni溶出は極めて緩慢にしか進行しないことが確認できた。また、Niリフロー後は界面化合物の形状はコブ状であって、コブの谷部を埋めるようにNi溶出が生じると考えられるが、エージング後には、界面化合物の形状は平坦状と変化している。従って、Ni溶出は界面化合物内を通過しなければならないため、この点からもNi溶出が抑制される。
本発明によれば、信頼性の高いはんだ接合構造が得られるので、たとえば、人工衛星等の過酷な環境下で用いられる電極ないし電子部材にも適用できる。
下地層に用いる合金の違いによるにNi溶出深さを測定した図である。 実施例1と実施例2と比較例1の断面組織写真である。 マイクロショット試験の概要図である。 実施例1と実施例2の場合につき、リフローを10回経た後に150℃で1000時間のエージング試験をおこなったときの断面組織写真である。 実施例1と実施例2の場合につき、リフローを10回経た後に150℃で1000時間のエージング試験をおこなったときの界面化合物の厚みとNi溶出深さの経時変化を示した図である。

Claims (17)

  1. 配線層側に設ける下地層と、Pbフリーはんだ層との組合せであって、
    下地層にNi−Si系合金を用い、
    Pbフリーはんだ層にSn−Ag−Cu系合金を用い、
    下地層にCu層を介在させてPbフリーはんだ層を溶融接続することを特徴とする高バリア性はんだ接合構造。
  2. 下地層に用いる合金中のSiの含有量が2mass%〜10mass%の範囲内であることを特徴とする請求項1に記載の高バリア性はんだ接合構造。
  3. 配線層側に設ける下地層と、Pbフリーはんだ層との組合せであって、
    下地層にNi−W系合金を用い、
    Pbフリーはんだ層にSn−Ag−Cu系合金を用い、
    下地層にCu層を介在させてPbフリーはんだ層を溶融接続することを特徴とする高バリア性はんだ接合構造。
  4. 下地層に用いる合金中のWの含有量が18mass%〜25mass%の範囲内であることを特徴とする請求項3に記載の高バリア性はんだ接合構造。
  5. Pbフリーはんだ層に用いる合金中のAgの含有量が0.3mass%〜3.5mass%の範囲内であることを特徴とする請求項1〜4のいずれかに記載の高バリア性はんだ接合構造。
  6. Pbフリーはんだ層に用いる合金中のCuの含有量が0.5mass%〜0.75mass%の範囲内であることを特徴とする請求項1〜5のいずれかに記載の高バリア性はんだ接合構造。
  7. Pbフリーはんだ層に用いる合金中にはさらに0.08mass%以下のNiが含まれていることを特徴とする請求項1〜6のいずれかに記載の高バリア性はんだ接合構造。
  8. Pbフリーはんだ層に、さらにGeを含んだ合金を用いることを特徴とする請求項1〜7のいずれかに記載の高バリア性はんだ接合構造。
  9. 請求項1〜8のいずれかに記載の高バリア性はんだ接合構造を有する電子部材。
  10. はんだの下地層として配線層の上部にNi−Si系合金層を形成し、
    濡れ層として下地層の上部にCu層を形成し、
    Pbフリーはんだ層としてCu層へSn−Ag−Cu系合金を溶融搭載することを特徴とするはんだバンプ形成方法。
  11. 下地層に用いる合金中のSiの含有量が2mass%〜10mass%の範囲内であることを特徴とする請求項10に記載のはんだバンプ形成方法。
  12. はんだの下地層として配線層の上部にNi−W系合金層を形成し、
    濡れ層として下地層の上部にCu層を形成し、
    Pbフリーはんだ層としてCu層へSn−Ag−Cu系合金を溶融搭載することを特徴とするはんだバンプ形成方法。
  13. 下地層に用いる合金中のWの含有量が18mass%〜25mass%の範囲内であることを特徴とする請求項12に記載のはんだバンプ形成方法。
  14. Pbフリーはんだ層に用いる合金中のAgの含有量が0.3mass%〜3.5mass%の範囲内であることを特徴とする請求項10〜13のいずれかに記載のはんだバンプ形成方法。
  15. Pbフリーはんだ層に用いる合金中のCuの含有量が0.5mass%〜0.75mass%の範囲内であることを特徴とする請求項10〜14のいずれかに記載のはんだバンプ形成方法。
  16. Pbフリーはんだ層に用いる合金中にはさらに0.08mass%以下のNiが含まれていることを特徴とする請求項10〜15のいずれかに記載のはんだバンプ形成方法。
  17. Pbフリーはんだ層に、さらにGeを含んだ合金を用いることを特徴とする請求項10〜16のいずれかに記載のはんだバンプ形成方法。
JP2007174814A 2007-07-03 2007-07-03 はんだ接合構造およびはんだバンプ形成方法 Expired - Fee Related JP5105973B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007174814A JP5105973B2 (ja) 2007-07-03 2007-07-03 はんだ接合構造およびはんだバンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007174814A JP5105973B2 (ja) 2007-07-03 2007-07-03 はんだ接合構造およびはんだバンプ形成方法

Publications (2)

Publication Number Publication Date
JP2009016468A true JP2009016468A (ja) 2009-01-22
JP5105973B2 JP5105973B2 (ja) 2012-12-26

Family

ID=40357042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007174814A Expired - Fee Related JP5105973B2 (ja) 2007-07-03 2007-07-03 はんだ接合構造およびはんだバンプ形成方法

Country Status (1)

Country Link
JP (1) JP5105973B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054642A (ja) * 2009-08-31 2011-03-17 Tdk Corp セラミック電子部品及びセラミック電子部品の製造方法
JP2014067852A (ja) * 2012-09-26 2014-04-17 Toyota Central R&D Labs Inc 電極
EP4057340A1 (en) * 2021-03-08 2022-09-14 Infineon Technologies Austria AG Semiconductor device with a layer stack comprising a nisi layer and a niv layer for mounting on an electrically conductive layer, method for producing the same and corresponding mounted semiconductor arrangement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6360537A (ja) * 1986-09-01 1988-03-16 Toyota Central Res & Dev Lab Inc 金属積層体及びその製造方法
JP2000195885A (ja) * 1998-12-24 2000-07-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2002261104A (ja) * 2001-03-01 2002-09-13 Hitachi Ltd 半導体装置および電子機器
JP2005294827A (ja) * 2004-03-31 2005-10-20 Internatl Business Mach Corp <Ibm> 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6360537A (ja) * 1986-09-01 1988-03-16 Toyota Central Res & Dev Lab Inc 金属積層体及びその製造方法
JP2000195885A (ja) * 1998-12-24 2000-07-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2002261104A (ja) * 2001-03-01 2002-09-13 Hitachi Ltd 半導体装置および電子機器
JP2005294827A (ja) * 2004-03-31 2005-10-20 Internatl Business Mach Corp <Ibm> 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054642A (ja) * 2009-08-31 2011-03-17 Tdk Corp セラミック電子部品及びセラミック電子部品の製造方法
TWI425536B (zh) * 2009-08-31 2014-02-01 Tdk Corp A method of manufacturing a ceramic electronic component and a ceramic electronic part
JP2014067852A (ja) * 2012-09-26 2014-04-17 Toyota Central R&D Labs Inc 電極
EP4057340A1 (en) * 2021-03-08 2022-09-14 Infineon Technologies Austria AG Semiconductor device with a layer stack comprising a nisi layer and a niv layer for mounting on an electrically conductive layer, method for producing the same and corresponding mounted semiconductor arrangement
US11887961B2 (en) 2021-03-08 2024-01-30 Infineon Technologies Austria Ag Semiconductor device, semiconductor arrangement and method for producing the same

Also Published As

Publication number Publication date
JP5105973B2 (ja) 2012-12-26

Similar Documents

Publication Publication Date Title
TWI502073B (zh) Lead - free solder alloy
KR101355694B1 (ko) 반도체 실장용 땜납 볼 및 전자 부재
KR101559617B1 (ko) 반도체장치 및 반도체장치용 접합재
Subramanian et al. Issues related to the implementation of Pb-free electronic solders in consumer electronics
JP4836009B2 (ja) はんだ合金、はんだボールおよびそれを用いたはんだ接合部
KR20160006667A (ko) 반도체 장치 및 반도체 장치의 제조방법
JP5030442B2 (ja) 鉛フリーハンダ合金、ハンダボール及び電子部材
JP4791685B2 (ja) 導電性ボール、電極構造、電子部品の電極の形成方法、電子部品ならびに電子機器
KR102040278B1 (ko) 무연솔더 합금 조성물 및 그 제조방법, 무연솔더 합금 조성물을 이용한 부재 간의 접합방법
JP5105973B2 (ja) はんだ接合構造およびはんだバンプ形成方法
Liu et al. The superior drop test performance of SAC-Ti solders and its mechanism
JP2010103377A (ja) はんだバンプを有する電子部材
US9079272B2 (en) Solder joint with a multilayer intermetallic compound structure
KR101539056B1 (ko) 솔더 합금 및 솔더볼
JP2011251332A (ja) Al粉を用いた高温Pbフリーはんだペースト
KR101904884B1 (ko) 솔더볼 및 이를 이용한 반도체 패키지
JP7161134B1 (ja) はんだ合金、はんだボール、はんだプリフォーム、はんだペースト及びはんだ継手
Koo et al. Interfacial reaction and bump shear property of electroplated Sn-37Pb solder bump with Ni under bump metallization during multiple reflows
JP5167068B2 (ja) ハンダボール及びハンダバンプを有する電子部材
Chen et al. Study on microstructures and tensile properties of active solder alloy
KR20220091404A (ko) 무연 솔더 합금, 그를 포함하는 솔더 페이스트, 및 그를 포함하는 반도체 부품
JP2005296983A (ja) はんだ合金およびはんだボール
JP2005144495A (ja) はんだ合金およびはんだボール
CN118043166A (zh) 软钎料合金、焊料球、预成型软钎料、焊膏和钎焊接头
JP2001113387A (ja) ハンダ合金

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121002

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees