JP2009016466A - Wiring board complex, and manufacturing method of the wiring board complex, wiring board and semiconductor device - Google Patents
Wiring board complex, and manufacturing method of the wiring board complex, wiring board and semiconductor device Download PDFInfo
- Publication number
- JP2009016466A JP2009016466A JP2007174773A JP2007174773A JP2009016466A JP 2009016466 A JP2009016466 A JP 2009016466A JP 2007174773 A JP2007174773 A JP 2007174773A JP 2007174773 A JP2007174773 A JP 2007174773A JP 2009016466 A JP2009016466 A JP 2009016466A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- metal pattern
- wiring
- board composite
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、基板分割用の金属パターンを有する配線基板複合体、並びに、配線基板複合体、配線基板および半導体装置の製造方法に関し、特に、配線基板を任意形状に分割できるようにした配線基板複合体と、これを用いた配線基板と半導体装置の製造方法に関する。 The present invention relates to a wiring board composite having a metal pattern for dividing a substrate, and a method of manufacturing a wiring board composite, a wiring board, and a semiconductor device, and more particularly to a wiring board composite capable of dividing a wiring board into arbitrary shapes. The present invention relates to a body, a wiring board using the same, and a method for manufacturing a semiconductor device.
近年、携帯機器に見られるように電子機器の急激な小型化、薄型化、高密度化が進んでおり、そして半導体素子の高速化、および高機能化に伴う端子数増加により、機器実装や半導体素子実装について、使用される配線基板や半導体素子を搭載した半導体装置に対して薄型化、軽量化、高密度化等の特性が求められている。さらに、より小型化への対応のために、電子機器のマザーボードの面積を有効利用するスペースマネージメントが盛んに行われている。このような機器全体としての最適空間利用において、搭載される半導体装置も空間にあわせた形状とすることが求められている。
一方、配線基板や半導体装置が小型化されたことにより、効率的に製造を行なうために多数取りの複合配線基板にて配線基板の製造を行ない、製造後に個々の配線基板に分離・分割することが一般化してきている(例えば、特許文献1参照)。特許文献1に記載された方法では、配線基板上に半導体素子を搭載し、樹脂封止を行なった後、直交するカットラインに沿ってダイシングやスライシングを行ない、個々のパッケージに分割する。また、複合配線基板を分割する際に、分割を効率的にかつ容易に行なえるようにするために、基板にブレーク溝を設けたり(例えば、特許文献2参照)、あるいはスリットを入れたり(例えば、特許文献3参照)することも提案されている。
On the other hand, due to the miniaturization of wiring boards and semiconductor devices, wiring boards are manufactured with multiple composite wiring boards for efficient manufacturing, and separated and divided into individual wiring boards after manufacturing. Has been generalized (see, for example, Patent Document 1). In the method described in
上述した従来技術は、いずれも直交する2方向での分割が基本となっており、正方形や長方形の形状の配線基板に対しては有効であるが、近年では高密度実装のために様々な形状の基板が要望されるようになってきているのに対しこの要求について対応することができない。この場合に、基板単体としては、ルータ装置により任意形状に加工できるが、200μmより薄い基板では複数枚での加工が行いにくくなり、加工時間が増加してしまう。
また、複合基板を分割するのに特許文献2に記載されたような予めブレーク溝を形成しておく手法は、樹脂基板、特に薄型の樹脂基板に対しては適用が困難である。また、特許文献3に記載された、複合基板にスリットを設ける手法は、スリットを形成するのに、金型による打ち抜きやルータ装置による加工が必要となる。ここで、金型による打ち抜きを行なうには、様々な形状の基板に対応するために基板の形状毎に金型を用意する必要があり、コスト高になってしまう。また、ルータ加工を行なう場合は、薄型基板については上記したように加工が困難で加工時間が増加してしまう。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、金型による打ち抜きやルータ加工などの手段を用いることなく、任意の形状の配線基板や半導体装置を容易に製造し得るようにすることである。
The above-described conventional techniques are basically divided in two orthogonal directions, and are effective for square or rectangular wiring boards. However, in recent years, various shapes are required for high-density mounting. However, this requirement cannot be met. In this case, the substrate alone can be processed into an arbitrary shape by the router device. However, it is difficult to process a plurality of substrates with a substrate thinner than 200 μm, and the processing time increases.
In addition, the method of previously forming a break groove as described in Patent Document 2 for dividing the composite substrate is difficult to apply to a resin substrate, particularly a thin resin substrate. Further, the method of providing a slit in a composite substrate described in Patent Document 3 requires punching with a mold or processing with a router device in order to form the slit. Here, in order to perform punching with a metal mold, it is necessary to prepare a metal mold for each shape of the substrate in order to cope with various shapes of substrates, resulting in an increase in cost. Also, when performing router processing, processing of thin substrates is difficult and processing time increases as described above.
An object of the present invention is to solve the above-mentioned problems of the prior art, and an object thereof is to provide a wiring board or a semiconductor device having an arbitrary shape without using means such as punching by a mold or router processing. It is to make it easy to manufacture.
上記の目的を達成するため、本発明によれば、絶縁層と配線層とを有する配線基板が間に分割領域を挟んで複数設けられた配線基板複合体であって、前記分割領域が前記配線基板複合体を分割するための金属パターンを有することを特徴とする配線基板複合体、が提供される。
そして、好ましくは、前記配線基板および前記分割領域が支持体上に設けられている。また、好ましくは、前記分割領域が前記配線基板の絶縁層と同等の絶縁層を有し、その絶縁層の一外表面に前記金属パターンが形成されているか、または、前記分割領域が、前記配線基板の絶縁層の外側の一部を除去したものと同等の絶縁層を有し、その絶縁層の除去された部分に前記金属パターンが埋設されているか、または、前記分割領域の全体が前記金属パターンにより形成されている。
また、好ましくは、前記配線基板上に半導体素子が搭載されている。そして、一層好ましくは、前記半導体素子が樹脂封止されている。
In order to achieve the above object, according to the present invention, there is provided a wiring board composite in which a plurality of wiring boards each having an insulating layer and a wiring layer are provided with a divided area interposed therebetween, wherein the divided area is the wiring. Provided is a wiring board composite having a metal pattern for dividing the board composite.
Preferably, the wiring board and the divided area are provided on a support. Preferably, the divided region has an insulating layer equivalent to the insulating layer of the wiring board, and the metal pattern is formed on one outer surface of the insulating layer, or the divided region is the wiring. It has an insulating layer equivalent to that obtained by removing a part of the outside of the insulating layer of the substrate, and the metal pattern is embedded in the removed portion of the insulating layer, or the entire divided region is the metal. It is formed by a pattern.
Preferably, a semiconductor element is mounted on the wiring board. More preferably, the semiconductor element is resin-sealed.
また、上記の目的を達成するため、本発明によれば、絶縁層と配線層とを有する配線基板が間に分割領域を挟んで複数設けられた、前記分割領域が前記配線基板を分割するための金属パターンを有する配線基板複合体から前記金属パターンを引き抜いて個々の配線基板に分離することを特徴とする配線基板の製造方法、が提供される。
また、上記の目的を達成するため、本発明によれば、絶縁層と配線層とを有する配線基板が間に分割領域を挟んで複数設けられた、前記分割領域が前記配線基板を分割するための金属パターンを有する配線基板複合体の前記配線基板上に半導体素子を搭載する工程と、前記配線基板複合体から前記金属パターンを引き抜いて個々の配線基板に分離する工程と、を有することを特徴とする半導体装置の製造方法、が提供される。
In order to achieve the above object, according to the present invention, a plurality of wiring boards each having an insulating layer and a wiring layer are provided with a dividing area therebetween, and the dividing area divides the wiring board. There is provided a method for manufacturing a wiring board, wherein the metal pattern is extracted from the wiring board composite having the metal pattern and separated into individual wiring boards.
In order to achieve the above object, according to the present invention, a plurality of wiring boards each having an insulating layer and a wiring layer are provided with a dividing area therebetween, and the dividing area divides the wiring board. A step of mounting a semiconductor element on the wiring board of the wiring board composite having the metal pattern, and a step of extracting the metal pattern from the wiring board composite and separating it into individual wiring boards. A method for manufacturing a semiconductor device is provided.
また、上記の目的を達成するため、本発明によれば、絶縁層と配線層とを有する配線基板が間に分割領域を挟んで複数設けられた、前記分割領域が前記配線基板を分割するための金属パターンを有する配線基板複合体の前記配線基板上に半導体素子を搭載する工程と、前記半導体素子を樹脂封止する工程と、前記配線基板複合体から前記金属パターンを引き抜いて個々の配線基板に分離する工程と、を有することを特徴とする半導体装置の製造方法、が提供される。 In order to achieve the above object, according to the present invention, a plurality of wiring boards each having an insulating layer and a wiring layer are provided with a dividing area therebetween, and the dividing area divides the wiring board. A step of mounting a semiconductor element on the wiring board of the wiring board composite having the metal pattern, a step of resin-sealing the semiconductor element, and an individual wiring board by extracting the metal pattern from the wiring board composite And a step of separating the semiconductor device.
本発明の配線基板複合体によれば、任意の形状で配線基板を分割できる金属パターンを有しており、この金属パターンを引き抜くことによって配線基板複合体を個々の配線基板に分離することが可能になる。この金属パターンの機能は、タバコなどの製品の包装用フィルムを開封する際に使用するカットテープに類似している。これらの製品の包装用フィルムは、カットテープの一端を摘んで製品の周囲に沿って引き上げることによって、容易に二つに分断することができる。同様にして、本発明においては、基板分割用に設けられた金属パターンを配線基板複合体から引き抜くことによって配線基板複合体を個々の配線基板(あるいは半導体装置)に分割することができる。ここで、金属パターンの平面上のパターンは、必要な配線基板の平面形状に合わせて任意の形状に形成することができるので、最適形状の配線基板(あるいは半導体装置)を容易に形成することができる。また、配線基板の全厚に等しいあるいはそれ以上の厚さの金属パターンを形成する場合には、配線基板の側面形状は金属パターンのそれに倣うので、金属パターンの断面形状を適宜に設計することにより、実装に最適な断面形状の配線基板を容易に得ることができる。配線基板の形状を適宜に制御することができるため、搭載される半導体素子や電子部品を高密度に搭載できると共に、配線基板を搭載する実装基板の小型化にも寄与できる。また、支持体を用いる配線基板複合体では、支持体により剛性を増加させることができるため、製造および搬送におけるハンドリング性を向上させることができ、歩留まりを向上させることができる。 According to the wiring board composite of the present invention, it has a metal pattern that can divide the wiring board in an arbitrary shape, and the wiring board composite can be separated into individual wiring boards by pulling out the metal pattern. become. The function of this metal pattern is similar to a cut tape used to open a packaging film for products such as tobacco. The packaging films for these products can be easily divided into two by picking one end of the cut tape and pulling it up along the periphery of the product. Similarly, in the present invention, the wiring board composite can be divided into individual wiring boards (or semiconductor devices) by pulling out the metal pattern provided for dividing the board from the wiring board composite. Here, the pattern on the plane of the metal pattern can be formed in an arbitrary shape in accordance with the planar shape of the required wiring board, so that an optimally shaped wiring board (or semiconductor device) can be easily formed. it can. In addition, when forming a metal pattern with a thickness equal to or greater than the total thickness of the wiring board, the side surface shape of the wiring board follows that of the metal pattern, so by appropriately designing the cross-sectional shape of the metal pattern Thus, it is possible to easily obtain a wiring board having a cross-sectional shape optimum for mounting. Since the shape of the wiring board can be appropriately controlled, the mounted semiconductor elements and electronic components can be mounted at a high density, and the mounting board on which the wiring board is mounted can also be reduced in size. Moreover, in the wiring board composite body using a support, since the rigidity can be increased by the support, the handling property in manufacturing and transport can be improved, and the yield can be improved.
以下、本発明の実施の形態について図面を参照して具体的に説明する。なお、本発明の実施の形態を示す図1〜図29において、同一機能を有する部分には同一の参照符号付せられており、重複する説明は適宜省略される。
(配線基板複合体)
図1は、本発明の配線基板複合体の第1の実施の形態の一例を示す上面図である。また、図4、図5は、同第1の実施の形態の他の例を示す部分上面図である。そして、図2、図3は、同第1の実施の形態のいくつかの例を示す断面図である。図1に示すように、本実施の形態の配線基板複合体11は、絶縁層と配線層(図示せず)から構成される複数の配線基板12と配線基板12間に介在する分割領域13とから構成される。分割領域13には、配線基板12を分割するための金属パターン13aが設けられている。
配線基板12は、1以上の配線層と絶縁層から成り、複数層の配線層を有する場合は、配線層間を接続するビア(図示せず)が設けられて電気的に接続されている。さらに、搭載される半導体素子や電子部品に適した接続端子が形成されている。分割領域13には、金属パターン13aの外、配線基板12の絶縁層の中の幾つかと同層の絶縁層が設けられることがある。
Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings. 1 to 29 showing the embodiment of the present invention, portions having the same function are denoted by the same reference numerals, and redundant description is omitted as appropriate.
(Wiring board composite)
FIG. 1 is a top view showing an example of the first embodiment of the wiring board composite of the present invention. 4 and 5 are partial top views showing other examples of the first embodiment. 2 and 3 are cross-sectional views showing some examples of the first embodiment. As shown in FIG. 1, the
The
配線層の主たる材料は、銅、金、ニッケル、アルミニウム、銀、パラジウムのいずれか若しくは複数の材料から構成されるが、銅が抵抗値やコストの面で最も望ましい。また、ニッケルは、絶縁材料等の他の材料との界面反応を防止できる。また、抵抗配線として使用することもできる。配線層は、前述の如く例えば銅により好ましく形成され、その厚さは例えば10μmである。配線層は、例えばサブトラクティブ法、セミアディティブ法またはフルアディティブ法等の方法により形成する。サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、これをマスクに不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。セミアディティブ法は、無電解めっき法、スパッタ法、CVD(Chemical Vapor Deposition)法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法による金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。また、配線層が設けられる絶縁層(図示せず)に配線パターンとなる凹部を設けておき、無電解めっき法、スパッタ法、CVD法等で給電層を形成した後、無電解めっき法や電解めっき法により凹部を埋め込み、表面を研磨により平坦化する埋込み配線法を用いても構わない。 The main material of the wiring layer is composed of one or a plurality of materials of copper, gold, nickel, aluminum, silver, palladium, and copper is most desirable in terms of resistance value and cost. Nickel can also prevent interfacial reactions with other materials such as insulating materials. It can also be used as a resistance wiring. As described above, the wiring layer is preferably formed of copper, for example, and has a thickness of 10 μm, for example. The wiring layer is formed by a method such as a subtractive method, a semi-additive method, or a full additive method. The subtractive method is a method in which a resist having a desired pattern is formed on a copper foil provided on a substrate, an unnecessary copper foil is etched using the resist as a mask, and then the resist is peeled to obtain a desired pattern. . In the semi-additive method, a power supply layer is formed by an electroless plating method, a sputtering method, a CVD (Chemical Vapor Deposition) method, etc., a resist having an opening in a desired pattern is formed, and a metal by an electrolytic plating method is formed in the resist opening. Is deposited, and after removing the resist, the power feeding layer is etched to obtain a desired wiring pattern. In the full additive method, after an electroless plating catalyst is adsorbed on a substrate, a pattern is formed with a resist, and the catalyst is activated while leaving the resist as an insulating film. In this method, a desired wiring pattern is obtained by depositing metal. In addition, a recess serving as a wiring pattern is provided in an insulating layer (not shown) on which a wiring layer is provided, and a power supply layer is formed by an electroless plating method, a sputtering method, a CVD method, etc. An embedded wiring method in which the concave portion is embedded by plating and the surface is flattened by polishing may be used.
絶縁層は、例えば感光性または非感光性の有機材料で形成されており、有機材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、ポリノルボルネン樹脂等や、ガラスクロスやアラミド繊維などで形成された織布や不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)、ポリノルボルネン樹脂等を含浸させた材料を用いる。特に、ポリイミド樹脂、PBO、および織布や不織布を用いた材料は、膜強度、引張弾性率および破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。 The insulating layer is formed of, for example, a photosensitive or non-photosensitive organic material, and examples of the organic material include an epoxy resin, an epoxy acrylate resin, a urethane acrylate resin, a polyester resin, a phenol resin, a polyimide resin, and a BCB (benzocyclobutene). ), PBO (polybenzoxazole), polynorbornene resin, etc., woven fabrics and nonwoven fabrics made of glass cloth, aramid fibers, etc., epoxy resin, epoxy acrylate resin, urethane acrylate resin, polyester resin, phenol resin, polyimide resin, BCB ( A material impregnated with benzocyclobutylene), PBO (polybenzoxole), polynorbornene resin, or the like is used. In particular, a material using polyimide resin, PBO, and woven or non-woven fabric has excellent mechanical properties such as film strength, tensile elastic modulus, and elongation at break, and thus high reliability can be obtained.
ビアは、絶縁層内に設けられ、上下の配線層間を接続する。これは、絶縁層にビアホールを設けた後に上層の配線層を形成する際に同時にビアホール内に導電体を充填してもよく、別途、ビアホール内に導電性材料を充填若しくはビアホール壁面に導電性材料を塗布するようにしてもよい。絶縁層に設けられるビアホールは、感光性の材料を使用する場合、ビアの断面形状にあわせてフォトリソグラフィーにより形成される。非感光性の材料または、感光性の材料でパターン解像度が低い材料を使用する場合、ビアホールは、レーザ加工法、ドライエッチング法またはブラスト法により形成される。また、ビアの位置に予めめっきポストを形成した後に絶縁膜を形成し、研磨により絶縁膜表面を削ってめっきポストを露出させてビアを形成するようにしてもよい。この方法によれば、絶縁層に予めビアホールを設ける必要はない。さらに、半導体素子と配線層間および各配線層間において、インダクタ結合、キャパシタ結合、無線で信号の伝達を行う場合は、必ずしもビアは必要とならない。さらにまた、配線層を設ける絶縁層が傾斜を持った形状で開口部を設け、上下の配線層が直接接続される状態としても構わない。さらにまた、一部が光結合により信号の伝達が行われていても構わなく、この場合は、配線層が光配線となっていてもよい。 The via is provided in the insulating layer and connects the upper and lower wiring layers. When the upper wiring layer is formed after providing the via hole in the insulating layer, the via hole may be filled with a conductor at the same time. Alternatively, the via hole may be filled with a conductive material or the via hole wall surface may be filled with a conductive material. You may make it apply | coat. When using a photosensitive material, the via hole provided in the insulating layer is formed by photolithography in accordance with the cross-sectional shape of the via. When a non-photosensitive material or a photosensitive material having a low pattern resolution is used, the via hole is formed by a laser processing method, a dry etching method, or a blast method. Alternatively, an insulating film may be formed after a plating post is previously formed at the via position, and the via may be formed by grinding the surface of the insulating film by polishing to expose the plating post. According to this method, there is no need to provide a via hole in the insulating layer in advance. Furthermore, vias are not necessarily required when signals are transmitted between the semiconductor element and the wiring layer and between the wiring layers by inductor coupling, capacitor coupling, and radio. Furthermore, the insulating layer on which the wiring layer is provided may have an opening with an inclined shape, and the upper and lower wiring layers may be directly connected. Furthermore, a part of the signal may be transmitted by optical coupling. In this case, the wiring layer may be an optical wiring.
金属パターン13aは、図2、3に示した断面図の例の通り、少なくとも配線基板複合体11の片側の最外層に一部が露出するように設けられている。図2(a)は、配線基板複合体11の片面上に金属パターン13aが設けられた構造を示している。この場合、分割領域13の絶縁層は、配線基板12の絶縁層と一致している。また、この構造では、後から分割用の金属パターン13aを設けることができ、配線基板12の仕上がりにあわせたパターン調整が容易となる。図2(b)は、配線基板複合体11の片面に金属パターン13aの一部が露出するように埋設されている構造を示している。この場合、分割領域13の絶縁層は、配線基板12の絶縁層の一部が除去された構造となっている。また、この構造では、金属パターン13aを設けた絶縁層や配線層とのパターン精度が向上できるため、良好な外形と内部パターンとの位置精度を達成することができる。図2(c)と(d)は、配線基板複合体11を貫通するように金属パターン13aが設けられた構造を示している。これらの構造では、分割領域13には絶縁層は形成されておらず、金属パターン13aにより配線基板12が確実に分離した状態となっているため、安定した分割が達成できる。また、配線基板複合体11の製造中に金属パターン13aを設けていくため、各層とのパターン精度が高い状態を維持できる。さらに、これらの構造の金属パターン13aは、図2(c)では配線基板複合体11の両表面と同じ平面上に露出面を、図2(d)では配線基板複合体11の両表面から突出した構造を示しているが、これらに限定されず配線基板複合体11表面に対して平坦、突出、および窪んでいる構造の組合せとしても構わない。金属パターン13aの表面と配線基板複合体11の表面とが平坦な場合は、配線基板複合体11表面に半導体素子や電子部品を搭載する際に、金属パターン13aと搭載用ツールとの干渉を回避することができる。また、金属パターン13a表面が突出している場合は、容易に金属パターン13aを引き抜くことが実現できる。さらに、金属パターン13a表面が窪んでいる場合は、平坦な場合と同様に搭載用ツールとの干渉を防ぐことができ、さらに、配線基板12の端部にバリや割れが発生するのを抑制できる。
The
さらにまた、金属パターン13aが配線基板複合体11を貫通する構造では、図3に示す例のように、配線基板複合体11を構成する層構造の積層回数にあわせて金属パターン13aの幅を任意に変更することができ、配線基板12の端部形状を制御することができる。図3(a)〜(f)に示すように、金属パターン13a断面形状を階段状や凹凸のある形状とすることで、配線基板の段差部や凹凸部を部品取り付けとして利用できる。また、図3(f)に示すように配線基板端面に凹・凸を設けることで、凹部や段差部を利用した部品の取り付けが実現できる外、凹凸を利用して配線基板同士を噛み合わせ接続することが可能になる。さらに、図3の例でも、図2の例と同様に、金属パターン13aの断面形状を配線基板複合体11表面に対して平坦、突出、および窪んでいる構造の組合せとしても構わない。さらにまた、図3のような階段状の断面形状だけではなく、滑らかに傾斜した金属パターンとしても構わない。
Furthermore, in the structure in which the
金属パターン13aは、搭載される半導体素子や電子部品の構造や特性、さらには、配線基板12が搭載される実装基板の構造や特性にあわせて任意の形状とすることができる。図1では配線基板が長方形となる例を示したが、図4あるいは図5で示した例のようにしてもよい。図4(a)ではL字型の配線基板12が形成されており、図4(b)ではL字型と長方形の2種の配線基板が形成されている。また、図4(c)では、途中で分割領域13が止まっており、配線基板12が分割された後にスリットを持つ形状を得ることができる。また、図4(d)に示すように曲線をもつ形状でも構わない。さらに、図4(d)に示すように、配線基板複合体11がウエハのように円形状である場合などに、デッドスペースを減らすことが可能な六角形などの多角形に形成することもできる。これらのように、金属パターン13aは、配線基板12の取り数を効果的に増加させることができ、さらに、全体システムにあわせた形状を得ることができる。
The
金属パターン13aの主たる材料は、銅、金、ニッケル、アルミニウム、銀、パラジウムのいずれか若しくは複数の材料から構成されるが、銅がコストの面で最適である。また、ニッケルは、硬度が高い金属材料となるため、金属パターン13aの強度を増加させることができる。金属パターン13aの厚さは例えば10μmである。金属パターン13aは、配線基板の配線層と同様に例えば前述のサブトラクティブ法、セミアディティブ法またはフルアディティブ法等の方法により形成される。また、金属パターン13aが設けられる絶縁層に金属パターンが形成される凹部を設けておき、前述の埋込み配線法と同様の手法を用いて形成してもよい。また、配線基板の配線層の形成工程と同じ工程で同時に形成するようにしてもよい。
The main material of the
本実施の形態により、所望の外形と端部形状を有する配線基板12を得るための配線基板複合体11が実現できる。配線基板12の形状が制御できるため、搭載される半導体素子や電子部品を高密度に搭載できると共に、配線基板12を搭載する実装基板の小型化にも寄与できる。
According to the present embodiment, the
図6、図7は、本発明の配線基板複合体の第2の実施の形態のいくつかの例を示す断面図である。第2の実施の形態の配線基板複合体は、第1の実施の形態の配線基板複合体に、支持体14が設けられた構造となっている。それ以外の部分は第1の実施の形態と同じである。また、第1の実施の形態に記載したとおり、図1から図5に示す組み合わせを行っても構わない。
支持体14は、適度な剛性を有していることが望ましいため、シリコン、GaAs等の半導体ウエハ材料、サファイア、金属、石英、ガラス、セラミック、銅張り若しくは銅箔を有しない樹脂基板を用いることができる。また、支持体14と配線基板12を分離する場合は、支持体14をウェットエッチング法、ドライエッチング法、研削法のいずれか、若しくはそれらの組合せで行ってもよい。また、剥離または切断により分離を行なうこともできる。剥離法によるときは、支持体14表面に低密着層を形成したり、支持体に透明基板を用いて支持体と接触している材料をレーザ光や紫外線により変質させて密着性を低下させたりして分離を行い、切断法によるときは、ウォーターカッターやスライサーにより所望の位置で分割する。なお、支持体14の分離は、金属パターンを配線基板複合体から引き抜いた後に行なってよく、またその前に行なってもよい。
図6(a)に示す例では、支持体14上の分割領域13の絶縁層に金属パターン13aが埋設されている。この構造では、金属パターン13aを、配線基板の配線層と同層に形成することができ、パターン精度を向上することができるため、外形と内部パターンとの位置精度を向上させることができる。図6(b)と(c)は、配線基板複合体11を貫通するように金属パターン13aが設けられた構造を示している。これらの構造では、金属パターン13aにより配線基板12が確実に分離した状態となるため、安定した分割が実現できる。また、配線基板複合体11の製造中に金属パターン13aを設けていくため、配線基板の各層のパターン精度を高い状態に維持することができる。さらに、これらの構造の金属パターン13aは、図6(b)では配線基板複合体11の両表面と同じ平面上に露出面を、図6(c)では配線基板複合体11の表面から突出した構造を示しているが、これらに限定されず配線基板複合体11表面に対して平坦、突出、および窪んでいる構造の組合せとしても構わない。金属パターン13aの表面と配線基板複合体11の表面とが平坦な場合は、配線基板複合体11表面に半導体素子や電子部品を搭載する際に、金属パターン13aと搭載用ツールとの干渉を回避することができる。また、金属パターン13a表面が突出している場合は、容易に金属パターン13aを引き抜くことができる。さらに、金属パターン13a表面が窪んでいる場合は、平坦な場合と同様に搭載用ツールとの干渉を防ぐことができ、さらに、配線基板12の端部にバリや割れを抑制できる。
6 and 7 are cross-sectional views showing some examples of the second embodiment of the wiring board composite of the present invention. The wiring board composite of the second embodiment has a structure in which a
Since the
In the example shown in FIG. 6A, a
さらにまた、金属パターン13aが配線基板複合体11を貫通する構造では、図7に示す例のように、配線基板複合体11を構成する層構造の積層回数にあわせて金属パターン13aの幅を任意に変更することができ、図3に示した第1の実施の形態の場合と同様に、配線基板12の端部形状を制御することができる。そして、本実施の形態の図7(a)〜(f)の構造によれば、図3に示した第1の実施の形態の場合と同様の効果を享受することができる。また、第2の実施の形態の場合にも、金属パターンの断面形状を図7に示される階段形状に代え、滑らかに傾斜した形状としてもよい。
図6および図7には、支持体14の片面に複数の配線基板12が設けられている配線基板複合体11の構造例を示しているが、必要に応じて支持体14の両面に複数の配線基板複合体を設けてもよい。
Furthermore, in the structure in which the
6 and 7 show an example of the structure of the
本実施の形態により、所望の外形と端部形状を有する配線基板12を得るための配線基板複合体11が実現できる。配線基板複合体の第1の実施の形態に記載の効果に加え、支持体14により剛性を増加させることができるため、製造および搬送におけるハンドリング性を向上させることができ、歩留まりの向上が達成できる。
According to the present embodiment, the
(配線基板)
図8乃至図11は、本発明の配線基板複合体の第1乃至第2の実施の形態から形成された配線基板の構造例を示す断面図である。
図8は、配線基板12の両端部側面に凹・凸を有する配線基板12の例を示している。この凹・凸部を利用して部品を取り付けることができる外、図9に示すように、端部凹凸を噛み合わせて配線基板12を複数個連結することができる。また、配線基板同士が接触する部分に電気的な接合点を設けることで両配線間での信号の送受が可能となる。このため、個別に実装基板に取り付けられる状態より短距離で複数の配線基板12が連結されるため、システム全体としての性能向上が達成される。図9では、凸型と凹型の側面形状を組み合わせたが、階段状や傾斜形状を組み合せるようにしてもよい。
(Wiring board)
8 to 11 are cross-sectional views showing structural examples of the wiring board formed from the first and second embodiments of the wiring board composite of the present invention.
FIG. 8 shows an example of the
図10は、一方の端部側面は垂直で他方の端部側面に階段状の段差を有する配線基板12の例を示している。この配線基板12の段差部分に電気的な接続部や接着部分を設けることで、図11に示されるように、電子部品や電線・ケーブル、光ファイバなどの接続部品を取り付けることができる。
第1、第2の実施の形態の配線基板複合体により、側面形状を利用した連結や部品搭載が可能な配線基板12を製作することができ、高密度に部品を集積することが可能になるため、システムの高精度化や高機能化が実現できる。
FIG. 10 shows an example of the
With the wiring board composite according to the first and second embodiments, it is possible to manufacture the
(半導体装置)
図12、図13は、それぞれ、本発明の半導体装置の第1の実施の形態の例を示す上面図と断面図である。
図12、図13に示す半導体装置19は、絶縁層と配線層(図示せず)を有する配線基板12と配線基板上に搭載された半導体素子15とから構成される。配線基板12は、配線基板12と配線基板12間に配置された、配線基板12を分割するための金属パターン13aを有する分割領域13とから構成された配線基板複合体11に含まれている。ここで、配線基板複合体11としては、図1、図2(a)に図示された第1の実施の形態のものが用いられているが、これに限定されず、図1〜図7に示された第1乃至第2の実施の形態の適宜のものの使用が可能である。
(Semiconductor device)
12 and 13 are a top view and a cross-sectional view, respectively, showing an example of the first embodiment of the semiconductor device of the present invention.
A
半導体素子15については、半導体素子15表面の電極(図示せず)と配線基板12の電極(図示せず)とが電気的に接続されている。接続は、半田ボールや金属バンプによるフリップチップ接続や、金を主な材料としたワイヤを用いたワイヤボンディングにより行われる。また、フリップチップ接続では、金属バンプに代え金属粒子を含む異方性導電性材料を用いてもよく、特性面で問題がなければ導電性樹脂を用いた接続を行っても構わない。また、必要に応じてアンダーフィルを施してもよい。
Regarding the
図13では、半導体素子15が配線基板複合体11の金属パターン13aが設けられていない面に搭載されている例を示したが、これに限定されることなく、金属パターン13aが設けられている面に半導体素子15が搭載されていても構わない。さらに、両面に半導体素子15が搭載されていてもよく、一つの配線基板12の片面に複数の半導体素子15が搭載されても構わない。また、これらの状態の組合せでもよい。また、半導体装置の剛性を高めるためにスティフナなどの枠体を取り付けても構わない。
本実施の形態により、所望の外形と端部形状を有する半導体装置を得ることができる。
Although FIG. 13 shows an example in which the
According to this embodiment, a semiconductor device having a desired outer shape and end shape can be obtained.
図14は、本発明の半導体装置の第2の実施の形態の一例を示す断面図である。本実施の形態の半導体装置19は、図13に示した第1の実施の形態に対し、モールド樹脂16により半導体素子15を封止した構造となっている。それ以外の部分は第1の実施の形態の場合と同じである。また、第1の実施の形態の場合と同様に、図1〜図7に示したいずれの配線基板複合体11を使用することも可能である。
FIG. 14 is a sectional view showing an example of the second embodiment of the semiconductor device of the present invention. The
モールド樹脂16は、エポキシ系の材料にシリカフィラーを混ぜた材料からなる。樹脂封止は、金型を用いたトランスファモールド法あるいは圧縮形成モールド法、若しくは印刷法などで行なわれ、搭載されている半導体素子15と接続部分の配線を覆うようにモールド樹脂16が設けられる。モールド樹脂16は、半導体素子15を、ワイヤボンディング法を用いる場合には、ボンディングワイヤを含めて覆う構造となるが、配線基板12の全体を覆っても、配線基板の一部が露出する構造としてもよい。
図14に示す実施の形態でも、半導体素子15は、金属パターン13aが設けられている面に搭載されても、さらに、両面に半導体素子15が搭載されていてもよい。また、一つの配線基板12の片面に複数の半導体素子15が搭載されても構わない。また、これらの状態の組合せでもよい。また、半導体装置の剛性を高めるためにスティフナなどの枠体を取り付けても構わない。
本実施の形態により、半導体装置の第1の実施の形態の効果に加えて、半導体素子15がモールド樹脂16で覆われていることから、半導体素子15を保護することができる。また、モールド樹脂16を設けることで半導体装置全体の剛性を高めることができ、パッケージ全体の信頼性を向上できる。
The
Also in the embodiment shown in FIG. 14, the
According to the present embodiment, in addition to the effects of the first embodiment of the semiconductor device, since the
(配線基板複合体の製造方法)
図15(a)、(b)は、本発明の配線基板複合体の製造方法の第1の実施の形態の一例を工程順に示す断面図である。本実施の形態の製造方法は、本発明の配線基板複合体の第1の実施の形態〔図2(a)〕を製造するためのものである。なお、各工程間において適宜洗浄および熱処理を行う。この洗浄および熱処理は以下の実施の形態においても同様に工程間において適宜行なわれる。
先ず、図15(a)に示すように、絶縁層と配線層を所望の層数積層して、配線基板12と、絶縁層のみからなる分割領域13とを有する基板を作成し、その片側に金属層18を形成して配線基板複合体前駆体11aを作成する。配線層を複数層形成する場合は、層間は絶縁層内に形成されるビアにより接続されている。
配線基板複合体前駆体11aの配線基板12と分割領域13は、先に説明した材料、方法を用いて形成される。また、ビアも前述の方法を用いて形成される。
(Method for manufacturing wiring board composite)
15A and 15B are cross-sectional views showing an example of the first embodiment of the method for manufacturing a wiring board composite according to the present invention in the order of steps. The manufacturing method of this embodiment is for manufacturing the first embodiment (FIG. 2A) of the wiring board composite of the present invention. Note that cleaning and heat treatment are appropriately performed between the respective steps. This cleaning and heat treatment are also appropriately performed between processes in the following embodiments.
First, as shown in FIG. 15 (a), a desired number of insulating layers and wiring layers are stacked to create a substrate having a
The
金属層18は、配線基板複合体11の片面に形成される。形成方法は、スパッタ法、無電解めっき法、めっき法、蒸着法、および金属箔を貼り付ける方法により行う。金属箔を貼り付ける場合、真空プレス、ラミネート法、真空ラミネート法を用いることができ、金属箔側と配線基板複合体11側のいずれか片方、若しくは両方に接着層を形成して行なってもよい。
次に、図15(b)に示すように、金属層18をパターニングして金属パターン13aを形成する。金属層18のパターニングは、セミアディティブ法やサブトラクティブ法により行う。
以上の製造方法により、図2(a)に示した配線基板複合体11の第1実施の形態を効率的に作製することができる。
The metal layer 18 is formed on one side of the
Next, as shown in FIG. 15B, the metal layer 18 is patterned to form a
With the above manufacturing method, the first embodiment of the wiring board
図16(a)、(b)は、本発明の配線基板複合体の製造方法の第2の実施の形態の一例を工程順に示す断面図である。本実施の形態の製造方法は、本発明の第1の実施の形態の配線基板複合体〔図2(b)〕を製造するためのものである。
先ず、図16(a)に示すように、絶縁層全体を貫通する形の金属パターン13aを有する配線基板複合体中間体11bを形成する。配線基板複合体中間体11bは、配線基板複合体11の配線基板12の絶縁層と配線層の一部および分離領域13の金属パターン13aから形成されている。それらの絶縁層と配線層および金属パターンは、先に説明した材料と方法のいずれかを用いて形成されている。
次に、図16(b)に示すように、配線基板複合体11の絶縁層と配線層を先に説明した材料と方法のいずれかを用いて所望の層数を形成し、配線基板複合体11を形成する。
以上説明した製造方法に代え、図15(b)に示す配線基板複合体を形成した後、基板裏面に絶縁層を形成し、研磨して図16(b)に示す構造の配線基板複合体11を得るようにすることもできる。
以上の製造方法により、図2(b)に示した配線基板複合体の第1の実施の形態を効率的に作製することができる。
16 (a) and 16 (b) are cross-sectional views showing an example of the second embodiment of the method for manufacturing a wiring board composite according to the present invention in the order of steps. The manufacturing method according to the present embodiment is for manufacturing the wiring board composite body (FIG. 2B) according to the first embodiment of the present invention.
First, as shown in FIG. 16A, a wiring board composite
Next, as shown in FIG. 16B, the insulating layer and the wiring layer of the
Instead of the manufacturing method described above, after forming the wiring board composite body shown in FIG. 15B, an insulating layer is formed on the back surface of the board and polished to form the wiring board
By the above manufacturing method, the first embodiment of the wiring board composite shown in FIG. 2B can be efficiently manufactured.
図17(a)〜(c)および図18(a)〜(c)は、本発明の配線基板複合体の製造方法の第3の実施の形態一例を工程順に示す断面図である。本実施の形態の製造方法は、本発明の配線基板複合体の第1の実施の形態〔図2(c)、図2(d)、図3(a)〕を製造するためのものである。
先ず、図17(a)や18(a)に示すように、絶縁層全体を貫通する形の金属パターン13aを有する配線基板複合体中間体11bを形成する。配線基板複合体中間体11bは、配線基板複合体11の配線基板12の絶縁層と配線層の一部および分離領域13の金属パターン13aの一部から形成されている。これらの絶縁層と配線層および金属パターンは、先に説明した材料と方法のいずれかを用いて形成されている。配線層を複数層形成する場合は、層間は絶縁層内に形成されるビアにより接続されている。
FIGS. 17A to 17C and FIGS. 18A to 18C are cross-sectional views showing an example of the third embodiment of the method for manufacturing a wiring board composite according to the present invention in the order of steps. The manufacturing method of this embodiment is for manufacturing the first embodiment of the wiring board composite of the present invention [FIG. 2 (c), FIG. 2 (d), FIG. 3 (a)]. .
First, as shown in FIGS. 17A and 18A, a wiring board composite intermediate 11b having a
次に、図17(b)または図18(b)に示すように、配線基板複合体中間体11bの両面、若しくは片側に所望の絶縁層と配線層および金属パターンを、先に説明した材料と方法のいずれかを用いて積層して配線基板複合体11を形成する。図18(b)においては、必要に応じて金属パターン13aの幅を変更して形成する。この工程において、図2(c)に示された配線基板複合体を得ることができる。
さらに、図17(c)または図18(c)に示すように、金属パターン13aが配線基板複合体11の配線基板表面より突出するように形成する。金属パターン13aは、例えばサブトラクティブ法、セミアディティブ法、またはフルアディティブ法等により形成する。この工程により、図2(d)、図3(a)の構造を得ることができる。また、この工程は、必要に応じて行うことで構わない。
以上の製造方法により、図2(c)、(d)、図3(a)に示した配線基板複合体の第1の実施の形態を効率的に作製することができる。なお、図3(b)〜(f)に示した配線基板複合体も同様の手法を用いて作製することができる。
Next, as shown in FIG. 17 (b) or FIG. 18 (b), a desired insulating layer, wiring layer, and metal pattern are formed on both sides or one side of the wiring board composite intermediate 11b with the materials described above. The
Furthermore, as shown in FIG. 17C or FIG. 18C, the
With the above manufacturing method, the first embodiment of the wiring board composite shown in FIGS. 2C, 2D, and 3A can be efficiently manufactured. Note that the wiring board composite shown in FIGS. 3B to 3F can also be manufactured using the same method.
図19(a)〜(c)は、本発明の配線基板複合体の製造方法の第4の実施の形態の一例を工程順に示す断面図である。本実施の形態の製造方法は、本発明の配線基板複合体の第2の実施の形態〔図6(a)〕を製造するためのものである。
先ず、図19(a)に示すように、上記した材料のいずれかの材料からなる支持体14を用意し、必要であれば表面のウェット洗浄、ドライ洗浄、平坦化、粗化など処理を施す。
次に、図19(b)に示すように、金属パターン13aを、例えばサブトラクティブ法、セミアディティブ法またはフルアディティブ法等の方法により形成する。金属パターン13aは、配線基板複合体11の配線基板の配線層と同時に形成しても構わない。
次に、図19(c)に示すように、前述の材料と方法のいずれかを用いて所望の配線層と絶縁層を積層し、配線基板複合体11を形成する。
19A to 19C are cross-sectional views showing an example of the fourth embodiment of the method for manufacturing a wiring board composite according to the present invention in the order of steps. The manufacturing method of this embodiment is for manufacturing the second embodiment (FIG. 6A) of the wiring board composite of the present invention.
First, as shown in FIG. 19A, a
Next, as shown in FIG. 19B, the
Next, as shown in FIG. 19C, a desired wiring layer and an insulating layer are laminated using any of the materials and methods described above to form a wiring board
本実施の形態では、支持体14の片側に配線基板複合体11を形成する例を示したが、これに限定されず、支持体14の両面に配線基板複合体11を設けてもよい。
以上の製造方法により、図6(a)に示した配線基板複合体の第2の実施の形態を効率的に作製することができる。
In the present embodiment, the example in which the wiring board
With the above manufacturing method, the second embodiment of the wiring board composite shown in FIG. 6A can be efficiently manufactured.
図20(a)〜(d)および図21(a)〜(e)は、本発明の配線基板複合体の製造方法の第5の実施の形態の一例を工程順に示す断面図である。本実施の形態の製造方法は、本発明の第2の実施の形態の配線基板複合体〔図6(b)、図6(c)、図7(a)〕にを製造するためのものである。
先ず、図20(a)、図21(a)に示すように、上記したいずれかの材料からなる支持体14を用意し、必要であれば表面のウェット洗浄、ドライ洗浄、平坦化、粗化など処理を施す。
次に、図20(b)、21(b)に示すように、絶縁層、配線層および金属パターン13aを、前述の材料、方法を用いて形成し、支持体14上に配線基板複合体中間体11bを形成する。
FIGS. 20A to 20D and FIGS. 21A to 21E are cross-sectional views showing an example of the fifth embodiment of the method for manufacturing a wiring board composite according to the present invention in the order of steps. The manufacturing method according to the present embodiment is for manufacturing the wiring board composite body according to the second embodiment of the present invention [FIG. 6 (b), FIG. 6 (c), FIG. 7 (a)]. is there.
First, as shown in FIGS. 20 (a) and 21 (a), a
Next, as shown in FIGS. 20B and 21B, an insulating layer, a wiring layer, and a
次に、図20(c)および図21(c)、図21(d)に示すように、先に説明した材料と方法のいずれかを用いて所望の配線層、絶縁層および金属パターンを積層し、配線基板複合体11を形成する。図21(c)および図21(d)の工程では、金属パターンが階段状となるように所望の幅で金属パターン13aを形成する。金属パターン13aの形成は、配線層の形成と同時に行っても構わず、別々に行っても構わない。この工程において、図6(b)に示した構造の配線基板複合体を得ることができる。
Next, as shown in FIGS. 20 (c), 21 (c), and 21 (d), a desired wiring layer, insulating layer, and metal pattern are laminated using any of the materials and methods described above. Then, the
次に、図20(d)、図21(e)に示すように、金属パターン13aが配線基板複合体11の配線基板12表面より突出するように形成する。金属パターン13aは、例えばサブトラクティブ法、セミアディティブ法、またはフルアディティブ法等により形成する。この工程において、図6(c)、図7(a)の構造を得ることができる。また、この工程は、必要に応じて行うことで構わない。図7(b)〜(f)に示される構造も同様の手法により形成することができる。
本実施の形態では、支持体14の片側に配線基板複合体11を形成する例を示したが、これに限定されず、支持体14の両面に配線基板複合体11を設けてもよい。
以上の製造方法により、図6(b)、(c)、図7に示した第2の実施の形態の配線基板複合体を効率的に作製することができる。
Next, as shown in FIGS. 20D and 21E, the
In the present embodiment, the example in which the wiring board
By the above manufacturing method, the wiring board composite body of the second embodiment shown in FIGS. 6B, 6C, and 7 can be efficiently manufactured.
図22(a)、(b)は、本発明の配線基板複合体の製造方法の第6の実施の形態の一例を工程順に示す断面図である。本実施の形態の製造方法は、本発明の配線基板の複合体第1の実施の形態〔図2(b)〕を製造するためのものである。
図19(a)〜(c)に示される工程を実行することにより、図22(a)に示される、支持体14上に金属パターン13aと配線層と絶縁層を有する配線基板複合体11を形成する。図22(a)では、図19に示される工程を実行する例を示しているが、支持体上に配線基板複合体を形成する他の例を実行して、図20(c)、図20(d)、図21(d)、図21(e)に示される構造を用いるようにしてもよい。
次に、図22(b)に示すように、支持体14と配線基板12を、上記したいずれかの方法を用いて分離する。
以上の製造方法により、図2(b)に示した配線基板複合体の第1の実施の形態を効率的に作製することができる。
22A and 22B are cross-sectional views showing an example of the sixth embodiment of the method for manufacturing a wiring board composite according to the present invention in the order of steps. The manufacturing method of the present embodiment is for manufacturing the first embodiment of the composite body of the wiring board of the present invention (FIG. 2B).
By executing the steps shown in FIGS. 19A to 19C, the
Next, as shown in FIG. 22B, the
By the above manufacturing method, the first embodiment of the wiring board composite shown in FIG. 2B can be efficiently manufactured.
(配線基板の製造方法)
図23(a)〜(c)は、本発明の配線基板の製造方法の第1の実施の形態の一例を工程順に示す断面図である。
図15を参照して説明した配線基板複合体の製造方法を用いて、図23(a)に示す配線基板複合体11を得る。図23(a)では、図15(b)の例を示しているが、図16(b)、図22(b)に示す構造のものであってもよい。
次に、図23(b)に示すように、金属パターン13aを矢印の方向である絶縁層が覆っている側に引き上げる。これにより、金属パターン13a上の絶縁層が金属パターンと共に引き上げられる。金属パターン13aを引き上げる場合、配線基板複合体11の一部に起点となる部分を設けておき、その領域の金属パターン上の絶縁層を物理的に切り取ることで金属パターン13aの一端を摘まめるようにしておきその部分の金属パターンを起点として引き上げるようにしてもよい。また、起点となる部分の金属パターン13aを配線基板複合体11を貫通させる〔図30(f)参照〕ことで配線基板複合体11表面でこれを摘まめるようにしておき、この部分を起点として引き上げるようにしてもよい。
図23(b)に示すように金属パターンを引き抜くと、配線基板複合体11は分割され、図23(c)に示すように、個々に分割された配線基板12が得られる。
(Method for manufacturing a wiring board)
23A to 23C are cross-sectional views illustrating an example of the first embodiment of the method for manufacturing a wiring board according to the present invention in the order of steps.
The wiring board
Next, as shown in FIG. 23B, the
When the metal pattern is pulled out as shown in FIG. 23 (b), the
図24(a)〜(c)は、本発明の配線基板の製造方法の第2の実施の形態の一例を工程順に示す断面図である。
図17を参照して説明した配線基板複合体の製造方法を用いて図17(b)までの工程を行ない、図24(a)に示す配線基板複合体11を得る。図24(a)では、図17(b)の例を示しているが、図17(c)、18(b)、18(c)の構造を用いてもよい。
次に、図24(b)に示すように、矢印の方向に金属パターン13aを絶縁層が覆っている側に引き上げることで配線基板複合体11を分割する。金属パターン13aを引き上げる場合、金属パターンの一部に起点となる部分を設けてその部分の金属パターンを摘まめるようにしておき〔図31(f)参照〕、この部分を起点として金属パターン13aを引き上げてもよい。
図24(b)に示すように金属パターンを引き抜くと、配線基板複合体11は分割され、図24(c)に示すように、個々に分割された配線基板12が得られる。本実施の形態に従い、図3に示される配線基板複合体を作製し、金属パターンを引き抜くと、図8乃至11に示した配線基板を得ることができる。
24A to 24C are cross-sectional views showing an example of the second embodiment of the method for manufacturing a wiring board according to the present invention in the order of steps.
The process up to FIG. 17B is performed using the method for manufacturing the wiring board composite described with reference to FIG. 17 to obtain the
Next, as shown in FIG. 24B, the
When the metal pattern is pulled out as shown in FIG. 24 (b), the
図25(a)〜(d)は、本発明の配線基板の製造方法の第3の実施の形態の一例を工程順に示す断面図である。
図19を参照して説明した配線基板複合体の製造方法を用いて、図24(a)に示す配線基板複合体11を得る。本実施の形態では、図19(c)の例を用いているが、図20(c)、図20(d)、図21(d)、図21(e)の構造を用いてもよい。
次に、図25(b)に示すように、金属パターン13aを矢印の方向である絶縁層が覆っている側に引き上げる。これにより、金属パターン13a上の絶縁層が金属パターンと共に引き上げられる。金属パターン13aを引き上げる場合、配線基板複合体11の一部に起点となる部分を設けておき、その領域の金属パターン上の絶縁層を物理的に切り取ることで金属パターン13aの一端を摘まめるようにしておきその部分の金属パターンを起点として引き上げるようにしてよい。また、起点となる部分の金属パターン13aを配線基板複合体11を貫通させることで配線基板複合体11表面でこれを摘まめるようにしておき、この部分を起点として引き上げるようにしてもよい。いずれの場合にも、金属パターン13aと支持体14との界面の密着性が低いことが望ましい。
図25(b)に示すように金属パターンを引き抜くと、図25(c)に示すように、支持体14に連結された状態で個々の配線基板12に分割される。次に、図25(d)に示すように、支持体14と配線基板12を分離する。分離法としては、先に説明したいずれかの方法が用いられる。
本実施の形態に従い、図7(a)〜(f)に示される配線基板複合体を作製し、金属パターンを引き抜き支持体を除去すると、図8乃至11に示した配線基板を得ることができる。
25A to 25D are cross-sectional views showing an example of the third embodiment of the method for manufacturing a wiring board of the present invention in the order of steps.
Using the method for manufacturing a wiring board composite described with reference to FIG. 19, a
Next, as shown in FIG. 25B, the
When the metal pattern is pulled out as shown in FIG. 25B, as shown in FIG. 25C, it is divided into the
When the wiring board composite shown in FIGS. 7A to 7F is manufactured according to the present embodiment, the metal pattern is pulled out and the support is removed, the wiring board shown in FIGS. 8 to 11 can be obtained. .
(半導体装置の製造方法)
図26(a)〜(d)は、本発明の半導体装置の製造方法の第1の実施の形態の一例を工程順に示す断面図である。
図15を参照して説明した配線基板複合体の製造方法を用いて、図26(a)に示す配線基板複合体11を得る。本実施の形態では、、図15(b)の例を用いているが、図16(b)、図17(b)、図17(c)、18(b)、18(c)、図22(b)の構造のものを用いてもよい。
次に、図26(b)に示すように、半導体素子15を配線基板複合体11に搭載する。半導体素子15は、半導体素子15表面の電極(図示せず)と配線基板12の電極(図示せず)とは、先に説明したいずれかの方法を用いて電気的に接続される。また、必要に応じてアンダーフィルを施してもよい。
(Method for manufacturing semiconductor device)
26A to 26D are cross-sectional views showing an example of the first embodiment of the semiconductor device manufacturing method of the present invention in the order of steps.
The wiring board
Next, as shown in FIG. 26B, the
次に、図26(c)に示すように、金属パターン13aを矢印の方向である絶縁層が覆っている側に引き上げることで配線基板複合体11を分割する。金属パターン13aを引き上げ方法は、図23(b)を参照して説明した工程と同様である。
図26(c)に示すように金属パターンを引き抜くと、図26(d)に示すように、配線基板複合体は分割され、配線基板12に半導体素子15が搭載された半導体装置19が個々に分離される。
図26の例では、半導体素子15が配線基板複合体11の金属パターンが形成されていない面に搭載された例を示したが、これに限定されることなく、金属パターン13aが設けられている面に半導体素子15が搭載されていても構わない。また、両面に半導体素子15が搭載されていてもよく、さらに、一つの配線基板12の片面に複数の半導体素子15が搭載されても構わない。また、これらの状態の組合せでもよい。また、半導体装置の剛性を高めるためにスティフナなどの枠体を取り付けても構わない。
Next, as shown in FIG. 26C, the
When the metal pattern is pulled out as shown in FIG. 26C, the wiring board composite is divided as shown in FIG. 26D, and the
In the example of FIG. 26, the example in which the
図27(a)〜(e)は、本発明の半導体装置の製造方法の第2の実施の形態の一例を工程順に示す断面図である。
図15を参照して説明した配線基板複合体の製造方法を用いて、図27(a)に示す配線基板複合体11を得る。本実施の形態では、、図15(b)の例を用いているが、図16(b)、図17(b)、図17(c)、18(b)、18(c)、図22(b)の構造のものを用いてもよい。
次に、図27(b)に示すように、半導体素子15を配線基板複合体11に搭載する。半導体素子15は、半導体素子15表面の電極(図示せず)と配線基板12の電極(図示せず)とは、先に説明したいずれかの方法を用いて電気的に接続される。また、必要に応じてアンダーフィルを施してもよい。
次に、図27(c)に示すように、先に説明した材料と方法を用いて半導体素子15を覆うようにモールド樹脂16を形成する。モールド樹脂16は、配線基板12の全体を覆っても、配線基板の一部が露出する構造としてもよい。
27A to 27E are cross-sectional views showing an example of the second embodiment of the semiconductor device manufacturing method of the present invention in the order of steps.
The wiring board
Next, as shown in FIG. 27B, the
Next, as shown in FIG. 27C, a
次に、図27(d)に示すように、金属パターン13aを矢印の方向である絶縁層が覆っている側に引き上げることで配線基板複合体11を分割する。金属パターン13aを引き上げ方法は、図23(b)を参照して説明した工程と同様である。
図27(d)に示すように金属パターンを引き抜くと、図27(e)に示すように、配線基板複合体は分割され、配線基板12に半導体素子15が搭載された半導体装置19が個々に分離される。
図27の例では、半導体素子15が配線基板複合体11の金属パターンが形成されていない面に搭載されている例を示したが、これに限定されることなく、金属パターン13aが設けられている面に半導体素子15が搭載されていても構わない。また、両面に半導体素子15が搭載されていてもよく、さらに、一つの配線基板12の片面に複数の半導体素子15が搭載されても構わない。また、これらの状態の組合せでもよい。また、半導体装置の剛性を高めるためにスティフナなどの枠体を取り付けても構わない。
Next, as shown in FIG. 27D, the
When the metal pattern is pulled out as shown in FIG. 27D, the wiring board composite is divided as shown in FIG. 27E, and the
In the example of FIG. 27, the example in which the
図28(a)〜(e)は、本発明の半導体装置の製造方法の第3の実施の形態の一例を工程順に示す断面図である。
図19を参照して説明した配線基板複合体の製造方法を用いて、図28(a)に示す配線基板複合体11を得る。本実施の形態では、、図19(c)に示す例を用いているが、図20(c)、図20(d)、図21(d)、21(e)の構造のものを用いてもよい。
次に、図28(b)に示すように、半導体素子15を配線基板複合体11に搭載する。半導体素子15は、半導体素子15表面の電極(図示せず)と配線基板12の電極(図示せず)とは、先に説明したいずれかの方法を用いて電気的に接続される。また、必要に応じてアンダーフィルを施してもよい。
次に、図28(c)に示すように、金属パターン13aを矢印の方向である絶縁層が覆っている側に引き上げることで配線基板複合体11を分割する。金属パターン13aを引き上げ方法は、図25(b)を参照して説明した工程と同様である。
図28(c)に示すように金属パターンを引き抜くと、図28(d)に示すように、支持体14に連結された状態で配線基板12上に半導体素子15が搭載された半導体装置19に分割される。次に、図28(e)に示すように、支持体14と配線基板12(半導体装置19)を分離する。分離法としては、先に説明したいずれかの方法が用いられる。工程中に半導体素子15を保護するために有機材料によるレジストカバーを形成しても構わない。
28A to 28E are cross-sectional views showing an example of the third embodiment of the semiconductor device manufacturing method of the present invention in the order of steps.
The wiring board
Next, as shown in FIG. 28B, the
Next, as shown in FIG. 28C, the
When the metal pattern is pulled out as shown in FIG. 28C, the
図28では、半導体素子15が配線基板12の片面に一個搭載されている例を示したが、これに限定されることなく、片面に複数個搭載されるようにしてもよい。また、図28(e)の状態になった後にもう片面に半導体素子15を搭載してもよい。また、これらの状態の組合せでもよい。
また、図28に示した例では、半導体素子15を搭載した後に金属パターン13aを引き上げて配線基板複合体11を分割していたが、先に金属パターン13aを引き上げて配線基板複合体11を分割した後に、半導体素子15を搭載しても構わない。
また、半導体装置の剛性を高めるためにスティフナなどの枠体を取り付けても構わない。
FIG. 28 shows an example in which one
In the example shown in FIG. 28, after mounting the
A frame such as a stiffener may be attached to increase the rigidity of the semiconductor device.
図29(a)〜(f)は、本発明の半導体装置の製造方法の第4の実施の形態の一例を工程順に示す断面図である。
図28を参照して説明した第3の実施の形態の半導体装置の製造方法と同じ工程を用いて、図29(b)に示す状態とする。次に、図29(c)に示すように、先に説明した材料と方法を用いて半導体素子15を覆うようにモールド樹脂16を形成する。モールド樹脂16は、配線基板12の全体を覆っても、配線基板の一部が露出する構造としてもよい。
次に、図29(d)に示すように、金属パターン13aを矢印の方向である絶縁層が覆っている側に引き上げることで配線基板複合体11を分割する。金属パターン13aを引き上げ方法は、図25(b)を参照して説明した工程と同様である。
図29(d)に示すように金属パターンを引き抜くと、図29(e)に示すように、支持体14に連結された状態で配線基板12上に半導体素子15が搭載された半導体装置19に分割される。次に、図29(f)に示すように、支持体14と配線基板12(半導体装置19)を分離する。分離法としては、先に説明したいずれかの方法が用いられる。工程中に半導体素子15を保護するために有機材料によるレジストカバーを形成しても構わない。
図29では、半導体素子15が配線基板12の片面に一個ずつ搭載されている例を示したが、これに限定されることなく、片面に複数個搭載されるようにしてもよい。また、図29(f)の状態になった後にもう片面に半導体素子15を搭載してもよい。また、これらの状態の組合せでもよい。
また、図29では、半導体素子15を搭載してモールド樹脂16の封止を行った後に金属パターン13aを引き上げて配線基板複合体11を分割する工程としたが、先に金属パターン13aを引き上げて配線基板複合体11を分割した後に、半導体素子15を搭載しても構わなく、また、半導体素子15を搭載した後に金属パターン13aを引き上げて配線基板複合体11を分割し、モールド樹脂16による封止を行っても構わない。
また、半導体装置の剛性を高めるためにスティフナなどの枠体を取り付けても構わない。
29A to 29F are cross-sectional views showing an example of the fourth embodiment of the method for manufacturing a semiconductor device of the present invention in the order of steps.
The state shown in FIG. 29B is obtained by using the same steps as those of the semiconductor device manufacturing method according to the third embodiment described with reference to FIG. Next, as shown in FIG. 29C, a
Next, as shown in FIG. 29D, the
When the metal pattern is pulled out as shown in FIG. 29D, the
FIG. 29 shows an example in which one
In FIG. 29, the
A frame such as a stiffener may be attached to increase the rigidity of the semiconductor device.
図30(a)〜(g)は、本発明の実施例1の工程順の部分断面図である。初期の基材として、30μm厚の銅箔101が30μm厚のポリイミドフィルム102に接着された銅張り樹脂板を用意した〔図30(a)〕。ポリイミドフィルム102の分割領域113となる領域の内、起点となる部分をレーザ光により除去し、その除去部分に銅を電解めっき法により成長させて導電性ポスト103を形成した〔図30(b)〕。次に、給電層にスパッタ膜を用いたセミアディティブ法により、導電性パターン1041となる10μm厚の銅膜を形成した〔図30(c)〕。次に、スピンコート法により絶縁層1051となる20μm厚のポリイミド膜を形成した。そして、ビア形成個所と、起点となる分割領域の絶縁層をレーザ光により除去し、給電層にスパッタ膜を用いた電解めっき法によりの銅膜を形成し、CMP(Chemical Mechanical Polishing)を行なって開口内を銅膜により埋め込んだ。その後、給電層にスパッタ膜を用いたセミアディティブ法により、導電性パターン1042となる10μm厚の銅膜を形成した〔図30(d)〕。同様の工程を行なって、絶縁層1052とその開口内に埋設された銅膜(ビアと分割用の金属パターンの一部)および15μm厚の導電性パターン1043を形成した。このとき、分離領域113の起点となる部分には2mm角のパターンを形成した〔図30(e)〕。次に、フォトリソグラフィ法により、銅箔を分割領域にのみ残るようにパターニングして金属パターン113aの形成を完了し、配線基板複合体111を形成した〔図30(f)〕。最後に、配線基板複合体111から金属パターン113aを、基板を貫通した金属パターン部分を起点として引き抜いて、個々の配線基板112に分離した〔図30(g)〕。
30 (a) to 30 (g) are partial cross-sectional views in the order of steps in the first embodiment of the present invention. As an initial substrate, a copper-clad resin plate in which a 30 μm
図31(a)〜(g)は、本発明の実施例2の工程順の部分断面図である。支持体となる0.2mm厚のステンレス基板106上に、低密着層となる銅薄膜107をスパッタ法により100nm厚に形成した〔図30(a)〕。次に、スピンコート法により絶縁層1051となる30μm厚のポリイミド膜を形成し、分割領域113の絶縁層1051をレーザ光により除去し、その除去部分に銅を電解めっき法により成長させて導電性ポスト103を形成した〔図30(b)〕。次に、給電層にスパッタ膜を用いたセミアディティブ法により、導電性パターン1041となる10μm厚の銅膜を形成した〔図30(c)〕。次に、スピンコート法により絶縁層1052となる20μm厚のポリイミド膜を形成した。そして、ビア形成個所と、分割領域113の絶縁層1052をレーザ光により除去し、給電層にスパッタ膜を用いた電解めっき法によりの銅膜を形成し、CMPを行なって開口内を銅膜により埋め込んだ。その後、給電層にスパッタ膜を用いたセミアディティブ法により、導電性パターン1042となる10μm厚の銅膜を形成した〔図30(d)〕。同様の工程を行なって、絶縁層1053とその開口内に埋設された銅膜(ビアと分割用の金属パターンの一部)および15μm厚の導電性パターン1043を形成した。このとき、分離領域113の起点となる部分には2mm角のパターンを形成した〔図30(e)〕。次に、ステンレス基板106から配線基板複合体111を剥離し、配線基板複合体111側に残る銅薄膜107をエッチング除去した〔図30(f)〕。最後に、配線基板複合体111から金属パターン113aを、2mm角の導電性パターン1043の形成された部分を起点として引き抜いて、個々の配線基板112に分離した〔図30(g)〕。
31 (a) to 31 (g) are partial cross-sectional views in the order of processes according to the second embodiment of the present invention. A copper
図30(a)〜(f)までの工程を行なって配線基板複合体111を形成し、その各配線基板上に、鉛フリー半田材料の半田ボールを有する半導体素子をフリップチップ接続した。そして、エポキシ樹脂によるアンダーフィルを施した後、金属パターンを引き抜いて半導体装置を作製した。
30A to 30F were performed to form a
図31(a)〜(e)までの工程を行なってステンレス基板106上に配線基板複合体を形成した後、その各配線基板上に、鉛フリー半田材料の半田ボールを有する半導体素子をフリップチップ接続した。そして、エポキシ樹脂によるアンダーフィルを施し、圧縮形成モールド法を用いて半導体素子をエポキシ樹脂による樹脂封止を行なった後、ステンレス基板から配線基板複合体を剥離した。そして、配線基板複合体111側に残る銅薄膜107をエッチング除去した後、配線基板複合体から金属パターンを引き抜いて、個々に分離された半導体装置を作製した。
31A to 31E, a wiring board composite is formed on the
11、111 配線基板複合体
11a 配線基板複合体前駆体
11b 配線基板複合体中間体
11 配線基板複合体
12、112 配線基板
13、113 分割領域
13a、113a 金属パターン
14 支持体
15 半導体素子
16 モールド樹脂
17 部品
18 金属層
19 半導体装置
101 銅箔
102 ポリイミドフィルム
103 導電性ポスト
1041、1042、1043 導電性パターン
1051、1052、1053 絶縁層
106 ステンレス基板
107 銅薄膜
DESCRIPTION OF
Claims (23)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007174773A JP5130803B2 (en) | 2007-07-03 | 2007-07-03 | Wiring board composite |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007174773A JP5130803B2 (en) | 2007-07-03 | 2007-07-03 | Wiring board composite |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009016466A true JP2009016466A (en) | 2009-01-22 |
JP5130803B2 JP5130803B2 (en) | 2013-01-30 |
Family
ID=40357041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007174773A Expired - Fee Related JP5130803B2 (en) | 2007-07-03 | 2007-07-03 | Wiring board composite |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5130803B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015128120A (en) * | 2013-12-28 | 2015-07-09 | 京セラサーキットソリューションズ株式会社 | Multi-piece wiring board and manufacturing method of the same |
JP2015128114A (en) * | 2013-12-27 | 2015-07-09 | 京セラサーキットソリューションズ株式会社 | Multi-piece wiring board and manufacturing method of the same |
JP2015222741A (en) * | 2014-05-22 | 2015-12-10 | 京セラサーキットソリューションズ株式会社 | Multi-piece wiring board and method of manufacturing the same |
CN112040640A (en) * | 2020-09-16 | 2020-12-04 | 广州深卓信息科技有限公司 | Multilayer PCB circuit board and assembly device thereof |
CN113840456A (en) * | 2021-09-26 | 2021-12-24 | 珠海格力电器股份有限公司 | Circuit board assembly, controller and motor |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001094232A (en) * | 1999-08-18 | 2001-04-06 | Fujitsu Ltd | Method of fabricating flexible circuit structure and material for it |
JP2004260146A (en) * | 2003-02-04 | 2004-09-16 | Toray Ind Inc | Method and device of manufacturing circuit board |
JP2004343072A (en) * | 2003-04-23 | 2004-12-02 | Kyocera Corp | Multipiece wiring board |
JP2005191090A (en) * | 2003-12-24 | 2005-07-14 | Ngk Spark Plug Co Ltd | Manufacturing method for wiring board and wiring-board raw material |
JP2006190814A (en) * | 2005-01-06 | 2006-07-20 | Hitachi Aic Inc | Wiring board for light emitting device |
-
2007
- 2007-07-03 JP JP2007174773A patent/JP5130803B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001094232A (en) * | 1999-08-18 | 2001-04-06 | Fujitsu Ltd | Method of fabricating flexible circuit structure and material for it |
JP2004260146A (en) * | 2003-02-04 | 2004-09-16 | Toray Ind Inc | Method and device of manufacturing circuit board |
JP2004343072A (en) * | 2003-04-23 | 2004-12-02 | Kyocera Corp | Multipiece wiring board |
JP2005191090A (en) * | 2003-12-24 | 2005-07-14 | Ngk Spark Plug Co Ltd | Manufacturing method for wiring board and wiring-board raw material |
JP2006190814A (en) * | 2005-01-06 | 2006-07-20 | Hitachi Aic Inc | Wiring board for light emitting device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015128114A (en) * | 2013-12-27 | 2015-07-09 | 京セラサーキットソリューションズ株式会社 | Multi-piece wiring board and manufacturing method of the same |
JP2015128120A (en) * | 2013-12-28 | 2015-07-09 | 京セラサーキットソリューションズ株式会社 | Multi-piece wiring board and manufacturing method of the same |
JP2015222741A (en) * | 2014-05-22 | 2015-12-10 | 京セラサーキットソリューションズ株式会社 | Multi-piece wiring board and method of manufacturing the same |
CN112040640A (en) * | 2020-09-16 | 2020-12-04 | 广州深卓信息科技有限公司 | Multilayer PCB circuit board and assembly device thereof |
CN112040640B (en) * | 2020-09-16 | 2021-11-26 | 宁波市国华光电科技有限公司 | Multilayer PCB circuit board and assembly device thereof |
CN113840456A (en) * | 2021-09-26 | 2021-12-24 | 珠海格力电器股份有限公司 | Circuit board assembly, controller and motor |
Also Published As
Publication number | Publication date |
---|---|
JP5130803B2 (en) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5423874B2 (en) | Semiconductor element-embedded substrate and manufacturing method thereof | |
JP3773896B2 (en) | Manufacturing method of semiconductor device | |
JP5471605B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5267987B2 (en) | Semiconductor device and manufacturing method thereof | |
US8502367B2 (en) | Wafer-level packaging method using composite material as a base | |
WO2010041630A1 (en) | Semiconductor device and method for manufacturing same | |
US8581388B2 (en) | Multilayered wiring substrate | |
JP2013150013A (en) | Semiconductor device | |
JP2007109802A (en) | Wiring board, semiconductor device employing same and method of manufacturing same | |
JP2006019368A (en) | Interposer, its manufacturing method, and semiconductor device | |
CN101257775A (en) | Method of manufacturing wiring substrate and method of manufacturing electronic component device | |
JP2013004881A (en) | Interposer, manufacturing method of interposer, and semiconductor device | |
JPWO2011125380A1 (en) | Wiring board with built-in semiconductor element | |
JP2011029585A (en) | Semiconductor package and method of manufacturing the same | |
JP5357239B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD | |
US20130050967A1 (en) | Functional device-embedded substrate | |
KR101538541B1 (en) | Semiconductor Device | |
US8872334B2 (en) | Method for manufacturing semiconductor device | |
JP5130803B2 (en) | Wiring board composite | |
US8723051B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
US20150303073A1 (en) | Method of fabricating a packaging substrate | |
US8450622B2 (en) | Multilayer wiring substrate and method of manufacturing the same | |
JP4955259B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD | |
US20090001569A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2006100666A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |