JP2009010112A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2009010112A JP2009010112A JP2007169025A JP2007169025A JP2009010112A JP 2009010112 A JP2009010112 A JP 2009010112A JP 2007169025 A JP2007169025 A JP 2007169025A JP 2007169025 A JP2007169025 A JP 2007169025A JP 2009010112 A JP2009010112 A JP 2009010112A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- stopper layer
- silicon electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】膜組成が良好に制御されたFUSIゲート電極を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】上部にストッパ層7を積層させたシリコン電極5を半導体基板1上にパターン形成する。ストッパ層7およびシリコン電極5の側壁をサイドウォール9およびライナー膜15で覆う。ストッパ層7、シリコン電極5、サイドウォール9、およびライナー膜15を、層間絶縁膜17で埋め込み、ストッパ層7を露出させるように層間絶縁膜17の平坦化処理を行う。ストッパ層7を除去することによりシリコン電極5の表面を露出させる。シリコン電極5の表面を露出させた状態で、先の工程で露出したシリコン電極5の側壁を絶縁膜21で覆う。絶縁膜21で側壁が覆われたシリコン電極5を表面側からシリサイド化する。
【選択図】図1
【解決手段】上部にストッパ層7を積層させたシリコン電極5を半導体基板1上にパターン形成する。ストッパ層7およびシリコン電極5の側壁をサイドウォール9およびライナー膜15で覆う。ストッパ層7、シリコン電極5、サイドウォール9、およびライナー膜15を、層間絶縁膜17で埋め込み、ストッパ層7を露出させるように層間絶縁膜17の平坦化処理を行う。ストッパ層7を除去することによりシリコン電極5の表面を露出させる。シリコン電極5の表面を露出させた状態で、先の工程で露出したシリコン電極5の側壁を絶縁膜21で覆う。絶縁膜21で側壁が覆われたシリコン電極5を表面側からシリサイド化する。
【選択図】図1
Description
本発明は、半導体装置の製造方法および半導体装置に関し、特には基板上にフルシリサイド化された電極を形成する工程を備えた半導体装置の製造方法およびこれによって得られる半導体装置に関する。
CMOS(Complementary Metal Oxide Semiconductor)トランジスタ開発においては、ゲート絶縁膜の薄膜化によるリーク電流の増大を防止することを目的として、ゲート絶縁膜の高誘電率(High-k)化が進んでいる。また、ゲート電極の空乏化によるトランジスタ動作不良を改善するために、高誘電率のゲート絶縁膜と接合性の良いフルシリサイドゲート(FUlly Silicided gate:FUSI)技術が採用されている。
次に、FUSI技術を適用した半導体装置の製造手順を、図6に基づいて説明する。先ず、図6(1)に示すように、半導体基板101上に、高誘電率のゲート絶縁膜103、ポリシリコンからなるゲート電極105、緻密な膜質の窒化シリコンからなるストッパ層107を積層させたゲート構造を形成する。次に、ゲート電極105およびストッパ層107の側壁に、窒化シリコンからなるサイドウォール109を形成する。その後、ストッパ層107およびサイドウォール109から露出する半導体基板1の表面側に不純物を導入したソース/ドレイン111を形成する。次に、露出している半導体基板1の表面層、すなわちソース/ドレイン111の表面層をシリサイド化させたシリサイド層113を形成する。
次いで、図6(2)に示すように、シリサイド層113およびストッパ層107を覆う状態で窒化シリコンからなるライナー膜(応力膜)115を成膜し、さらにゲート電極105およびストッパ層107を埋め込む状態で酸化シリコンからなる層間絶縁膜117を成膜する。その後、ストッパ層107が露出するまで、層間絶縁膜117およびライナー膜115をCMP研磨する。
次に、図6(3)に示すように、CMPやウエットエッチングによりストッパ層107を除去してゲート電極105の表面を露出させる。
この状態で、図6(4)に示すように、ゲート電極105を露出面側から全層にわたってシリサイド化させ、FUSIゲート電極105aを形成する。この際、ゲート電極105の露出面上を覆うように金属膜(図示省略)を形成し、この状態で熱処理を行うことによりポリシリコンからなるゲート電極105をシリサイド化させてFUSIゲート電極105aを形成する。シリサイド化の後には金属膜を除去する。
以上のような製造方法において、nチャネルのMOSトランジスタ部分であれば、NiとNiよりも仕事関数の低い金属とシリコンとを含有するシリサイドとなるようにFUSIゲート電極105aを形成する。一方、pチャネルのMOSトランジスタ部分であれば、NiとNiよりも仕事関数の高い金属とシリコンとを含有するシリサイドとなるようにFUSIゲート電極105aを形成する。これにより、nチャネルおよびpチャンネルのMOSトランジスタにおいてのしきい値電圧を低下させ、半導体装置の性能の向上を図る構成が提案されている(下記特許文献1参照)。
しかしながら、図6を用いて説明した製造手順には、次のような課題があった。すなわち、図6(3)に示すようにゲート電極105を露出させるために、ストッパ層107をCMPまたはエッチングによって除去する工程においては、緻密な膜質の窒化シリコンからなるストッパ層107よりも、ライナー層115およびサイドウォール109の膜減り速度が速い。これにより、ストッパ層107を除去する間にこれらの膜が大きく後し、ゲート電極105の側壁上部が露出した、いわゆる肩落ちの状態となる。
このため、次の図6(4)で説明したシリサイド化の工程においては、ゲート電極105の側壁上部からのシリサイド化も進むため、ゲート電極105の側壁の露出状態に影響されてフルシリサイドの膜組成の制御を安定的に行うことができない。この結果、FUSIゲート電極105aにおける仕事関数にバラツキが生じ、MOSトランジスタにおけるしきい値電圧のバラツキの増大が引き起こされる。
そこで本発明は、膜組成が良好に制御されたFUSIゲート電極を得ることが可能な半導体装置の製造方法を提供すること、およびこのような製造方法によって得られた均一な組成のFUSI電極を用いることにより面内均一な特性の半導体装置を提供することを目的とする。
このような目的を達成するための本発明の半導体装置の製造方法は、次の工程を順次行うことを特徴としている。
第1の発明では、先ず第1工程において、上部にストッパ層を積層させたシリコン電極を基板上にパターン形成する。次の第2工程では、これらのストッパ層およびシリコン電極の側壁を絶縁性材料膜で覆う。そして第3工程では、ストッパ層、シリコン電極、および絶縁性材料膜を、層間絶縁膜で埋め込み、ストッパ層を露出させるように層間絶縁膜および絶縁性材料膜の平坦化処理を行う。その後第4工程では、ストッパ層を除去することにより、シリコン電極の表面を露出させ、次の第5工程では、シリコン電極の表面を露出させた状態を保ちつつ、前の第4工程で露出したシリコン電極の側壁を絶縁膜で覆う。しかる後、第6工程において、絶縁膜で側壁が覆われたシリコン電極を表面側からシリサイド化する。
このような構成の第1の発明の製造方法では、第4工程においてストッパ層を除去する際に、シリコン電極の側壁を覆う絶縁性材料膜が膜減りして当該シリコン電極の側壁が露出したとしても、次の第5工程で、露出したシリコン電極の側壁を絶縁膜で覆う。このため、第6工程のシリサイド化においては、シリコン電極の側壁の露出状態に影響されることなく、シリコン電極の表面側からのみシリサイド化が進行する。これにより、シリサイド化における膜組成の制御が安定的に行われる。
また本発明はこのような製造方法によって得られる半導体装置でもあり、基板上にパターン形成されたシリサイド電極と、このシリサイド電極の側壁に設けられた絶縁性材料膜と、この絶縁性材料膜を介してシリサイド電極の両脇を埋め込む層間絶縁膜とを備えている。そして、シリサイド電極の両脇において、絶縁性材料膜から露出しているシリサイド電極の側壁上部を覆う絶縁膜を備えたことを特徴としている。
第2の発明では、先ず第1工程において、上部にストッパ層を積層させたシリコン電極を基板上にパターン形成する。次の第2工程では、これらのストッパ層およびシリコン電極の側壁を絶縁性材料膜で覆う。そして第3工程では、ストッパ層、シリコン電極、および絶縁性材料膜を、層間絶縁膜で埋め込み、ストッパ層を露出させるように層間絶縁膜および絶縁性材料膜の平坦化処理を行う。その後第4工程では、前の第3工程で突出した前記ストッパ層および絶縁性材料膜の側壁に、絶縁性のサイドウォールを形成する。次の第5工程では、ストッパ層を選択的にエッチング除去してシリコン電極の表面を露出させる。しかる後、第6工程において、シリコン電極を露出表面側からシリサイド化する。
このような構成の第2の発明の製造方法では、第3工程でストッパ層を露出させる際に、層間絶縁膜が膜減りして当該ストッパ層やシリコン電極の側壁を覆う絶縁性材料膜が突出したとしても、次の第4工程で突出した、ストッパ層および絶縁性材料膜の側壁がサイドウォールで覆われる。これにより次の第5工程でストッパ層の選択的除去を行う際に、シリコン電極の側壁を覆う絶縁性材料膜がサイドウォールによって保護され、シリコン電極の側壁の露出が抑えられる。このため、第6工程のシリサイド化においては、シリコン電極の側壁の露出状態に影響されることなく、シリコン電極の表面側からのみシリサイド化が進行する。これにより、シリサイド化における膜組成の制御が安定的に行われる。
また本発明はこのような製造方法によって得られる半導体装置でもあり、基板上にパターン形成されたシリサイド電極と、このシリサイド電極の側壁に設けられた絶縁性材料膜と、この絶縁性材料膜を介してシリサイド電極の両脇を埋め込む層間絶縁膜とを備えている。
そして、シリサイド電極の両脇において、層間絶縁膜から露出している絶縁性材料膜の側壁上部を覆う絶縁性のサイドウォールを備えたことを特徴としている。
以上説明したように本発明によれば、シリコン電極の側壁の露出を抑えることにより、シリコン電極の表面側からのみシリサイド化を進行させてシリサイド化における膜組成の制御を安定的に行うことが可能である。これにより、膜組成が良好に制御されたフルシリシリサイドのゲート電極(FUSI電極)を得ることが可能である。またこのようにして得られた均一な組成のFUSI電極を用いることにより、面内均一な特性の半導体装置を得ることが可能である。
以下、本発明を適用した各実施の形態を図面に基づいて説明する。尚、各実施形態においては、MOS型の電界効果トランジスタを備えた半導体装置の製造に本発明を適用した製造手順を説明し、次いでこれによって形成された半導体装置の構成を説明する。
<第1実施形態>
先ず、図1(1)に示すように、単結晶シリコンからなる半導体基板1の表面側に素子分離2を形成する。次に、素子分離2で分離された半導体基板1上の領域を横切る状態で、ゲート絶縁膜3を介してポリシリコンからなるゲート電極(シリコン電極と記す)5をパターン形成する。この際、ゲート絶縁膜、ポリシリコン膜、窒化シリコン膜をこの順に積層成膜し、この積層膜をパターンエッチングすることにより、ポリシリコン膜をパターニングしてなるシリコン電極5上に、窒化シリコンからなるストッパ層7が設けられるようにする。
先ず、図1(1)に示すように、単結晶シリコンからなる半導体基板1の表面側に素子分離2を形成する。次に、素子分離2で分離された半導体基板1上の領域を横切る状態で、ゲート絶縁膜3を介してポリシリコンからなるゲート電極(シリコン電極と記す)5をパターン形成する。この際、ゲート絶縁膜、ポリシリコン膜、窒化シリコン膜をこの順に積層成膜し、この積層膜をパターンエッチングすることにより、ポリシリコン膜をパターニングしてなるシリコン電極5上に、窒化シリコンからなるストッパ層7が設けられるようにする。
尚、ゲート絶縁膜3は、ハフニウムやアルミを含んだ金属酸化膜のような高誘電率膜を用いて構成されていても良い。また、ストッパ層7は、緻密な膜質の窒化シリコンからなることとする。また、以上のような状態において、必要に応じてソース/ドレインのエクステンション領域(図示省略)を形成するためのイオン注入を行う。
次に、ストッパ層7およびシリコン電極5の側壁に、絶縁材料膜からなるサイドウォール9を形成する。この際先ず、ストッパ層7およびシリコン電極5を覆う状態で、窒化シリコン膜を成膜する。次いで、成膜した窒化シリコン膜をエッチバックすることにより、ストッパ層7およびシリコン電極5の側壁のみに窒化シリコン膜を残してサイドウォール9とする。
その後、イオン注入によって半導体基板1の表面層に不純物を導入し、アニールを行うことによりソース・ドレイン領域11を形成する。この際、レジストパターをマスクに用いたイオン注入により、nチャンネルのMOS型FET領域にはn型不純物であるリン(P)を、pチャンネルのMOSFET領域にはp型不純物であるボロン(B)をそれぞれに分けて導入する。
次いで、半導体基板1の露出表面層、すなわちソース・ドレイン領域11の露出表面層に、シリサイド層13を形成する。この際、先ずソース・ドレイン領域11の露出表面に接する状態で、半導体基板1の上方に例えばニッケル(Ni)などからなる金属膜(図示省略)を成膜する。次に熱処理を行うことにより、ソース・ドレイン領域11の表面層をシリサイド化させる。シリサイド化の後には残された金属膜を除去する。
次に、図1(2)に示すように、サイドウォール9を介してストッパ層7およびシリコン電極5を覆うと共に、シリサイド層13を覆う状態で、例えば窒化シリコンのような絶縁性材料膜からなるライナー膜15を成膜する。このライナー膜15は、シリコン電極5直下の半導体基板1におけるチャネル部に対して応力を印加するための膜である。
その後さらに、ストッパ層7およびシリコン電極5を埋め込む状態で、ライナー膜15上に酸化シリコンからなる層間絶縁膜17を成膜する。尚、この層間絶縁膜17は、金属配線下層絶縁膜(Pre-Metal Dielectric膜:PMD膜)として形成される。
次いで、層間絶縁膜17の表面側からのCMPまたはウェットエッチングによるエッチバックを行い、ストッパ層7を露出させる。
その後図1(3)に示すように、引き続きCMPやウェットエッチングを行うことによってストッパ層7を除去し、シリコン電極5を露出させる。
この工程では、緻密な膜質の窒化シリコンからなるストッパ層7に対して、同じく窒化シリコンからなるサイドウォール9およびライナー膜15などの絶縁性材料膜の膜減り速度が速い。特に、応力印加用のライナー膜15は、低温での成膜により水素を多く含有する窒化シリコンからなるため、ストッパ層7と比較してエッチングレートやCMPレート(膜減り速度)が非常に速い。このため、ストッパ層7を完全に除去してシリコン電極5を露出させる間に、サイドウォール9およびライナー膜15が後退した凹部aが形成され、凹部aの内壁にシリコン電極5が露出する。
そこで、図1(4)に示すように、シリコン電極5の表面を露出させた状態で絶縁膜21によって凹部aを埋め込み、シリコン電極5の側壁を絶縁膜21で覆う。ここでは、先ずシリコン電極5上も覆う状態で絶縁膜21を成膜した後、この絶縁膜21に対してエッチバックまたはCMP研磨を行うことにより、凹部aの内壁に露出するシリコン電極5の側壁を覆った状態で、シリコン電極5の表面を露出させる。この際、シリコン電極5の表面が露出していて、かつ凹部aの内壁に露出するシリコン電極5の側壁が覆われていれば、図示したように層間絶縁膜17上に絶縁膜21が残されても良く、また残されなくても良い。
尚、このような絶縁膜21としては、SOG(spin on glass)やPSZ(部分安定化ジルコニア:ZrO2)などの塗布膜が良好に用いられる。これにより、凹部a内に特に厚膜の絶縁膜21が成膜されるからである。また、凹部a内のみに選択的に絶縁膜21を成膜可能であるか、またりシリコン電極5上の膜厚が以降に行うシリコン電極5のシリサイド化において無視できる程度の膜厚であれば、成膜後のエッチバックやCMP研磨を行う必要はない。
次に、図2(1)に示すように、シリコン電極5の露出面に接して半導体基板1の上方に金属膜23を成膜する。この金属膜23は、例えばnチャネルのMOSトランジスタ部分であれば、NiとNiよりも仕事関数の低い金属[例えばチタン(Ti)]とで構成する。一方、pチャネルのMOSトランジスタ部分であれば、NiとNiよりも仕事関数の高い金属[例えばプラチナ(Pt)]とで構成することが好ましい。
以上のようにシリコン電極5の露出表面に接して金属膜23を設けた状態で熱処理を行うことにより、シリコン電極5の全層をフルシリサイド化させる。
これにより、図2(2)に示すように、シリコン電極5をフルシリサイド化させたFUSIゲート電極5aを形成する。そして、このフルシリサイド化が終了した後には、シリサイド化の後に残された金属膜23をエッチングによって除去する。
その後は、ここでの図示は省略したが、さらに層間絶縁膜(PMD膜)を成膜し、さらにソース/ドレイン11表面のシリサイド層13に達する接続孔を形成し、この接続孔を介してソース/ドレイン11に接続された配線を形成して半導体装置30を完成させる。
以上のようにして得られた半導体装置30は、半導体基板1上にFUSIゲート電極5aがパターン形成され、この側壁に絶縁性材料膜としてサイドウォール9とライナー膜15とが設けられている。また、これらのサイドウォール9およびライナー膜15を介して、FUSIゲート電極5aの両脇が層間絶縁膜17で埋め込まれている。さらに、FUSIゲート電極5aの両脇において、サイドウォール9およびライナー膜15から露出しているFUSIゲート電極5aの側壁上部を覆う状態で、絶縁膜21が設けられている。
以上説明した第1実施形態によれば、図1(3)を用いて説明した工程においてストッパ層7を除去する際に、シリコン電極5の側壁を覆うサイドウォール9とライナー膜15が膜減りしてシリコン電極6の側壁が露出したとしても、次の図1(4)を用いて説明した工程において、露出したシリコン電極5の側壁が絶縁膜21で覆われる。このため、図2を用いて説明したシリコン電極5のシリサイド化においては、シリコン電極5の側壁の露出状態に影響されることなく、シリコン電極5の表面側からのみシリサイド化が進行する。これにより、シリサイド化における膜組成の制御を安定的に行うことが可能になる。
この結果、膜組成が良好に制御されたFUSI電極5aを得ることが可能であり、このような膜組成が良好に制御されたFUSI電極5aを用いることにより、面内均一な特性の半導体装置30を得ることが可能である。
<第2実施形態>
先ず第1実施形態において図1(1)〜図1(3)を用いて説明した工程を同様に行う。これにより図3(1)に示すように、半導体基板1上にシリコン電極5の表面を露出させると共に、その側壁を窒化シリコンからなるサイドウォール9およびライナー膜15を介して、酸化シリコンからなる層間絶縁膜17で埋め込んだ状態とする。この状態においては、第1実施形態で説明したように、サイドウォール9およびライナー膜15が後退した凹部aが形成され、凹部aの内壁にシリコン電極5が露出している。
先ず第1実施形態において図1(1)〜図1(3)を用いて説明した工程を同様に行う。これにより図3(1)に示すように、半導体基板1上にシリコン電極5の表面を露出させると共に、その側壁を窒化シリコンからなるサイドウォール9およびライナー膜15を介して、酸化シリコンからなる層間絶縁膜17で埋め込んだ状態とする。この状態においては、第1実施形態で説明したように、サイドウォール9およびライナー膜15が後退した凹部aが形成され、凹部aの内壁にシリコン電極5が露出している。
そこで、図3(2)に示すように、シリコン電極5の表面を露出させた状態でシリコン電極5の側壁を絶縁膜21’で覆う。この際、例えば準大気圧でのCVD法(semi atmosphere-CVD)によって不純物を含有しない酸化シリコン膜(NSG膜)を成膜し、その後このNSG膜のエッチバックを行うことにより、シリコン電極5の表面を露出させて側壁のみにNSG膜を残し、これを絶縁膜21’とする。
その後は第1実施形態と同様にシリコン電極5のフルシリサイド化の工程を行う。
すなわち先ず、図3(3)に示すように、シリコン電極5の露出面に接して半導体基板1の上方に金属膜23を成膜し、金属膜23を設けた状態で熱処理を行うことにより、シリコン電極5の全層をフルシリサイド化させる。
これにより、図3(4)に示すように、シリコン電極5をフルシリサイド化させたFUSIゲート電極5aを形成する。そして、このフルシリサイド化が終了した後には、シリサイド化の後に残された金属膜23をエッチングによって除去する。
その後は、ここでの図示は省略したが、さらに層間絶縁膜(PMD膜)を成膜し、さらにソース/ドレイン11表面のシリサイド層13に達する接続孔を形成し、この接続孔を介してソース/ドレイン11に接続された配線を形成して半導体装置30’を完成させる。
以上のようにして得られた半導体装置30’は、半導体基板1上にFUSIゲート電極5aがパターン形成され、この側壁に絶縁性材料膜としてサイドウォール9とライナー膜15とが設けられている。また、これらのサイドウォール9およびライナー膜15を介して、FUSIゲート電極5aの両脇が層間絶縁膜17で埋め込まれている。さらに、FUSIゲート電極5aの両脇において、サイドウォール9およびライナー膜15から露出しているFUSIゲート電極5aの側壁上部を覆う状態で、絶縁膜21’が設けられている。
以上説明した第2実施形態によれば、ストッパ層7を除去する際に、シリコン電極5の側壁を覆うサイドウォール9とライナー膜15が膜減りしてシリコン電極6の側壁が露出したとしても、次の図3(2)を用いて説明した工程において、露出したシリコン電極5の側壁が絶縁膜21’で覆われる。このため、図3(3),図3(4)2を用いて説明したシリコン電極5のシリサイド化においては、シリコン電極5の側壁の露出状態に影響されることなく、シリコン電極5の表面側からのみシリサイド化が進行する。これにより、シリサイド化における膜組成の制御を安定的に行うことが可能になる。
この結果、第1実施形態と同様に、膜組成が良好に制御されたFUSI電極5aを得ることが可能であり、このような膜組成が良好に制御されたFUSI電極5aを用いることにより、面内均一な特性の半導体装置30’を得ることが可能である。
<第3実施形態>
先ず第1実施形態において図1(1)〜図1(2)を用いて説明した工程を同様に行う。これにより図4(1)に示すように、ストッパ層7およびシリコン電極5を覆う層間絶縁膜17およびライナー膜15に対して、CMPまたはウェットエッチングによるエッチバックを行い、ストッパ層7を露出させる。この際、ストッパ層7を確実に露出させるように、層間絶縁膜17およびライナー膜15のオーバーエッチングや、上記CMPを行う。尚、シリコン電極5が露出しない程度に、さらにストッパ層7をエッチングおよびCMPしても良い。
先ず第1実施形態において図1(1)〜図1(2)を用いて説明した工程を同様に行う。これにより図4(1)に示すように、ストッパ層7およびシリコン電極5を覆う層間絶縁膜17およびライナー膜15に対して、CMPまたはウェットエッチングによるエッチバックを行い、ストッパ層7を露出させる。この際、ストッパ層7を確実に露出させるように、層間絶縁膜17およびライナー膜15のオーバーエッチングや、上記CMPを行う。尚、シリコン電極5が露出しない程度に、さらにストッパ層7をエッチングおよびCMPしても良い。
この際、図4(2)に示すように、緻密な膜質の窒化シリコンからなるストッパ層7に対して、同じく窒化シリコンからなるサイドウォール9およびライナー膜15や、酸化シリコンからなる層間絶縁膜17の膜減りの速度が速い。このため、シリコン電極5上にストッパ層7が積層された状態において、ストッパ層7がサイドウォール9およびライナー膜15から突出し、さらにサイドウォール9およびライナー膜15が層間絶縁膜17から露出した状態となる。
この状態で、図4(3)に示すように、前の工程で突出したストッパ層7、サイドウォール9、およびライナー膜15を覆う状態で、酸化シリコンからなる絶縁膜41を成膜する。この絶縁膜41は、例えば準大気圧でのCVD法(semi atmosphere-CVD)によって成膜された不純物を含有しない酸化シリコン膜(SA-NSG膜)であることとする。
次に、図4(4)に示すように、絶縁膜41をエッチバックすることにより、先の突出したストッパ層7、サイドウォール9、およびライナー膜15部分の側壁に、絶縁性のサイドウォール41aを形成する。
次いで、図5(1)に示すように、窒化シリコンからなるストッパ層7を選択的にエッチング除去し、シリコン電極5の表面を露出させる。ここでは、例えば燐酸(H3PO4)を用いたウェットエッチング処理を行うことにより、窒化シリコンからなるストッパ層7を、酸化シリコからなる層間絶縁膜17およびサイドウォール41aに対して選択的にエッチング除去する。
その後は第1実施形態と同様にシリコン電極5のフルシリサイド化の工程を行う。
すなわち先ず、図5(2)に示すように、シリコン電極5の露出面に接して半導体基板1の上方に金属膜23を成膜し、金属膜23を設けた状態で熱処理を行うことにより、シリコン電極5の全層をフルシリサイド化させる。
これにより、図5(3)に示すように、シリコン電極5をフルシリサイド化させたFUSIゲート電極5aを形成する。そして、このフルシリサイド化が終了した後には、シリサイド化の後に残された金属膜23をエッチングによって除去する。
その後は、ここでの図示は省略したが、さらに層間絶縁膜(PMD膜)を成膜し、さらにソース/ドレイン11表面のシリサイド層13に達する接続孔を形成し、この接続孔を介してソース/ドレイン11に接続された配線を形成して半導体装置43を完成させる。
以上のようにして得られた半導体装置43は、半導体基板1上にFUSIゲート電極5aがパターン形成され、この側壁に絶縁性材料膜としてサイドウォール9とライナー膜15とが設けられている。また、これらのサイドウォール9およびライナー膜15を介して、FUSIゲート電極5aの両脇が層間絶縁膜17で埋め込まれている。さらに、FUSIゲート電極5aの両脇において、層間絶縁膜17から露出しているサイドウォール9およびライナー膜15の側壁上部を覆う状態で、絶縁膜のサイドウォール41aが設けられている。
以上説明した第3実施形態によれば、ストッパ層7を露出させる際に、層間絶縁膜17が膜減りして当該ストッパ層7およびシリコン電極5の側壁を覆うライナー膜15およびサイドウォール9が突出したとしても、次の図4(3),(4)を用いて説明した工程において、突出したストッパ層7、ライナー膜15、およびサイドウォール9の側壁が絶縁性のサイドウォール41aで覆われる。このため、次の図5(1)を用いて説明した工程においてストッパ層7の選択的除去を行う際に、シリコン電極5の側壁を覆うライナー膜15およびサイドウォール9が、絶縁性のサイドウォール41aによって保護され、シリコン電極5の側壁の露出が抑えられる。このため、図5(2),図5(3)を用いて説明したシリコン電極5のシリサイド化においては、シリコン電極5の側壁の露出状態に影響されることなく、シリコン電極5の表面側からのみシリサイド化が進行する。これにより、シリサイド化における膜組成の制御を安定的に行うことが可能になる。
この結果、第1実施形態および第2実施形態と同様に、膜組成が良好に制御されたFUSI電極5aを得ることが可能であり、このような膜組成が良好に制御されたFUSI電極5aを用いることにより、面内均一な特性の半導体装置43を得ることが可能である。
1…半導体基板、5…シリコン電極、5a…FUSIゲート電極(シリサイド電極)、7…ストッパ層、9…サイドウォール(絶縁性材料膜)、15…ライナー膜(絶縁性材料膜)、17…層間絶縁膜、21,21’…絶縁膜、30,30’,43…半導体装置、41a…サイドウォール、a…凹部
Claims (6)
- 上部にストッパ層を積層させたシリコン電極を基板上にパターン形成する第1工程と、
前記ストッパ層およびシリコン電極の側壁を絶縁性材料膜で覆う第2工程と、
前記ストッパ層、前記シリコン電極、および前記絶縁性材料膜を、層間絶縁膜で埋め込み、当該ストッパ層を露出させるように当該層間絶縁膜の平坦化処理を行う第3工程と、
前記ストッパ層を除去することにより前記シリコン電極の表面を露出させる第4工程と、
前記シリコン電極の表面を露出させた状態で、前記第4工程で露出した前記シリコン電極の側壁を絶縁膜で覆う第5工程と、
前記絶縁膜で側壁が覆われた前記シリコン電極を表面側からシリサイド化する第6工程とを行う
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第5工程では、前記第3工程で前記シリコン電極の両脇に形成された凹部を前記絶縁膜で埋め込むことにより、当該シリコン電極の側壁を当該絶縁膜で覆おう
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第5工程では、絶縁膜の塗布成膜を行う
ことを特徴とする半導体装置の製造方法。 - 基板上にパターン形成されたシリサイド電極と、
前記シリサイド電極の側壁に設けられた絶縁性材料膜と、
前記絶縁性材料膜を介して前記シリサイド電極の両脇を埋め込む層間絶縁膜と、
前記シリサイド電極の両脇において前記絶縁性材料膜から露出している前記シリサイド電極の側壁上部を覆う絶縁膜とを備えた
ことを特徴とする半導体装置。 - 上部にストッパ層を積層させたシリコン電極を基板上にパターン形成する第1工程と、
前記ストッパ層および前記シリコン電極の側壁を絶縁性材料膜で覆う第2工程と、
前記ストッパ層、前記シリコン電極、および前記絶縁性材料膜を、層間絶縁膜で埋め込み、当該ストッパ層を露出させるように当該層間絶縁膜の平坦化処理を行う第3工程と、
前記第3工程で突出した前記ストッパ層および絶縁性材料膜の側壁に絶縁性のサイドウォールを形成する第4工程と、
前記ストッパ層を選択的にエッチング除去して前記シリコン電極の表面を露出させる第5工程と、
前記シリコン電極を露出表面側からシリサイド化する第6工程とを行う
ことを特徴とする半導体装置の製造方法。 - 基板上にパターン形成されたシリサイド電極と、
前記シリサイド電極の側壁に設けられた絶縁性材料膜と、
前記絶縁性材料膜を介して前記シリサイド電極の両脇を埋め込む層間絶縁膜と、
前記シリサイド電極の両脇において前記層間絶縁膜から露出している前記絶縁性材料膜の側壁上部を覆う絶縁性のサイドウォールとを備えた
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007169025A JP2009010112A (ja) | 2007-06-27 | 2007-06-27 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007169025A JP2009010112A (ja) | 2007-06-27 | 2007-06-27 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009010112A true JP2009010112A (ja) | 2009-01-15 |
Family
ID=40324922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007169025A Pending JP2009010112A (ja) | 2007-06-27 | 2007-06-27 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009010112A (ja) |
-
2007
- 2007-06-27 JP JP2007169025A patent/JP2009010112A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7754593B2 (en) | Semiconductor device and manufacturing method therefor | |
US7303955B2 (en) | Semiconductor memory device with high operating current and method of manufacturing the same | |
JP5605134B2 (ja) | 半導体装置及びその製造方法 | |
JP5011196B2 (ja) | 半導体装置およびその製造方法 | |
US20080064173A1 (en) | Semiconductor device, cmos device and fabricating methods of the same | |
JP2005093856A (ja) | 半導体装置の製造方法 | |
US8580625B2 (en) | Metal oxide semiconductor transistor and method of manufacturing the same | |
JP2003037264A (ja) | 半導体装置およびその製造方法 | |
JP2009027008A (ja) | 半導体装置およびその製造方法 | |
TW202133440A (zh) | 半導體裝置及其製造方法 | |
US8242027B2 (en) | Semiconductor device manufacturing method | |
JP2018046234A (ja) | 半導体装置の製造方法 | |
JP2008288364A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006108439A (ja) | 半導体装置 | |
JP2009076549A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010098157A (ja) | 半導体装置の製造方法 | |
JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
JP4205079B2 (ja) | 半導体装置およびその製造方法 | |
US9076818B2 (en) | Semiconductor device fabrication methods | |
JP2005259945A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5132943B2 (ja) | 半導体装置 | |
JP2008117845A (ja) | 半導体装置及びその製造方法 | |
JP2006032648A (ja) | パターン形成方法を含む半導体装置の製造方法 | |
JP2009010112A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007189070A (ja) | 半導体装置及びその製造方法 |