JP2009009151A

JP2009009151A - 液晶表示装置

Info

Publication number: JP2009009151A
Application number: JP2008215193A
Authority: JP
Inventors: Nobuhiro Takeda; 伸宏武田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2008-08-25
Filing date: 2008-08-25
Publication date: 2009-01-15

Abstract

【課題】動画像を明確に表示できるようにした液晶表示装置を提供する。
【解決手段】入力表示データが入力される液晶表示パネルと、この液晶表示パネルの背面に配置されるバックライトとを有し、前記入力表示データから各画素データの階調を検出する第１手段と、予め定められた階調の各段階において前記第１手段によって検出された画素データの階調の有無を検出する第２手段と、この第２手段によって検出された階調の有の数を加算する第３手段と、前記バックライトの明るさの制御範囲を複数に区分し前記第３手段による前記加算の値の大きさを前記区分に対応させて前記バックライトへの制御信号を出力する第４手段とを備える。
【選択図】図８

Description

本発明は液晶表示装置に係り、たとえばアクティブ・マトリクス型の液晶表示装置に関する。

アクティブ・マトリクス型の液晶表示装置は、液晶を介して対向配置される一対の基板のうち一方の基板の液晶側の面に、そのｘ方向に延在しｙ方向に並設されるゲート信号とｙ方向に延在しｘ方向に並設されるドレイン信号線が形成され、これら各信号線によって囲まれた領域を画素領域としている。

これら各画素領域には、片側のゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介して片側のドレイン信号線からの映像信号が供給される画素電極とが備えられている。

この画素電極は前記一対の基板のうちいずれかの基板の液晶側の面に形成された対向電極との間に電界を発生せしめ、この電界によって液晶の光透過率を制御させるようにしている。

また、各ゲート信号線は、垂直走査駆動回路からの走査信号によってその１つが選択され、そのタイミングに合わせて、各ドレイン信号線には映像信号駆動回路から映像信号が供給されるようになっている。

そして、このような構成において、液晶に直流成分の電圧が長時間印加されてその分極による液晶劣化を防止するために、たとえば隣接する画素領域のそれぞれの液晶の印加電圧極性を反転（交流化）させ、かつフレーム毎にも液晶印加電圧極性を反転させるいわゆるドット反転駆動方式が知られている。

また、液晶表示装置における表示の態様としてドットマトリクス表示とキャラクタ表示とがあるが、前記映像信号駆動回路に入力されるデータはドットマトリクスデータからなっていた。

さらに、いわゆる透過型と称される液晶表示装置は、その液晶表示パネルの背面にバックライトを備えるものであるが、このバックライトの輝度は一定にして行っているのが通常である。

しかし、このような液晶表示装置において、前記ドット反転駆動方式が用いられているものにあって、液晶駆動の交流化を相殺する表示パターンが必ず存在し、この場合においてフリッカが発生してしまうということが指摘されている。

また、前記映像信号駆動回路に入力されるドットマトリクスデータは、その転送のための消費電力が大きくなってしまうことが指摘されている。

さらに、近年、表示画像として静画像はもちろんのこと動画像も多く映像されるようになり、その動画像の場合に輝度が若干暗くなり該動画像を明確に認識できなくなることが指摘されている。

本発明は、このような事情に基づいてなされたもので、その目的は、フリッカの発生を抑制した液晶表示装置を提供することにある。

また、本発明の他の目的は、消費電力を低減させた液晶表示装置を提供することにある。

さらに、本発明の他の目的は、動画像を明確に表示できるようにした液晶表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
手段１．
まず、ゲート信号線に沿った画素群をラインとしてマトリクス状に配置された各画素を有し、交流化信号により一フレーム中の各画素の液晶に印加する電圧の極性を変化させる手段が備えられた液晶表示装置であって、
各フレーム毎に、各奇数ラインの画素データの信号レベルの累算値および各偶数ラインの画素データの信号レベルの累算値を得る手段と、これら各累算値を減算する手段と、この各累算値を減算する手段からの減算値が基準値以上の場合に前記交流化信号と異なる他の交流化信号を送出させる手段とを備えることを特徴とするものである。

このように構成された液晶表示装置は、電圧印加極性と表示データが偏ることがなくなり、該液晶印加電圧がコモン電圧に対して均一化されるようになる。このため、コモン電極の電流量が増加することがなく消費電力を抑制できる。

手段２．
キャラクタ表示を含むドットマトリクスデータを入力し、この入力データからディスプレィイネーブル信号がＨｉｇｈの際にドットマトリクスデータを取り出す手段と、前記入力データから前記ディスプレィイネーブル信号がＬｏｗの際にキャラクタデータを生成する手段と、該キャラクタデータを前記ドットマトリクスデータと合成して表示データを出力させる手段とを備えることを特徴とするものです。

このように構成された液晶表示装置は、ドットマトリクス表示とともにキャラクタ表示をする場合、該キャラクタ表示のための入力データをキャラクタデータとして取り込み、ドットマトリクスデータと合成する構成となっている。これにより、データ転送の消費電力の低減を図ることができる。

手段３．
入力表示データが入力される液晶表示パネルと、この液晶表示パネルの背面に配置されるバックライトとを有し、
前記入力表示データから各画素データの階調を検出する第１手段と、予め定められた階調の各段階において前記第１手段によって検出された画素データの階調の有無を検出する第２手段と、この第２手段によって検出された階調の有の数を加算する第３手段と、前記バックライトの明るさの制御範囲を複数に区分し前記第３手段による前記加算の値の大きさを前記区分に対応させて前記バックライトへの制御信号を出力する第４手段と、を備えることを特徴とする。

このように構成された液晶表示装置は、その液晶表示パネルに表示される動画像は、静画像が表示される場合よりも輝度が明るくなって表示されるようになる。

これにより、動画像の動きを明確に表示できるようになる。一方、静画像の場合にはその輝度があまり大きくなくても明確に表示できることが確かめられている。

また、このように、動画像と静画像との区別を検知し、それに応じた最適な輝度表示を行っているため、消費電力の低減が図れる効果を奏する。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明による液晶表示装置によれば、フリッカの発生を抑制できるようになる。また、消費電力を低減させることができるようになる。さらに、動画像を明確に表示できるようになる。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、〔実施例１〕
《液晶表示パネルＰＮＬの回路図》
図２は、液晶表示パネルＰＮＬの回路を示す図である。同図は回路図であるが実際の幾何学的配置に対応させて描いている。

まず、透明基板ＳＵＢ１があり、その表面（後述の透明基板ＳＵＢ２と対向する面）には、そのｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成され、また、ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。

ゲート信号線ＧＬとドレイン信号線ＤＬで囲まれる領域は画素領域（画素）を構成し、これら各画素がマトリックス状に配置された領域内で液晶表示部ＡＲを構成するようになっている。

各画素領域には、片側のゲート信号線ＧＬからの走査信号によって作動されるスイッチング素子（薄膜トランジスタ）ＴＦＴと、このスイッチング素子ＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＩＸとが形成されている。

この画素電極ＰＩＸは、各透明基板のいずれかの側に設けられた対向電極ＣＴ（図示せず）との間に電界を発生せしめ、この電界によって液晶の光透過率を制御するようになっている。

各ゲート信号線ＧＬはその一端側において垂直走査駆動回路Ｖに接続され、この垂直走査駆動回路Ｖから各ゲート信号線ＧＬに走査信号が供給されるようになっている。

また、各ドレイン信号線ＤＬはその一端側において映像信号駆動回路Ｈｅに接続され、この映像信号駆動回路Ｈｅから各ドレイン信号線ＤＬに映像信号が供給されるようになっている。

なお、各ドレイン信号線ＤＬは、たとえばその左端側からカラー表示のＲ、Ｇ、Ｂ、が順次繰り返された信号線となっており、これにより各ゲート信号線ＧＬが担当する画素であって互いに隣接する３つの画素がカラー表示における一画素として構成されている。

前記透明基板ＳＵＢ１は液晶を介して他の透明基板ＳＵＢ２と対向配置され、前記液晶表示部ＡＲを囲んで液晶の封止を兼ねるシール材ＳＬによって、前記透明基板ＳＵＢ１とＳＵＢ２との固着がなされている。

また、このように構成された液晶表示パネルＰＮＬはいわゆる透過型のもので、その背面にはバックライトＢＬが配置されるようになっている。

《液晶表示パネルＰＮＬとその周辺回路》
図３は、前記液晶表示パネルＰＮＬとその周辺回路を示す図である。
同図に示す液晶表示装置は、説明を簡単にするため、たとえば２５６色のカラー表示の場合を示している。

まず、マイクロコンピュータシステム等に対応するインターフェース部は、タイミングコンバータＴＣＯＮによって構成されている。

このタイミングコンバータＴＣＯＮの入力端子には、標準的なカラーＣＲＴ（陰極線管）のＲ、Ｇ、Ｂの入力に対応したカラーデータＲ_０〜Ｒ_７、Ｇ_０〜Ｇ_７、Ｂ_０〜Ｂ_７と、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、表示タイミング信号ＹＤＩＳＰ等が入力されるようになっている。

また、その出力端子からは、前記入力端子からの各データを変換して液晶表示パネルＰＮＬを駆動するための信号が出力されるようになっている。

なお、タイミングコンバータＴＣＯＮには、フェーズ・ロックド・ループ回路ＰＬＬが接続され、このフェーズ・ロックド・ループ回路ＰＬＬによって１ドットクロックパルスＤＯＴＣＬＫを入力させるようになっている。

液晶表示パネルＰＮＬに搭載されている垂直走査駆動回路Ｖは、たとえばダイナミック型のシフトレジスタとドライバとから構成され、前記タイミングコンバータＴＣＯＮの出力端子からはフレーム信号ＦＬＭ信号と走査タイミングに対応したパルスＣＬ２が入力されるようになっている。

これにより、垂直走査駆動回路Ｖの出力端子にそれぞれ接続されているゲート信号線ＧＬのそれぞれには順次走査信号が出力されるようになっている。

また、液晶表示パネルＰＮＬに搭載されている映像信号駆動回路Ｈｅには、前記タイミングコンバータＴＣＯＮの出力端子からクロックパルスＣＬ１と信号バスを介してシリアルに送出される数ビット単位のデータが入力されるようになっている。

クロックパルスＣＬ１は、上記シリアルに転送された１ライン分のデータをラッチするために用いられるようになっている。

すなわち、クロックパルスＣＬ１は、１ライン分のデータ転送が終了すると発生され、転送されたデータを保持し、それに基づいて１ライン分の駆動電圧が形成され、前記垂直走査駆動回路Ｖにより選択されたゲート信号線ＧＬと対応した１ライン分の画素にパラレルに書き込まれるようになっている。

この場合、前記画素の書き込みと並行して上記クロックパルスＣＬ１によって次のラインに対応したデータのシリアル取り込みが行われるようになっている。

一方、電源安定化回路ＰＷがあり、たとえば＋５Ｖと−２４Ｖのような２つの電圧を受け、駆動電圧に必要な＋５Ｖと−２０Ｖのような安定化電圧を発生させるようになっている。

電源安定化回路ＰＷは、前記タイミングコンバータＴＣＯＮからの表示制御信号ＤＩＳＰ／ＯＮを受けてその動作が有効にされるようになっている。

また、この電源安定化回路ＰＷからの安定化電圧は駆動電圧発生回路ＣＰに供給され、該駆動電圧発生回路ＣＰは、各階調毎に振り分けられたそれぞれの駆動電圧を発生させ、それら各駆動電圧は映像信号駆動回路Ｈｅに供給されるようになっている。

《駆動電圧発生回路》
図４は前記駆動電圧発生回路ＣＰの一実施例を示しており、階調に応じて出力される駆動電圧がゲート信号線ＧＬ毎、およびフレーム毎に正／負極性に交互に極性反転するように構成されている。

このようにした場合、液晶はいわゆる交流駆動される（この場合、対向電極は一定）ことになり、該液晶に直流成分が印加されることがなく、その寿命を向上させることができる効果を奏する。

同図において、高レベル側の電圧Ｖ_Ｈと低レベル側の電圧Ｖ_Ｌの間にはスイッチＳＷ１とＳＷ２による直列回路が接続され、これら各スイッチＳＷ１とＳＷ２の接続点からは駆動電圧Ｖ_１として出力される。

また、高レベル側の電圧Ｖ_Ｈと低レベル側の電圧Ｖ_Ｌの間には抵抗Ｒ_９とＲ_１０による直列回路が接続され、これら各抵抗Ｒ_９とＲ_１０の接続点からは駆動電圧Ｖ_Ｍとして出力される。

スイッチＳＷ１とＳＷ２は、その一方がオン状態の時には他方がオフ状態となり、この切り替えはたとえばゲート信号線ＧＬの切り替えに応じてなされるようになっている。

そして、前記各抵抗Ｒ_９とＲ_１０の接続点とスイッチＳＷ１とＳＷ２の接続点の間には抵抗Ｒ_１ないし抵抗Ｒ_８の直列回路が接続されており、各抵抗Ｒ_１ないしＲ_８のそれぞれの間からはそれぞれ駆動電圧Ｖ_２ないしＶ_８が出力されるようになっている。

出力される各駆動電圧は８段階の電圧からなり、駆動電圧Ｖ_１ないしＶ_８の順に小さくなっている。

このような構成において、たとえば、奇数ゲート信号線ＧＬが選択された場合には、前記タイミングコンバータＹＣＯＮからの信号ＭによってスイッチＳＷ１がオン状態となり、高レベルＶ_Ｈと中点電圧Ｖ_Ｍにより正極性の駆動電圧＋Ｖ_１ないし＋Ｖ_８を形成する。そして、偶数ゲート信号線ＧＬが選択された場合には、前記タイミングコンバータＹＣＯＮからの信号ＭによってスイッチＳＷ２がオン状態となり、低レベルＶ_Ｌと中点電圧Ｖ_Ｍにより負極性の駆動電圧−Ｖ_１ないし−Ｖ_８を形成する。

このようなスイッチＳＷ１とＳＷ２の切り替えはフレームの切り替え毎にも行われるようになっている。

なお、本実施例は、各ゲート信号線ＧＬのそれぞれによって駆動される画素群において、互いに隣接する画素のそれぞれの液晶の印加電圧極性も反転させている。この場合の反転は、たとえば前記映像信号駆動回路Ｈｅ内で行うようになっている。

《電圧極性反転調整回路》
図１は、上述した液晶への印加電圧極性の反転をタイミングコントローラＴＣＯＮに入力される入力データ（以下、入力表示データと称す）に基づいて調整する回路であり、たとえば前記タイミングコントローラＴＣＯＮに組み込まれる回路となっている。

同図において、まず、シリアル−パラレル変換器１０２があり、このシリアル−パラレル変換器１０２に入力表示データ１０１が入力されるようになっている。

これら入力表示データ１０１は多数の画素データからなり、該シリアル−パラレル変換器１０２によって、液晶表示部の垂直走査における奇数ラインの画素データおよび偶数ラインの画素データに区別されて出力されるようになっている。

また、入力表示データ１０１の各画素データにはそれぞれカラー表示の赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各情報が含まれており、入力表示データ１０１のシリアル−パラレル変換器１０２への入力は、各画素データ毎に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各情報が対応する異なる入力端子Ｒdata、Ｇdata、Ｂdataを通してなされるようになっており、シリアル−パラレル変換器１０２からの入力表示データ１０１の出力は、奇数ラインの各画素データの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各情報が対応する異なる出力端子Ｒodd、Ｇodd、Ｂoddを通してなされ、偶数ラインの各画素データの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各情報が対応する異なる出力端子Ｒeven、Ｇeven、Ｂevenを通してなされるようになっている。

このような動作は、該シリアル−パラレル変換器１０２にクロック信号１１３が入力されて、カラー情報の異なる各画素毎に行われるようになっている。

そして、シリアル−パラレル変換器１０２の出力端子Ｒodd、Ｂodd、Ｇevenからの出力は累算器Ａ１０３に入力され、該シリアル−パラレル変換器１０２の出力端子Ｇodd、Ｒeven、Ｂevenからの出力は累算器Ｂ１０４に入力されるようになっている。

累算器Ａ１０３ではそれに入力される各画素データの信号レベル（輝度に対応する）が順次累積され、その累積値はレジスタＡ１０５に一旦格納されるようになっている。

また、同様に、累算器Ｂ１０４ではそれに入力される各画素データの信号レベルが順次累積され、その累積値はレジスタＢ１０６に一旦格納されるようになっている。

累算器Ａ１０３、Ｂ１０４にはそれぞれクロック信号１１３が入力されて、各累算器Ａ１０３、Ｂ１０４における累算はカラー情報の異なる各画素毎に行われ、レジスタＡ１０５、Ｂ１０６にはそれぞれ垂直同期信号１１２が入力されて、各レジスタＡ１０５、Ｂ１０６における累算は液晶表示の各フレーム毎に行われるようになっている。

すなわち、これにより、各フレーム毎に、各奇数ラインの画素データ（Ｒ、Ｇ、Ｂ）の信号レベルの累算値、および各偶数ラインの画素データ（Ｒ、Ｇ、Ｂ）の信号レベルの累算値が得られることになる。

そして、これら各累算値に相当する信号が減算器１０７に入力され、この減算器１０７によって、レジスタＡ１０５に格納された累算値とレジスタＢ１０６に格納された累算値の減算がなされるようになっている。

この減算器１０７では、それによって算出された減算値が基準値以上の場合には交流化選択信号１１６を出力するようになっている。
ここで、前記減算器１０７には前記基準値を変更できる基準値変更手段１２０からの信号が入力できるようになっており、前記基準値を任意に設定できるようになっている。

なお、前記基準値変更手段１２０はたとえば液晶の表示面の観察に基づいてオペレータが所定の基準値に設定できるようになっている。

一方、交流化信号生成回路１０８があり、この交流化信号生成回路１０８は水平同期信号１１１および垂直同期信号１１２の入力に基づいて互いに位相が１８０°ずれた交流化信号Ａ１０９および交流化信号Ｂ１１０を生成するようになっている。

これら各交流化信号Ａ１０９、Ｂ１１０はセレクタ１１４に入力されるようになっているとともに、該セレクタ１１４には前記交流化選択信号１１６の選択によって前記各交流化信号Ａ１０９、Ｂ１１０の一方を切替えて出力させるようになっている。

この交流化選択信号１１６は、前記駆動電圧発生回路ＣＰのスイッチＳＷ1、ＳＷ２を切り替えるための信号、および映像信号駆動回路Ｈｅにおいて、各ラインにおける画素群の隣接する画素どうしの極性反転のために用いられる。

このように構成した液晶表示装置は、一フレームの正極と負極の表示データ量に偏りがある場合を検知し、これにより液晶の交流化周期を変化させ、フリッカの発生と消費電力の増加を抑制するようになっている。

このように構成されていない従来の液晶表示装置の液晶交流化周期の生成では、その交流化を相殺する表示パターンが存在してフリッカが発生したり、また、液晶印加電圧極性の正極と負極での表示データの偏りによってコモン電極の電流が大きくなり消費電力が大きくなってしまうという不都合があった。

図５は、上述した構成によって、液晶印加電圧と交流化信号の関係の一実施例を示した図である。

同図から明らかとなるように、ドット毎およびライン毎の白黒反転パターンが入力されているのに対し、交流化信号をドット毎および２ライン毎に変化されている。このため、電圧印加極性と表示データ３０1〜３０８が偏ることがなくなり、液晶印加電圧３２９がコモン電圧３１１、３１６、３２１、３２６に対して均一化されるようになる。このため、コモン電極の電流量が増加することがなく、消費電力が抑制できるようになる。

また、同様の理由から、液晶表示パネルの表示面にコモン電圧の不均一によるフリッカの発生を抑制できるようになる。

ちなみに、図６は、従来の液晶表示装置における液晶印加電圧と交流化信号の関係の一例を示した図で、図５と対応した図となっている。この図から明らかなように、交流化信号は固定されており、表示データがドット毎およびライン毎の白黒反転パターンでは電圧印加極性と表示データ２０１〜２０８が偏るために、液晶印加電圧２２９がコモン電圧に対して偏ることになる。

〔実施例２〕
図７は、本発明による液晶表示装置の他の実施例を示す回路図で、たとえば前記タイミングコンバータＴＣＯＮ内に組み込まれる回路となっている。

同図において、入力表示データ１０１は、まずディスプレィイネーブル信号２０４がＨｉｇｈの期間においてドットマトリクスデータ２１３として取り込まれ、該ディスプレィイネーブル信号２０４がＬｏｗの期間（帰線期間）においてカラーコード２０２、キャラクタコード２０３、キャラクタアドレスコード２０４として取り込まれるようになっている。

ドットマトリクスデータ２１３として取り込まれたデータは画像合成回路２０５に入力され、この画像合成回路２０５において後述の各データと合成がなされるようになっている。

カラーコード２０２として取り込まれたデータはカラーパレット変換回路２０６に入力され、このカラーパレット変換回路２０６においてカラーデータ２０９を生成し、これを出力するようになっている。

キャラクタコード２０３として取り込まれたデータはキャラクタ発生回路２０７に入力され、このキャラクタ発生回路２０７においてキャラクタドットマトリクスデータ２１０を生成し、これを出力するようになっている。

キャラクタアドレスコード２０４として取り込まれたデータはキャラクタアドレス生成回路２０８に入力され、このキャラクタアドレス生成回路２０８においてキャラクタ表示アドレスデータ２１１を生成し、これを出力するようになっている。

前記カラーデータ２０９、キャラクタドットマトリクスデータ２１０、およびキャラクタ表示アドレスデータ２１１は、それぞれ前記画像合成回路２０５に入力され、これらの各データは前記ドットマトリクスデータ２１３とともに合成されるようになっている。

そして、これら合成されたデータは出力表示データ２１１として出力されるようになり、図３に示す映像駆動回路に入力されるようになっている。

このことは、画素表示においてキャラクタ表示をする頻度が高い場合において該効果が顕著となり、たとえば消費電力の大幅な低減を要求される携帯電話の液晶表示ディスプレィに適用させることもできる。

〔実施例３〕
図８は、本発明による液晶表示装置の他の実施例を示す回路図で、たとえば前記タイミングコンバータＴＣＯＮ内に組み込まれる回路となっている。

同図において、まず、階調デコーダ３０２があり、この階調デコーダ３０２に入力表示データ１０１が入力されるようになっている。

入力表示データ１０１は０からＮまでの各階調をもつ多数の画素データからなり、前記階調デコーダ３０２ではこれら各画素データのそれぞれを前記階調毎に区分けし、それぞれの階調に応じてその階調に相当する画素データがある場合には、たとえば”１”の信号を出力し、ない場合にはたとえば”０”の信号を出力するようになっている。

すなわち、階調デコーダ３０２は（Ｎ＋１）個の出力端子を備え、入力表示データ１０１から０階調の画素データの有無を示す信号、１階調の画素データの有無を示す信号、２階調の画素データの有無を示す信号、……、Ｎ階調の画素データの有無を示す信号をそれに対応する出力端子から出力するようになっている。

ここで、階調デコーダ３０２は入力表示データ１０１にたとえばＮ階調の画素データが複数個あった場合であっても、その数には関係なく、対応する出力端子からは”１”の信号を出力するようになっている。

そして、階調デコーダ３０２からの前記各出力は、それぞれ０階調レジスタ、１階調レジスタ、……Ｎ階調レジスタからなる階調レジスタ群３０３に入力されるようになっている。

すなわち、階調デコーダ３０２によって出力される０階調の画素データの有無を示す信号は０階調レジスタへ、１階調の画素データの有無を示す信号は１階調レジスタへ、……、Ｎ階調の画素データの有無を示す信号はＮ階調レジスタへ入力されるようになっている。

これにより、階調レジスタ群３０３の各階調レジスタのそれぞれには”１”の信号および”０”の信号のうちいずれかが格納されることになる。
さらに、各階調レジスタからの各出力は加算器３０４に入力されるようになっている。

加算器３０４は各階調レジスタからの各出力を加算し、その加算した値に相当する信号を出力するようになっている。

たとえば、０階調レジスタ、１階調レジスタ、……、Ｎ階調レジスタから、それぞれ全て”１”の信号が入力された場合には、それぞれの各信号の加算値（Ｎ＋１）に相当する信号が出力され、また、４階調レジスタおよび６階調レジスタから”１”の信号が入力され他の残りの各階調レジスタからは”０”の信号が出力された場合には、それぞれの各信号の加算値（２）に相当する信号が入力されるようになっている。

このことから明らかなように、加算器３０４は入力表示データ１０１における階調の変化度合いを検出するようになっている。

すなわち、加算器３０４は、入力表示データ１０１の階調の変化度合いを検出し、その変化度合いの大小によって、該入力表示データ１０１が動画のデータか否かを前記加算器３０４の出力で判定するようになっている。

階調の変化度合いが、大きい場合には動きがともなう画像であると見做して動画像と判定し、小さい場合には動きがともなわない画像であると見做してたとえばワープロ、表計算、メール等で用いられる静画像と判定するようになっている。

そして、加算器３０４からの出力はレジスタ３０５に入力されてホールドされた後にバックライト制御信号３０６として出力されるようになっている。このバックライト制御信号３０６は前記液晶表示パネルＰＮＬの背面に配置されるバックライトＢＬに入力され、該バックライトＢＬの輝度を変化させるようになっている。

なお、前記階調レジスタ群３０３の各階調レジスタ、およびレジスタ１０５にはそれぞれ垂直同期信号３０７が入力され、この垂直同期信号３０７によって前記各階調レジスタ群３０３の各レジスタおよびレジスタ３０５をリセットするようになっている。

これにより、レジスタ３０５からのバックライトＢＬへの制御信号は一画面に相当する入力表示データ毎に生成されるようになる。

このように構成された液晶表示装置は、その液晶表示パネルＰＮＬに表示される動画像は、静画像が表示される場合よりも輝度が明るくなって表示されるようになる。

なお、上述した各実施例は、それぞれ別々に示したものであるが、それぞれの実施例に示す回路が二つあるいは全て組み込まれるようにして構成してもよいことはいうまでもない。

そして、従来の構成に対して切り替え手段を介して、それぞれの回路が作動できるように構成してもよいことはいうまでもない。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明による液晶表示装置の一実施例を示す要部回路図である。本発明による液晶表示装置の液晶表示パネルの一実施例を示す等価回路図である。本発明による液晶表示装置の液晶表示パネルとその周辺の回路を示す回路図である。本発明による液晶表示装置の駆動電圧発生回路の一実施例を示す回路図である。本発明による液晶表示装置の図１に示す回路の具備によって得られる効果を示した説明図である。従来の液晶表示装置の場合の不都合を示した説明図で、図５と対応した図となっている。本発明による液晶表示装置の他の実施例を示す要部回路図である。本発明による液晶表示装置の他の実施例を示す要部回路図である。

符号の説明

ＧＬゲート信号線
ＤＬドレイン信号線
ＰＩＸ画素電極
ＴＦＴ薄膜トランジスタ
Ｖ垂直走査回路
Ｈｅ映像信号駆動回路
ＴＣＯＮタイミングコントローラ
ＰＷ電源安定化回路
ＣＰ駆動電圧発生回路
１０２シリパラ変換回路
１０３、１０４累算器
１０５、１０６レジスタ
１０７減算器
１０８交流化信号生成回路
２０６カラーパレット変換回路
２０７キャラクタ発生回路
２０８キャラクタアドレス生成回路
２０５画像合成回路
３０２諧調デコーダ
３０３諧調レジスタ群
３０４加算器
３０５レジスタ
３０６バックライト制御信号

Claims

入力表示データが入力される液晶表示パネルと、この液晶表示パネルの背面に配置されるバックライトとを有し、
前記入力表示データから各画素データの階調を検出する第１手段と、
予め定められた階調の各段階において前記第１手段によって検出された画素データの階調の有無を検出する第２手段と、
この第２手段によって検出された階調の有の数を加算する第３手段と、
前記バックライトの明るさの制御範囲を複数に区分し前記第３手段による前記加算の値の大きさを前記区分に対応させて前記バックライトへの制御信号を出力する第４手段とを備えることを特徴とする液晶表示装置。
第４手段によるバックライトへの制御信号は一画面に相当する入力表示データ毎に生成されることを特徴とする請求項５に記載の液晶表示装置。