JP2009008420A - 半導体デバイスの良否判定装置 - Google Patents

半導体デバイスの良否判定装置 Download PDF

Info

Publication number
JP2009008420A
JP2009008420A JP2007167412A JP2007167412A JP2009008420A JP 2009008420 A JP2009008420 A JP 2009008420A JP 2007167412 A JP2007167412 A JP 2007167412A JP 2007167412 A JP2007167412 A JP 2007167412A JP 2009008420 A JP2009008420 A JP 2009008420A
Authority
JP
Japan
Prior art keywords
semiconductor device
light shielding
light emission
imaging
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007167412A
Other languages
English (en)
Inventor
Masaaki Shiotani
真章 塩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007167412A priority Critical patent/JP2009008420A/ja
Publication of JP2009008420A publication Critical patent/JP2009008420A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】半導体デバイスの良否判定を迅速かつ正確に行うことが出来る半導体デバイスの良否判定装置を提供する。
【解決手段】半導体デバイスの良否判定装置であって、半導体デバイスを着脱自在に保持する保持手段と、半導体デバイスに電力を供給する電力供給手段と、半導体デバイスの主面に投光しつつこれを撮像する撮像手段と、保持手段と撮像手段との間に配置されて撮像手段による撮像領域の1部を遮光する遮光手段と、を有する良否判定装置。
【選択図】図1

Description

本発明は、半導体デバイスからの異常発光を発見して良否判定する半導体デバイスの良否判定装置に関するものである。
近年においては、半導体デバイスの高集積化及び高機能化が進み、半導体デバイスの製造工程が以前にもまして複雑かつ微細になってきている。また、半導体デバイスは様々な用途に使用される故、市場において半導体デバイスに対して要求される信頼性レベルが以前よりもまして高まってきている。
市場が要求する高度な信頼性レベルを確保するためには、半導体デバイスの設計プロセスの開発段階から半導体デバイスの製造段階において信頼性を作り込む必要がある。また、市場における半導体デバイスの同じ原因によって繰り返し起こる故障を防止するために、製造工程及び市場における故障品を解析して、明確となった故障モード及びメカニズムを設計プロセス及び製造工程にフィードバックする必要がある。
半導体デバイスの故障解析には様々な種類の解析方法があり、その1例として光学的なデバイス解析がある。光学的なデバイス解析の具体例としては、発光解析やOBIRCH(Optical Beam Induced Resistance Change)解析等が従来から知られている。発光解析は、電流リークに伴って発生する極微弱な発光場所特定し、半導体デバイスの2次元画像と共に表示する技術である。かかる発光現象としては、トランジスタのチャネルリーク又はPN接合リーク等の際に発生する高電界下でのホットキャリア生成による発光や、COMSのラッチアップ現象のようにPN接合に順方向電流が流れた際に発生するキャリアの再結合による発光が知られている。また、OBIRCH解析は、半導体デバイスへのレーザ光の照射による部分的な加熱に伴う温度変化により配線抵抗が変化するために起こる電流の変化によって故障箇所を特定する技術である。
従来は、上述する解析を行なうためには極めて高価な多数の特殊な機器が必要であり、手軽に解析を行なうことが出来なかった。かかる問題を解決するために、暗室内に設置したステージ上に半導体チップ組立体を反転させて載置し、TEG用電極に電気的に接続した導電箔に所要の電圧を印加して光学顕微鏡によりモニター用半導体チップの発光解析を行う解析方法が特許文献1に開示されている。
特開2001−281305号公報
特許文献1に記載された解析装置の構成によって、定常的な微小電流が発生することがないCMOSトランジスタで構成されるデジタル回路においては、故障箇所の電流リークに伴って発生する極微弱な発光を容易に発見することが出来る。
しかしながら、バイポーラトランジスタ及びMOSトランジスタで構成されるアナログ回路においては、レギュレータ等に定常的な微小電流が流れることによって発光が確認されることがあった。従って、定常的な微小電流が流れる箇所における定常発光によって、本来解析すべき故障箇所における異常発光を発見することが出来ない問題点があった。
定常発光箇所の影響を抑制するために、定常電流が発生する箇所への電圧供給を停止することによって対応する方法が考えられるが、電圧供給の停止を行なうと本来の解析条件から外れてしまい、正確な解析を行なうことが出来ない。また、画像処理によって定常発光箇所の画像のみを覆う方法も考えられるが、検出される異常発光は定常発光からの影響を受けた状態である故、正確な異常発光を解析することが出来ない。
本発明は、以上の如き事情に鑑みてなされたものであり、撮像領域の1部を遮光することで、故障箇所の異常発光を発見することが出来る半導体デバイスの良否判定装置を提供することを目的としている。
上述した課題を解決するために、半導体デバイスの良否判定装置であって、前記半導体デバイスを着脱自在に保持する保持手段と、前記半導体デバイスに電力を供給する電力供給手段と、前記半導体デバイスの主面に投光しつつこれを撮像する撮像手段と、前記保持手段と前記撮像手段との間に配置されて前記撮像手段による撮像領域の1部を遮光する遮光手段と、を有する良否判定装置を提供される。
前記遮光手段は、例えば、前記半導体デバイスが前記保持手段によって保持されている状態において、前記半導体デバイスの主面に並行な面内において位置決め自在な少なくとも1つの遮光板を含んでいても良い。また、前記遮光手段は、位置決め信号に応じて前記遮光板を位置決めする位置決め手段と、前記位置決め信号を前記位置決め手段に供給する位置決め制御手段と、を含んでいても良い。
さらに、前記遮光手段は、前記半導体デバイスが前記保持手段によって保持されている状態において、前記半導体デバイスの主面に並行に配置されて駆動信号に応じて少なくとも1つの不透明領域及び少なくとも1つの透明領域を生じる遮光フィルタと、前記半導体デイバスの種別に応じて変化するドライブ信号を前記駆動信号として前記遮光フィルタに供給するフィルタ駆動手段と、を含んでいても良い。
本発明の良否判定装置においては、撮像領域の1部を遮光しつつ故障箇所の異常発光を発見する故、半導体デバイスの良否判定を迅速かつ正確に行うことが出来る。
発明を実施するための形態
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
図1は、本発明の1つの実施例としての良否判定装置を表す概略断面図である。
図1に示されているように、良否判定装置10は、半導体デイバス100を保持するため保持治具11を有している。保持治具11は、半導体デイバス100を保持するべく開口加工が施されており、保持治具11は上方向に開口した開口部12を備えている。上述する保持治具11の構成によって、半導体デイバスは着脱自在となっている。例えば、保持治具11は、ICソケットであっても良い。開口部12の底面には、保持される半導体デバイス100と電気的に接続されるための接続ピン13が設けられている。接続ピン13は図1に示された数量に限られることはなく、半導体デバイスの外部接続パッド(図示せず)に応じた数量であっても良い。また、複数の接続ピン13を備えるピンヘッド(図示せず)を保持治具11に着脱自在にすることで、保持された半導体デバイス100の外部接続パッドの数量に適合したピンヘッドへの変更を可能にしても良い。また、保持治具11によって保持された半導体デバイス100に所定の電力を供給するために、配線14を介して接続ピン13には電力供給部15が接続されている。なお、半導体デバイス100の保持治具11への着脱は、手動で行なっても良く、またロボットアームの先端に取り付けられた負圧を用いて吸着を行なうチャッカー等(図示せず)を使っても良い。
保持治具11の開口部12の上方には、保持治具11によって保持された半導体デバイス100に投光して撮像するための冷却CCDカメラ16及び撮像を拡大可能とする光学顕微鏡17が配置されている。
また、良否判定装置10は、冷却CCDカメラ16にて撮像した半導体デバイス100の画像パターンを表示する画像表示装置18を有している。具体意的には、画像表示装置18は表示部19、入力装置20及び制御部21を備えている。表示部19は、冷却CCDカメラ16にて撮像した画像パターンを表示するだけでなく、冷却CCDカメラ16及び光学顕微鏡17等の設定状況等を表示可能としても良い。入力装置20は、冷却CCDカメラ16、光学顕微鏡17及び後述する位置決め装置の設定値並びに保持治具11に保持された半導体デイバス100の種別を表す種別コード等を入力するための装置である。例えば、入力装置20は、キーボード又はテンキー(いずれも図示せず)であっても良い。制御部21は、入力装置20によって入力された設定値及び種別コード等に応じて冷却CCDカメラ16、光学顕微鏡17及び位置決め装置を制御する。
保持治具11に保持された半導体デバイス100の主面に並行に、遮光板22が保持治具11と光学顕微鏡17との間に配置されている。例えば、遮光板22は、アルミ等の金属であっても良い。また、遮光板22の形状は、長方形や正方形であっても良く、後述する遮光箇所に応じた形状にしても良い。遮光板22は、画像処理装置18と接続された位置決め装置23によって半導体デバイス100の主面に並行に位置決め自在に固定されている。例えば、遮光板22は、破線矢印1aに沿って左右に移動自在としても良い。また、破線矢印1aと垂直に交差する方向(すなわち、図1に示された保持治具11の奥行き方向)に移動自在であっても良い。位置決め装置23は、上述する種別コード若しくは入力装置20によって直接入力された位置に遮光板22を位置決めすることが出来る構造である。
例えば、位置決め装置23は、半導体デバイス100と同程度の大きさの開口を有する支持台、支持台の上面に回転自在なローラ及びローラを回転せしめる駆動モータ(いずれも図示せず)によって構成され、かかるローラに取り付けられた遮光板22を、制御部21からの送信される信号に基づいてローラを回転し、遮光板22の位置決めを行なうこととしても良い。また、位置決め装置23は、駆動モータ、ラック及びピニオン(いずれも図示せず)によって構成され、制御部21から送信される信号に基づいて駆動モータが回転し、遮光板22の位置決めを行なうこととしても良い。
なお、遮光板22は、位置決め装置23によらず、手動にてその遮光位置を変更可能としても良い。例えば、遮光板22を半導体デバイス100の主面上に直接置いても良い。また、遮光板22の数量は図1に示された数量に限られることなく、複数設けても良い。
図1に示されているように、遮光板22は破線矢印1aの方向に移動自在である故、半導体デイバス100の発光箇所24a、24b、24cのうち発光箇所24aからの発光のみを遮光することが出来る。また、遮光板22をさらに右方向移動することによって、発光箇所24bからの発光も遮光することが出来る。
次に、半導体デバイス100の遮光位置の具体的な位置の1例について、図2を参照しつつ詳細に説明する。図2は、半導体デイバス100を示すブロック図であって、半導体デイバスからの発光を表す発光箇所を更に加えて示している。
図2(a)に示されているように、半導体デバイス100はアナログ回路31、デジタル回路32及びアンプ33から構成されている。アナログ回路31のレギュレータ(図示せず)に定常的に流れる微小電流によって、アナログ回路からは定常的な発光があり、かかる発光箇所を定常発光箇所34aとする。また、アナログ回路31の隣接する位置から半導体デイバス100の故障に伴う異常発光が検出される発光箇所を異常発光箇所34bとする。定常発光箇所34aと異常発光箇所34bとは隣接しかつ異常発光は微小な発光である故、定常発光箇所34aに異常発光箇所34bが埋もれてしまう。従って、異常発光箇所34bの発見が困難となり、故障箇所の特定が困難となる。なお、発光箇所34a、34bは、図2の位置に限られる訳ではない。
定常発光箇所34aはアナログ回路31に表れることがあらかじめ判っている故、図2(b)で示されているように、アナログ回路31上に遮光板22を配置することによって定常発光を遮光することが出来る。従って、アナログ回路31からの定常発光を遮光板22によって遮光することによって、異常発光箇所34bからの異常発光のみを定常発光の影響を受けることなく検出することが出来る。
また、アナログ回路31からの定常発光以外にもあらかじめ発光箇所が特定されている位置がある場合においては、かかる部分からの発光を遮光板22で遮光することによって、本来検知すべきである異常発光のみを発見することが出来る。例えば、半導体デバイス100への電圧供給状態、半導体デバイス100の設計不良及び製造不良等によってあらかじめ特定されている発光箇所を遮光板22によって遮光することとしても良い。
次に、図3を参照しつつ本発明の良否判定装置による半導体デイバスの良否判定フローの1例を詳細に説明する。
先ず、半導体デバイス100を保持治具11によって保持する(ステップS1)。入力装置19によって入力された遮光位置情報に基づいて遮光板22の位置決めを行なう(ステップS2)。保持された半導体デイバス100へ接続ピン13及び配線14を介して電力供給部15から所定の電力を供給する(ステップS3)。
次に、冷却CCDカメラ16及び光学顕微鏡17によって半導体デイバス100の主面に投光しつつ半導体デイバス100を撮像する。撮像した半導体デイバス100の画像パターン上の発光の有無を確認し(ステップS4)、発光が確認された(すなわち、発光を検出した)場合には、ステップS5に進む。半導体デイバス100からの発光が検出されなければ、半導体デイバス100に故障がないと判定し、良否判定を終了する。
発光を観測した場合には、かかる発光は異常発光であるとして、光学顕微鏡17の倍率変更等によって異常発光箇所を詳細に解析する(ステップS5)。
なお、本発明の良否判定装置は、良否判定を行うことに限定されることなく、不良品として市場から返品された半導体デバイス又は製造不良の半導体デイバス等の故障原因である発光箇所を発見するために使用することも出来る。
以上のように、本実施例による良否判定装置によれば、遮光板によって撮像領域の1部を遮光しつつ故障箇所の異常発光を発見する故、半導体デバイスの良否判定を迅速かつ正確に行うことが出来る。
実施例1における良否判定装置10の遮光板22及び位置決め装置23以外の部分については、実施例1の良否判定装置10と同様の構成とし、遮光板22及び位置決め装置23に変えて遮光フィルタによって遮光する構成を用いても良い。かかる良否判定装置について図4を参照しつつ詳細に説明する。なお、実施例1と同様部分については同じ符号とし、説明は省略する。
保持治具11によって保持された半導体デイバス100の上方には、半導体デバイス100の主面に並行に、遮光フィルタとして機能する液晶パネル41が配置されている。液晶パネル41は、画像処理装置18の制御部21と電気的に接続されている。また、液晶パネル41は透明であって、後述する制御部21からの駆動信号に応じて遮光しない状態においては、半導体デバイス100からのすべての発光を透過する。なお、液晶パネル41は、半導体デイバス100の主面全体を遮光可能とする大きさが望ましい。また、液晶パネル41は、金属等のフレーム(図示せず)によって固定されても良い。
制御部21は、入力装置20から入力される半導体デバイス100の種別コードに応じたドライブ信号(例えば、水平同期信号に同期した水平スキャン信号及び垂直データ信号)を、後述する透明領域及び不透明領域を生じせしめる駆動信号として、液晶パネル41の水平及び垂直端子群に順次供給する。なお、半導体デイバス100の主面上の遮光位置を入力装置20から直接入力し、かかる入力信号に応じたドライブ信号を駆動信号として送信しても良い。
次に、液晶パネルによる遮光について図5を参照しつつ詳細に説明する。
図5に示されているように、液晶パネル41は、X方向及びY方向においてそれぞれ8個の区画に分けられている。液晶パネル41は、制御部21から送信される駆動信号に応じて、遮光領域(すなわち、遮光する各区画)全体を黒色にて表示する(すなわち、不透明領域を生成する)。具体的には、X方向の区画番地が2及び3であってY方向の区画番地が2から7までの区画が遮光領域となる。また、X方向の区画番地が6であってY方向の区画番地が2及び3の区画と、X方向の区画番地が6及び7であってY方向の区画番地が7の区画についても遮光領域となる。上述する以外の区画については、黒色に変化せずに透明(すなわち、透明領域)のままである。なお、遮光領域は図5で示された区画に限られることはない。遮光領域を黒色にて表示されることによって、遮光領域の下方に位置する半導体デバイス100の部分からの発光を遮光することが出来る。
従って、制御部21からの駆動信号に応じて遮光領域の数量及び形状を自在に変更することが出来る故、液晶パネル41自体の移動が不要となる。また、1枚の液晶パネルから複数の遮光領域を生成することが出来き、半導体デイバス100の種別に応じても容易に遮光領域を変更することが出来る。
なお、図5に示されている区画数に限られることはなく、区画数を増加することで遮光領域をより細かく設定可能としても良い。また、遮光が可能であれば、遮光領域を黒以外の色にて表示しても良い。
なお、遮光フィルタは液晶パネルに限定されることがなく、透明領域及び不透明領域を生じることが出来れば、他の材料からなる遮光フィルタであっても良い。
以上のように、本実施例による良否判定装置によれば、透明領域及び不透明領域を生じる遮光フィルタによって撮像領域の1部を遮光しつつ故障箇所の異常発光を発見する故、半導体デバイスの良否判定を迅速かつ正確に行うことが出来る。
本発明の実施例としての良否判定装置の概略断面図である。 (a)は遮光前の半導体デイバスの正面図、(b)は遮光板による遮光後の半導体デイバスの正面図である。 本発明の実施例における良否判定を示すフローチャートである。 本発明の他の実施例としての良否判定装置の概略断面図である。 本発明の遮光フィルタである液晶パネルの区画番地の振り分けを示す図である。
符号の説明
10 良否判定装置
11 保持治具
15 電力供給部
16 冷却CCDカメラ
17 光学顕微鏡
18 画像処理装置
19 表示部
20 入力装置
21 制御部
22 遮光板
23 位置決め装置
41 液晶パネル
100 半導体デイバス

Claims (4)

  1. 半導体デバイスの良否判定装置であって、
    前記半導体デバイスを着脱自在に保持する保持手段と、
    前記半導体デバイスに電力を供給する電力供給手段と、
    前記半導体デバイスの主面に投光しつつこれを撮像する撮像手段と、
    前記保持手段と前記撮像手段との間に配置されて前記撮像手段による撮像領域の1部を遮光する遮光手段と、を有する良否判定装置。
  2. 前記遮光手段は、前記半導体デバイスが前記保持手段によって保持されている状態において、前記半導体デバイスの主面に並行な面内において位置決め自在な少なくとも1つの遮光板を含むことを特徴とする請求項1記載の良否判定装置。
  3. 前記遮光手段は、位置決め信号に応じて前記遮光板を位置決めする位置決め手段と、前記位置決め信号を前記位置決め手段に供給する位置決め制御手段と、を含むことを特徴とする請求項2記載の良否判定装置。
  4. 前記遮光手段は、前記半導体デバイスが前記保持手段によって保持されている状態において、前記半導体デバイスの主面に並行に配置されて駆動信号に応じて少なくとも1つの不透明領域及び少なくとも1つの透明領域を生じる遮光フィルタと、前記半導体デイバスの種別に応じて変化するドライブ信号を前記駆動信号として前記遮光フィルタに供給するフィルタ駆動手段と、を含むことを特徴とする請求項1記載の良否判定装置。
JP2007167412A 2007-06-26 2007-06-26 半導体デバイスの良否判定装置 Pending JP2009008420A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007167412A JP2009008420A (ja) 2007-06-26 2007-06-26 半導体デバイスの良否判定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007167412A JP2009008420A (ja) 2007-06-26 2007-06-26 半導体デバイスの良否判定装置

Publications (1)

Publication Number Publication Date
JP2009008420A true JP2009008420A (ja) 2009-01-15

Family

ID=40323660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007167412A Pending JP2009008420A (ja) 2007-06-26 2007-06-26 半導体デバイスの良否判定装置

Country Status (1)

Country Link
JP (1) JP2009008420A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07140209A (ja) * 1993-09-20 1995-06-02 Fujitsu Ltd 回路配線基板の検査装置およびその検査方法
JP2005045144A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 検査装置および検査方法
JP2005517188A (ja) * 2002-02-01 2005-06-09 オプトニクス・インコーポレーテッド 集積回路の動的診断テスティング装置および方法
JP2006093172A (ja) * 2004-09-21 2006-04-06 Hitachi Ltd 半導体デバイスの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07140209A (ja) * 1993-09-20 1995-06-02 Fujitsu Ltd 回路配線基板の検査装置およびその検査方法
JP2005517188A (ja) * 2002-02-01 2005-06-09 オプトニクス・インコーポレーテッド 集積回路の動的診断テスティング装置および方法
JP2005045144A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 検査装置および検査方法
JP2006093172A (ja) * 2004-09-21 2006-04-06 Hitachi Ltd 半導体デバイスの製造方法

Similar Documents

Publication Publication Date Title
JP5628410B2 (ja) 欠陥検査方法、欠陥検査装置、及び基板の製造方法
JP2021105620A (ja) プローブシステム
KR100691087B1 (ko) Lcd 검사 장치 및 촬상 소자의 검사 장치
WO2012147807A1 (ja) 配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法
JP2005191387A (ja) 撮像素子試験方法及び装置
KR100915418B1 (ko) 웨이퍼 마킹 방법, 불량 다이의 마킹 방법, 웨이퍼 정렬방법 및 웨이퍼 검사 방법
JP2008039462A (ja) 表示パネル検査装置及び方法
US8963418B2 (en) Display panel and panel inspection apparatus
JP2004152760A (ja) 検査修復システム及び検査修復方法
JP2012146529A (ja) 薄膜表示素子の検査修正方法及び検査修正装置
CN110780180A (zh) 芯片测试装置及系统
WO2013128738A1 (ja) 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法
KR20170136866A (ko) 유기발광다이오드(oled) 표시장치의 검사방법 및 검사장치
KR20150086447A (ko) 유기발광다이오드 표시장치의 기판 검사 및 리페어 시스템
JP2011134489A (ja) 有機elディスプレイ基板の点灯検査設備及び点灯検査方法、有機elディスプレイ基板の欠陥検査修正装置及び欠陥検査修正方法並びに有機elディスプレイ製造システム及び製造方法。
WO2020095699A1 (ja) 検査装置及び検査方法
JP2009008420A (ja) 半導体デバイスの良否判定装置
JP2007123616A (ja) 配線基板の製造方法、及びディスプレイ装置の製造方法
KR101199619B1 (ko) 웨이퍼 맵 생성 방법
US10866276B2 (en) Method and system for aligning probe card in semiconductor device testing
JP5495875B2 (ja) レーザ加工方法、及び、レーザ加工装置
JPS61263235A (ja) 検査装置
JP2012204703A (ja) ウェーハ外観検査装置、ウェーハ外観検査方法、及び半導体装置
JP2009290032A (ja) 評価解析システム及びプローブカード
KR102070056B1 (ko) 유기전계발광 표시소자의 검사시스템 및 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081224

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120410