JP2009004747A - 高品質インタフェースによってゲルマニウム上に高品質シリコン誘電膜を堆積するための方法 - Google Patents

高品質インタフェースによってゲルマニウム上に高品質シリコン誘電膜を堆積するための方法 Download PDF

Info

Publication number
JP2009004747A
JP2009004747A JP2008120616A JP2008120616A JP2009004747A JP 2009004747 A JP2009004747 A JP 2009004747A JP 2008120616 A JP2008120616 A JP 2008120616A JP 2008120616 A JP2008120616 A JP 2008120616A JP 2009004747 A JP2009004747 A JP 2009004747A
Authority
JP
Japan
Prior art keywords
layer
silicon
germanium
substrate
germanium substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008120616A
Other languages
English (en)
Inventor
Frederique Glowacki
グロワッキ フレデリク
Laurent Vandroux
ヴァンドロー ローレント
Rajesh Mani
マニ ラジェッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009004747A publication Critical patent/JP2009004747A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02054—Cleaning before device manufacture, i.e. Begin-Of-Line process combining dry and wet cleaning steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ゲルマニウム基板上にシリコン酸化物やシリコン酸窒化物などの誘電層を堆積するための方法を提供する。
【解決手段】ゲルマニウム基板上に誘電層を形成する場合のゲルマニウム基板の酸化を防止するためにゲルマニウム基板上にバリア層を堆積するステップ１３０を伴う。特定の実施形態において、シリコン層がゲルマニウム基板上に堆積されてバリア層を形成する。特定の実施形態において、ゲルマニウム基板の窒化が、バリア層として機能するＧｅｘＮｙ層を形成する。特定の実施形態において、窒化シリコン層がゲルマニウム基板上に堆積されてバリア層を形成する。
【選択図】図１

Description

発明の背景
発明の分野
[0001]請求項に引用されている本発明の実施形態は概して、基板上に材料を堆積するための方法、より具体的には、ゲルマニウムやゲルマニウムベース基板上に、シリコン酸化物やシリコン酸窒化物などの誘電層を堆積するための方法に関する。
関連技術の説明
[0002]トランジスタおよび他の半導体構造の寸法が小型化するにつれて、極めて大規模な集積回路用途向けの高品質ＳＯＩ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ ｉｎｓｕｌａｔｏｒ）構造に対する要求が半導体製作の重要部分になってきた。ＳＯＩ技術はこの構造サイズの削減を見込んでいるが、デバイス間のより大きな絶縁を提供している。デバイス間のこの絶縁は、回路サイズが削減されるに伴って大きくなる構造間の電磁干渉および寄生容量と関連した問題を削減する。
[0003]シリコンは現在の集積回路デバイスにおける主要な半導体材料であるため、シリコン・オン・インシュレーター製作技術の改良に多くの労力が向けられた。しかしながら、例えばゲルマニウム・オン・インシュレーター（ＧｅＯＩ）構造などの非シリコンＳＯＩ構造の形成に対する関心も大きくなってきた。シリコンスケーリング制限ゆえに、多数の半導体メーカーは、デバイス性能を高めるために工学的ゲルマニウム・オン・インシュレータータイプ基板を評価している。ゲルマニウムベース材料は、電子をより高速のレートで材料に流すことによって将来の高速論理用途に対する大きな将来性を示しており、潜在的にはシリコンに対して３倍〜４倍、トランジスタスイッチングをスピードアップする。
[0004]シリコンに対するゲルマニウムの基本的なスピードの利点はかなりの間知られていたが、ゲルマニウム上に絶縁体を堆積する場合に形成されるゲルマニウム酸化物（ＧｅＯｘ）の不安定な性質によって多くのデバイスにおけるゲルマニウムの使用が不可能になった。
[0005]従って、低品質、不安定、かつデバイス用途に適していないゲルマニウム酸化物の形成を削減しつつゲルマニウム基板上に誘電膜を堆積するための堆積プロセスの必要性がある。
発明の概要
[0006]上記に鑑みて、特許請求の範囲に引用されている本発明の実施形態は概して、基板上に材料を堆積するための方法、より具体的には、ゲルマニウム基板上に、シリコン酸化物やシリコン酸窒化物などの誘電層を堆積するための方法を提供する。特定の実施形態では、ゲルマニウム基板上に誘電膜を形成するための方法が提供される。ゲルマニウム基板が提供される。バリア層が該ゲルマニウム基板上に形成される。誘電層が該基板上に形成される。
[0007]特定の実施形態では、基板上に誘電膜を形成するための方法が提供される。ゲルマニウム基板が提供される。シリコン層が該基板上に堆積される。二酸化シリコン層が該シリコン層上に形成される。
[0008]特定の実施形態では、基板上に誘電膜を形成するための方法が提供される。ゲルマニウム基板が提供される。該ゲルマニウム基板が窒素源を備えるプラズマに暴露されて、窒化ゲルマニウム層を形成する。誘電層が該窒化ゲルマニウム層上に形成される。
[0009]本発明の上記引用された特徴が詳細に理解されるように、上記簡潔に要約された本発明のより具体的な説明は実施形態を参照してなされてもよく、この一部は添付の図面に図示されている。しかしながら、添付の図面は本発明の通常の実施形態のみを図示しており、また本発明は他の等しく効果的な実施形態を認めてもよいため、本発明の範囲を制限するものとみなされるべきではない点に注目する。
[0015]理解を容易にするために、同一の参照番号が、可能な場合、図面に共通の同一要素を示すために使用された。１つ以上の実施形態の要素および／またはプロセスステップがさらなる詳細なしに１つ以上の他の実施形態に有益に組み込まれてもよいことが想定されている。
詳細な説明
[0016]特定の実施形態では、基板上に材料を堆積するための方法、より具体的には、ゲルマニウムやゲルマニウムベース基板上に、シリコン酸化物やシリコン酸窒化物などの誘電層を堆積するための方法が提供される。この方法は、ゲルマニウム基板上に誘電層を形成する場合のゲルマニウム基板の酸化を防止するためにゲルマニウム基板上にバリア層を堆積するステップを伴う。特定の実施形態では、シリコン層がゲルマニウム基板上に堆積されてバリア層を形成する。特定の実施形態では、ゲルマニウム基板の窒化が、バリア層として機能するＧｅｘＮｙ層を形成する。特定の実施形態では、窒化シリコン層がゲルマニウム基板上に堆積されてバリア層を形成する。
[0017]本明細書で使用されているように、「基板表面」とは、膜処理が実行される基板上に形成された任意の基板や材料表面のことである。例えば、処理が実行可能な基板表面は、用途に応じて、ゲルマニウムなどの材料、ゲルマニウム・オン・インシュレーター（ＧｅＯＩ）、シリコンゲルマニウム（ＳｉＧｅ）などのシリコンおよびゲルマニウムの合金、誘電材料、シリコン、酸化シリコン、歪シリコン、シリコン・オン・インシュレーター（ＳＯＩ）、炭素ドープシリコン酸化物、窒化シリコン、ドープシリコン、ガリウムヒ素、ガラス、サファイア、および、金属、金属窒化物、金属合金および他の導電性材料などの他の材料を含む。基板表面上のバリア層、金属または金属窒化物は、シリコン、窒化ゲルマニウム、窒化シリコン、チタン、窒化チタン、窒化タングステン、タンタルおよび窒化タンタルを含む。基板は、２００ｍｍまたは３００ｍｍ直径のウェーハならびに矩形または正方形基板などの種々の寸法を有してもよい。
[0018]図１は、本明細書に説明されている特定の実施形態に従った、ゲルマニウム基板上に酸化シリコンや酸窒化シリコン層などの誘電層を形成するための例示的プロセスシーケンス１００を図示している。ステップ１１０において、ゲルマニウムを備える基板が提供される。ステップ１２０において、基板の表面がクリーニングされる。ステップ１３０において、バリア層が基板上に形成される。ステップ１４０において、誘電層がバリア層上に堆積される。
[0019]ステップ１１０において、ゲルマニウムを備える基板が提供される。特定の実施形態では、基板はエピタキシャルまたはヘテロエピタキシャルに堆積されたゲルマニウムを備えてもよい。特定の実施形態では、基板は、シリコン基板上にヘテロエピタキシャルに堆積されたゲルマニウムを備えてもよい。ゲルマニウム基板という用語は、ゲルマニウム化合物、ならびに本質的に純粋ゲルマニウムから構成される基板を含むことがある。
[0020]ステップ１２０において、任意の事前処置ステップが実行されてもよい。基板は、ヒドロキシル基（ＯＨ）、アルコキシ基（ＯＲ、ここでＲ＝Ｍｅ、Ｅｔ、ＰｒまたはＢｕ）、ハロキシル（ＯＸ、ここでＸ＝Ｆ、Ｃｌ、ＢｒまたはＩ）、ハロゲン化合物（Ｆ、Ｃｌ、ＢｒまたはＩ）、酸素ラジカル、アミノ類（ＮＨ、ＮＨ２）およびアミド類（ＮＲまたはＮＲ２、ここでＲ＝Ｈ、Ｍｅ、Ｅｔ、ＰｒまたはＢｕ）などの多様な官能基による終止を有するために、バリア層を形成する前に事前処置されてもよい。事前処置は、ＮＨ３、Ｂ２Ｈ６、ＳｉＨ４、Ｓｉ２Ｈ６、ＨＦ、ＨＣｌ、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ／Ｏ２、Ｈ２Ｏ／Ｈ２、Ｈ２Ｏ２、Ｈ２、原子状Ｈ、原子状Ｎ、原子状Ｏ、アルコールまたはアミンなどの試薬を投与することによって行われてもよい。特定の実施形態では、事前処置は、バリア層を堆積する前に試薬による予浸を伴うことがある。予浸は、約５秒〜約１２０秒、好ましくは約５秒〜約３０秒の期間試薬に基板表面を曝すステップを伴うことがある。一実施例では、基板表面は、バリア層を堆積する前に１５秒間水蒸気に暴露される。特定の実施形態では、事前処置ステップはＩＭＥＣ Ｃｌｅａｎ ＃２（ＳＰＭ／Ｏ３−Ｒｉｎｓｅ、Ｏ３ Ｍａｒａｎｇｏｎｉ Ｄｒｙ，ＨＣ１）を含む。特定の実施形態では、事前処置ステップは、研磨、エッチング、還元、酸化、水酸化、アニーリングおよび／または焼成を含んでもよい。特定の実施形態では、ＨＦラスト処置が実行されて、基板表面を不動態化してから、真空下で基板表面を保存し、ゲルマニウムの酸化および汚染を防止する。
[0021]ステップ１３０において、バリア層がゲルマニウム基板上に形成される。特定の実施形態では、バリア層はシリコン層を備える。特定の実施形態では、バリア層は窒化ゲルマニウム層ＧｅｘＮｙを備える。特定の実施形態では、バリア層は窒化シリコン層を備える。特定の実施形態では、チタン、窒化チタン、窒化タングステン、タンタルおよび窒化タンタルなどの他の適切なバリア材料が使用されてもよい。
[0022]ステップ１４０において、誘電層がバリア層上に堆積される。特定の実施形態では、誘電層は好ましくは、二酸化シリコン（ＳｉＯ２）などの材料や、酸窒化シリコン（ＳｉＯＮ）などの４．０より大きな誘電定数を有する高ｋ誘電材料を備える。特定の実施形態では、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ２）、ハフニウムシリケート（ＨｆＳｉＯ２）、酸窒化ハフニウムシリコン（ＨｆＳｉＯＮ）、酸化ジルコニウム（ＺｒＯ２）、ジルコニウムシリケート（ＺｒＳｉＯ２）、チタン酸バリウムストロンチウム（ＢａＳｒＴｉＯ３またはＢＳＴ）およびチタン酸鉛ジルコニウム（Ｐｂ（ＺｒＴｉ）Ｏ３またはＰＺＴ）などの他の誘電材料が形成されてもよい。誘電材料は、均質、異種、段階的および／または多層スタックまたはラミネートである多様な組成を有してもよい。誘電材料は、ハフニウム、ジルコニウム、チタン、タンタル、ランタン、アルミニウム、シリコン、酸素および／または窒素の組み合わせを含んでもよい。
[0023]図２は、本明細書に説明されている特定の実施形態に従った、シリコンバリア層を間に使用してゲルマニウム基板上に誘電層を形成するための例示的プロセスシーケンス２００を図示している。連続シリコン層２２０が、ＡＬＤ、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、低圧化学気相堆積（ＬＰＣＶＤ）、原子層エピタキシャルプロセス（ＡＬＥ）、プラズマ化学気相堆積（ＰＥＣＶＤ）、熱技術およびこれらの組み合わせなどの従来の堆積技術によってゲルマニウム基板２１０上に堆積される。好ましい実施形態では、シリコン層２２０はＬＰＣＶＤによって堆積される。本発明を実行するために使用可能なＬＰＣＶＤチャンバの一実施形態が図１〜図３と、本明細書と矛盾しない範囲で参照によって本明細書に組み込まれる、ＭＥＴＨＯＤ ＯＦ ＣＯＮＴＲＯＬＬＩＮＧ ＴＨＥ ＣＲＹＳＴＡＬ ＳＴＲＵＣＴＵＲＥ ＯＦ ＰＯＬＹＣＲＹＳＴＡＬＬＩＮＥ ＳＩＬＩＣＯＮと題された、共同出願人による米国特許第６，７２６，９５５号の第３欄の１行目〜第８欄の６１行目に説明されている。
[0024]特定の実施形態では、ＬＰＣＶＤを使用するアモルファスシリコン層の堆積が、約５秒〜約６０秒間、例えば約１０秒間、約５００℃〜約９００℃、例えば約７００℃の温度、かつ約２００トール〜約３００トール、例えば約２７５トールの圧力で、約２，０００ｓｃｃｍ〜約１０，０００ｓｃｃｍ、例えば約３，５００ｓｃｃｍの底部流量の窒素ガスと、約２，０００ｓｃｃｍ〜約１０，０００ｓｃｃｍ、例えば約５，０００ｓｃｃｍの上部流量の窒素ガスと、および約１０ｓｃｃｍ〜約１００ｓｃｃｍ、例えば約３０ｓｃｃｍの流量のシリコン含有ガスと、にゲルマニウム基板を曝すことによって達成される。シリコン層２２０は概して、約５Å〜約２，０００Å、好ましくは約１０Å〜約５００Å、より好ましくは約２０Å〜約１００Å、例えば約７０Åの膜厚で堆積される。シリコン含有ガスは、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、四塩化シリコン（ＳｉＣｌ４）、ジクロロシラン（Ｓｉ２Ｃｌ２Ｈ２）、トリクロロシラン（ＳｉＣｌ３Ｈ）およびこれらの組み合わせを備える群より選択されてもよい。特定の実施形態では、ゲルマニウム基板は、上記のようにシリコン層２２０を堆積する前に事前処置されてもよい。
[0025]特定の実施形態では、アモルファスシリコン層が、カリフォルニア州、サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＦＬＥＸＳＴＡＲ（登録商標）システムなどのＰＥＣＶＤシステムを使用して堆積される。アモルファスシリコン層のＰＥＣＶＤ堆積は、温度４００℃の上記プロセス条件、ならびに当業者に公知のプロセス条件を使用して実行されてもよい。
[0026]誘電層２３０はシリコン層２２０上に形成される。誘電層２３０は好ましくは、二酸化シリコン層または酸窒化シリコン層である。特定の実施形態では、誘電層２３０は、酸素含有大気中でシリコン層２２０をアニーリングすることによって形成される。特定の実施形態では、誘電層２３０は、ＣＶＤやＬＰＣＶＤプロセスを使用してシリコン層２２０上に堆積される。特定の実施形態では、誘電層２３０は、ＡＬＤプロセスを使用してシリコン層２２０上に形成される。特定の実施形態では、誘電層の厚さは、シリコン層上に誘電層を形成するために選択された技術の許容熱量によって制限される。
[0027]特定の実施形態では、基板２１０は、酸素含有大気中でのシリコン層２２０の事後堆積アニーリングのために、Ｓａｎｔａ Ｃｌａｒａ，ＣＡにあるＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＲＡＤＩＡＮＣＥ（商標）急速加熱処理（ＲＴＰ）チャンバなどのアニーリングチャンバに移送される。事後堆積アニーリングが実行されて、ここで基板は、約５００℃〜約１，２００℃、好ましくは約５５０〜７００℃の温度で、約1秒〜約２４０秒間、好ましくは約３０秒〜約９０秒間、例えば約６５０℃で約６０秒間アニーリングされる。概して、アニーリングチャンバ大気は、Ｏ２、Ｎ２、ＮＨ３、Ｈ２Ｎ４、ＮＯ、Ｎ２Ｏまたはこれらの組み合わせなどの少なくとも１つのアニーリングガスを含有している。アニーリングチャンバは、約５トール〜約１００トール、例えば約５０トールの圧力に維持される。
[0028]特定の実施形態では、誘電層２３０は、ＬＰＣＶＤプロセスを使用してシリコン層２２０上に堆積される。特定の実施形態では、約１００秒〜約３００秒間、例えば約１５５秒間、約５００℃〜約１，０００℃、例えば約７００℃の温度、かつ約２００トール〜約３００トール、例えば約２７５トールの圧力で、約２，０００ｓｃｃｍ〜約１０，０００ｓｃｃｍ、例えば約３，５００ｓｃｃｍの底部流量の窒素ガスと、約２，０００ｓｃｃｍ〜約１０，０００ｓｃｃｍ、例えば約５，０００ｓｃｃｍの上部流量の窒素ガスと、約１０ｓｃｃｍ〜約３０ｓｃｃｍ、例えば約１５ｓｃｃｍの流量のシリコン含有ガスと、および約１，０００ｓｃｃｍ〜約１０，０００ｓｃｃｍ、例えば約３，０００ｓｃｃｍの流量の酸素含有ガスと、に基板を曝すことによって、誘電層２３０がシリコン層２２０上に形成される。酸素含有ガスは、Ｏ２，ＮＯ，Ｎ２Ｏ又はこれらの組合せを備えてもよい。シリコン含有ガスは、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、四塩化シリコン（ＳｉＣｌ４）、ジクロロシラン（Ｓｉ２Ｃｌ２Ｈ２）、トリクロロシラン（ＳｉＣｌ３Ｈ）およびこれらの組み合わせを備える群より選択されてもよい。
[0029]特定の実施形態では、誘電層２３０は酸窒化シリコン層である。特定の実施形態では、酸窒化シリコン層は、以下に記載のように酸化シリコン層を窒化して、二酸化シリコン膜を酸窒化シリコン膜に変換することによって形成される。
[0030]誘電層２３０は概して、約１０Å〜約２，５００Å、好ましくは約５００Å〜約２，０００Å、より好ましくは約１，０００Å〜約１，６００Å、例えば約１，５００Åの膜厚で堆積される。誘電層２３０は概して二酸化シリコン層または酸窒化シリコン層のいずれかであるが、誘電層２３０は上記のように他の誘電層を備えてもよい。
[0031]図３は、本明細書に説明されている特定の実施形態に従った、ＧｅｘＮｙバリア層を間に使用してゲルマニウム基板上に誘電層を形成するための例示的プロセスシーケンス３００を図示している。ゲルマニウム基板３１０が提供される。ゲルマニウム基板３１０は窒化プロセスを施されて、ＧｅｘＮｙ層３２０を形成する。特定の実施形態では、窒化プロセスは減結合プラズマ窒化（ＤＰＮ）プロセスであってもよい。ＤＰＮプロセス中に、基板は、Ｎ２、およびアルゴンなどの希ガスプラズマを同時に流すことによって形成される原子状Ｎと衝突される。Ｎ２だけでなく、ＮＨ３、ヒドラジン（例えば、Ｎ２Ｈ４またはＭｅＮ２Ｈ３）、アミン（例えば、Ｍｅ３Ｎ、Ｍｅ２ＮＨまたはＭｅＮＨ２）、アニリン（例えば、Ｃ５Ｈ５ＮＨ２）、アジド（例えば、ＭｅＮ３またはＭｅ３ＳｉＮ３）、Ｎ２ＯおよびＮＯなどの他の窒素含有ガスが窒素プラズマを形成するために使用されてもよい。ＤＰＮプロセスで使用可能な他の希ガスはヘリウム、ネオンおよびキセノンを含む。窒化プロセスは、約１０秒〜約３６０秒、好ましくは約３０秒〜約１８０秒、例えば約１２０秒の期間で進む。また、窒化プロセスは、約３００ワット〜約２，７００ワットのプラズマ電力設定、および約１０ミリトール〜約１００ミリトールの圧力で行われる。窒素は約０．１ｓｌｍ〜約１．０ｓｌｍの流量を有する。処理ガスの個別および総ガス流は、処理チャンバのサイズ、処理チャンバの温度、および処理中の基板のサイズなどの多数の処理要因に基づいて変化することがある。好ましい実施形態では、窒化プロセスはＤＰＮプロセスであり、ＡｒおよびＮ２を同時に流すことによって形成されたプラズマを含む。ＧｅｘＮｙ層３２０は概して、約１０Å〜約１，０００Å、好ましくは約２０Å〜約５００Å、より好ましくは約５０Å〜約２００Å、例えば約１００Åの膜厚で形成される。
[0032]誘電層３３０はＧｅｘＮｙバリア層３２０上に堆積される。誘電層３３０は好ましくは酸化シリコンまたは酸窒化シリコン層である。誘電層３３０が酸化シリコン層を備える特定の実施形態では、酸化シリコン層は、上記のようにＡＬＤ、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、低圧化学気相堆積（ＬＰＣＶＤ）、熱技術およびこれらの組み合わせなどの従来の堆積技術によって連続シリコン層を堆積することによって形成されてもよい。特定の実施形態では、シリコン層の堆積に酸化ステップが続く。
[0033]誘電層３３０が酸窒化シリコン層である特定の実施形態では、プラズマ窒化ステップが実行されて、二酸化シリコン膜を酸窒化シリコン膜に変換する。特定の実施形態では、使用されるプラズマ窒化プロセスは減結合プラズマ窒化（ＤＰＮ）である。ＤＰＮは、誘導結合を使用して窒素プラズマを発生させ、かつ高レベル窒素を酸化膜に導入する技術である。ＤＰＮにおいて、表面膜、例えばＳｉＯ２膜は、酸窒化シリコン膜を形成するＳｉＯ２膜を破壊する窒素イオンと衝突される。一実施形態では、ＤＰＮは、約５ミリトール〜約２０ミリトールにおよぶ圧力、かつ約２００〜約８００ワットのプラズマ電力のチャンバで実行される。窒素ガスは約１００ｓｃｃｍ〜約２００ｓｃｃｍに及ぶ流量でチャンバに流されてもよい。一実施形態では、ＤＰＮは約１０〜２０ＭＨｚのパルス無線周波数プラズマプロセスおよび５〜１５ｋＨｚのパルスを使用する。ＤＰＮプロセスパラメータは、チャンバのサイズおよび容積と、誘電膜の所望の厚さとに応じて修正可能である。特定の実施形態では、酸窒化シリコン膜が事後窒化アニーリングステップに付されてもよい。
[0034]誘電層３３０は概して、約１０Å〜約２，５００Å、好ましくは約５００Å〜約２，０００Å、より好ましくは約１，０００Å〜約１，６００Å、例えば約１，５００Åの膜厚で堆積される。誘電層３３０は概して二酸化シリコン層または酸窒化シリコン層のいずれかであるが、誘電層３３０は上記のように他の誘電層を備えてもよい。
[0035]図４は、本明細書に説明されている特定の実施形態に従った、窒化シリコンバリア層を間に使用してゲルマニウム基板上に誘電層を形成するための例示的プロセスシーケンス４００を図示している。ゲルマニウム基板４１０が提供される。特定の実施形態では、ゲルマニウム基板４１０は上記のように窒化シリコン層４２０を堆積する前に事前処置されてもよい。窒化シリコン層（ＳｉｘＮｙ）４２０は、ＡＬＤ、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、低圧化学気相堆積（ＬＰＣＶＤ）、熱技術およびこれらの組み合わせなどの従来の堆積技術によってゲルマニウム基板４１０上に堆積される。好ましい実施形態では、窒化シリコン層４２０はＬＰＣＶＤで堆積される。
[0036]一実施形態では、基板は、約３００℃〜約５００℃、例えば４５０℃の温度に加熱される。窒素および炭素の化学物質、例えば（ＣＨ３）３Ｎが約１００ｓｃｃｍ〜約３０００ｓｃｃｍ、例えば約１０００ｓｃｃｍ〜約２０００ｓｃｃｍのレートで提供される。Ｓｉ源化学物質、例えばトリシリルアミンが、約１ｓｃｃｍ〜約３００ｓｃｃｍのレートで、あるいは別の実施例では約１３ｓｃｃｍ〜約１３０ｓｃｃｍのレートで提供される。キャリアガスがＳｉ源化学物質と結合されている実施形態では、液体源の総レートは約１０ｓｃｃｍ〜１０，０００ｓｃｃｍである。概して、（ＣＨ３）３Ｎ対トリシリルアミンの流量比は約１０：１〜約１：１の比に維持される。一実施形態では、（ＣＨ３）３Ｎ対トリシリルアミンの流量比は３：１である。ＳｉｘＮｙ層を堆積するための適切なプロセス条件の他の例は、参照によって本明細書に組み込まれる、Ｕ．Ｓ．２００６／０２８６８１８号として公開された、ＭＥＴＨＯＤ ＦＯＲ ＳＩＬＩＣＯＮ ＢＡＳＥＤ ＤＩＥＬＥＣＴＲＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮと題された米国特許出願第１１／１５５，６４６号に説明されている。
[0037]窒化シリコン層は概して、約１０Å〜約１，０００Å、好ましくは約２０Å〜約５００Å、より好ましくは約５０Å〜約２００Å、例えば約１００Åの膜厚で堆積される。
[0038]誘電層４３０がＳｉｘＮｙバリア層４２０上に堆積される。誘電層４３０は好ましくは酸化シリコンまたは酸窒化シリコン層である。誘電層４３０が酸化シリコン層を備える実施形態では、酸化シリコン層は上記技術によって形成されてもよい。誘電層４３０が酸窒化シリコン層を備える特定の実施形態では、プラズマ窒化ステップが、上記のように二酸化シリコン膜を酸窒化シリコン膜に変換するために実行されてもよい。誘電層４３０は概して、約１０Å〜約１，０００Å、約２０Å〜約５００Å、より好ましくは約５０Å〜約２００Å、例えば約１００Åの膜厚で堆積される。誘電層４３０は概して二酸化シリコン層または酸窒化シリコン層のいずれかであるが、誘電層４３０は上記のように他の誘電層を備えてもよい。
[0039]実施例
[0040]実施例１
[0041]二酸化シリコン層がシリコンバリア層を間に挟んでゲルマニウム基板上に形成された。まず、ゲルマニウムをエピタキシャル堆積することによって形成された２００ｍｍのゲルマニウム基板が、ＩＭＥＣ Ｃｌｅａｎ ＃２（ＳＰＭ／Ｏ３−ＨＦ−Ｒｉｎｓｅ、Ｏ３ Ｍａｒａｎｇｏｎｉ Ｄｒｙ、ＨＣ１）を使用する事前処置クリーニングステップに暴露された。ウェット事前処置とウェーハローディングとの間の期間中、基板は１時間未満の間、コントロールされた低圧大気中に維持された。基板は、カリフォルニア州、サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＳｉＮｇｅｎ（登録商標）ＬＰＣＶＤチャンバに配置されて、ここで薄い連続アモルファスシリコン層がゲルマニウム基板の表面上に堆積された。アモルファスシリコン層の堆積は、１０秒間７００℃の温度かつ２７５トールの圧力で、３，５００ｓｃｃｍの底部流量のＮ２と、５，０００ｓｃｃｍの上部流量のＮ２と、および３０ｓｃｃｍの流量のＳｉＨ４と、にゲルマニウム基板を暴露して、１２７Å／分の堆積レートで２１Åのシリコンを堆積することによって達成される。二酸化シリコン層は次いで、１５５秒間７００℃の温度かつ２７５トールの圧力で、３，５００ｓｃｃｍの底部流量のＮ２、５，０００ｓｃｃｍの上部流量のＮ２、１５ｓｃｃｍの流量のＳｉＨ４、および３，０００ｓｃｃｍの流量のＮ２Ｏを流して５８９Å／分のレートで１５２１Åの酸化シリコンを堆積することによって、シリコン層上に堆積された。
[0042]実施例２
[0043]二酸化シリコン層が、シリコンバリア層を間に挟んでゲルマニウム基板上に形成された。まず、ゲルマニウムをエピタキシャル堆積することによって形成された２００ｍｍのゲルマニウム基板が、ＩＭＥＣ Ｃｌｅａｎ ＃２（ＳＰＭ／Ｏ３−ＨＦ−Ｒｉｎｓｅ、Ｏ３ Ｍａｒａｎｇｏｎｉ Ｄｒｙ、ＨＣ１）を使用する事前処置クリーニングステップに暴露された。ウェット事前処置とウェーハローディングとの間の期間中、基板は、１時間未満の間コントロールされた低圧大気中に維持された。基板は、カリフォルニア州、サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＳｉＮｇｅｎ（登録商標）ＬＰＣＶＤチャンバに配置されて、ここで薄い連続アモルファスシリコン層がゲルマニウム基板の表面上に堆積された。アモルファスシリコン層の堆積は、３０秒間７００℃の温度かつ２７５トールの圧力で、３，５００ｓｃｃｍの底部流量のＮ２と、５，０００ｓｃｃｍの上部流量のＮ２と、および３０ｓｃｃｍの流量のＳｉＨ４と、にゲルマニウム基板を暴露して、１２７Å／分の堆積レートで６３Åのシリコンを堆積することによって達成された。二酸化シリコン層は次いで、１５５秒間７００℃の温度かつ２７５トールの圧力で、３，５００ｓｃｃｍの底部流量のＮ２、５，０００ｓｃｃｍの上部流量のＮ２、１５ｓｃｃｍの流量のＳｉＨ４および３，０００ｓｃｃｍのＮ２Ｏを流して、５８９Å／分のレートで１５２１Åの酸化シリコンを堆積することによってシリコン層上に堆積された。
[0044]実施例３
[0045]二酸化シリコン層が、シリコンバリア層を間に挟んでゲルマニウム基板上に形成された。まず、ゲルマニウムをエピタキシャル堆積することによって形成された２００ｍｍのゲルマニウム基板が、ＩＭＥＣ Ｃｌｅａｎ ＃２（ＳＰＭ／Ｏ３−ＨＦ−Ｒｉｎｓｅ、Ｏ３ Ｍａｒａｎｇｏｎｉ Ｄｒｙ、ＨＣ１）を使用する事前処置クリーニングステップに暴露された。ウェット事前処置とウェーハローディングとの間の期間中、基板は、１時間未満の間コントロールされた低圧大気中に維持された。基板は、カリフォルニア州、サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＳｉＮｇｅｎ（登録商標）ＬＰＣＶＤチャンバに配置されて、ここで薄い連続アモルファスシリコン層がゲルマニウム基板の表面上に堆積された。アモルファスシリコン層の堆積は、６秒間８００℃の温度かつ２７５トールの圧力で、３，５００ｓｃｃｍの底部流量のＮ２と、５，０００ｓｃｃｍの上部流量のＮ２と、および３０ｓｃｃｍの流量のＳｉＨ４と、にゲルマニウム基板を暴露して２３０Å／分の堆積レートで２３Åのシリコンを堆積することによって達成された。二酸化シリコン層は次いで、７６秒間８００℃の温度かつ２７５トールの圧力で、３，５００ｓｃｃｍの底部流量のＮ２、５，０００ｓｃｃｍの上部流量のＮ２、１５ｓｃｃｍの流量のＳｉＨ４、および３，０００ｓｃｃｍの流量のＮ２Ｏを流して１，２０５Å／分のレートで１５２６Åの酸化シリコンを堆積することによって、シリコン層上に堆積された。
[0046]実施例４
[0047]二酸化シリコン層が、シリコンバリア層を間に挟んでゲルマニウム基板上に形成された。まず、ゲルマニウムをエピタキシャル堆積することによって形成された２００ｍｍのゲルマニウム基板が、ＩＭＥＣ Ｃｌｅａｎ ＃２（ＳＰＭ／Ｏ３−ＨＦ−Ｒｉｎｓｅ、Ｏ３ Ｍａｒａｎｇｏｎｉ Ｄｒｙ、ＨＣ１）を使用する事前処置クリーニングステップに暴露された。ウェット事前処置とウェーハローディングとの間の期間中、基板は、１時間未満の間コントロールされた低圧大気中に維持された。基板は、カリフォルニア州、サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＳｉＮｇｅｎ（登録商標）ＬＰＣＶＤチャンバに配置されて、ここで薄い連続アモルファスシリコン層がゲルマニウム基板の表面上に堆積された。アモルファスシリコン層の堆積は、１６秒間８００℃の温度かつ２７５トールの圧力で、３，５００ｓｃｃｍの底部流量のＮ２、５，０００ｓｃｃｍの上部流量のＮ２および３０ｓｃｃｍの流量のＳｉＨ４にゲルマニウム基板を暴露して２２９Å／分の堆積レートで６１Åのシリコンを堆積することによって達成された。二酸化シリコン層は次いで、７６秒間８００℃の温度かつ２７５トールの圧力で、３，５００ｓｃｃｍの底部流量のＮ２、５，０００ｓｃｃｍの上部流量のＮ２、１５ｓｃｃｍの流量のＳｉＨ４、および３，０００ｓｃｃｍの流量のＮ２Ｏを流して１，２０５Å／分のレートで１，５２６Åの酸化シリコンを堆積することによって、シリコン層上に堆積された。
[0048]ハードウェア
[0049]図５は、ここに開示されているプロセスを実行可能な例示的集積処理システム５００の概略図である。集積処理システム５００はクリーニングモジュール５１０および加熱処理／堆積メインフレームシステム５３０を備えている。図５に示されているように、クリーニングモジュール５１０は、カリフォルニア州、サンタクララにあるＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＯＡＳＩＳ ＣＬＥＡＮ（商標）システムであってもよい。加熱処理／堆積メインフレームシステム５３０はＣＥＮＴＵＲＡ（登録商標）システムであり、これもまた、カリフォルニア州、サンタクララにあるＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されている。本システムの具体的な実施形態は単に事例的であり、本発明の範囲を制限するために使用されるべきではない。
[0050]クリーニングモジュール５１０は概して、１つ以上の基板カセット５１２と、基板移送領域に配置されている１つ以上の移送ロボット５１４と、１つ以上の単一基板クリーニングチャンバ５１６と、を含む。単一基板クリーニングシステムの他の態様および実施形態が、Ｕ．Ｓ．２００２−００２９７８８号として公開され、かつ本開示と矛盾しない範囲で参照によって全体が本明細書に組み込まれる、２００１年６月２５日に出願された、「ＭＥＴＨＯＤ ＡＮＤ ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＷＡＦＥＲ ＣＬＥＡＮＩＮＧ」と題された米国特許出願第０９／８９１，８４９号に開示されている。
[0051]加熱処理／堆積メインフレームシステム５３０は概して、ロードロックチャンバ５３２と、移送チャンバ５３４と、処理チャンバ５３６Ａ、５３６Ｂ、５３６Ｃおよび５３６Ｄと、を含んでいる。移送チャンバ５３４は好ましくは１ミリトール〜約１００トールに維持され、好ましくはＮ２環境などの非反応性ガス環境を備える。ロードロックチャンバ５３２は加熱処理／堆積メインフレームシステム５３０に対する基板の移送を可能にするのに対して、移送チャンバ５３４は低圧の非反応性環境下にある。移送チャンバは、ロードロックチャンバ５３２と処理チャンバ５３６Ａ、５３６Ｂ、５３６Ｃおよび５３６Ｄとの間に基板を移送する１つ以上のブレードを有するロボット５４０を含む。処理チャンバ５３６Ａ、５３６Ｂ、５３６Ｃまたは５３６Ｄのうちのいずれかが、システム５３０によって実行される具体的なプロセスについてもし必要でないならば加熱処理／堆積メインフレームシステム５３０から除去されてもよい。
[0052]事前処置ステップ１２０と、バリア層形成ステップ１３０と、誘電層形成ステップ１４０と、をメインフレームシステムに実行して、バリア層および誘電層の形成前に基板の事前処置済み表面への自然酸化物および／または汚染物の形成を削減することが有利であると思われる。図５に示されているようにクリーニングモジュール５１０をメインフレームシステム５３０に結合させて、クリーニングステップと他の処理ステップ間の基板の自然酸化物および／または汚染物の形成をさらに削減することは任意である。当然、他の実施形態では、クリーニングステップは、加熱処理／堆積メインフレームシステムとは別個のクリーニングモジュールで実行されてもよい。
[0053]ゲルマニウム基板上に誘電層を形成するように構成されている集積処理システム５００の一実施形態は、減結合プラズマ窒化プロセスを実行するように適合されている第１の処理チャンバ５３６Ａを備えている。第２の処理チャンバ５３６Ｂは、構造がアニーリング可能な急速加熱処理（ＲＴＰ）チャンバを備えている。ＲＴＰチャンバは、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃから入手可能なＲＡＤＩＡＮＣＥ（登録商標）、ＲＡＤＩＡＮＣＥ ＰｌｕｓまたはＲＡＤＩＡＮＣＥ ＸＥ Ｐｌｕｓシステムであってもよい。第３の処理チャンバ５３６Ｃは、アモルファスシリコン層を堆積するように適合されている、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＰＯＬＹＧＥＮ（商標）チャンバなどの低圧化学気相堆積チャンバ（ＬＰＣＶＤ）を備えている。第４の処理チャンバ５３６Ｄはまた、Ｓａｎｔａ Ｃｌａｒａ．ＣａｌｉｆｏｒｎｉａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＳｉＮｇｅｎ（登録商標）システムなどのＬＰＣＶＤチャンバを備えてもよい。特定の実施形態では、誘電材料を堆積するように適合されている原子層堆積チャンバはまた本システムに含まれてもよい。システム５００の他の実施形態は本発明の範囲内にある。例えば、本システム上の具体的な処理チャンバの位置は変えられてもよく、あるいは処理チャンバ数が変えられてもよい。
[0054]本発明の具体的理論に制限されることは意図していないが、誘電層の堆積前のゲルマニウム基板表面上へのバリア層の形成はゲルマニウム酸化物の形成を削減し、したがってゲルマニウム基板上に堆積された高品質酸化シリコン膜を生成することができると思われる。
[0055]上記は本発明の実施形態に対するものであるが、本発明の他のさらなる実施形態も本発明の基本的概念から逸脱することなく考案されてもよく、また本発明の範囲は以下の特許請求の範囲によって決定される。
本明細書に説明されている特定の実施形態に従った、ゲルマニウム基板上に誘電層を形成するための例示的プロセスシーケンスを図示している。 本明細書に説明されている特定の実施形態に従った、シリコンバリア層を間に使用してゲルマニウム基板上に誘電層を形成するための例示的プロセスシーケンスを図示している。 本明細書に説明されている特定の実施形態に従った、ＧｅｘＮｙバリア層を間に使用してゲルマニウム基板上に誘電層を形成するための例示的プロセスシーケンスを図示している。 本明細書に説明されている特定の実施形態に従った、窒化シリコンバリア層を間に使用してゲルマニウム基板上に誘電層を形成するための例示的プロセスシーケンスを図示している。 本明細書に開示されているプロセスを実行可能な集積処理システムの概略図である。
符号の説明
１００…プロセスシーケンス、１２０…事前処置ステップ、１３０…バリア層形成ステップ、１４０…誘電層形成ステップ、２００…プロセスシーケンス、２１０…ゲルマニウム基板、２２０…シリコン層、２３０…誘電層、３００…プロセスシーケンス、３１０…ゲルマニウム基板、３２０…ＧｅｘＮｙ層、３３０…誘電層、４００…プロセスシーケンス、４１０…ゲルマニウム基板、４２０…窒化シリコン層、４３０…誘電層、５００…集積処理システム、５１０…クリーニングモジュール、５１２…基板カセット、５１４…移送ロボット、５１６…単一基板クリーニングチャンバ、５３０…加熱処理／堆積メインフレームシステム、５３２…ロードロックチャンバ、５３４…移送チャンバ、５３６…処理チャンバ

Claims (15)

  1. ゲルマニウム基板上に誘電膜を形成するための方法であって、
    前記ゲルマニウム基板上にバリア層を形成するステップと、
    前記バリア層上に誘電層を形成するステップと、を備える方法。
  2. 前記バリア層がアモルファスシリコン層を備える、請求項１に記載の方法。
  3. 前記バリア層が窒化シリコン層を備える、請求項１に記載の方法。
  4. 前記バリア層が、前記ゲルマニウム基板をプラズマ窒化プロセスに曝すことによって形成された窒化ゲルマニウム層を備える、請求項１に記載の方法。
  5. 前記誘電層が二酸化シリコン層を備える、請求項１に記載の方法。
  6. 窒素を前記二酸化シリコン層に組み込んで酸窒化シリコン層を形成するステップをさらに備える、請求項５に記載の方法。
  7. 前記基板上に前記窒化シリコン層を形成するステップが、シランを備える第１の堆積ガスおよびキャリアガスに前記基板を曝す工程を備える、請求項３に記載の方法。
  8. ＮＯ、Ｎ２Ｏ、Ｎ２、ＮＨ３およびＮ２Ｈ４を備える群より選択される窒素源を備える第２の堆積ガスに前記基板を曝すステップをさらに備える、請求項７に記載の方法。
  9. 前記シリコン層が約２０Å〜約１００Åの厚さを有する、請求項２に記載の方法。
  10. 前記二酸化シリコン層が約１０００Å〜約１６００Åの厚さを有する、請求項５に記載の方法。
  11. ゲルマニウム基板上に誘電膜を形成するための方法であって、
    窒素源を備えるプラズマに前記ゲルマニウム基板を暴露して窒化ゲルマニウム層を形成するステップと、
    前記窒化ゲルマニウム層上に誘電層を形成するステップと、を備える方法。
  12. 前記窒素源が、Ｎ２、ＮＯ、Ｎ２ＯおよびＮＨ３から構成される群より選択される、請求項１１に記載の方法。
  13. 前記窒化ゲルマニウム層が約５０Å〜約２００Åの厚さを有する、請求項１１に記載の方法。
  14. 。
    前記誘電層が酸化シリコン層である、請求項１１に記載の方法。
  15. 窒素を前記誘電層に組み込んで酸窒化シリコン層を形成するステップをさらに備える、請求項１４に記載の方法。
JP2008120616A 2007-05-04 2008-05-02 高品質インタフェースによってゲルマニウム上に高品質シリコン誘電膜を堆積するための方法 Withdrawn JP2009004747A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/744,778 US20080274626A1 (en) 2007-05-04 2007-05-04 Method for depositing a high quality silicon dielectric film on a germanium substrate with high quality interface

Publications (1)

Publication Number Publication Date
JP2009004747A true JP2009004747A (ja) 2009-01-08

Family

ID=39939828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008120616A Withdrawn JP2009004747A (ja) 2007-05-04 2008-05-02 高品質インタフェースによってゲルマニウム上に高品質シリコン誘電膜を堆積するための方法

Country Status (3)

Country Link
US (1) US20080274626A1 (ja)
JP (1) JP2009004747A (ja)
TW (1) TW200849392A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877100B1 (ko) * 2007-04-16 2009-01-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조 방법
JP5573772B2 (ja) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
JP2013197121A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
DE102013002637A1 (de) 2013-02-15 2014-08-21 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines Galliumarsenidsubstrats, Galliumarsenidsubstrat und Verwendung desselben
US9847222B2 (en) * 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US10566187B2 (en) * 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US11830730B2 (en) * 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2665242B2 (ja) * 1988-09-19 1997-10-22 東陶機器株式会社 静電チャック
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
US6639262B2 (en) * 1993-12-10 2003-10-28 Symetrix Corporation Metal oxide integrated circuit on silicon germanium substrate
US7166500B2 (en) * 1997-10-21 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3230663B2 (ja) * 1998-03-27 2001-11-19 日本電気株式会社 円筒型スタック電極の製造方法
US6635583B2 (en) * 1998-10-01 2003-10-21 Applied Materials, Inc. Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating
US6140187A (en) * 1998-12-02 2000-10-31 Lucent Technologies Inc. Process for forming metal oxide semiconductors including an in situ furnace gate stack with varying silicon nitride deposition rate
JP4556329B2 (ja) * 1999-04-20 2010-10-06 ソニー株式会社 薄膜形成装置
US6290863B1 (en) * 1999-07-31 2001-09-18 Micron Technology, Inc. Method and apparatus for etch of a specific subarea of a semiconductor work object
US7043133B2 (en) * 2001-07-12 2006-05-09 Little Optics, Inc. Silicon-oxycarbide high index contrast, low-loss optical waveguides and integrated thermo-optic devices
US6974735B2 (en) * 2001-08-09 2005-12-13 Amberwave Systems Corporation Dual layer Semiconductor Devices
US6806203B2 (en) * 2002-03-18 2004-10-19 Applied Materials Inc. Method of forming a dual damascene structure using an amorphous silicon hard mask
US6764552B1 (en) * 2002-04-18 2004-07-20 Novellus Systems, Inc. Supercritical solutions for cleaning photoresist and post-etch residue from low-k materials
US7138310B2 (en) * 2002-06-07 2006-11-21 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
AU2003247513A1 (en) * 2002-06-10 2003-12-22 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
US20080090425A9 (en) * 2002-06-12 2008-04-17 Christopher Olsen Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
JP4328067B2 (ja) * 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
JP5144002B2 (ja) * 2002-08-23 2013-02-13 台湾積體電路製造股▲ふん▼有限公司 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
JP2004095034A (ja) * 2002-08-30 2004-03-25 Pioneer Electronic Corp 情報記録媒体
JP4546021B2 (ja) * 2002-10-02 2010-09-15 ルネサスエレクトロニクス株式会社 絶縁ゲート型電界効果型トランジスタ及び半導体装置
US6878621B2 (en) * 2003-01-17 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating barrierless and embedded copper damascene interconnects
US7148526B1 (en) * 2003-01-23 2006-12-12 Advanced Micro Devices, Inc. Germanium MOSFET devices and methods for making same
US20040185674A1 (en) * 2003-03-17 2004-09-23 Applied Materials, Inc. Nitrogen-free hard mask over low K dielectric
US7274038B2 (en) * 2003-06-30 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, a semiconductor device, a display device and a method for manufacturing a silicon nitride film
US6908822B2 (en) * 2003-09-15 2005-06-21 Freescale Semiconductor, Inc. Semiconductor device having an insulating layer and method for forming
US7078300B2 (en) * 2003-09-27 2006-07-18 International Business Machines Corporation Thin germanium oxynitride gate dielectric for germanium-based devices
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7115974B2 (en) * 2004-04-27 2006-10-03 Taiwan Semiconductor Manfacturing Company, Ltd. Silicon oxycarbide and silicon carbonitride based materials for MOS devices
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7132327B2 (en) * 2004-05-25 2006-11-07 Freescale Semiconductor, Inc. Decoupled complementary mask patterning transfer method
US7141115B2 (en) * 2004-09-02 2006-11-28 International Business Machines Corporation Method of producing silicon-germanium-on-insulator material using unstrained Ge-containing source layers
DE602004013163T2 (de) * 2004-11-19 2009-05-14 S.O.I. Tec Silicon On Insulator Technologies S.A. Verfahren zur Herstellung eines Germanium-On-Insulator-Wafers (GeOI)
US7109085B2 (en) * 2005-01-11 2006-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Etching process to avoid polysilicon notching
US7473655B2 (en) * 2005-06-17 2009-01-06 Applied Materials, Inc. Method for silicon based dielectric chemical vapor deposition
US7429538B2 (en) * 2005-06-27 2008-09-30 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
US20070049043A1 (en) * 2005-08-23 2007-03-01 Applied Materials, Inc. Nitrogen profile engineering in HI-K nitridation for device performance enhancement and reliability improvement
US20070063279A1 (en) * 2005-09-16 2007-03-22 Tolchinsky Peter G Insulation layer for silicon-on-insulator wafer
US7517818B2 (en) * 2005-10-31 2009-04-14 Tokyo Electron Limited Method for forming a nitrided germanium-containing layer using plasma processing
EP1850374A3 (en) * 2006-04-28 2007-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20080274626A1 (en) 2008-11-06
TW200849392A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
JP2009004747A (ja) 高品質インタフェースによってゲルマニウム上に高品質シリコン誘電膜を堆積するための方法
JP5590886B2 (ja) 欠陥パシベーションのための高ｋゲート積層構造に対するフッ素プラズマ処理
US8323754B2 (en) Stabilization of high-k dielectric materials
US7910497B2 (en) Method of forming dielectric layers on a substrate and apparatus therefor
US7888217B2 (en) Method for fabricating a gate dielectric of a field effect transistor
US20070049043A1 (en) Nitrogen profile engineering in HI-K nitridation for device performance enhancement and reliability improvement
TW200814205A (en) A method for fabricating a gate dielectric layer utilized in a gate structure
JP2008277844A (ja) 絶縁膜の形成方法
US8268683B2 (en) Method for reducing interfacial layer thickness for high-K and metal gate stack
US9224594B2 (en) Surface preparation with remote plasma
US11322348B2 (en) Multi-function equipment implementing fabrication of high-k dielectric layer
US8633119B2 (en) Methods for manufacturing high dielectric constant films
TW201417192A (zh) 半導體晶圓的製造方法、半導體晶圓、半導體裝置的製造方法及半導體裝置
JP4224044B2 (ja) 半導体装置の製造方法
US9330901B2 (en) Nitrogen-containing oxide film and method of forming the same
US8633114B2 (en) Methods for manufacturing high dielectric constant films
JP3696196B2 (ja) 半導体装置
JP2007180137A (ja) 半導体装置およびその製造方法
US8748260B2 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
TW202409321A (zh) 用於高品質選擇性氮化矽沉積的集成方法及工具
KR20020053547A (ko) 반도체 소자의 캐패시터 제조 방법
JPH1197439A (ja) 半導体装置及びその製造方法
JP2022523171A (ja) ポリシリコンライナー

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110705