JP2008539472A - スタック型レジスタファイルの一部分をシャットダウンすることによる電力低減 - Google Patents
スタック型レジスタファイルの一部分をシャットダウンすることによる電力低減 Download PDFInfo
- Publication number
- JP2008539472A JP2008539472A JP2007557200A JP2007557200A JP2008539472A JP 2008539472 A JP2008539472 A JP 2008539472A JP 2007557200 A JP2007557200 A JP 2007557200A JP 2007557200 A JP2007557200 A JP 2007557200A JP 2008539472 A JP2008539472 A JP 2008539472A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- registers
- register
- banks
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30134—Register stacks; shift registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Power Sources (AREA)
Abstract
【解決手段】多くのプロセッサアーキテクチャは、処理オペレーションの実行中に使用されるデータを保持するための、スタック型レジスタファイルの形態のレジスタを含んでいる。ここにおいて教示されるように、スタックを形成する物理レジスタは、バンクに構成される。1つまたは複数のバンクは、レジスタ割付けの要求を満たすために必要に応じて、アクティブにされ、非アクティブにされる。
【選択図】 図1
Description
電力消費を低減させるために、1組のレジスタの選択された一部分が、使用中でないときにシャットダウンされる。電力の節約を提供し、しかもその1組のレジスタを含むプロセッサの希望する性能を保持するように、アクティブにされるレジスタとそうでないレジスタとを選択するための特定の技法が開示される。
;;Rx=仮想レジスタx
;;PRx=物理レジスタx
;;RSB=0;0個のローカルレジスタを仮定する
ALLOC 0,2 ;;2個のローカルレジスタ(RSB=0)を要求する
;;スタックトップ=2(PR1を指し示す)
MOV R0=1 ;;PR0=1
ADD R1=R0,3 ;;PR1=PR0+3(PR1=4)
CALL f ;;ファンクションコールf(x)
ALLOC 1,2 ;;1個の入力レジスタ、2個のローカルレジスタを要求する
;;RSB=(以前のローカル−要求された入力)=(2−1)=1
;;スタックトップ=4(PR3を指し示す)
MOV R1=5 ;;PR2=5
MUL R2=R0,R1 ;;PR3=PR1*PR2(PR3=20)
;;MOV R3=7 ;;不正! スタックトップを超えてアクセスすることはできない
;;入力+ローカル=1+2=3個のレジスタのみが割り付けられる
・Rは、各バンクにおけるレジスタの数であるものとする。
・Bは、0からB−1までの番号が付けられた総バンク数であるものとする。
oしたがって、全部でB*R個のスタック型レジスタが存在する。
・B_Onは、電力がオンにされたバンクの数であるものとする。
・Aは、割付けについて要求されるレジスタの数であるものとする。
・Dは、割付け解除について要求されるレジスタの数であるものとする。
・TOSは、レジスタスタックトップの位置であるものとする。
・RSEPは、レジスタ保存エンジン保存/復元ポイントの位置であるものとする。
を使用し、固定された順序付けアルゴリズムを多少詳細に考慮することは有用である。
a.(A<B_On*R)である場合に、現在電力供給されるレジスタバンクをB_On*Rのサイズの折り返すレジスタファイルとして使用する。これは、RSB、TOS、およびRSEPについてのすべての演算が、モジュロ−(B_On*R)演算に従うことを意味する。
b.(A≧B_On*R)である場合、その場合には
i.B_On_previous=B_Onとする。
ii.(A≧B_On*R)の間、別のバンク(B_On++)の電力をオンにする。
iii.(TOS+=A)mod(B_On*R)を増分する。
iv.(RSEP>TOS)の間、それが物理レジスタ0へと折り返すまで、RSEPポイントを伴うモジュロ−((B_On−1)*R,以前の値)演算を使用する。これは、TOSとPR0の間に現在割り付けられるレジスタが正しく保存されることを保証する。
v.ステップ2へと進む。
3.レジスタ割付け解除(コールリターンなどに起因)があるとすぐに、
a.((TOS−D)mod(B_On*R)>RSE保存/復元ポイント)である場合に、
i.((TOS−D)mod(B_On*R)<(B_on−1*R))の間、別のバンク(B_On−−)の電力をオフにする。
ii.(TOS_=D)mod(B_On*R)を減分する。
iii.ステップ2へと進む。
・Rは、各バンクにおけるレジスタの数であるものとする。
・Bは、0からB−1までの番号が付けられた総バンク数であるものとする。
oしたがって、全部でB*R個のスタック型レジスタが存在する。
・TOSは、レジスタスタックトップの位置であるものとする。
・RSBは、現行フレームのボトムの位置であるものとする。
・RSEPは、レジスタ保存エンジン保存/復元ポイントの位置であるものとする。
・ポインタは、それがバンクXにおける1つのレジスタを指すときはいつでも、バンクXを指すといわれる。
・Bank(ポインタ)は、そのポインタが指すバンクの番号であるものとする。
・(X,Z)は、XとZとの間のバンクであるものとする。モジュロB演算を用いてXを増分することにより、我々がZよりも前にYに到達する場合に、バンクYは、バンクXとバンクZとの間にあるといわれる。
を使用して、どちらかというとより詳細に、固定された順序付けアルゴリズムを考慮することが助けになり得る。
1.任意のバンクIの電力がオンにされた状態で開始する。RSB、RSEP、およびTOSが、バンクIを確実に指すようにする。
2.TOSが、バンクIからバンクJを指すように(割付けに起因して)増分されようとしているときはいつでも、(Jを含めて)IとJとの間の電力供給されていないどのバンクの電力もオンにする。((I,J]におけるバンクの電力をオンにする。)
3.TOSが、バンクJからバンクI、およびJ!=I、ならびにBank(RSEP)!=Jを指すように(割付け解除に起因して)減分されようとしているときはいつでも、(Jを含めて)IとJとの間のバンクの電力をオフにする。((I,J]におけるバンクの電力をオフにする。)
4.RSEPが、バンクIからバンクJ、およびI!=J、ならびにBank(TOS)!=Iを指すように(レジスタ保存に起因して)増分されようとしているときはいつでも、(Iを含めて)IとJとの間のバンクの電力をオフにする。(バンク[I,J)の電力をオフにする。)
5.RSEPが、バンクJからバンクIを指すように(レジスタ復元に起因して)減分されようとしているときはいつでも、(Iを含めて)IとJとの間の電力供給されていない任意のバンクの電力をオンにする。(バンク[I,J)の電力をオンにする。)
6.電力がオンにされなければならないバンクの数を最小にするために、レジスタをバックグラウンドにおける補助記憶部へと積極的に保存する。
Claims (25)
- プロセッサにおいて使用するためのスタック型レジスタシステムであって、
複数のレジスタバンクを備えるレジスタのスタックと、なお各レジスタバンクは少なくとも1つのレジスタを備える;
前記スタック内のレジスタの割付けに関する情報に応じて、前記レジスタバンクのうちの1つまたは複数のレジスタバンクのON/OFFステータスを選択的に制御するコントローラと;
を備え、
前記コントローラは、レジスタの数を増加させる少なくとも1つの割付けを満たすため、ONである前記バンクの数を増加させるために、また減少させられた数のレジスタの少なくとも1つの割付けに応じてONである前記のバンクの数を減少させるために、前記スタック内に割り付けられたレジスタの数に応答する、
システム。 - 前記コントローラに応じて、前記レジスタバンクのうちの各々がONである時を、また前記レジスタバンクのうちの各々がOFFである時を制御するために、電源端子に前記バンクを選択的に接続し、前記電源端子から前記バンクを選択的に切り離すための回路を、さらに備える請求項1に記載のシステム。
- 前記レジスタバンクのうちの各々がONである時を制御するために前記コントローラに応じて、システムクロック信号を前記バンクに選択的に供給するためのゲート回路を、さらに備える請求項1に記載のシステム。
- 前記バンクのうちの第1のバンクは複数のレジスタを備えており、
前記第1のバンクにおける前記のレジスタの数に対してあらかじめ決定された関係を有するしきい値以下のレジスタの数を必要とする、前記割付けのすべてに対し、前記第1のバンクのみがONであり、
前記コントローラは、前記のレジスタの数を前記しきい値よりも多いレジスタの数まで増加させる割付けに応じて、前記バンクのうちの次に続くバンクをONにする、
請求項1に記載のシステム。 - 前記バンクのうちの前記次に続くバンクがONであるときに、前記コントローラは、前記のレジスタの数を、前記第1のバンクにおける前記のレジスタの数に対してあらかじめ決定された関係を有する別のしきい値以下のレジスタの数まで減少させる次の割付けに応じて、前記バンクのうちの前記次に続くバンクをOFFにする、請求項4に記載のシステム。
- 前記しきい値のうちの少なくとも1つは、前記第1のバンクにおける前記のレジスタの数に等しい、請求項5に記載のシステム。
- 前記しきい値のうちの少なくとも1つは、前記第1のバンクにおける前記のレジスタの数からのあらかじめ決定されたオフセットを有する、請求項5に記載のシステム。
- レジスタの前記割付けは、レジスタの前記スタック内のスタックトップポイントを示し、前記スタックトップポイントが、前記バンク中へと連続的に移動するときに、前記コントローラは、前記レジスタのバンクを順次にONにする、請求項1に記載のシステム。
- 前記レジスタを使用する前記プロセッサのオペレーションは、保存/復元ポイントを特定し、前記保存/復元ポイントが、前記バンクから外に連続的に移動するときに、前記コントローラは、前記レジスタのバンクを順次にOFFにする、請求項7に記載のシステム。
- 前記バンクのうちの少なくとも1つは、少なくとも32個のレジスタを備える、請求項1に記載のシステム。
- レジスタの前記スタックは、少なくとも4つの前記レジスタバンクを備え、前記4つのレジスタバンクのうちの各々は、少なくとも32個のレジスタを備える、請求項1に記載のシステム。
- プロセッサにおいて使用するためのスタック型レジスタシステムであって、
第1の数のレジスタを備える第1のレジスタバンクと、
第2の数のレジスタを備える第2のレジスタバンクと、
を備えるレジスタのスタックと、
前記プロセッサの処理オペレーションに対するレジスタの割付けおよび割付け解除に応じて、割り付けられたレジスタの数のファンクションとしてアクティブである前記バンクの数を動的に調整するために、前記の第1および第2のレジスタバンクのうちの少なくとも一方を選択的にアクティブにし、非アクティブにするための手段と、
を備える、システム。 - 前記手段は、
前記第1のレジスタの数に対してあらかじめ決定された関係を有するしきい値以下のレジスタの数を必要とする任意の割付けに応じて、前記第1のバンクだけをアクティブに保ち、
前記しきい値よりも大きなレジスタの数を必要とする任意の割付けを満たすために、前記第1のバンクと前記第2のバンクの両方をアクティブであるように前記第2のバンクをイネーブルにする、請求項12に記載のシステム。 - 第3の数のレジスタを備える第3のレジスタバンクをさらに備えており、
前記しきい値よりも大きく、前記第2のレジスタの数に対するあらかじめ決定された関係を有する別のしきい値以下のレジスタの数を必要とする任意の割付けを満たすために、前記第1のバンクと前記第2のバンクの両方はアクティブであるが、前記のレジスタの第3のバンクはアクティブでなく、
他のしきい値よりも大きなレジスタの数を必要とする任意の割付けを満たすために、前記の第1、第2および第3のバンクはアクティブである、
請求項13に記載のシステム。 - レジスタの前記割付けは、レジスタの前記スタック内のスタックトップポイントを示し、
前記スタックトップポイントが、前記バンク中に連続的に移動するときに、前記手段は、前記のレジスタの第1および第2のバンクを順次にアクティブにする、
請求項12に記載のシステム。 - 前記レジスタを使用した前記プロセッサのオペレーションは、レジスタ保存エンジンのスピルオペレーションについての保存/復元ポイントを特定し、
前記保存/復元ポイントが、前記バンクから外に連続的に移動するときに、前記手段は、前記のレジスタの第1および第2のバンクを順次に非アクティブにする、
請求項15に記載のシステム。 - 前記手段は、有限状態機械として実施される電力コントローラを備える、請求項12に記載のシステム。
- プロセッサにおいてスタック型レジスタファイルのレジスタを動作させるための電力制御方法であって、
前記スタック型レジスタファイル中のレジスタの割付けに関する情報を受け取ることと、
前記スタック型レジスタファイル中の第1のバンクを形成するレジスタの数に対するあらかじめ決定された関係を有するしきい値以下のレジスタの数の割付けに応じて、前記のレジスタの第1のバンクをアクティブに保持し、前記スタック型レジスタファイル中の第2のバンクを形成するレジスタを非アクティブに保持することと、
前記しきい値よりも大きなレジスタの数の割付けに応じて、前記のレジスタの第1のバンクをアクティブに保持し、前記のレジスタの第2のバンクをアクティブにすることと、
を備える方法。 - 前記第2のバンクがアクティブであるときに受け取られる前記第1のバンクを形成する前記のレジスタの数に対するあらかじめ決定された関係を有する別のしきい値以下のレジスタの数の割付けに応じて、前記のレジスタの第1のバンクをアクティブに保持し、前記のレジスタの第2のバンクを非アクティブにすること、をさらに備える請求項18に記載の方法。
- 前記しきい値のうちの少なくとも1つは、前記第1のバンクを形成する前記のレジスタの数に等しい、請求項19に記載の方法。
- 前記しきい値のうちの少なくとも1つは、前記第1のバンクを形成する前記のレジスタの数からオフセットされる、請求項19に記載の方法。
- プロセッサにおいて、スタック型レジスタファイルのレジスタを動作させるための電力制御方法であって、
それぞれのスタックトップポインタおよびそれぞれの保存/復元ポイントを含んだ、前記スタック型レジスタファイルにおけるレジスタの割付けに関する情報を受け取ること、を備え、
各割付けに応じて、
前記それぞれの保存/復元ポイントから前記それぞれのスタックトップポインタまでの範囲内に少なくとも1つのレジスタを有する前記スタック型レジスタファイルの任意のバンクを、動作させ、
一方、前記それぞれの保存/復元ポイントから前記それぞれのスタックトップポインタまでの前記範囲内に少なくとも1つのレジスタも有していない前記スタック型レジスタファイルのどのバンクも、非アクティブである、
方法。 - 前記それぞれの保存/復元ポイントから前記それぞれのスタックトップポインタまでの前記範囲内に少なくとも1つのレジスタも有していない、前記スタック型レジスタファイルのどのバンクも、それへの電力をディスエーブルにすることあるいはそれからのプロセッサクロック信号を切り離すことにより、非アクティブに保たれる、請求項22に記載の方法。
- 前記割付けが前記それぞれのスタックトップポインタを前記スタック型レジスタファイルの前記バンクを介して移動させるときに、前記バンクの各々は、順に選択的にONにされ、
前記割付けが、前記それぞれの保存/復元ポイントを前記スタック型レジスタファイルの前記バンクを介して移動させるときに、前記バンクの各々は、順に選択的にOFFにされる、
請求項22に記載の方法。 - プロセッサにおいてスタック型レジスタファイルのレジスタを動作させるための電力制御方法であって、
前記スタック型レジスタファイルにおけるレジスタの割付けに関する情報を受け取ることと、
前記受け取られた割付けのレジスタ要件の数に対応して、前記スタック型レジスタファイル内のレジスタの複数のバンクのうちの1以上のオペレーションを選択的にアクティブにし、非アクティブにすることと、
を備える方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/066,958 | 2005-02-25 | ||
US11/066,958 US7647481B2 (en) | 2005-02-25 | 2005-02-25 | Reducing power by shutting down portions of a stacked register file |
PCT/US2006/006653 WO2006091846A2 (en) | 2005-02-25 | 2006-02-24 | Reducing power by shutting down portions of a stacked register file |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008539472A true JP2008539472A (ja) | 2008-11-13 |
JP4801100B2 JP4801100B2 (ja) | 2011-10-26 |
Family
ID=36695178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007557200A Active JP4801100B2 (ja) | 2005-02-25 | 2006-02-24 | スタック型レジスタファイルの一部分をシャットダウンすることによる電力低減 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7647481B2 (ja) |
EP (1) | EP1851618A2 (ja) |
JP (1) | JP4801100B2 (ja) |
KR (1) | KR100976107B1 (ja) |
CN (1) | CN101160559B (ja) |
BR (1) | BRPI0608556A2 (ja) |
IL (1) | IL185426A0 (ja) |
TW (1) | TW200707178A (ja) |
WO (1) | WO2006091846A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011018120A (ja) * | 2009-07-07 | 2011-01-27 | Nec Computertechno Ltd | 情報処理装置及びベクトル型情報処理装置 |
JP2012043249A (ja) * | 2010-08-20 | 2012-03-01 | Fujitsu Ltd | メモリの制御装置、及び制御方法 |
JP2013516006A (ja) * | 2009-12-29 | 2013-05-09 | エンパイア テクノロジー ディベロップメント エルエルシー | エネルギー効率のよいマルチコアプロセッサのための共用メモリ |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1465069B1 (en) * | 2003-04-01 | 2017-01-25 | Sap Se | Method and computer system for activation of source files |
US7634621B1 (en) * | 2004-07-13 | 2009-12-15 | Nvidia Corporation | Register file allocation |
TW200746161A (en) * | 2005-12-21 | 2007-12-16 | Nxp Bv | Power partitioning memory banks |
US8429634B2 (en) * | 2006-07-26 | 2013-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory circuit, and machine language program generation device, and method for operating semiconductor device and memory circuit |
US20080072015A1 (en) * | 2006-09-18 | 2008-03-20 | Julier Michael A | Demand-based processing resource allocation |
US20080109670A1 (en) * | 2006-11-06 | 2008-05-08 | Reino Johansson | Power control for memories |
US7900018B2 (en) * | 2006-12-05 | 2011-03-01 | Electronics And Telecommunications Research Institute | Embedded system and page relocation method therefor |
US8407715B2 (en) * | 2007-04-30 | 2013-03-26 | National Tsing Hua University | Live range sensitive context switch procedure comprising a plurality of register sets associated with usage frequencies and live set information of tasks |
US8082387B2 (en) | 2007-10-29 | 2011-12-20 | Micron Technology, Inc. | Methods, systems, and devices for management of a memory system |
US7509511B1 (en) | 2008-05-06 | 2009-03-24 | International Business Machines Corporation | Reducing register file leakage current within a processor |
DE102009019891B3 (de) * | 2009-05-04 | 2010-11-25 | Texas Instruments Deutschland Gmbh | Mikrocontroller- oder Mikroprozessoreinheit und Verfahren zum Betreiben derselben |
US9298460B2 (en) | 2011-11-29 | 2016-03-29 | International Business Machines Corporation | Register management in an extended processor architecture |
US9021280B1 (en) * | 2013-03-12 | 2015-04-28 | Pmc-Sierra Us, Inc. | Power saving for FIFO buffer without performance degradation |
US9256433B2 (en) * | 2013-03-15 | 2016-02-09 | Intel Corporation | Systems and methods for move elimination with bypass multiple instantiation table |
KR20140126190A (ko) * | 2013-04-22 | 2014-10-30 | 삼성전자주식회사 | 프로세서의 긴 라우팅 처리를 지원하는 메모리 장치, 그 메모리 장치를 이용한 스케줄링 장치 및 방법 |
US10339624B2 (en) | 2014-12-22 | 2019-07-02 | Intel Corporation | Reversed polish notation processing elements |
US10372500B1 (en) | 2016-02-17 | 2019-08-06 | Apple Inc. | Register allocation system |
MA44821A (fr) * | 2016-02-27 | 2019-01-02 | Kinzinger Automation Gmbh | Procédé d'allocation d'une pile de registres virtuels dans une machine à pile |
US10403351B1 (en) | 2018-02-22 | 2019-09-03 | Advanced Micro Devices, Inc. | Save and restore scoreboard |
US20230068637A1 (en) * | 2021-09-01 | 2023-03-02 | International Business Machines Corporation | Routing instruction results to a register block of a subdivided register file based on register block utilization rate |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07281897A (ja) * | 1994-04-06 | 1995-10-27 | Hewlett Packard Co <Hp> | レジスタ割当て方法及びレジスタファイルポートアクセス装置 |
JPH10340129A (ja) * | 1996-12-27 | 1998-12-22 | Cirrus Logic Inc | 電子システムにおける電力使用量を制御する回路および方法 |
WO2004051450A2 (en) * | 2002-12-04 | 2004-06-17 | Koninklijke Philips Electronics N.V. | Software-based control of microprocessor power dissipation |
JP2004334296A (ja) * | 2003-04-30 | 2004-11-25 | Kyushu Inst Of Technology | 電力制御装置 |
JP2006509290A (ja) * | 2002-12-04 | 2006-03-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | マイクロプロセッサ電力消費低減のためのレジスタファイルゲーティング |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6263401B1 (en) * | 1997-09-30 | 2001-07-17 | Institute For The Development Of Emerging Architectures, L.L.C. | Method and apparatus for transferring data between a register stack and a memory resource |
US6345354B1 (en) * | 1999-04-29 | 2002-02-05 | Mips Technologies, Inc. | Register file access |
US6845445B2 (en) * | 2000-05-12 | 2005-01-18 | Pts Corporation | Methods and apparatus for power control in a scalable array of processor elements |
CN1146796C (zh) * | 2000-07-18 | 2004-04-21 | 多思资讯(集团)有限公司 | 堆栈式寄存器堆及其控制方法 |
JP2004102799A (ja) * | 2002-09-11 | 2004-04-02 | Nec Electronics Corp | レジスタファイル及びレジスタファイルの設計方法 |
US7231509B2 (en) * | 2005-01-13 | 2007-06-12 | International Business Machines Corporation | Extended register bank allocation based on status mask bits set by allocation instruction for respective code block |
-
2005
- 2005-02-25 US US11/066,958 patent/US7647481B2/en active Active
-
2006
- 2006-02-24 CN CN200680012703XA patent/CN101160559B/zh active Active
- 2006-02-24 KR KR1020077021907A patent/KR100976107B1/ko active IP Right Grant
- 2006-02-24 WO PCT/US2006/006653 patent/WO2006091846A2/en active Application Filing
- 2006-02-24 EP EP06721048A patent/EP1851618A2/en not_active Withdrawn
- 2006-02-24 TW TW095106371A patent/TW200707178A/zh unknown
- 2006-02-24 JP JP2007557200A patent/JP4801100B2/ja active Active
- 2006-02-24 BR BRPI0608556-3A patent/BRPI0608556A2/pt not_active IP Right Cessation
-
2007
- 2007-08-21 IL IL185426A patent/IL185426A0/en unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07281897A (ja) * | 1994-04-06 | 1995-10-27 | Hewlett Packard Co <Hp> | レジスタ割当て方法及びレジスタファイルポートアクセス装置 |
JPH10340129A (ja) * | 1996-12-27 | 1998-12-22 | Cirrus Logic Inc | 電子システムにおける電力使用量を制御する回路および方法 |
WO2004051450A2 (en) * | 2002-12-04 | 2004-06-17 | Koninklijke Philips Electronics N.V. | Software-based control of microprocessor power dissipation |
JP2006509290A (ja) * | 2002-12-04 | 2006-03-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | マイクロプロセッサ電力消費低減のためのレジスタファイルゲーティング |
JP2004334296A (ja) * | 2003-04-30 | 2004-11-25 | Kyushu Inst Of Technology | 電力制御装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011018120A (ja) * | 2009-07-07 | 2011-01-27 | Nec Computertechno Ltd | 情報処理装置及びベクトル型情報処理装置 |
JP2013516006A (ja) * | 2009-12-29 | 2013-05-09 | エンパイア テクノロジー ディベロップメント エルエルシー | エネルギー効率のよいマルチコアプロセッサのための共用メモリ |
US9367462B2 (en) | 2009-12-29 | 2016-06-14 | Empire Technology Development Llc | Shared memories for energy efficient multi-core processors |
JP2012043249A (ja) * | 2010-08-20 | 2012-03-01 | Fujitsu Ltd | メモリの制御装置、及び制御方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2006091846A3 (en) | 2007-06-14 |
EP1851618A2 (en) | 2007-11-07 |
KR20070107784A (ko) | 2007-11-07 |
TW200707178A (en) | 2007-02-16 |
CN101160559B (zh) | 2011-06-29 |
KR100976107B1 (ko) | 2010-08-16 |
CN101160559A (zh) | 2008-04-09 |
IL185426A0 (en) | 2008-01-06 |
WO2006091846A2 (en) | 2006-08-31 |
JP4801100B2 (ja) | 2011-10-26 |
US20060195707A1 (en) | 2006-08-31 |
US7647481B2 (en) | 2010-01-12 |
BRPI0608556A2 (pt) | 2010-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4801100B2 (ja) | スタック型レジスタファイルの一部分をシャットダウンすることによる電力低減 | |
JP3857052B2 (ja) | マイクロプロセッサ | |
US20080313482A1 (en) | Power Partitioning Memory Banks | |
JP3718251B2 (ja) | データ処理装置 | |
KR100496429B1 (ko) | 저전력 프로세서의 동적 전력 제어 방법 및 장치 | |
CA2630594C (en) | Expansion of a stacked register file using shadow registers | |
KR100806284B1 (ko) | 동적 전압 스케일링을 적용한 고효율 프로세서 | |
WO2006117950A1 (ja) | 情報処理装置における電力制御装置 | |
JP2008507762A (ja) | 動的なdllパワーダウン並びにメモリ・セルフリフレッシュの方法及び装置 | |
JP2004502224A (ja) | フラッシュブリッジとオートロードとを有する集積回路 | |
JPH0969063A (ja) | 低電力メモリシステム | |
WO2005069148A2 (en) | Memory management method and related system | |
JP6000708B2 (ja) | メモリ制御装置および方法 | |
JP2006287675A (ja) | 半導体集積回路 | |
JP2023045456A (ja) | コンピュテーショナルストレージドライブ | |
Lynch et al. | Processor choice for wireless sensor networks | |
JP2004038642A (ja) | マルチプロセッサ | |
US6895497B2 (en) | Multidispatch CPU integrated circuit having virtualized and modular resources and adjustable dispatch priority | |
JP2009070389A (ja) | 処理装置のためのコントローラ | |
EP3945424B1 (en) | Memory power management method and processor system | |
JP3893463B2 (ja) | キャッシュメモリ、及びキャッシュメモリの電力削減方法 | |
JP3699947B2 (ja) | マイクロコントローラ | |
JPH11212863A (ja) | 命令メモリ回路 | |
Hemani et al. | Trends in soc architectures | |
JP2017187895A (ja) | メモリー管理装置およびメモリー管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101221 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110121 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4801100 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |