JP2011018120A - 情報処理装置及びベクトル型情報処理装置 - Google Patents
情報処理装置及びベクトル型情報処理装置 Download PDFInfo
- Publication number
- JP2011018120A JP2011018120A JP2009160931A JP2009160931A JP2011018120A JP 2011018120 A JP2011018120 A JP 2011018120A JP 2009160931 A JP2009160931 A JP 2009160931A JP 2009160931 A JP2009160931 A JP 2009160931A JP 2011018120 A JP2011018120 A JP 2011018120A
- Authority
- JP
- Japan
- Prior art keywords
- register
- logical
- physical
- registers
- renaming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 90
- 230000004044 response Effects 0.000 claims description 5
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 230000007246 mechanism Effects 0.000 description 11
- 238000005457 optimization Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
- G06F9/384—Register renaming
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
【課題】レジスタ・リネーミング機構を実装するプロセッサを備えた情報処理装置におい、プログラムを最適化するだけの手段では回避できないメモリアクセスやレジスタの解放待ち時間を回避すること。
【解決手段】レジスタ・リネーミング機構を実装すると共に、図１（ａ）に示すレジスタの使用状況の下で、ユーザ（プログラマ等）は、命令セットに導入した専用命令（論理レジスタに割り当てが可能な未使用の仮想レジスタの数を増加または減少させる命令）を発行し、実行させる。これにより、未使用の仮想レジスタの数を図１（ｂ）、図１（ｃ）に示すように変更できるので、ソフトウェアによって、それ自身のプログラム特性に最適化したレジスタの利用を図ることが可能となる。また、レジスタ上のデータをメモリへ退避するようなメモリアクセスの発生や、レジスタの解放待ち時間の発生が抑制されるので、処理性能を向上させることができるようになる。
【選択図】図１
【解決手段】レジスタ・リネーミング機構を実装すると共に、図１（ａ）に示すレジスタの使用状況の下で、ユーザ（プログラマ等）は、命令セットに導入した専用命令（論理レジスタに割り当てが可能な未使用の仮想レジスタの数を増加または減少させる命令）を発行し、実行させる。これにより、未使用の仮想レジスタの数を図１（ｂ）、図１（ｃ）に示すように変更できるので、ソフトウェアによって、それ自身のプログラム特性に最適化したレジスタの利用を図ることが可能となる。また、レジスタ上のデータをメモリへ退避するようなメモリアクセスの発生や、レジスタの解放待ち時間の発生が抑制されるので、処理性能を向上させることができるようになる。
【選択図】図１
Description
本発明は情報処理装置及びベクトル型情報処理装置に係り、特に、レジスタ・リネーミング機構を実装するプロセッサを備えると共に、その処理性能を高める情報処理装置及びベクトル型情報処理装置に関する。
以下、情報処理装置のアーキテクチャにおいて、ソフトウェアに公開されているレジスタ（即ち、タイミングによってはソフトウェア側から参照可能であったり、更新可能であったりするレジスタ）をＳＶＲ(Software Visible Register) とし、そのうち、ソフトウェアが現在使用可能なレジスタをＳＵＲ(Software Usable Register)とする。また、ハードウェア上に実装されたレジスタをＨＲ(Hardware Register) とし、そのうちＳＵＲの物理的な格納先となるレジスタをＳＲ(Software Register) とし、レジスタ・リネーミングに用いられるレジスタをＲＲ(Renaming Register) とする。
レジスタ・リネーミング機構を実装するプロセッサを備えた情報処理装置であっても、周知のコンピュータ・アーキテクチャでは、ＳＵＲの数やＲＲの数は変えることができず、プログラムの処理速度を向上させるには、プログラムの方をハードウェアに合わせて最適化していくしかなかった。しかし、プログラムの方をハードウェアに適合させる最適化手段にも限界があり、即ち、レジスタ不足の場合にはデータのメモリへの退避が必要となるため、この退避のためのメモリアクセス命令の実行に要するアクセス時間や、前述のＲＲの不足によるレジスタの解放待ち時間といった無駄時間が生じてしまうという問題点があった。
なお、他の関連技術として、歴史的には、ユーザが作成したプログラム（ソースプログラム）を実行プログラム（オブジェクトプログラム）へと変換する過程で、論理レジスタの使用状況を管理し、システムによって、その最適化を図る最適化技術が有り、既に周知の技術として実施されている。この技術は、ＯＳ（オペレーティング・システム）の１構成要素であるコンパイラなどで、最適化フェーズを設けて実施されている。しかし、コンパイラの場合は、プログラム全体を見渡すことができるので、論理レジスタの参照ステップなどを全体的に解析することで最適化することが可能となるが、常駐のＯＳや、ハードウェアで、この技術を実施することは、命令系列の実行というメインの仕事を抱えているので、ともすればオーバーヘッドを招来する可能性が有り、困難とされている。
近年、特にスループット向上の要求が高まったことを背景に、例えば、ベクトルプロセッサ等でパイプライン処理が採用されており、ユーザがソフトウェア・パイプライニングを組むことによって命令スループットの性能を向上させる技術も公知となっている。この技術の場合は、プログラムステップに複数のループが存在する場合、場合によっては、各ループでそれぞれ異なる仮想レジスタを割り当てる必要があるため、実行プログラムにおいて命令数が増大し、また、ユーザは、オーバーラップして実行される各ループにおいて、論理レジスタがぶつからないように指定しなければならないという煩わしさがある。
ここで、ユーザとは、主として命令（マシン語）の元となるプログラムを作成したプログラマーを指すが、広くは、コンパイラレベルの最適化を行うコンパイラ等や、ハードウェアを制御するＯＳ（オペレーティング・システム）を指すこともある。
なお、スループットの向上のためにパイプライン処理を採用する情報処理装置では、ハードウェア上にレジスタ・リネーミング機構を設けることが不可欠となっている。この機構の設置は、多少のオーバーヘッドにはなっても、論理レジスタと物理レジスタとの対応付けを、前後の処理ステップで齟齬が生じないように管理するためには不可欠である。
レジスタ・リネーミング機構に関する技術としては、例えば、特許文献１に、物理レジスタ番号と論理レジスタ番号との対応付けを行うと共に、命令セットに、レジスタリネーム命令を設けた情報処理装置が開示されているが、その目的はレジスタのリネーミングに限られており、即ち、ユーザであるプログラマに、物理レジスタ番号と論理レジスタ番号との対応付けを任意に設定変更できる手段を与えるだけのものであり、よって、前記命令セットには、物理レジスタ番号と論理レジスタ番号との対応付けを変える命令は含まれていても、本発明のようなレジスタ開放命令までは含まれておらず、よって、本発明のように前述のＲＲの数を変更することまではできない。
ところで、上記背景技術で述べた周知の情報処理装置にあっては、前述のとおり、ＳＵＲとＲＲの個数はハードウェア仕様に依存する固定値であって、ユーザであるプログラマは、ソフトウェア（即ち、該プログラマが作成するプログラム）を介して任意に変更することができなかったので、例えば、ハードウェアとしてはレジスタの記憶容量に空きが有る場合にも、前述のＳＵＲとＲＲとを増加させることができず、よって、情報処理装置のハードウェア性能をフルに発揮させることができないという問題点があった。
本発明は、上記従来の問題点に鑑みてなされたものであって、プログラムを最適化するだけの手段（即ち、プログラムをハードウェアに合わせて最適化するだけの手段）では回避できないメモリアクセスやレジスタの解放待ち時間を回避することを可能とし、即ち、ハードウェアの方をプログラムに適合させる方向への最適化手段を備えた情報処理装置及びベクトル型情報処理装置を提供することを目的としている。
本発明の他の目的は、命令セットに専用命令を設けることを可能にすることで、未使用の物理レジスタの数をソフトウェアによって増減させる手段を与え、プログラム特性に適合したレジスタの利用を図ることが可能な情報処理装置及びベクトル型情報処理装置を提供することにある。
上記の課題を解決すべく、本発明の情報処理装置として、物理レジスタへの論理レジスタの割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、未使用の物理レジスタに対し関連付けを実施することの出来るレジスタ・リネーミング手段を備えた情報処理装置であって、所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される論理レジスタの物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタのリネーム先として使用できる物理レジスタ量を変更、最適化することが出来ることを特徴とする情報処理装置が提供される。
また、情報処理装置として、物理レジスタへの論理レジスタの割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、未使用の物理レジスタに対し関連付けを実施することの出来るレジスタ・リネーミング手段を備えた情報処理装置であって、所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される未使用の論理レジスタを未使用の物理レジスタに対し全て割り付けを実施させるものと、所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される論理レジスタの物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタのリネーム先として使用できる物理レジスタ量を変更、最適化することが出来ることを特徴とする情報処理装置が提供される。
更に、情報処理装置として、物理レジスタへの論理レジスタの割り付けを実行し、管理するリネーミング手段を備えた情報処理装置であって、所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される未使用の論理レジスタを未使用の物理レジスタに対し全て割り付けを実施させるものと、所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される論理レジスタの物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタのリネーム先として使用できる物理レジスタ量を変更、最適化することが出来ることを特徴とする情報処理装置が提供される。
更に、ベクトル型情報処理装置として、物理レジスタへの論理レジスタの要素毎の割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、該論理レジスタの各要素を未使用の物理レジスタに対し関連付けを実施することの出来るレジスタ・リネーミング手段を備えたベクトル型の情報処理装置であって、所定の命令セットに属する専用命令として、前記論理レジスタの各要素と物理レジスタの割り付けに対し、指定される使用中論理レジスタの各要素の物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタの要素毎のリネーム先として使用できる物理レジスタ量を変更、最適化することができることを特徴とするベクトル型情報処理装置が提供される。
更に、ベクトル型情報処理装置として、物理レジスタへの論理レジスタの要素毎の割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、該論理レジスタの各要素を未使用の物理レジスタに対し関連付けを実施することの出来るレジスタ・リネーミング手段を備えたベクトル型の情報処理装置であって、所定の命令セットに属する専用命令として、前記論理レジスタの各要素の物理レジスタへの割り付けに対し、指定される未使用論理レジスタの各要素を未使用の物理レジスタに対して全て割り付けを実施させるものと、所定の命令セットに属する専用命令として、前記論理レジスタの各要素と物理レジスタの割り付けに対し、指定される使用中論理レジスタの各要素の物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタの要素毎のリネーム先として使用できる物理レジスタ量を変更、最適化することができることを特徴とするベクトル型情報処理装置が提供される。
更に、ベクトル型情報処理装置として、物理レジスタへの論理レジスタの要素毎の割り付けを実行し、管理するリネーミング手段を備えたベクトル型の情報処理装置であって、所定の命令セットに属する専用命令として、前記論理レジスタの各要素の物理レジスタへの割り付けに対し、指定される未使用論理レジスタの各要素を未使用の物理レジスタに対して全て割り付けを実施させるものと、所定の命令セットに属する専用命令として、前記論理レジスタの各要素の物理レジスタへの割り付けに対し、指定される使用中論理レジスタ内の各要素の物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタ内の各要素のリネーム先として使用できる物理レジスタ量を変更、最適化することができることを特徴とするベクトル型情報処理装置が提供される。
以上説明したように、本発明の情報処理装置及びベクトル型情報処理装置によれば、プログラムを最適化するだけの周知の手段に代えて、未使用の物理レジスタの数をソフトウェアによって増減させる手段が与えられるので、プログラム特性に適合したレジスタの利用を図ることが可能となると共に、メモリアクセスやレジスタの解放待ち時間を回避することが可能となる効果がある。
以下、本発明の情報処理装置及び情報処理装置のレジスタ量最適化方法について、図面を参照して詳細に説明する。
但し、以下の説明においても、レジスタをカテゴライズする符号は前述のとおりとし、即ち、アーキテクチャとしてソフトウェアに公開されているレジスタをＳＶＲ(Software Visible Register) とし、そのうちソフトウェアが現在使用可能なレジスタをＳＵＲ(Software Usable Register)とする。また、ハードウェア上に実装されたレジスタをＨＲ(Hardware Register) とし、そのうちＳＵＲの物理的な格納先となるレジスタをＳＲ(Software Register) 、レジスタ・リネーミングに用いられるレジスタをＲＲ(Renaming Register) とする。
但し、以下の説明においても、レジスタをカテゴライズする符号は前述のとおりとし、即ち、アーキテクチャとしてソフトウェアに公開されているレジスタをＳＶＲ(Software Visible Register) とし、そのうちソフトウェアが現在使用可能なレジスタをＳＵＲ(Software Usable Register)とする。また、ハードウェア上に実装されたレジスタをＨＲ(Hardware Register) とし、そのうちＳＵＲの物理的な格納先となるレジスタをＳＲ(Software Register) 、レジスタ・リネーミングに用いられるレジスタをＲＲ(Renaming Register) とする。
本発明は、レジスタ・リネーミング機構を実装するプロセッサにおいて、上記ＳＵＲの数及びＲＲの数を、実行処理するソフトウェア（プログラム）によってフレシキブルに変更できるようにしたことを特徴としている。
例えば、ＲＲ数を増やすことで、レジスタの解放待ち時間を少なくし、処理性能を向上させることができる。また、ＳＵＲの数も、ソフトウェアが任意のタイミングで変更することができるので、プログラム全体の特性や、プログラム内の局所的な特性に適合させてＳＲ及びＲＲの比率を細かく決定する最適化が実施できることになり、高い実行性能を期待することができるようになる。
例えば、ＲＲ数を増やすことで、レジスタの解放待ち時間を少なくし、処理性能を向上させることができる。また、ＳＵＲの数も、ソフトウェアが任意のタイミングで変更することができるので、プログラム全体の特性や、プログラム内の局所的な特性に適合させてＳＲ及びＲＲの比率を細かく決定する最適化が実施できることになり、高い実行性能を期待することができるようになる。
図１は、本発明の実施形態に係る情報処理装置におけるレジスタの特徴的な使用方法を例示する説明図である。
同図に示すように、ハードウェア上に実装されたレジスタは、ソフトウェアが使用するレジスタＳＲと、ハードウェアがレジスタ・リネーミングとして使用するレジスタＲＲとに分類される。図１（ａ）では、ハードウェア上に実装されている２０個のＨＲのうち、１６個がＳＲとしてソフトウェアで使用されており、ソフトウェアが使用していない残りの４個のレジスタがＲＲとして使用されることを示している。
同図に示すように、ハードウェア上に実装されたレジスタは、ソフトウェアが使用するレジスタＳＲと、ハードウェアがレジスタ・リネーミングとして使用するレジスタＲＲとに分類される。図１（ａ）では、ハードウェア上に実装されている２０個のＨＲのうち、１６個がＳＲとしてソフトウェアで使用されており、ソフトウェアが使用していない残りの４個のレジスタがＲＲとして使用されることを示している。
例えば、図１（ａ）に示すレジスタの使用状況の下で、ユーザ（プログラマ等）は、本実施形態で命令セットに導入した専用命令（ＳＶＲやＨＲを増加または減少させる命令）を発行して、この命令を実行させることにより、ＳＲの数を図１（ｂ）、図１（ｃ）に示すように変更できるので、ソフトウェアによって、それ自身のプログラム特性に最適化したレジスタの利用を図ることが可能となる。これにより、レジスタ上のデータをメモリへ退避するようなメモリアクセスの発生や、レジスタの解放待ち時間の発生が抑制されるので、処理性能を向上させることができるようになる。
以下、本発明の原理的な側面を、集合論の用語を含めた関係式を用いて説明する。
本発明の課題は、ＳＵＲの数を変更できるようにすることであったが、以下、これについて説明する。
以下では、ＳＳＶＲをＳＶＲの集合とし、ＳＳＵＲをＳＵＲの集合とする。また、ＳＳＶＲを構成する元である各ＳＵＲは、ハードウェア上に実装された全レジスタの集合ＨＲを構成する元Ｒに対し、全単射の写像ｆ（後述するように、具体的には対応テーブル）によって対応付けられるものとする。
本発明の課題は、ＳＵＲの数を変更できるようにすることであったが、以下、これについて説明する。
以下では、ＳＳＶＲをＳＶＲの集合とし、ＳＳＵＲをＳＵＲの集合とする。また、ＳＳＶＲを構成する元である各ＳＵＲは、ハードウェア上に実装された全レジスタの集合ＨＲを構成する元Ｒに対し、全単射の写像ｆ（後述するように、具体的には対応テーブル）によって対応付けられるものとする。
また、写像ｆによってＳＳＵＲに対応付けられたハードウェア上のレジスタの集合をＨＳＲとする。さらに、ＨＨＲ上でＨＳＲに含まれないレジスタは、リネーミングに使用可能なレジスタであるものとして、これをＨＲＲとする。この定義によれば、レジスタ・リネーミング機能とは、写像ｆを操作することで、ＳＳＵＲ上の或る元ＳＵＲとＨＳＲ上の或る元ＳＲとの対応関係を、ＨＲＲの或る元ＲＲへと付け替えることであると考えることができる。
図２は、周知の関連技術において、レジスタを元とする集合間の対応関係を示す説明図である。
この関係は、下記の（１）式〜（５）式で表現することができる。
ＳＳＶＲ＝｛ＳＶＲ｜ハードウェアがソフトウェアに見せるレジスタの集合の元｝ …………………………………………（１）
ＨＨＲ＝｛Ｒ｜ハードウェアが実装しているレジスタの集合の元｝ ……………………………………………………………（２）
ＳＳＵＲ＝ＳＳＶＲ ………………（３）
ＨＨＲ＝ＨＳＲ＋ＨＲＲ …………（４）
ｆ：ＳＳＵＲ→ＨＳＲ …………（５）
ここで、ＳＳＶＲ及びＨＨＲはハードウェア構成から一意的に決まる不変な集合であるものとする。
この関係は、下記の（１）式〜（５）式で表現することができる。
ＳＳＶＲ＝｛ＳＶＲ｜ハードウェアがソフトウェアに見せるレジスタの集合の元｝ …………………………………………（１）
ＨＨＲ＝｛Ｒ｜ハードウェアが実装しているレジスタの集合の元｝ ……………………………………………………………（２）
ＳＳＵＲ＝ＳＳＶＲ ………………（３）
ＨＨＲ＝ＨＳＲ＋ＨＲＲ …………（４）
ｆ：ＳＳＵＲ→ＨＳＲ …………（５）
ここで、ＳＳＶＲ及びＨＨＲはハードウェア構成から一意的に決まる不変な集合であるものとする。
ちなみに、周知の関連技術においては、（３）式と（５）式との関係から、ＨＳＲの元ＳＲの個数は定数となっていた。さらに、周知の関連技術においては、ＨＨＲを構成する元ＨＲの個数がハードウェア構成から決まる定数であることから、（４）式よりＨＲＲの集合を構成する元ＲＲの個数も定数となっている。換言すると、集合ＨＳＲと集合ＨＲＲとを構成するレジスタの個数は常に一定であり、その個数を変えることはできなかったと言える。
そこで、本発明では上記の各集合を示す関係式を下記の（６）〜（８）式のように書き換えることで、ＨＳＲやＨＲＲの元の数の変更を可能にする
そこで、本発明では上記の各集合を示す関係式を下記の（６）〜（８）式のように書き換えることで、ＨＳＲやＨＲＲの元の数の変更を可能にする
図３は、本発明の実施形態に係る情報処理装置において、レジスタを元とする集合間の対応関係を示す説明図である。
ＳＳＵＲ⊆ＳＳＶＲ ………………（６）
ＨＨＲ＝ＨＳＲ＋ＨＲＲ …………（７）
ｆ：ＳＳＵＲ→ＨＳＲ ……………（８）
ＳＳＵＲ⊆ＳＳＶＲ ………………（６）
ＨＨＲ＝ＨＳＲ＋ＨＲＲ …………（７）
ｆ：ＳＳＵＲ→ＨＳＲ ……………（８）
（６）式より、ＳＳＵＲは、ＳＳＶＲの部分集合であるが、その集合の元の数は上記の関係式からは定まらず、不定となっている。さらに、（８）式より、ＳＳＵＲの元の数は不定であるため、ＨＳＲの元の数もまた不定となる。そして、（７）式と（８）式とからＨＲＲを構成する元の数も、また、不定となることになる。換言すると、ＳＳＵＲの元の数が決まれば、ＨＳＲ及びＨＲＲの元の数が決まることになる。そこで、そのＳＳＵＲの元の数を操作するために、ソフトウェアが自ら使用するＳＵＲの数を操作するための命令を設けることで、ＳＳＵＲの元の数、さらには、ＨＳＲ、ＳＲＲの元の数を操作することが可能となる。
図４は、本発明の実施形態に係る情報処理装置の全体構成を示す構成図である。
同図に示す情報処理装置は、リネーム前命令バッファ１と、リネーミング処理部２と、発行待ち命令バッファ３と、命令発行部４と、リネーミング・テーブル制御部５と、を備えて構成されている。
リネーミング処理部２は、命令解析＆リクエスト生成部２１と、レジスタ番号リネーム部２２と、投機レベル管理部２３と、を備える。
リネーミング・テーブル制御部５は、使用中物理レジスタ管理部５１と、リネーミング・テーブル５２と、を備える。
同図に示す情報処理装置は、リネーム前命令バッファ１と、リネーミング処理部２と、発行待ち命令バッファ３と、命令発行部４と、リネーミング・テーブル制御部５と、を備えて構成されている。
リネーミング処理部２は、命令解析＆リクエスト生成部２１と、レジスタ番号リネーム部２２と、投機レベル管理部２３と、を備える。
リネーミング・テーブル制御部５は、使用中物理レジスタ管理部５１と、リネーミング・テーブル５２と、を備える。
図４に示す情報処理装置において、本発明に係るリネーミング機能は、リネーミング処理部２と、リネーミング・テーブル制御部５に実装されており、リネーミング処理部２及びリネーミング・テーブル制御部５によって実現されるが、リネーミング機能を実現する構成は、必ずしも、図４に示す構成に限定されるものではなく、相当する構成要素を有してさえいれば、既成の他の一般的なリネーミング機構を採用してもよい。
以下、本発明の実施形態に係る情報処理装置の機能を説明する。
リネーム前命令バッファ１は、ＣＰＵの主制御部（図示は省略）がフェッチした命令を蓄える。
リネーミング処理部２は、リネーム前命令バッファ１に蓄えられた命令に対し、レジスタのリネーミングを実施する。
発行待ち命令バッファ３は、リネーミング処理部２によってレジスタ・リネーミングされた命令を蓄える。
命令発行部４は、発行待ち命令バッファ３に蓄えられた命令を発行する。
リネーミング・テーブル制御部５は、リネーミング・テーブル５２を制御する。
以下、リネーミング・テーブル５２の機能について、さらに説明する。
リネーム前命令バッファ１は、ＣＰＵの主制御部（図示は省略）がフェッチした命令を蓄える。
リネーミング処理部２は、リネーム前命令バッファ１に蓄えられた命令に対し、レジスタのリネーミングを実施する。
発行待ち命令バッファ３は、リネーミング処理部２によってレジスタ・リネーミングされた命令を蓄える。
命令発行部４は、発行待ち命令バッファ３に蓄えられた命令を発行する。
リネーミング・テーブル制御部５は、リネーミング・テーブル５２を制御する。
以下、リネーミング・テーブル５２の機能について、さらに説明する。
図５は、ＳＵＲとＳＲとの対応付けを行うためのリネーミング・テーブルの記憶領域構成を示す構成図である。
リネーミング・テーブル５２は、集合ＳＳＵＲの集合ＨＳＲへの写像ｆの役割を担う対応テーブルを有する構成要素である。つまり、リネーミング・テーブル５２は、ＳＵＲとＳＲとの対応付けを行い、またＳＵＲのレジスタ番号から、対応付けられたＳＲのレジスタ番号を求める機能を有する。
以下の説明において、例えば、符号Ｐ（×××）と示した箇所は、情報×××または信号×××を示すものとする。
リネーミング・テーブル５２は、集合ＳＳＵＲの集合ＨＳＲへの写像ｆの役割を担う対応テーブルを有する構成要素である。つまり、リネーミング・テーブル５２は、ＳＵＲとＳＲとの対応付けを行い、またＳＵＲのレジスタ番号から、対応付けられたＳＲのレジスタ番号を求める機能を有する。
以下の説明において、例えば、符号Ｐ（×××）と示した箇所は、情報×××または信号×××を示すものとする。
（動作の説明）
以下、本発明の実施形態に係る情報処理装置の動作を説明する。
まず、図４を参照し、基本的な動作であるレジスタ・リネーミングの動作について説明する。
リネーム前命令バッファ１に蓄えられた命令は、Ｐ１（リネーム前命令）に含められてリネーミング処理部２の命令解析＆リクエスト生成部２１へ送出される。
命令解析＆リクエスト生成部２１は、上記の命令から、Ｐ１１（物理レジスタ新規確保リクエスト）を、リネーミング・テーブル制御部５の使用中物理レジスタ管理部５１に送出する。ここで、Ｐ１１（物理レジスタ新規確保リクエスト）は、抽出したライト先の論理レジスタの番号（書き込みアクセスする論理レジスタの番号）を含む情報である。
以下、本発明の実施形態に係る情報処理装置の動作を説明する。
まず、図４を参照し、基本的な動作であるレジスタ・リネーミングの動作について説明する。
リネーム前命令バッファ１に蓄えられた命令は、Ｐ１（リネーム前命令）に含められてリネーミング処理部２の命令解析＆リクエスト生成部２１へ送出される。
命令解析＆リクエスト生成部２１は、上記の命令から、Ｐ１１（物理レジスタ新規確保リクエスト）を、リネーミング・テーブル制御部５の使用中物理レジスタ管理部５１に送出する。ここで、Ｐ１１（物理レジスタ新規確保リクエスト）は、抽出したライト先の論理レジスタの番号（書き込みアクセスする論理レジスタの番号）を含む情報である。
また、命令解析＆リクエスト生成部２１は、上記の命令から、この命令上で指定されている論理レジスタ（前述のＳＵＲ）番号を抽出する。次に、命令解析＆リクエスト生成部２１は、Ｐ１０（物理レジスタ番号リクエスト）を、リネーミング・テーブル制御部５のリネーミング・テーブル５２に送出する。ここで、Ｐ１０（物理レジスタ番号リクエスト）は、抽出したリード先の論理レジスタ（前述のＨＲ）の番号（読み取りアクセスする論理レジスタの番号）を含む情報である。
Ｐ１１（物理レジスタ新規確保リクエスト）を受けたリネーミング・テーブル制御部５の使用中物理レジスタ管理部５１は、物理レジスタの使用状況を調べ、Ｐ１１（物理レジスタ新規確保リクエスト）に含まれる論理レジスタ番号及び未使用の物理レジスタ番号をＰ１２（リネーミング・テーブル更新指示）に含めて、リネーミング・テーブル５２に送出する。
Ｐ１２（リネーミング・テーブル更新指示）を受けたリネーミング・テーブル５２は、通知された論理レジスタ番号に対して、同じく通知された未使用の物理レジスタ番号との関連付けを行う。また、それまで関連付けられていた物理レジスタが有れば、該物理レジスタのレジスタ番号をＰ１３（物理レジスタ解放指示）に含めて、使用中物理レジスタ管理部５１へと送出する。このＰ１３（物理レジスタ解放指示）を受け取った使用中物理レジスタ管理部５１は、指示された物理レジスタを解放する。
一方、Ｐ１０（物理レジスタ番号リクエスト）を受けたリネーミング・テーブル５２は、通知された論理レジスタ番号から、該番号に対応する物理レジスタ番号を求める。その後、リネーミング・テーブル５２は、Ｐ１１（物理レジスタ新規確保リクエスト）、及びＰ１０（物理レジスタ番号リクエスト）に対する応答として、レジスタ番号リネーム部２２に対し、Ｐ６（物理レジスタ番号リプライ）を送出し、これらの物理レジスタ番号を通知する。
レジスタ番号リネーム部２２では、命令解析＆リクエスト生成部２１から論理レジスタ番号抽出後の命令を受け取る。また、リネーミング・テーブル５２からのＰ６（物理レジスタ番号リプライ）を受けて、前記命令上の論理レジスタ番号を物理レジスタ番号へと書き換えた上で、該命令をＰ７（リネーム済み命令）として発行待ち命令バッファ３へと送出する。
発行待ち命令バッファ３に蓄えられた命令は、命令発行部４より、Ｐ９（発行命令）として、Out-of-Orderで発行されて行く。
発行待ち命令バッファ３に蓄えられた命令は、命令発行部４より、Ｐ９（発行命令）として、Out-of-Orderで発行されて行く。
（新設の命令セット）
本発明は、前述のとおり、レジスタ・リネーミング機構を実装するプロセッサにおいて、上記ＳＵＲ及びＲＲの数を、実行処理するソフトウェア（プログラム）によってフレシキブルに変更できるようにしたことを特徴としている。
本発明ではＳＵＲ及びＲＲの数を変更するために、命令セットに新設の専用命令を含めており、この専用命令を発行することにより、上記のＳＵＲ及びＲＲの数を変更できるようにしている。
本発明は、前述のとおり、レジスタ・リネーミング機構を実装するプロセッサにおいて、上記ＳＵＲ及びＲＲの数を、実行処理するソフトウェア（プログラム）によってフレシキブルに変更できるようにしたことを特徴としている。
本発明ではＳＵＲ及びＲＲの数を変更するために、命令セットに新設の専用命令を含めており、この専用命令を発行することにより、上記のＳＵＲ及びＲＲの数を変更できるようにしている。
ここで、前述の、実行処理するソフトウェア（プログラム）は、実行形式のプログラム（機械語で書かれたオブジェクト・プログラム）とするが、ソースプログラムの場合は、コンパイラ等を含むＯＳを介して、最終的には実行形式のプログラムに翻訳されるので、ソースプログラムであってもよい。前述の専用命令は、ソースプログラムを書く一般ユーザ、ソースプログラムを相対形式のオブジェクトプログラムに翻訳するコンパイラ等、及びハードウェアを制御する常駐のＯＳの、いずれもが直接的または間接的に発行することができるので、上記のいずれによっても、上記ＳＵＲの数及びＲＲの数を変更することができる。
以下、この専用命令の機能について説明する。ここでは、ＳＵＲの数を増加または減少させるための命令の機能について説明する。この命令のうち、ＳＵＲの数を増加させるための命令は、必ずしも設ける必要はなく、最低限、ＳＵＲの数を減少させるための命令だけを設けるものとする。
ａ．専用命令−１
この専用命令は、命令のオペランドにおいて、ＳＵＲ上の任意のレジスタ番号を指定する。指定されたレジスタ番号以降のレジスタは全て解放され、どのＳＲとも関連付けられない未使用の状態にする。なお、未使用の状態のレジスタに対するリードは許されない。本専用命令は、ＳＵＲの数を減らさせるだけの機能を有する。
ａ．専用命令−１
この専用命令は、命令のオペランドにおいて、ＳＵＲ上の任意のレジスタ番号を指定する。指定されたレジスタ番号以降のレジスタは全て解放され、どのＳＲとも関連付けられない未使用の状態にする。なお、未使用の状態のレジスタに対するリードは許されない。本専用命令は、ＳＵＲの数を減らさせるだけの機能を有する。
ｂ．専用命令−２
この専用命令は、専用命令−１と同様、ＳＵＲ上の任意のレジスタ番号をオペランドにて指定する。本専用命令では、指定されたＳＵＲレジスタのみを解放し、これを未使用な状態にするものとする。専用命令−１と同様、未使用の状態のレジスタに対するリードは許されず、本命令もまた、ＳＵＲを減らすのみである。
この専用命令は、専用命令−１と同様、ＳＵＲ上の任意のレジスタ番号をオペランドにて指定する。本専用命令では、指定されたＳＵＲレジスタのみを解放し、これを未使用な状態にするものとする。専用命令−１と同様、未使用の状態のレジスタに対するリードは許されず、本命令もまた、ＳＵＲを減らすのみである。
ｃ．専用命令−３
この専用命令も、オペランドにて任意のレジスタ番号をオペランドにて指定する。さらに、オペランドには「解放」動作または「確保」動作のいずれか１つを指示するためのビット情報も指定する。
「解放」動作が指示された場合には、専用命令−１と同様に、オペランドにて指定されたレジスタ以降のレジスタを解放する。但し、解放された未使用の状態のレジスタに対するリードは許されない。
他方、「確保」動作が指示された場合には、指定されたＳＵＲレジスタ番号までに存在する未使用なＳＵＲレジスタに対し、ＳＲ上のレジスタへの関連付けを行わさせる。なお、関連付けられはしたが、未だデータを書き込んでいない状態でレジスタをリードした場合には、その値は不定とする。
この専用命令も、オペランドにて任意のレジスタ番号をオペランドにて指定する。さらに、オペランドには「解放」動作または「確保」動作のいずれか１つを指示するためのビット情報も指定する。
「解放」動作が指示された場合には、専用命令−１と同様に、オペランドにて指定されたレジスタ以降のレジスタを解放する。但し、解放された未使用の状態のレジスタに対するリードは許されない。
他方、「確保」動作が指示された場合には、指定されたＳＵＲレジスタ番号までに存在する未使用なＳＵＲレジスタに対し、ＳＲ上のレジスタへの関連付けを行わさせる。なお、関連付けられはしたが、未だデータを書き込んでいない状態でレジスタをリードした場合には、その値は不定とする。
ｄ．専用命令−４
本専用命令も、オペランドにて任意のレジスタ番号を指定する。さらに、オペランドには「解放」及び「確保」を識別するビットを有する。「解放」動作においては、専用命令−２と同様に、オペランドにて指定されたレジスタに対してのみレジスタの解放動作を実施する。また、「確保」動作においても同様に、指定されたＳＵＲ上のレジスタに対してのみＳＲとの関連付けを実施する。なお、既に解放されているＳＵＲレジスタへの解放指示、及び、既に確保されているレジスタへの確保指示に対しては、ノーオペレーションとなり、何も動作しないものとする。
本専用命令も、オペランドにて任意のレジスタ番号を指定する。さらに、オペランドには「解放」及び「確保」を識別するビットを有する。「解放」動作においては、専用命令−２と同様に、オペランドにて指定されたレジスタに対してのみレジスタの解放動作を実施する。また、「確保」動作においても同様に、指定されたＳＵＲ上のレジスタに対してのみＳＲとの関連付けを実施する。なお、既に解放されているＳＵＲレジスタへの解放指示、及び、既に確保されているレジスタへの確保指示に対しては、ノーオペレーションとなり、何も動作しないものとする。
以下、図４を参照し、ＳＵＲを減らす場合の動作について説明する。
ＳＵＲ数を減らすには、例えば、前述のレジスタ開放の専用命令−１を発行する。リネーム前命令バッファ１を介して、このレジスタ解放の専用命令を受けた命令解析＆リクエスト生成部２１は、リネーミング・テーブル５２に対し、Ｐ５（論理レジスタ解放指示）を送出する。
ＳＵＲ数を減らすには、例えば、前述のレジスタ開放の専用命令−１を発行する。リネーム前命令バッファ１を介して、このレジスタ解放の専用命令を受けた命令解析＆リクエスト生成部２１は、リネーミング・テーブル５２に対し、Ｐ５（論理レジスタ解放指示）を送出する。
図６は、論理レジスタ解放指示を受けたリネーミング・テーブル５２の変化を示す説明図である。
このＰ５（論理レジスタ解放指示）を受けたリネーミング・テーブル５２は、図６に示すように、それ以降のレジスタを解放し、さらに使用中物理レジスタ管理部５１へと、Ｐ１３（物理レジスタ解放指示）を送出し、解放された論理レジスタに関連付けられていた仮想レジスタＳＲを未使用な状態へと変更させる。以上の動作によって、ＳＵＲが減り、その結果、ＳＲが減り、ＲＲを増やすことができる。他の専用命令（専用命令−２〜専用命令−４）を発行する場合においても、１つの専用命令で解放するレジスタの数が１つか、それとも複数かの違いが有る以外は、上記と同様の動作となる。
このＰ５（論理レジスタ解放指示）を受けたリネーミング・テーブル５２は、図６に示すように、それ以降のレジスタを解放し、さらに使用中物理レジスタ管理部５１へと、Ｐ１３（物理レジスタ解放指示）を送出し、解放された論理レジスタに関連付けられていた仮想レジスタＳＲを未使用な状態へと変更させる。以上の動作によって、ＳＵＲが減り、その結果、ＳＲが減り、ＲＲを増やすことができる。他の専用命令（専用命令−２〜専用命令−４）を発行する場合においても、１つの専用命令で解放するレジスタの数が１つか、それとも複数かの違いが有る以外は、上記と同様の動作となる。
以下、図４を参照し、ＳＵＲを増やす場合の動作について説明する。
この場合、例えば、前述のレジスタ開放の専用命令−３を発行する。
リネーム前命令バッファ１を介して、このレジスタ解放の専用命令を受けた命令解析＆リクエスト生成部２１は、前述のリネーミングの動作を利用する。即ち、前述のリネーミングの動作では、ＳＵＲとＳＲとの関連付けは書き込み先レジスタとしてSUR が指定される度に行われる。このことを利用し、未使用なＳＵＲレジスタを選んで、書き込みを行う命令の書き込み先レジスタとして指定されたＳＵＲを、該未使用のＳＵＲレジスタにリネームする。
この場合、例えば、前述のレジスタ開放の専用命令−３を発行する。
リネーム前命令バッファ１を介して、このレジスタ解放の専用命令を受けた命令解析＆リクエスト生成部２１は、前述のリネーミングの動作を利用する。即ち、前述のリネーミングの動作では、ＳＵＲとＳＲとの関連付けは書き込み先レジスタとしてSUR が指定される度に行われる。このことを利用し、未使用なＳＵＲレジスタを選んで、書き込みを行う命令の書き込み先レジスタとして指定されたＳＵＲを、該未使用のＳＵＲレジスタにリネームする。
図７は、論理レジスタ確保指示を受けた場合のリネーミング方法を示す説明図である。
同図に示すように、ＳＵＲレジスタとＳＲとの関連付けが行われることでＳＵＲが増え、結果としてＳＲを増やし、ＲＲを減らすことができるようになる。
なお、上記の説明では、分岐命令が無いケースで説明したが、本実施形態に係る情報処理装置は、分岐命令が有る場合の最適化機能（即ち、投機実行を制御する機能）も備えている。
同図に示すように、ＳＵＲレジスタとＳＲとの関連付けが行われることでＳＵＲが増え、結果としてＳＲを増やし、ＲＲを減らすことができるようになる。
なお、上記の説明では、分岐命令が無いケースで説明したが、本実施形態に係る情報処理装置は、分岐命令が有る場合の最適化機能（即ち、投機実行を制御する機能）も備えている。
以下、投機実行を制御する機能について、簡単に説明する。
投機とは、分岐の際に分岐先を予測し、分岐先が決定する前に予測した先の分岐先の命令を実行するものである。周知の技術として、一般的に実施されている技術であるため、ここでは投機に関する詳細な説明は省くが、本実施形態では、この投機実行に備えて、投機レベルを設けて制御している。
投機とは、分岐の際に分岐先を予測し、分岐先が決定する前に予測した先の分岐先の命令を実行するものである。周知の技術として、一般的に実施されている技術であるため、ここでは投機に関する詳細な説明は省くが、本実施形態では、この投機実行に備えて、投機レベルを設けて制御している。
投機レベル管理部２３（図４）において、非投機時はレベル０、投機中はレベル１、投機中にさらに投機が発生するとレベル２，３，……、と上がっていく投機レベルの管理を行っている。よって、リネーミング・テーブル５２は、この投機レベル毎にＳＵＲとＨＲとの対応関係を保持している。リネーミング・テーブル５２は、投機レベルが上がったときは、前の投機レベルの状態をコピーし、投機成功（分岐予測先が正しい）場合には、リネーミング・テーブル５２上の投機レベル０の状態を破棄し、投機レベル１以降の対応関係を１つ下のレベルへとシフトする。また、投機失敗（分岐予測先が間違い）の場合には、失敗した投機レベル以降のレベルの関連付けを全て解放する。
前述の専用命令が発行された場合の動作の説明は、投機レベルがレベル０の場合であるが、投機レベルがレベル１，２，３，……、と上がった場合には、ＳＵＲの増減の操作は、この上がった投機レベルに対してのみ行うものとする。
本実施形態に係る情報処理装置によれば、メモリアクセス命令を削減することで、処理性能の向上が図れる効果が得られる。以下、この効果について、更に詳細に説明する。
本実施形態に係る情報処理装置によれば、メモリアクセス命令を削減することで、処理性能の向上が図れる効果が得られる。以下、この効果について、更に詳細に説明する。
図８は、メモリアクセス命令を削減することによって処理性能の向上が図れることを示すタイムチャート図であり、図８（ａ）は比較のための周知の情報処理装置のタイムチャートを示し、図８（ｂ）は本実施形態に係る情報処理装置のタイムチャートを示す。
図８（ａ）の右端に示す命令列（左側のタイムチャートに対応）では、ＳＵＲ数（＝ＳＲ数）が不足のため、命令列上でレジスタ上のデータ退避のためのＬｏａｄ／Ｓｔｏｒｅ命令が発生している。
そこで、本実施形態に係る情報処理装置では、図８（ｂ）に示すように、ＳＵＲ数（＝ＳＲ数）を増やすことができる。
図８（ａ）の右端に示す命令列（左側のタイムチャートに対応）では、ＳＵＲ数（＝ＳＲ数）が不足のため、命令列上でレジスタ上のデータ退避のためのＬｏａｄ／Ｓｔｏｒｅ命令が発生している。
そこで、本実施形態に係る情報処理装置では、図８（ｂ）に示すように、ＳＵＲ数（＝ＳＲ数）を増やすことができる。
ここでは、ＳＵＲ数が増えたために、上記のプログラムが図８（ｂ）の右端のように書き換えるられる。この命令列（左側のタイムチャートに対応）を見れば分かる通り、Ｌｏａｄ／Ｓｔｏｒｅ命令が使用されていない。この結果、メモリアクセス命令を削減し、処理性能を向上させることができる。
また、本実施形態に係る情報処理装置によれば、レジスタ解放待ち時間が無くなることで、性能向上が図れる効果が有る。
また、本実施形態に係る情報処理装置によれば、レジスタ解放待ち時間が無くなることで、性能向上が図れる効果が有る。
図９は、レジスタ解放待ち時間を無くすことによって処理性能の向上が図れることを示すタイムチャート図であり、図９（ａ）は比較のための周知の情報処理装置のタイムチャートを示し、図９（ｂ）は本実施形態に係る情報処理装置のタイムチャートを示す。
図９（ａ）の右端に示す命令列（左側のタイムチャートに対応）は、小さな命令列のループとなっており、ＲＲを利用した投機実行が行われている。しかし、ＲＲが不足しているために、レジスタの解放待ち時間が発生している。
そこで、本実施形態に係る情報処理装置では、図９（ｂ）に示すように、ＳＵＲ数（＝ＳＲ数）を増やすことができる。
図９（ａ）の右端に示す命令列（左側のタイムチャートに対応）は、小さな命令列のループとなっており、ＲＲを利用した投機実行が行われている。しかし、ＲＲが不足しているために、レジスタの解放待ち時間が発生している。
そこで、本実施形態に係る情報処理装置では、図９（ｂ）に示すように、ＳＵＲ数（＝ＳＲ数）を増やすことができる。
ここでは、ＳＵＲ数が増えたために、上記と同じプログラムであっても、レジスタの解放待ち時間が無くなり、処理性能を向上させることができる。
また、本実施形態に係る情報処理装置によれば、ＳＵＲの数をソフトウェアによって任意のタイミングで変更可能であるため、プログラム全体の特性や、プログラム内の局所的な特性に合わせてＳＲ及びＲＲの比率を細かく最適化できることになり、高い実行性能が得られる効果がある。
また、本実施形態に係る情報処理装置によれば、ＳＵＲの数をソフトウェアによって任意のタイミングで変更可能であるため、プログラム全体の特性や、プログラム内の局所的な特性に合わせてＳＲ及びＲＲの比率を細かく最適化できることになり、高い実行性能が得られる効果がある。
また、本実施形態に係る情報処理装置によれば、関連する周知の情報処理装置と同じだけのＳＲ及びＲＲを、より少ないハードウェアリソースで実現できるようになる効果がある。関連する周知の情報処理装置が採用している技術では、ＳＲ＋ＲＲの数を賄うことができるハードウェアリソースが必要であったが、本発明で同量のＲＲ数を用意するにはＲＲ＜ＳＲであれば、最低限ＳＲ分だけのハードウェアリソースで実現可能であり、また、ＲＲ＞ＳＲの場合であっても、最低限ＲＲ数＋αのサイズのハードウェアリソースがありさえすれば実現可能であるため、ハードウェアリソースを削減することができる効果が得られる。
さらに、本実施形態に係る情報処理装置によれば、上記の効果に関連し、ハードウェアリソースが削減されるため、消費電力を減らすことができる効果も生じる。
さらに、本実施形態に係る情報処理装置によれば、上記の効果に関連し、ハードウェアリソースが削減されるため、消費電力を減らすことができる効果も生じる。
（他の実施形態）
本発明に係る情報処理装置は、ベクトル計算機としても実現することができる。
図１０は、本発明の他の実施形態に係る情報処理装置（ベクトル計算機）の全体構成を示す構成図である。
同図に示す情報処理装置（ベクトル計算機）は、前述の実施形態に係る情報処理装置（図４）に、ポインタ・リスト制御部２５が追加された構成を備える。
ポインタ・リスト制御部２５は、使用中物理レジスタ管理部２５１と、ポインタ・リスト２５２と、を備える。
また、便宜的にリネーミング・テーブル制御部の管理するレジスタを仮想ベクトルレジスタとし、５１を使用中仮想レジスタ管理部とする。
本発明に係る情報処理装置は、ベクトル計算機としても実現することができる。
図１０は、本発明の他の実施形態に係る情報処理装置（ベクトル計算機）の全体構成を示す構成図である。
同図に示す情報処理装置（ベクトル計算機）は、前述の実施形態に係る情報処理装置（図４）に、ポインタ・リスト制御部２５が追加された構成を備える。
ポインタ・リスト制御部２５は、使用中物理レジスタ管理部２５１と、ポインタ・リスト２５２と、を備える。
また、便宜的にリネーミング・テーブル制御部の管理するレジスタを仮想ベクトルレジスタとし、５１を使用中仮想レジスタ管理部とする。
図１０において、Ｐ１４はポインタ送出指示、Ｐ１５は物理ベクトルレジスタ新規領域確保リクエスト、Ｐ１６は物理ベクトルレレジスタ開放指示、Ｐ１７は物理ベクトルレジスタ新規領域確保通知、Ｐ１８はポインタ更新指示を、それぞれ示す。
使用中物理レジスタ管理部２５１の機能及び動作は、前述の使用中仮想レジスタ管理部５１の機能及び動作に準ずるものである。
また、使用中ポインタ・リスト２５２には、仮想ベクトルレジスタと物理レジスタとの対応関係（仮想ベクトルレジスタ中の各要素の物理レジスタへの割り付け状況）を示すテーブル（図示は省略）が備えられている。
使用中物理レジスタ管理部２５１の機能及び動作は、前述の使用中仮想レジスタ管理部５１の機能及び動作に準ずるものである。
また、使用中ポインタ・リスト２５２には、仮想ベクトルレジスタと物理レジスタとの対応関係（仮想ベクトルレジスタ中の各要素の物理レジスタへの割り付け状況）を示すテーブル（図示は省略）が備えられている。
この実施形態によれば、ＳＵＲを減らす際には、仮想ベクトルレジスタの解放の他、ポインタ・リスト上のエントリの削除、及び物理ベクトルレジスタの解放も実施される。
前述の各実施形態では、最も標準的なレジスタ・リネーミング機構の構成を示したが、レジスタ・リネーミング機構を実現する構成は、これまでに様々な手法が考えられており、また、その構成自体は本発明の本質とは直接関係しないので、前述の集合論の符号による関係式で説明できる構成でありさえすればよく、その実現方法は特に限定されない。
前述の各実施形態では、最も標準的なレジスタ・リネーミング機構の構成を示したが、レジスタ・リネーミング機構を実現する構成は、これまでに様々な手法が考えられており、また、その構成自体は本発明の本質とは直接関係しないので、前述の集合論の符号による関係式で説明できる構成でありさえすればよく、その実現方法は特に限定されない。
本発明は、情報処理装置の構築に適用可能であり、特に、レジスタ・リネーミング機構を実装し、パイプライン処理等で一層高い処理能力が求められる情報処理装置の構築に好適である。
また、本発明は、オブジェクトがパイプライン処理されることを前提とするコンパイラ等が実行する最適化方法としても好適である。
また、本発明は、オブジェクトがパイプライン処理されることを前提とするコンパイラ等が実行する最適化方法としても好適である。
１ リネーム前命令バッファ
２ リネーミング処理部
３ 発行待ち命令バッファ
４ 命令発行部
５ リネーミング・テーブル制御部
２１ 命令解析＆リクエスト生成部
２２ レジスタ番号リネーム部
２３ 投機レベル管理部
２５ ポインタ・リスト制御部
５１ 使用中物理レジスタ管理部
５２ リネーミング・テーブル
２ リネーミング処理部
３ 発行待ち命令バッファ
４ 命令発行部
５ リネーミング・テーブル制御部
２１ 命令解析＆リクエスト生成部
２２ レジスタ番号リネーム部
２３ 投機レベル管理部
２５ ポインタ・リスト制御部
５１ 使用中物理レジスタ管理部
５２ リネーミング・テーブル
Claims (8)
- 物理レジスタへの論理レジスタの割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、未使用の物理レジスタに対し関連付けを実施することの出来るレジスタ・リネーミング手段を備えた情報処理装置であって、
所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される論理レジスタの物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、
論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタのリネーム先として使用できる物理レジスタ量を変更、最適化することが出来ることを特徴とする情報処理装置。 - 物理レジスタへの論理レジスタの割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、未使用の物理レジスタに対し関連付けを実施することの出来るレジスタ・リネーミング手段を備えた情報処理装置であって、
所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される未使用の論理レジスタを未使用の物理レジスタに対し全て割り付けを実施させるものと、
所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される論理レジスタの物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、
論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタのリネーム先として使用できる物理レジスタ量を変更、最適化することが出来ることを特徴とする情報処理装置。 - 物理レジスタへの論理レジスタの割り付けを実行し、管理するリネーミング手段を備えた情報処理装置であって、
所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される未使用の論理レジスタを未使用の物理レジスタに対し全て割り付けを実施させるものと、
所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される論理レジスタの物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、
論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタのリネーム先として使用できる物理レジスタ量を変更、最適化することが出来ることを特徴とする情報処理装置。 - 物理レジスタへの論理レジスタの割り付けを実行し、管理するリネーミング手段を備えた情報処理装置であって、
命令セットアーキテクチャとしてソフトウェアに対し公開される論理レジスタ数が、実装されている物理レジスタ数と等しいことを特徴とする、請求項１乃至請求項３記載の情報処理装置。 - 物理レジスタへの論理レジスタの要素毎の割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、該論理レジスタの各要素を未使用の物理レジスタに対し関連付けを実施することの出来るレジスタ・リネーミング手段を備えたベクトル型の情報処理装置であって、
所定の命令セットに属する専用命令として、前記論理レジスタの各要素と物理レジスタの割り付けに対し、指定される使用中論理レジスタの各要素の物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、
論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタの要素毎のリネーム先として使用できる物理レジスタ量を変更、最適化することができることを特徴とするベクトル型情報処理装置。 - 物理レジスタへの論理レジスタの要素毎の割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、該論理レジスタの各要素を未使用の物理レジスタに対し関連付けを実施することの出来るレジスタ・リネーミング手段を備えたベクトル型の情報処理装置であって、
所定の命令セットに属する専用命令として、前記論理レジスタの各要素の物理レジスタへの割り付けに対し、指定される未使用論理レジスタの各要素を未使用の物理レジスタに対して全て割り付けを実施させるものと、
所定の命令セットに属する専用命令として、前記論理レジスタの各要素と物理レジスタの割り付けに対し、指定される使用中論理レジスタの各要素の物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、
論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタの要素毎のリネーム先として使用できる物理レジスタ量を変更、最適化することができることを特徴とするベクトル型情報処理装置。 - 物理レジスタへの論理レジスタの要素毎の割り付けを実行し、管理するリネーミング手段を備えたベクトル型の情報処理装置であって、
所定の命令セットに属する専用命令として、前記論理レジスタの各要素の物理レジスタへの割り付けに対し、指定される未使用論理レジスタの各要素を未使用の物理レジスタに対して全て割り付けを実施させるものと、
所定の命令セットに属する専用命令として、前記論理レジスタの各要素の物理レジスタへの割り付けに対し、指定される使用中論理レジスタ内の各要素の物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、
論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタ内の各要素のリネーム先として使用できる物理レジスタ量を変更、最適化することができることを特徴とするベクトル型情報処理装置。 - 物理レジスタへの論理レジスタの要素毎の割り付けを実行し、管理するリネーミング手段を備えたベクトル型の情報処理装置であって、
命令セットアーキテクチャとしてソフトウェアに対し公開される論理レジスタ内の各要素の総数が、実装されている物理レジスタ数と等しいことを特徴とする、請求項５乃至請求項７記載のベクトル型情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009160931A JP4830164B2 (ja) | 2009-07-07 | 2009-07-07 | 情報処理装置及びベクトル型情報処理装置 |
| US12/829,146 US20110010528A1 (en) | 2009-07-07 | 2010-07-01 | Information processing device and vector information processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009160931A JP4830164B2 (ja) | 2009-07-07 | 2009-07-07 | 情報処理装置及びベクトル型情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011018120A true JP2011018120A (ja) | 2011-01-27 |
| JP4830164B2 JP4830164B2 (ja) | 2011-12-07 |
Family
ID=43428351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009160931A Expired - Fee Related JP4830164B2 (ja) | 2009-07-07 | 2009-07-07 | 情報処理装置及びベクトル型情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110010528A1 (ja) |
| JP (1) | JP4830164B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140113307A (ko) * | 2013-03-15 | 2014-09-24 | 삼성전자주식회사 | 벡터 레지스터 파일의 동적 재명명 기반의 레지스터 재구성 |
| US9542185B2 (en) | 2013-07-19 | 2017-01-10 | International Business Machines Corporation | Allocation method, apparatus, and program for managing architectural registers and physical registers using mapping tables |
| JP2019169082A (ja) * | 2018-03-26 | 2019-10-03 | 日本電気株式会社 | プロセッサコア、命令制御方法、プログラム |
| JP2022542630A (ja) * | 2019-08-05 | 2022-10-06 | アーム・リミテッド | データ構造放棄 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09179737A (ja) * | 1995-12-14 | 1997-07-11 | Internatl Business Mach Corp <Ibm> | スーパスカラ・プロセッサのリネーム・バッファを効率よく使用する方法及び装置 |
| JP2002175181A (ja) * | 2000-09-28 | 2002-06-21 | Toshiba Corp | プロセッサおよびリネーミング装置 |
| JP2008539472A (ja) * | 2005-02-25 | 2008-11-13 | クゥアルコム・インコーポレイテッド | スタック型レジスタファイルの一部分をシャットダウンすることによる電力低減 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6314511B2 (en) * | 1997-04-03 | 2001-11-06 | University Of Washington | Mechanism for freeing registers on processors that perform dynamic out-of-order execution of instructions using renaming registers |
| US6003126A (en) * | 1997-07-01 | 1999-12-14 | International Business Machines | Special instruction register including allocation field utilized for temporary designation of physical registers as general registers |
| US6393552B1 (en) * | 1998-06-19 | 2002-05-21 | International Business Machines Corporation | Method and system for dividing a computer processor register into sectors |
| US7206923B2 (en) * | 2003-12-12 | 2007-04-17 | International Business Machines Corporation | Method and apparatus for eliminating the need for register assignment, allocation, spilling and re-filling |
| US7360063B2 (en) * | 2006-03-02 | 2008-04-15 | International Business Machines Corporation | Method for SIMD-oriented management of register maps for map-based indirect register-file access |
| US7363469B2 (en) * | 2006-03-28 | 2008-04-22 | International Business Machines Corporation | Method and system for on-demand scratch register renaming |
| US20080148022A1 (en) * | 2006-12-13 | 2008-06-19 | Arm Limited | Marking registers as available for register renaming |
| JP5130757B2 (ja) * | 2007-03-16 | 2013-01-30 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
| US8578136B2 (en) * | 2010-06-15 | 2013-11-05 | Arm Limited | Apparatus and method for mapping architectural registers to physical registers |
-
2009
- 2009-07-07 JP JP2009160931A patent/JP4830164B2/ja not_active Expired - Fee Related
-
2010
- 2010-07-01 US US12/829,146 patent/US20110010528A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09179737A (ja) * | 1995-12-14 | 1997-07-11 | Internatl Business Mach Corp <Ibm> | スーパスカラ・プロセッサのリネーム・バッファを効率よく使用する方法及び装置 |
| JP2002175181A (ja) * | 2000-09-28 | 2002-06-21 | Toshiba Corp | プロセッサおよびリネーミング装置 |
| JP2008539472A (ja) * | 2005-02-25 | 2008-11-13 | クゥアルコム・インコーポレイテッド | スタック型レジスタファイルの一部分をシャットダウンすることによる電力低減 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140113307A (ko) * | 2013-03-15 | 2014-09-24 | 삼성전자주식회사 | 벡터 레지스터 파일의 동적 재명명 기반의 레지스터 재구성 |
| JP2014182830A (ja) * | 2013-03-15 | 2014-09-29 | Samsung Electronics Co Ltd | ベクトルレジスターファイルの動的再命名基盤のレジスター再構成 |
| KR101952209B1 (ko) | 2013-03-15 | 2019-04-22 | 삼성전자주식회사 | 벡터 레지스터 파일의 동적 재명명 기반의 레지스터 재구성 |
| US9542185B2 (en) | 2013-07-19 | 2017-01-10 | International Business Machines Corporation | Allocation method, apparatus, and program for managing architectural registers and physical registers using mapping tables |
| US9891925B2 (en) | 2013-07-19 | 2018-02-13 | International Business Machines Corporation | Allocation method, apparatus, and program for managing architectural registers and physical registers using mapping tables |
| JP2019169082A (ja) * | 2018-03-26 | 2019-10-03 | 日本電気株式会社 | プロセッサコア、命令制御方法、プログラム |
| JP2022542630A (ja) * | 2019-08-05 | 2022-10-06 | アーム・リミテッド | データ構造放棄 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110010528A1 (en) | 2011-01-13 |
| JP4830164B2 (ja) | 2011-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10061588B2 (en) | Tracking operand liveness information in a computer system and performing function based on the liveness information | |
| US8418180B2 (en) | Thread priority method for ensuring processing fairness in simultaneous multi-threading microprocessors | |
| JP4712877B2 (ja) | 並列プロセッサのためのタスクマネージャ | |
| US8316190B2 (en) | Computer architecture and method of operation for multi-computer distributed processing having redundant array of independent systems with replicated memory and code striping | |
| KR101025354B1 (ko) | 가상 트랜잭션 메모리를 위한 글로벌 오버플로우 방법 | |
| US6330661B1 (en) | Reducing inherited logical to physical register mapping information between tasks in multithread system using register group identifier | |
| US10620988B2 (en) | Distributed computing architecture | |
| US20090100249A1 (en) | Method and apparatus for allocating architectural register resources among threads in a multi-threaded microprocessor core | |
| US11275614B2 (en) | Dynamic update of the number of architected registers assigned to software threads using spill counts | |
| US9378069B2 (en) | Lock spin wait operation for multi-threaded applications in a multi-core computing environment | |
| WO2011148553A1 (ja) | 情報処理装置および情報処理方法 | |
| US11620215B2 (en) | Multi-threaded pause-less replicating garbage collection | |
| JP2005018760A (ja) | アプリケーションのプロファイリングを容易にするシステムおよび方法 | |
| US9405596B2 (en) | Code versioning for enabling transactional memory promotion | |
| JP4830164B2 (ja) | 情報処理装置及びベクトル型情報処理装置 | |
| KR20060120312A (ko) | 자바 가상 머신에서 바이트 코드의 수행 시간을 줄이는시스템 및 방법 | |
| CN110515659B (zh) | 一种原子指令的执行方法和装置 | |
| JP5818824B2 (ja) | デュアル・モード・リーダ・ライタ・ロック | |
| US20150089149A1 (en) | Arithmetic processing device and control method for arithmetic processing device | |
| CN108027736B (zh) | 使用通过对物理寄存器预分配的乱序重命名的运行时代码并行化 | |
| CN116414458A (zh) | 指令处理方法以及处理器 | |
| US20030014558A1 (en) | Batch interrupts handling device, virtual shared memory and multiple concurrent processing device | |
| JP5553685B2 (ja) | 情報処理装置および情報処理方法 | |
| JP2010244332A (ja) | マルチコアシステムのためのタスク割り当て手段、その方法及びそのプログラム | |
| JP4846226B2 (ja) | 情報処理装置、情報処理方法、およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110901 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4830164 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |