JPH09179737A - スーパスカラ・プロセッサのリネーム・バッファを効率よく使用する方法及び装置 - Google Patents
スーパスカラ・プロセッサのリネーム・バッファを効率よく使用する方法及び装置Info
- Publication number
- JPH09179737A JPH09179737A JP8229043A JP22904396A JPH09179737A JP H09179737 A JPH09179737 A JP H09179737A JP 8229043 A JP8229043 A JP 8229043A JP 22904396 A JP22904396 A JP 22904396A JP H09179737 A JPH09179737 A JP H09179737A
- Authority
- JP
- Japan
- Prior art keywords
- rename
- instruction
- rename buffer
- buffer
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 160
- 238000000034 method Methods 0.000 title claims description 23
- 235000014121 butter Nutrition 0.000 abstract 3
- 230000015654 memory Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100236201 Arabidopsis thaliana LSU2 gene Proteins 0.000 description 1
- 101001059802 Homo sapiens N-formyl peptide receptor 3 Proteins 0.000 description 1
- 101001009517 Homo sapiens Probable G-protein coupled receptor 32 Proteins 0.000 description 1
- 102100028130 N-formyl peptide receptor 3 Human genes 0.000 description 1
- 102100030321 Probable G-protein coupled receptor 32 Human genes 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
- G06F9/384—Register renaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ディスパッチ停止回数を減らし、リネーム・
バッファを効率的に使用する。 【解決手段】 ディスパッチ停止を減らす方法は、ディ
スパッチされた命令に対する実リネーム・バッファの割
当てと割当て解除の管理、及び実リネーム・バッファが
割当てられているときに命令を割当てるために少なくと
も１つの仮想リネーム・バッファを提供することを含
む。また少なくとも１つの仮想リネーム・バッファに割
当てられた命令に、リネーム・バッファ・ビジー信号の
タグが付けられる。スーパスカラ・プロセッサにおける
リネーム・バッファを効率的に使用する装置は、複数の
リネーム・バッファ、ディスパッチ装置、割当て／割当
て解除テーブルを含む。またテーブルは、複数の実リネ
ーム・バッファ・スロットと少なくとも１つの仮想リネ
ーム・バッファ・スロットを含む。少なくとも１つの仮
想リネーム・バッファ・スロットに割当てられた命令に
はリネーム・ビジー信号が与えられる。
バッファを効率的に使用する。 【解決手段】 ディスパッチ停止を減らす方法は、ディ
スパッチされた命令に対する実リネーム・バッファの割
当てと割当て解除の管理、及び実リネーム・バッファが
割当てられているときに命令を割当てるために少なくと
も１つの仮想リネーム・バッファを提供することを含
む。また少なくとも１つの仮想リネーム・バッファに割
当てられた命令に、リネーム・バッファ・ビジー信号の
タグが付けられる。スーパスカラ・プロセッサにおける
リネーム・バッファを効率的に使用する装置は、複数の
リネーム・バッファ、ディスパッチ装置、割当て／割当
て解除テーブルを含む。またテーブルは、複数の実リネ
ーム・バッファ・スロットと少なくとも１つの仮想リネ
ーム・バッファ・スロットを含む。少なくとも１つの仮
想リネーム・バッファ・スロットに割当てられた命令に
はリネーム・ビジー信号が与えられる。
Description
【０００１】
【発明の属する技術分野】本発明はスーパスカラ・プロ
セッサに関し、特にスーパスカラ・プロセッサのリネー
ム・バッファの効率利用の拡大に関する。
セッサに関し、特にスーパスカラ・プロセッサのリネー
ム・バッファの効率利用の拡大に関する。
【０００２】
【従来の技術】より速くより強力なコンピュータ・シス
テムの開発が続けられるなか、ＲＩＳＣ（縮小命令セッ
ト・コンピュータ）プロセッサと呼ばれる重要なマイク
ロプロセッサが用いられている。ＲＩＳＣプロセッサの
分野で技術が磨かれ、これがスーパスカラ・プロセッサ
の開発につながった。スーパスカラ・プロセッサは、そ
の名が示す通り、従来のスカラ・マイクロプロセッサに
は通常見られない機能を実行する。プログラム順序に関
して命令を順不同に実行する機能等である。命令は順不
同に生起するが、実行結果はプログラム順序で生起して
いるように見えるので、データの整合性（coherency）
が維持される。
テムの開発が続けられるなか、ＲＩＳＣ（縮小命令セッ
ト・コンピュータ）プロセッサと呼ばれる重要なマイク
ロプロセッサが用いられている。ＲＩＳＣプロセッサの
分野で技術が磨かれ、これがスーパスカラ・プロセッサ
の開発につながった。スーパスカラ・プロセッサは、そ
の名が示す通り、従来のスカラ・マイクロプロセッサに
は通常見られない機能を実行する。プログラム順序に関
して命令を順不同に実行する機能等である。命令は順不
同に生起するが、実行結果はプログラム順序で生起して
いるように見えるので、データの整合性（coherency）
が維持される。
【０００３】順不同実行をサポートするためスーパスカ
ラ・プロセッサに含まれる一般的な構成要素は、リネー
ム・バッファである。リネーム・バッファでは、その名
が示す通り、固定小数点装置等の実行装置が結果を書込
めない汎用レジスタ等の場所に、オペランド／結果のリ
ネーム値の場所を割当てられるように、ディスパッチ装
置がメモリ・バッファの名前を変更することができる。
しかしプロセッサ・システムでは、それが収容できるリ
ネーム・バッファの数に限りがある。従って、リネーム
・バッファが全て使用中で、実行装置の全てが使用中で
はないなら、パフォーマンスが低下し得る。こうした状
況では、ディスパッチ装置は命令をディスパッチしな
い。すなわちディスパッチ装置は停止する。なぜなら、
実行装置は、命令に対して機能操作を適切な形で実行で
きるが、リネーム・バッファが使用できないからであ
る。
ラ・プロセッサに含まれる一般的な構成要素は、リネー
ム・バッファである。リネーム・バッファでは、その名
が示す通り、固定小数点装置等の実行装置が結果を書込
めない汎用レジスタ等の場所に、オペランド／結果のリ
ネーム値の場所を割当てられるように、ディスパッチ装
置がメモリ・バッファの名前を変更することができる。
しかしプロセッサ・システムでは、それが収容できるリ
ネーム・バッファの数に限りがある。従って、リネーム
・バッファが全て使用中で、実行装置の全てが使用中で
はないなら、パフォーマンスが低下し得る。こうした状
況では、ディスパッチ装置は命令をディスパッチしな
い。すなわちディスパッチ装置は停止する。なぜなら、
実行装置は、命令に対して機能操作を適切な形で実行で
きるが、リネーム・バッファが使用できないからであ
る。
【０００４】従って、このような問題を効率的に且つ効
果的に克服し、リネーム・バッファの不足によるディス
パッチ装置の停止回数を少なくしてプロセッサ全体のパ
フォーマンスを高めるシステムが求められる。
果的に克服し、リネーム・バッファの不足によるディス
パッチ装置の停止回数を少なくしてプロセッサ全体のパ
フォーマンスを高めるシステムが求められる。
【０００５】
【発明が解決しようとする課題】本発明は、こうしたニ
ーズに応えて、スーパスカラ・プロセッサでディスパッ
チ停止回数を減らし、リネーム・バッファを効率的に使
用する方法及び装置を提供するものである。方法の面で
は、ディスパッチ停止回数の低減には、ディスパッチ装
置によってディスパッチされた命令に対する実リネーム
・バッファの割当てと割当て解除の管理、及び実リネー
ム・バッファが割当てられたとき、命令を割当てるため
の仮想リネーム・バッファを少なくとも１つ提供するこ
とが含まれる。更にこの方法は、少なくとも１つの仮想
リネーム・バッファに割当てられた命令への、リネーム
・バッファ・ビジー信号によるタグづけが含まれる。こ
こでリネーム・バッファ・ビジー信号は、プロセッサの
実行装置に、命令が完了できないことを示す。
ーズに応えて、スーパスカラ・プロセッサでディスパッ
チ停止回数を減らし、リネーム・バッファを効率的に使
用する方法及び装置を提供するものである。方法の面で
は、ディスパッチ停止回数の低減には、ディスパッチ装
置によってディスパッチされた命令に対する実リネーム
・バッファの割当てと割当て解除の管理、及び実リネー
ム・バッファが割当てられたとき、命令を割当てるため
の仮想リネーム・バッファを少なくとも１つ提供するこ
とが含まれる。更にこの方法は、少なくとも１つの仮想
リネーム・バッファに割当てられた命令への、リネーム
・バッファ・ビジー信号によるタグづけが含まれる。こ
こでリネーム・バッファ・ビジー信号は、プロセッサの
実行装置に、命令が完了できないことを示す。
【０００６】装置の面に関しては、スーパスカラ・プロ
セッサのリネーム・バッファの効率利用に、複数のリネ
ーム・バッファ、複数のリネーム・バッファに接続され
たディスパッチ装置、及びディスパッチ装置と複数のリ
ネーム・バッファに接続された割当て／割当て解除テー
ブルが含まれる。またテーブルは、複数の実リネーム・
バッファ・スロットと少なくとも１つの仮想リネーム・
バッファ・スロットを含む。更に少なくとも１つの仮想
リネーム・バッファ・スロットに割当てられた命令に対
して、テーブルを介してリネーム・ビジー信号が与えら
れる。
セッサのリネーム・バッファの効率利用に、複数のリネ
ーム・バッファ、複数のリネーム・バッファに接続され
たディスパッチ装置、及びディスパッチ装置と複数のリ
ネーム・バッファに接続された割当て／割当て解除テー
ブルが含まれる。またテーブルは、複数の実リネーム・
バッファ・スロットと少なくとも１つの仮想リネーム・
バッファ・スロットを含む。更に少なくとも１つの仮想
リネーム・バッファ・スロットに割当てられた命令に対
して、テーブルを介してリネーム・ビジー信号が与えら
れる。
【０００７】
【課題を解決するための手段】本発明は、スーパスカラ
・プロセッサのパフォーマンスを改良するために直截的
且つ効率的な装置を提供するものである。効率は、仮想
リネーム・バッファの使用を実リネーム・バッファと共
に効果的に制御することによる。本発明に従った適切な
用法を通して、仮想リネーム・バッファにより、実リネ
ーム・バッファが全て割当てられた後でも実行装置への
ディスパッチを継続することができる。従って、実リネ
ーム・バッファの不足によるディスパッチ装置の停止回
数を減らすことによりプロセッサのパフォーマンスが改
良される。
・プロセッサのパフォーマンスを改良するために直截的
且つ効率的な装置を提供するものである。効率は、仮想
リネーム・バッファの使用を実リネーム・バッファと共
に効果的に制御することによる。本発明に従った適切な
用法を通して、仮想リネーム・バッファにより、実リネ
ーム・バッファが全て割当てられた後でも実行装置への
ディスパッチを継続することができる。従って、実リネ
ーム・バッファの不足によるディスパッチ装置の停止回
数を減らすことによりプロセッサのパフォーマンスが改
良される。
【０００８】
【発明の実施の形態】本発明は、ディスパッチ停止回数
を減らすための、スーパスカラ・プロセッサにおける仮
想リネーム・バッファの用法に関する。以下の説明は、
当業者が本発明を実施及び利用できるようにするため
に、また特許出願及びその要件の文脈に合わせた形で行
うものである。好適な実施例に加えられる様々な変更、
及びここに述べる基本原理と特徴は、当業者には明らか
であろう。
を減らすための、スーパスカラ・プロセッサにおける仮
想リネーム・バッファの用法に関する。以下の説明は、
当業者が本発明を実施及び利用できるようにするため
に、また特許出願及びその要件の文脈に合わせた形で行
うものである。好適な実施例に加えられる様々な変更、
及びここに述べる基本原理と特徴は、当業者には明らか
であろう。
【０００９】図１は、本発明に従って情報を処理するプ
ロセッサ１０のブロック図である。好適な実施例で、プ
ロセッサ１０は、ＩＢＭのPowerPC等の単一集積回路ス
ーパスカラ・マイクロプロセッサである。従って以下の
説明では、プロセッサ１０は各種装置、レジスタ、バッ
ファ、メモリ、及びその他のセクションを含み、それら
が全て集積回路によって形成される。また好適な実施例
の場合、プロセッサ１０はＲＩＳＣ（縮小命令セット・
コンピュータ）方式に従って動作する。図１に示す通
り、システム・バス１１はプロセッサ１０のＢＩＵ（バ
ス・インタフェース装置）１２に接続される。ＢＩＵ１
２はプロセッサ１０とシステム・バス１１の間の情報の
転送を制御する。
ロセッサ１０のブロック図である。好適な実施例で、プ
ロセッサ１０は、ＩＢＭのPowerPC等の単一集積回路ス
ーパスカラ・マイクロプロセッサである。従って以下の
説明では、プロセッサ１０は各種装置、レジスタ、バッ
ファ、メモリ、及びその他のセクションを含み、それら
が全て集積回路によって形成される。また好適な実施例
の場合、プロセッサ１０はＲＩＳＣ（縮小命令セット・
コンピュータ）方式に従って動作する。図１に示す通
り、システム・バス１１はプロセッサ１０のＢＩＵ（バ
ス・インタフェース装置）１２に接続される。ＢＩＵ１
２はプロセッサ１０とシステム・バス１１の間の情報の
転送を制御する。
【００１０】ＢＩＵ１２は、プロセッサ１０の命令キャ
ッシュ１４及びデータ・キャッシュ１６に接続される。
命令キャッシュ１４は命令をシーケンサ装置１８に出力
する。シーケンサ装置１８は、命令キャッシュ１４から
の命令に応答して、プロセッサ１０の他の実行回路に命
令を選択的に出力する。
ッシュ１４及びデータ・キャッシュ１６に接続される。
命令キャッシュ１４は命令をシーケンサ装置１８に出力
する。シーケンサ装置１８は、命令キャッシュ１４から
の命令に応答して、プロセッサ１０の他の実行回路に命
令を選択的に出力する。
【００１１】プロセッサ１０の実行回路は、好適な実施
例では、ディスパッチ装置４６と完了装置４８の実行装
置を含むシーケンサ装置１８に加えて、複数の実行装置
を含む。すなわち分岐装置２０、ＦＸＵＡ（固定小数点
装置Ａ）２２、ＦＸＵＢ（固定小数点装置Ｂ）２４、Ｃ
ＦＸＵ（複合固定小数点装置）２６、ＬＳＵ（ロード／
ストア装置）２８、及びＦＰＵ（浮動小数点装置）３０
である。ＦＸＵＡ２２、ＦＸＵＢ２４、ＣＦＸＵ２６、
及びＬＳＵ２８は、そのソース・オペランド情報をＧＰ
Ｒ（汎用アーキテクチャ・レジスタ）３２及び固定小数
点リネーム・バッファ３４から入力する。またＦＸＵＡ
２２及びＦＸＵＢ２４は"桁上げビット"をＣＡ（桁上げ
ビット）レジスタ４２から入力する。ＦＸＵＡ２２、Ｆ
ＸＵＢ２４、ＣＦＸＵ２６、及びＬＳＵ２８は、その演
算の結果（宛先オペランド情報）を出力し、固定小数点
リネーム・バッファ３４内の選択されたエントリに格納
する。またＣＦＸＵ２６は、ＳＰＲ（汎用レジスタ）４
０との間でソース・オペランド情報及び宛先オペランド
情報を入力し出力する。
例では、ディスパッチ装置４６と完了装置４８の実行装
置を含むシーケンサ装置１８に加えて、複数の実行装置
を含む。すなわち分岐装置２０、ＦＸＵＡ（固定小数点
装置Ａ）２２、ＦＸＵＢ（固定小数点装置Ｂ）２４、Ｃ
ＦＸＵ（複合固定小数点装置）２６、ＬＳＵ（ロード／
ストア装置）２８、及びＦＰＵ（浮動小数点装置）３０
である。ＦＸＵＡ２２、ＦＸＵＢ２４、ＣＦＸＵ２６、
及びＬＳＵ２８は、そのソース・オペランド情報をＧＰ
Ｒ（汎用アーキテクチャ・レジスタ）３２及び固定小数
点リネーム・バッファ３４から入力する。またＦＸＵＡ
２２及びＦＸＵＢ２４は"桁上げビット"をＣＡ（桁上げ
ビット）レジスタ４２から入力する。ＦＸＵＡ２２、Ｆ
ＸＵＢ２４、ＣＦＸＵ２６、及びＬＳＵ２８は、その演
算の結果（宛先オペランド情報）を出力し、固定小数点
リネーム・バッファ３４内の選択されたエントリに格納
する。またＣＦＸＵ２６は、ＳＰＲ（汎用レジスタ）４
０との間でソース・オペランド情報及び宛先オペランド
情報を入力し出力する。
【００１２】ＦＰＵ３０は、そのソース・オペランド情
報をＦＰＲ（浮動小数点アーキテクチャ・レジスタ）３
６及び浮動小数点リネーム・バッファ３８から入力す
る。ＦＰＵ３０は、その演算の結果（宛先オペランド情
報）を出力し、浮動小数点リネーム・バッファ３８内の
選択されたエントリに格納する。
報をＦＰＲ（浮動小数点アーキテクチャ・レジスタ）３
６及び浮動小数点リネーム・バッファ３８から入力す
る。ＦＰＵ３０は、その演算の結果（宛先オペランド情
報）を出力し、浮動小数点リネーム・バッファ３８内の
選択されたエントリに格納する。
【００１３】シーケンサ装置１８は、ＧＰＲ３２とＦＰ
Ｒ３６との間で情報を入力し出力する。分岐装置２０
は、シーケンサ装置１８から命令、及びプロセッサ１０
の現在状態を示す信号を入力する。分岐装置２０はこの
命令と信号に応答して、プロセッサ１０により実行され
る命令のシーケンスを格納するメモリ・アドレスを示す
信号を（シーケンサ装置１８に）出力する。シーケンサ
装置１８は、分岐装置２０からのその信号に応答して、
命令キャッシュ１４から指示された命令シーケンスを入
力する。命令シーケンスが命令キャッシュ１４に格納さ
れていない場合、命令キャッシュ１４は、その命令をシ
ステム・バス１１に接続されたシステム・メモリ３９か
ら（ＢＩＵ１２及びシステム・バス１１を通して）入力
する。
Ｒ３６との間で情報を入力し出力する。分岐装置２０
は、シーケンサ装置１８から命令、及びプロセッサ１０
の現在状態を示す信号を入力する。分岐装置２０はこの
命令と信号に応答して、プロセッサ１０により実行され
る命令のシーケンスを格納するメモリ・アドレスを示す
信号を（シーケンサ装置１８に）出力する。シーケンサ
装置１８は、分岐装置２０からのその信号に応答して、
命令キャッシュ１４から指示された命令シーケンスを入
力する。命令シーケンスが命令キャッシュ１４に格納さ
れていない場合、命令キャッシュ１４は、その命令をシ
ステム・バス１１に接続されたシステム・メモリ３９か
ら（ＢＩＵ１２及びシステム・バス１１を通して）入力
する。
【００１４】シーケンサ装置１８は、命令キャッシュ１
４からの命令入力に応答して、ディスパッチ装置４６を
通して、命令を実行装置２０、２２、２４、２６、２
８、及び３０のうち選択された装置に選択的にディスパ
ッチする。実行装置はそれぞれ、あるクラスの命令を実
行する。例えばＦＸＵＡ２２及びＦＸＵＢ２４は、ソー
ス・オペランドに対して、加算、減算、ＡＮＤ、ＯＲ、
及びＸＯＲ等、第１クラスの固定小数点数学演算を行
う。ＣＦＸＵ２６は、ソース・オペランドに対して、固
定小数点の乗算及び除算等、第２クラスの固定小数点演
算を行う。ＦＰＵ３０は、ソース・オペランドに対し
て、浮動小数点の乗算及び除算等、浮動小数点演算を行
う。
４からの命令入力に応答して、ディスパッチ装置４６を
通して、命令を実行装置２０、２２、２４、２６、２
８、及び３０のうち選択された装置に選択的にディスパ
ッチする。実行装置はそれぞれ、あるクラスの命令を実
行する。例えばＦＸＵＡ２２及びＦＸＵＢ２４は、ソー
ス・オペランドに対して、加算、減算、ＡＮＤ、ＯＲ、
及びＸＯＲ等、第１クラスの固定小数点数学演算を行
う。ＣＦＸＵ２６は、ソース・オペランドに対して、固
定小数点の乗算及び除算等、第２クラスの固定小数点演
算を行う。ＦＰＵ３０は、ソース・オペランドに対し
て、浮動小数点の乗算及び除算等、浮動小数点演算を行
う。
【００１５】プロセッサ１０は、各実行装置２０、２
２、２４、２６、２８、３０で複数の命令を同時に処理
することによって高いパフォーマンスを達成する。従っ
て各命令は、ステージのシーケンスで処理され、各ステ
ージは他の命令のステージとパラレルに実行可能であ
る。この方式は"パイプライン"と呼ばれる。好適な実施
例のある重要な態様では、命令は通常、６つのステー
ジ、すなわちフェッチ、デコード、ディスパッチ、実
行、完了、及びライトバックで処理される。
２、２４、２６、２８、３０で複数の命令を同時に処理
することによって高いパフォーマンスを達成する。従っ
て各命令は、ステージのシーケンスで処理され、各ステ
ージは他の命令のステージとパラレルに実行可能であ
る。この方式は"パイプライン"と呼ばれる。好適な実施
例のある重要な態様では、命令は通常、６つのステー
ジ、すなわちフェッチ、デコード、ディスパッチ、実
行、完了、及びライトバックで処理される。
【００１６】好適な実施例の場合、各命令が命令処理の
ステージそれぞれを完了するのに１マシン・サイクルを
要する。それにもかかわらず、命令によっては（ＣＦＸ
Ｕ２６によって実行される複合固定小数点命令等）は２
サイクルを超えるサイクルを要することがある。従っ
て、先行する命令の完了に必要な時間の変動に応じて、
ある命令の実行ステージと完了ステージの間に可変遅延
があり得る。
ステージそれぞれを完了するのに１マシン・サイクルを
要する。それにもかかわらず、命令によっては（ＣＦＸ
Ｕ２６によって実行される複合固定小数点命令等）は２
サイクルを超えるサイクルを要することがある。従っ
て、先行する命令の完了に必要な時間の変動に応じて、
ある命令の実行ステージと完了ステージの間に可変遅延
があり得る。
【００１７】ＬＳＵ２８は、ロード命令に応答して、デ
ータ・キャッシュ１６から情報を入力し、この情報をリ
ネーム・バッファ３４及び３８のうち選択されたバッフ
ァにコピーする。この情報がデータ・キャッシュ１６に
格納されていない場合、データ・キャッシュ１６はシス
テム・バス１１に接続されたシステム・メモリ３９から
この情報を（ＢＩＵ１２とシステム・バス１１を通し
て）入力する。またデータ・キャッシュ１６はデータ・
キャッシュ１６から、システム・バス１１に接続された
システム・メモリ３９に（ＢＩＵ１２とシステム・バス
１１を通して）情報を出力することができる。ＬＳＵ２
８は、ストア命令に応答して、ＧＰＲ３２及びＦＰＲ３
６のうち選択されたレジスタから情報を入力し、この情
報をデータ・キャッシュ１６またはメモリにコピーす
る。
ータ・キャッシュ１６から情報を入力し、この情報をリ
ネーム・バッファ３４及び３８のうち選択されたバッフ
ァにコピーする。この情報がデータ・キャッシュ１６に
格納されていない場合、データ・キャッシュ１６はシス
テム・バス１１に接続されたシステム・メモリ３９から
この情報を（ＢＩＵ１２とシステム・バス１１を通し
て）入力する。またデータ・キャッシュ１６はデータ・
キャッシュ１６から、システム・バス１１に接続された
システム・メモリ３９に（ＢＩＵ１２とシステム・バス
１１を通して）情報を出力することができる。ＬＳＵ２
８は、ストア命令に応答して、ＧＰＲ３２及びＦＰＲ３
６のうち選択されたレジスタから情報を入力し、この情
報をデータ・キャッシュ１６またはメモリにコピーす
る。
【００１８】実行装置、例えばＦＸＵＡ２２、ＦＸＵＢ
２４、リネーム・バッファ３４、及びディスパッチ装置
４６の間の対話の例として、命令"add c,a,b"がディス
パッチ装置４６からＦＸＵＡ２２にディスパッチされる
とする。ディスパッチ装置４６はＦＸＵＡ２２に、オペ
ランド"ａ"及び"ｂ"のタグを与えて、ＦＸＵＡ２２に
（当業者には充分理解できるように）オペランドのデー
タをどこで検索するかを指示する。例えば、６つのリネ
ーム・バッファを有する装置の場合、ディスパッチ装置
４６は、リネーム・バッファ１にあるとして、"ａ"のオ
ペランドに６ビット・タグ１０００００を付ける。オペ
ランド"ｂ"がリネーム・バッファ２にあることを指示す
るためには、０１００００のタグを使用できる。ＦＸＵ
Ａ２２はＧＰＲ３２に書込みをしないので、ディスパッ
チ装置４６は、リネーム・バッファ３に置かれる'add'
命令の結果に、００１０００等、演算のターゲットのリ
ネーム・バッファ・タグを使用しなければならない。
２４、リネーム・バッファ３４、及びディスパッチ装置
４６の間の対話の例として、命令"add c,a,b"がディス
パッチ装置４６からＦＸＵＡ２２にディスパッチされる
とする。ディスパッチ装置４６はＦＸＵＡ２２に、オペ
ランド"ａ"及び"ｂ"のタグを与えて、ＦＸＵＡ２２に
（当業者には充分理解できるように）オペランドのデー
タをどこで検索するかを指示する。例えば、６つのリネ
ーム・バッファを有する装置の場合、ディスパッチ装置
４６は、リネーム・バッファ１にあるとして、"ａ"のオ
ペランドに６ビット・タグ１０００００を付ける。オペ
ランド"ｂ"がリネーム・バッファ２にあることを指示す
るためには、０１００００のタグを使用できる。ＦＸＵ
Ａ２２はＧＰＲ３２に書込みをしないので、ディスパッ
チ装置４６は、リネーム・バッファ３に置かれる'add'
命令の結果に、００１０００等、演算のターゲットのリ
ネーム・バッファ・タグを使用しなければならない。
【００１９】ディスパッチ装置４６は、リネーム・バッ
ファ３４及び３８を使ってオペランドの位置及び演算の
結果を識別するので、好適には、どのバッファがリネー
ムされたかを管理するために割当て／割当て解除テーブ
ルが用いられる。例えば図２は、１つの例として６つの
リネーム・バッファを有するスーパスカラ・プロセッサ
装置の、プロセッサに格納された割当て／割当て解除テ
ーブル７０を示す。例えばテーブル７０は６つのスロッ
トを有し、それぞれが各リネーム・バッファに充てられ
る。各スロットに、ＩＤＮ（命令識別子）、ＧＰＲ（Ｇ
ＰＲ識別子）、リネーム（リネーム・バッファ識別
子）、及び有効（有効フィールド）のフィールドが含ま
れる。リネーム・バッファ・テーブル７０を使用するこ
とで、ディスパッチ装置４６は、どのリネーム・バッフ
ァが用いられているか、及びどれが使用できるかを正確
に管理することができる。また、どのレジスタが、ある
いはどのリネーム・バッファが後の命令に対応したデー
タを有しているかを識別するために、リネーム・バッフ
ァを有するＧＰＲ間の関係が維持される。
ファ３４及び３８を使ってオペランドの位置及び演算の
結果を識別するので、好適には、どのバッファがリネー
ムされたかを管理するために割当て／割当て解除テーブ
ルが用いられる。例えば図２は、１つの例として６つの
リネーム・バッファを有するスーパスカラ・プロセッサ
装置の、プロセッサに格納された割当て／割当て解除テ
ーブル７０を示す。例えばテーブル７０は６つのスロッ
トを有し、それぞれが各リネーム・バッファに充てられ
る。各スロットに、ＩＤＮ（命令識別子）、ＧＰＲ（Ｇ
ＰＲ識別子）、リネーム（リネーム・バッファ識別
子）、及び有効（有効フィールド）のフィールドが含ま
れる。リネーム・バッファ・テーブル７０を使用するこ
とで、ディスパッチ装置４６は、どのリネーム・バッフ
ァが用いられているか、及びどれが使用できるかを正確
に管理することができる。また、どのレジスタが、ある
いはどのリネーム・バッファが後の命令に対応したデー
タを有しているかを識別するために、リネーム・バッフ
ァを有するＧＰＲ間の関係が維持される。
【００２０】通常、ディスパッチ装置４６は、リネーム
・バッファ３４が全て割当てられてしまえばリネーム・
バッファ３４の割当てを停止する。しかし実行装置は、
リネーム・バッファ３４が全て一杯のとき休止している
ことがある。従って、休止している実行装置によって実
行される可能性のある命令は、ディスパッチ装置４６に
よるディスパッチがないために遅れる。
・バッファ３４が全て割当てられてしまえばリネーム・
バッファ３４の割当てを停止する。しかし実行装置は、
リネーム・バッファ３４が全て一杯のとき休止している
ことがある。従って、休止している実行装置によって実
行される可能性のある命令は、ディスパッチ装置４６に
よるディスパッチがないために遅れる。
【００２１】従って本発明は、装置のリネーム・バッフ
ァが全て使用中のとき、実行装置への命令のディスパッ
チを可能にする方法及び装置を提供するものである。図
３に示すように、仮想リネーム・バッファのための余分
なスロットが追加されて、割当て／割当て解除テーブル
７０'が形成される。割当て／割当て解除テーブル７０'
のこれらのスロットでデータを追加することで、使用可
能なリネーム・バッファの不足によるディスパッチ装置
の停止回数は大幅に減少する。
ァが全て使用中のとき、実行装置への命令のディスパッ
チを可能にする方法及び装置を提供するものである。図
３に示すように、仮想リネーム・バッファのための余分
なスロットが追加されて、割当て／割当て解除テーブル
７０'が形成される。割当て／割当て解除テーブル７０'
のこれらのスロットでデータを追加することで、使用可
能なリネーム・バッファの不足によるディスパッチ装置
の停止回数は大幅に減少する。
【００２２】１つの例として図４及び図５に、テーブル
７０'が本発明に従ってどのように用いられるかを示
す。図４に示す通り、ディスパッチされた命令はそれぞ
れ、テーブルの実リネーム・バッファ部で使用可能な空
きスロットがある場合は、実リネーム・バッファにロー
ドされる。例えば、識別子０の命令（ＩＤＮ０）は、ｌ
ｗｚｘ Ｇ１８、ＯＰ１、ＯＰ２（オペランドのＯＰ１
とＯＰ２を加算して、メモリからターゲット・レジスタ
のＧＰＲ１８の位置にワードをロードする有効アドレス
を生じる）を含む。テーブルは最初は空で、他に実リネ
ーム・バッファが割当てられていないので、Ｇ１８はリ
ネーム・バッファ０すなわちＲ０とリネームされる。従
ってこの命令のターゲット・タグは１０００００という
ビット・シーケンスで表される。しかし、本発明に従っ
て、ターゲット・タグには追加ビット、リネーム・ビジ
ー・ビットも追加される。
７０'が本発明に従ってどのように用いられるかを示
す。図４に示す通り、ディスパッチされた命令はそれぞ
れ、テーブルの実リネーム・バッファ部で使用可能な空
きスロットがある場合は、実リネーム・バッファにロー
ドされる。例えば、識別子０の命令（ＩＤＮ０）は、ｌ
ｗｚｘ Ｇ１８、ＯＰ１、ＯＰ２（オペランドのＯＰ１
とＯＰ２を加算して、メモリからターゲット・レジスタ
のＧＰＲ１８の位置にワードをロードする有効アドレス
を生じる）を含む。テーブルは最初は空で、他に実リネ
ーム・バッファが割当てられていないので、Ｇ１８はリ
ネーム・バッファ０すなわちＲ０とリネームされる。従
ってこの命令のターゲット・タグは１０００００という
ビット・シーケンスで表される。しかし、本発明に従っ
て、ターゲット・タグには追加ビット、リネーム・ビジ
ー・ビットも追加される。
【００２３】図４に示したデータを使うと、実リネーム
・バッファが全て割当てられた場合、次の命令、すなわ
ち命令６（ＩＤＮ６）が仮想リネーム・バッファ・スロ
ット、例えば仮想リネーム・バッファ６のＲ６に割当て
られる。好適な実施例で、仮想リネーム・バッファは物
理的に存在するのではなく、オペランドの衝突がない場
合に、対応する実行装置に命令がディスパッチできるよ
うに、命令に割当てられる。命令は仮想リネーム・バッ
ファに割当てられているので、命令のリネーム・ビジー
・ビットがセットされる。従って、ＩＤＮ６のビット・
タグ・シーケンスに適した表現は１１０００００を含
み、最上位ビットは、セットされたリネーム・ビジー・
ビットを表す。従って実行装置は、リネーム・ビジー・
ビットのセット値を認識し、命令の処理はできるが、リ
ネーム・ビジー・ビットがリセットされるまでは終了で
きないことを確認する。
・バッファが全て割当てられた場合、次の命令、すなわ
ち命令６（ＩＤＮ６）が仮想リネーム・バッファ・スロ
ット、例えば仮想リネーム・バッファ６のＲ６に割当て
られる。好適な実施例で、仮想リネーム・バッファは物
理的に存在するのではなく、オペランドの衝突がない場
合に、対応する実行装置に命令がディスパッチできるよ
うに、命令に割当てられる。命令は仮想リネーム・バッ
ファに割当てられているので、命令のリネーム・ビジー
・ビットがセットされる。従って、ＩＤＮ６のビット・
タグ・シーケンスに適した表現は１１０００００を含
み、最上位ビットは、セットされたリネーム・ビジー・
ビットを表す。従って実行装置は、リネーム・ビジー・
ビットのセット値を認識し、命令の処理はできるが、リ
ネーム・ビジー・ビットがリセットされるまでは終了で
きないことを確認する。
【００２４】図５は、ある命令のリネーム・ビジー・ビ
ットがどのようにリセットされるかを示す。図の通り命
令、すなわち命令０が完了すると、これはテーブル７
０'から割当て解除される。この時点で、テーブルの仮
想リネーム・バッファ部にある第１命令エントリ、すな
わちＩＤＮ６に実リネーム・バッファＲ０が使用でき
る。命令ＩＤＮ６は次に、テーブルの実リネーム・バッ
ファ部にセットされる。これと共に、リネーム可能信号
がアサートされて、対応する実行装置に命令のリネーム
・バッファが実リネーム・バッファになっていることが
通知される。実行装置間での対応するＩＤＮ（ＩＤＮ６
等）の検索により、リネーム可能信号が正しい実行装置
に送られる。
ットがどのようにリセットされるかを示す。図の通り命
令、すなわち命令０が完了すると、これはテーブル７
０'から割当て解除される。この時点で、テーブルの仮
想リネーム・バッファ部にある第１命令エントリ、すな
わちＩＤＮ６に実リネーム・バッファＲ０が使用でき
る。命令ＩＤＮ６は次に、テーブルの実リネーム・バッ
ファ部にセットされる。これと共に、リネーム可能信号
がアサートされて、対応する実行装置に命令のリネーム
・バッファが実リネーム・バッファになっていることが
通知される。実行装置間での対応するＩＤＮ（ＩＤＮ６
等）の検索により、リネーム可能信号が正しい実行装置
に送られる。
【００２５】図６及び図７は、本発明に従って仮想リネ
ーム・バッファを含むリネーム・バッファの割当て／割
当て解除を示すフローチャートである。命令が受信され
ると（ステップ１００）、その命令を割当てるために実
リネーム・バッファが使用できるかどうか確認される
（ステップ１０２）。実リネーム・バッファが使用可能
な場合、命令はその実リネーム・バッファに割当てられ
る（ステップ１０４）。実リネーム・バッファが使用可
能ではない場合、すなわちテーブル７０'の実リネーム
・バッファ部が一杯なら、ステップ１０６で、仮想リネ
ーム・バッファが使用可能かどうか確認される。仮想リ
ネーム・バッファが使用可能でないなら、ステップ１０
８で、ディスパッチ装置が、仮想リネーム・バッファが
使用可能になるまで停止する。仮想リネーム・バッファ
が使用可能になると、その仮想リネーム・バッファが命
令に割当てられ、命令のリネーム・ビジー信号がセット
される（ステップ１１０）。
ーム・バッファを含むリネーム・バッファの割当て／割
当て解除を示すフローチャートである。命令が受信され
ると（ステップ１００）、その命令を割当てるために実
リネーム・バッファが使用できるかどうか確認される
（ステップ１０２）。実リネーム・バッファが使用可能
な場合、命令はその実リネーム・バッファに割当てられ
る（ステップ１０４）。実リネーム・バッファが使用可
能ではない場合、すなわちテーブル７０'の実リネーム
・バッファ部が一杯なら、ステップ１０６で、仮想リネ
ーム・バッファが使用可能かどうか確認される。仮想リ
ネーム・バッファが使用可能でないなら、ステップ１０
８で、ディスパッチ装置が、仮想リネーム・バッファが
使用可能になるまで停止する。仮想リネーム・バッファ
が使用可能になると、その仮想リネーム・バッファが命
令に割当てられ、命令のリネーム・ビジー信号がセット
される（ステップ１１０）。
【００２６】次にステップ１１２で、割当て／割当て解
除テーブル７０'の実リネーム・バッファ部にある現在
の命令が完了したかどうか確認される。完了した場合、
現在の命令はテーブル７０'の実リネーム・バッファ部
から割当て解除される（ステップ１１４）。次にステッ
プ１１６で、実リネーム・バッファ部に次の命令が割当
てられているか確認される。割当てられている場合、、
次の命令は現在の命令になる（ステップ１１８）。次に
プロセスは、仮想リネーム・バッファに命令があるかど
うかの確認に進む（ステップ１２０）。
除テーブル７０'の実リネーム・バッファ部にある現在
の命令が完了したかどうか確認される。完了した場合、
現在の命令はテーブル７０'の実リネーム・バッファ部
から割当て解除される（ステップ１１４）。次にステッ
プ１１６で、実リネーム・バッファ部に次の命令が割当
てられているか確認される。割当てられている場合、、
次の命令は現在の命令になる（ステップ１１８）。次に
プロセスは、仮想リネーム・バッファに命令があるかど
うかの確認に進む（ステップ１２０）。
【００２７】仮想リネーム・バッファに命令が割当てら
れている、すなわちステップ１２０が真なら、命令は仮
想リネーム部から割当て解除され、ステップ１２２で、
実リネーム・バッファに割当てられる。この実リネーム
・バッファは、ステップ１１４で、完了した現在の命令
から割当て解除されていたものである。また、命令が実
リネーム・バッファ部に割当てられたとき、リネーム可
能信号がステップ１２２で対応する実行装置に転送さ
れ、プロセスは先に進む（ステップ１１２）。ステップ
１２０が偽で、仮想リネーム・バッファ部に命令がない
場合、プロセスはステップ１１２に戻る。次の命令がな
いことがステップ１１６で確認されると、プロセスは完
了する。
れている、すなわちステップ１２０が真なら、命令は仮
想リネーム部から割当て解除され、ステップ１２２で、
実リネーム・バッファに割当てられる。この実リネーム
・バッファは、ステップ１１４で、完了した現在の命令
から割当て解除されていたものである。また、命令が実
リネーム・バッファ部に割当てられたとき、リネーム可
能信号がステップ１２２で対応する実行装置に転送さ
れ、プロセスは先に進む（ステップ１１２）。ステップ
１２０が偽で、仮想リネーム・バッファ部に命令がない
場合、プロセスはステップ１１２に戻る。次の命令がな
いことがステップ１１６で確認されると、プロセスは完
了する。
【００２８】従って、テーブル７０'の用法の全体は、
以下にまとめているように進行する。命令は、使用可能
な空きスロットがある場合は、テーブル７０'の実リネ
ーム・バッファ部にロードされる。命令はそれぞれ実リ
ネーム・バッファから完了する。実リネーム・バッファ
のスロットが全て一杯のとき、命令は仮想リネーム・バ
ッファ部にロードされる。仮想リネーム・バッファ部も
一杯なら、ディスパッチ停止の問題が生じるが、テーブ
ルの仮想リネーム・バッファ部のスロット数は、むしろ
安価に増やすことができ、この問題を克服することがで
きる。仮想リネーム・バッファ部の有効な命令それぞれ
にリネーム・ビジー・ビットがセットされる。仮想リネ
ーム・バッファ部の各命令は、実リネーム・バッファ部
の命令が完了すると実リネーム・バッファ部にロードさ
れる。実リネーム・バッファ部にロードされると、リネ
ーム可能信号がアサートされて、特定の実行装置に、実
リネーム・バッファが命令に対して有効になったことが
通知され、ここで命令を終了することができる。命令に
は、そのターゲット・オペランド用の実リネーム・バッ
ファが割当てられているからである。
以下にまとめているように進行する。命令は、使用可能
な空きスロットがある場合は、テーブル７０'の実リネ
ーム・バッファ部にロードされる。命令はそれぞれ実リ
ネーム・バッファから完了する。実リネーム・バッファ
のスロットが全て一杯のとき、命令は仮想リネーム・バ
ッファ部にロードされる。仮想リネーム・バッファ部も
一杯なら、ディスパッチ停止の問題が生じるが、テーブ
ルの仮想リネーム・バッファ部のスロット数は、むしろ
安価に増やすことができ、この問題を克服することがで
きる。仮想リネーム・バッファ部の有効な命令それぞれ
にリネーム・ビジー・ビットがセットされる。仮想リネ
ーム・バッファ部の各命令は、実リネーム・バッファ部
の命令が完了すると実リネーム・バッファ部にロードさ
れる。実リネーム・バッファ部にロードされると、リネ
ーム可能信号がアサートされて、特定の実行装置に、実
リネーム・バッファが命令に対して有効になったことが
通知され、ここで命令を終了することができる。命令に
は、そのターゲット・オペランド用の実リネーム・バッ
ファが割当てられているからである。
【００２９】以上、本発明について、実施例に従って説
明したが、当業者には明らかなように、実施例には様々
な変形が可能であり、変形例は、本発明の主旨と範囲か
ら逸脱しない。例えばリネーム・ビジー・ビットは１ビ
ットとして示しているが、本発明から逸脱することな
く、必要に応じて複数のビットを使用することができ
る。また例では、特定数のリネーム・バッファと仮想リ
ネーム・バッファを示したが、その個数は便宜上のもの
であり、本発明を限定するものではない。従って、当業
者は、本発明の主旨と範囲から逸脱することなく、様々
は変形を行うことができる。
明したが、当業者には明らかなように、実施例には様々
な変形が可能であり、変形例は、本発明の主旨と範囲か
ら逸脱しない。例えばリネーム・ビジー・ビットは１ビ
ットとして示しているが、本発明から逸脱することな
く、必要に応じて複数のビットを使用することができ
る。また例では、特定数のリネーム・バッファと仮想リ
ネーム・バッファを示したが、その個数は便宜上のもの
であり、本発明を限定するものではない。従って、当業
者は、本発明の主旨と範囲から逸脱することなく、様々
は変形を行うことができる。
【００３０】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００３１】（１）ディスパッチ装置に接続された複数
のリネーム・バッファを含むスーパスカラ・プロセッサ
の、前記ディスパッチ装置における機能停止を減らす方
法であって、前記ディスパッチ装置によってディスパッ
チされた命令に対する実リネーム・バッファの割当て及
び割当て解除を管理するステップと、前記実リネーム・
バッファが割当てられているときに、命令を割当てるた
めに仮想リネーム・バッファを少なくとも１つ提供する
ステップと、前記少なくとも１つの仮想リネーム・バッ
ファに割当てられた前記命令に、前記命令を完了できな
いことを前記プロセッサの実行装置に示すリネーム・バ
ッファ・ビジー信号のタグを付けるステップと、を含
む、方法。 （２）命令が完了し、前記実リネーム・バッファから割
当て解除されたときに、前記少なくとも１つの仮想リネ
ーム・バッファにある前記命令に実リネーム・バッファ
が割当てられる、前記（１）記載の方法。 （３）前記割当てられた実リネーム・バッファは、完了
した前記命令から割当て解除された実リネーム・バッフ
ァである、前記（２）記載の方法。 （４）前記少なくとも１つの仮想リネーム・バッファに
ある前記命令に前記実リネーム・バッファが割当てられ
たとき、リネーム可能信号を前記実行装置に提供するス
テップを含む、前記（２）記載の方法。 （５）前記リネーム可能信号が受信されたときに、前記
命令が完了可能である、前記（４）記載の方法。 （６）スーパスカラ・プロセッサにおけるリネーム・バ
ッファを効率的に使用する装置であって、複数のリネー
ム・バッファと、前記複数のリネーム・バッファに接続
されたディスパッチ装置と、前記ディスパッチ装置と前
記複数のリネーム・バッファに接続され、複数の実リネ
ーム・バッファ・スロットと、少なくとも１つの仮想リ
ネーム・バッファ・スロットを含み、前記少なくとも１
つの仮想リネーム・バッファ・スロットに割当てられた
命令にリネーム・ビジー信号を提供する、割当て／割当
て解除テーブルと、を含む、装置。 （７）前記装置が前記少なくとも１つの仮想リネーム・
バッファ・スロットに命令を割当てるときに、前記ディ
スパッチ装置が前記命令を実行装置にディスパッチす
る、前記（６）記載の装置。 （８）前記実行装置は前記命令を操作する、前記（７）
記載の装置。 （９）前記テーブルが前記命令を実リネーム・バッファ
に割当てるときに、前記装置は、リネーム可能信号を前
記実行装置に送信する、前記（８）記載の装置。 （１０）前記実行装置は、前記リネーム可能信号が受信
されたとき前記命令を完了する、前記（９）記載の装
置。
のリネーム・バッファを含むスーパスカラ・プロセッサ
の、前記ディスパッチ装置における機能停止を減らす方
法であって、前記ディスパッチ装置によってディスパッ
チされた命令に対する実リネーム・バッファの割当て及
び割当て解除を管理するステップと、前記実リネーム・
バッファが割当てられているときに、命令を割当てるた
めに仮想リネーム・バッファを少なくとも１つ提供する
ステップと、前記少なくとも１つの仮想リネーム・バッ
ファに割当てられた前記命令に、前記命令を完了できな
いことを前記プロセッサの実行装置に示すリネーム・バ
ッファ・ビジー信号のタグを付けるステップと、を含
む、方法。 （２）命令が完了し、前記実リネーム・バッファから割
当て解除されたときに、前記少なくとも１つの仮想リネ
ーム・バッファにある前記命令に実リネーム・バッファ
が割当てられる、前記（１）記載の方法。 （３）前記割当てられた実リネーム・バッファは、完了
した前記命令から割当て解除された実リネーム・バッフ
ァである、前記（２）記載の方法。 （４）前記少なくとも１つの仮想リネーム・バッファに
ある前記命令に前記実リネーム・バッファが割当てられ
たとき、リネーム可能信号を前記実行装置に提供するス
テップを含む、前記（２）記載の方法。 （５）前記リネーム可能信号が受信されたときに、前記
命令が完了可能である、前記（４）記載の方法。 （６）スーパスカラ・プロセッサにおけるリネーム・バ
ッファを効率的に使用する装置であって、複数のリネー
ム・バッファと、前記複数のリネーム・バッファに接続
されたディスパッチ装置と、前記ディスパッチ装置と前
記複数のリネーム・バッファに接続され、複数の実リネ
ーム・バッファ・スロットと、少なくとも１つの仮想リ
ネーム・バッファ・スロットを含み、前記少なくとも１
つの仮想リネーム・バッファ・スロットに割当てられた
命令にリネーム・ビジー信号を提供する、割当て／割当
て解除テーブルと、を含む、装置。 （７）前記装置が前記少なくとも１つの仮想リネーム・
バッファ・スロットに命令を割当てるときに、前記ディ
スパッチ装置が前記命令を実行装置にディスパッチす
る、前記（６）記載の装置。 （８）前記実行装置は前記命令を操作する、前記（７）
記載の装置。 （９）前記テーブルが前記命令を実リネーム・バッファ
に割当てるときに、前記装置は、リネーム可能信号を前
記実行装置に送信する、前記（８）記載の装置。 （１０）前記実行装置は、前記リネーム可能信号が受信
されたとき前記命令を完了する、前記（９）記載の装
置。
【図１】本発明に従ったコンピュータ装置のブロック図
である。
である。
【図２】従来の割当て／割当て解除テーブルの１つの例
を示す図である。
を示す図である。
【図３】本発明に従った仮想リネーム・バッファを含む
割当て／割当て解除テーブルを示す図である。
割当て／割当て解除テーブルを示す図である。
【図４】本発明に従った仮想リネーム・バッファを含む
割当て／割当て解除テーブルを示す図である。
割当て／割当て解除テーブルを示す図である。
【図５】本発明に従った仮想リネーム・バッファを含む
割当て／割当て解除テーブルを示す図である。
割当て／割当て解除テーブルを示す図である。
【図６】本発明に従った仮想リネーム・バッファを含む
割当て／割当て解除のプロセスのフローチャートを示す
図である。
割当て／割当て解除のプロセスのフローチャートを示す
図である。
【図７】本発明に従った仮想リネーム・バッファを含む
割当て／割当て解除のプロセスのフローチャートを示す
図である。
割当て／割当て解除のプロセスのフローチャートを示す
図である。
１０ プロセッサ １１ システム・バス １２ バス・インタフェース装置 １４ 命令キャッシュ １６ データ・キャッシュ １８ シーケンサ装置 ２０ 分岐装置 ２２ 固定小数点装置Ａ ２４ 固定小数点装置Ｂ ２６ 複合固定小数点装置 ２８ ロード／ストア装置 ３０ 浮動小数点装置 ３２ 汎用アーキテクチャ・レジスタ ３４ 固定小数点リネーム・バッファ ３６ 浮動小数点アーキテクチャ・レジスタ ３８ 浮動小数点リネーム・バッファ ３９ システム・メモリ ４０ 汎用レジスタ ４２ 桁上げビット・レジスタ ４６ ディスパッチ装置 ４８ 完了装置 ７０、７０' 割当て／割当て解除テーブル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラジェスト・ビィ・ペイテル アメリカ合衆国78748、テキサス州オース ティン、シルク・オーク・コーブ 9313
Claims (10)
- 【請求項１】ディスパッチ装置に接続された複数のリネ
ーム・バッファを含むスーパスカラ・プロセッサの、前
記ディスパッチ装置における機能停止を減らす方法であ
って、 前記ディスパッチ装置によってディスパッチされた命令
に対する実リネーム・バッファの割当て及び割当て解除
を管理するステップと、 前記実リネーム・バッファが割当てられているときに、
命令を割当てるために仮想リネーム・バッファを少なく
とも１つ提供するステップと、 前記少なくとも１つの仮想リネーム・バッファに割当て
られた前記命令に、前記命令を完了できないことを前記
プロセッサの実行装置に示すリネーム・バッファ・ビジ
ー信号のタグを付けるステップと、 を含む、方法。 - 【請求項２】命令が完了し、前記実リネーム・バッファ
から割当て解除されたときに、前記少なくとも１つの仮
想リネーム・バッファにある前記命令に実リネーム・バ
ッファが割当てられる、請求項１記載の方法。 - 【請求項３】前記割当てられた実リネーム・バッファ
は、完了した前記命令から割当て解除された実リネーム
・バッファである、請求項２記載の方法。 - 【請求項４】前記少なくとも１つの仮想リネーム・バッ
ファにある前記命令に前記実リネーム・バッファが割当
てられたとき、リネーム可能信号を前記実行装置に提供
するステップを含む、請求項２記載の方法。 - 【請求項５】前記リネーム可能信号が受信されたとき
に、前記命令が完了可能である、請求項４記載の方法。 - 【請求項６】スーパスカラ・プロセッサにおけるリネー
ム・バッファを効率的に使用する装置であって、 複数のリネーム・バッファと、 前記複数のリネーム・バッファに接続されたディスパッ
チ装置と、 前記ディスパッチ装置と前記複数のリネーム・バッファ
に接続され、複数の実リネーム・バッファ・スロット
と、少なくとも１つの仮想リネーム・バッファ・スロッ
トを含み、前記少なくとも１つの仮想リネーム・バッフ
ァ・スロットに割当てられた命令にリネーム・ビジー信
号を提供する、割当て／割当て解除テーブルと、 を含む、装置。 - 【請求項７】前記装置が前記少なくとも１つの仮想リネ
ーム・バッファ・スロットに命令を割当てるときに、前
記ディスパッチ装置が前記命令を実行装置にディスパッ
チする、請求項６記載の装置。 - 【請求項８】前記実行装置は前記命令を操作する、請求
項７記載の装置。 - 【請求項９】前記テーブルが前記命令を実リネーム・バ
ッファに割当てるときに、前記装置は、リネーム可能信
号を前記実行装置に送信する、請求項８記載の装置。 - 【請求項１０】前記実行装置は、前記リネーム可能信号
が受信されたとき前記命令を完了する、請求項９記載の
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/572458 | 1995-12-14 | ||
| US08/572,458 US5758117A (en) | 1995-12-14 | 1995-12-14 | Method and system for efficiently utilizing rename buffers to reduce dispatch unit stalls in a superscalar processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09179737A true JPH09179737A (ja) | 1997-07-11 |
| JP3045964B2 JP3045964B2 (ja) | 2000-05-29 |
Family
ID=24287889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8229043A Expired - Fee Related JP3045964B2 (ja) | 1995-12-14 | 1996-08-29 | スーパスカラ・プロセッサのリネーム・バッファを効率よく使用する方法及び装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5758117A (ja) |
| JP (1) | JP3045964B2 (ja) |
| KR (1) | KR100237989B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011018120A (ja) * | 2009-07-07 | 2011-01-27 | Nec Computertechno Ltd | 情報処理装置及びベクトル型情報処理装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6134645A (en) * | 1998-06-01 | 2000-10-17 | International Business Machines Corporation | Instruction completion logic distributed among execution units for improving completion efficiency |
| US6311267B1 (en) * | 1998-11-20 | 2001-10-30 | International Business Machines Corporation | Just-in-time register renaming technique |
| US6446194B1 (en) | 1999-07-08 | 2002-09-03 | International Business Machines Corporation | Virtual register renamed instruction issue for execution upon virtual/physical rename buffer wrap around detection signaling available physical register |
| US7669039B2 (en) * | 2007-01-24 | 2010-02-23 | Qualcomm Incorporated | Use of register renaming system for forwarding intermediate results between constituent instructions of an expanded instruction |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4574349A (en) * | 1981-03-30 | 1986-03-04 | International Business Machines Corp. | Apparatus for addressing a larger number of instruction addressable central processor registers than can be identified by a program instruction |
| JPS593642A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 制御レジスタ処理方式 |
| JPH03150637A (ja) * | 1989-11-08 | 1991-06-27 | Oki Electric Ind Co Ltd | パイプライン対応のレジスタ割付け方式 |
| US5303358A (en) * | 1990-01-26 | 1994-04-12 | Apple Computer, Inc. | Prefix instruction for modification of a subsequent instruction |
| US5280615A (en) * | 1990-03-23 | 1994-01-18 | Unisys Corporation | Out of order job processing method and apparatus |
| US5293631A (en) * | 1991-08-06 | 1994-03-08 | Hewlett-Packard Company | Analysis and optimization of array variables in compiler for instruction level parallel processor |
| US5386562A (en) * | 1992-05-13 | 1995-01-31 | Mips Computer Systems, Inc. | Circular scheduling method and apparatus for executing computer programs by moving independent instructions out of a loop |
| EP1107111A3 (en) * | 1992-12-31 | 2002-02-06 | Seiko Epson Corporation | System and method for register renaming |
| US5546554A (en) * | 1994-02-02 | 1996-08-13 | Sun Microsystems, Inc. | Apparatus for dynamic register management in a floating point unit |
| EP0676691A3 (en) * | 1994-04-06 | 1996-12-11 | Hewlett Packard Co | Device for saving and restoring registers in a digital computer. |
-
1995
- 1995-12-14 US US08/572,458 patent/US5758117A/en not_active Expired - Fee Related
-
1996
- 1996-08-29 JP JP8229043A patent/JP3045964B2/ja not_active Expired - Fee Related
- 1996-10-08 KR KR1019960044509A patent/KR100237989B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011018120A (ja) * | 2009-07-07 | 2011-01-27 | Nec Computertechno Ltd | 情報処理装置及びベクトル型情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100237989B1 (ko) | 2000-01-15 |
| JP3045964B2 (ja) | 2000-05-29 |
| US5758117A (en) | 1998-05-26 |
| KR970049491A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0762270B1 (en) | Microprocessor with load/store operation to/from multiple registers | |
| US5452426A (en) | Coordinating speculative and committed state register source data and immediate source data in a processor | |
| US7472258B2 (en) | Dynamically shared group completion table between multiple threads | |
| US6728866B1 (en) | Partitioned issue queue and allocation strategy | |
| US5974523A (en) | Mechanism for efficiently overlapping multiple operand types in a microprocessor | |
| US5611063A (en) | Method for executing speculative load instructions in high-performance processors | |
| US5951670A (en) | Segment register renaming in an out of order processor | |
| JP2783505B2 (ja) | 独立にアクセスされる中間記憶域を利用してスーパースカラ・プロセッサ・システムにおける命令ディスパッチを改善する方法およびシステム | |
| JPH06236273A (ja) | スーパースカラ・プロセッサ・システムにおいて複数命令を単一サイクルでディスパッチするための方法およびシステム | |
| US5913054A (en) | Method and system for processing a multiple-register instruction that permit multiple data words to be written in a single processor cycle | |
| JPH10312282A (ja) | 命令完了を改良するための方法および装置 | |
| KR100188502B1 (ko) | 처리 시스템 및 그의 동작 방법 | |
| US6463524B1 (en) | Superscalar processor and method for incrementally issuing store instructions | |
| JP3689369B2 (ja) | ２次リオーダ・バッファ・マイクロプロセッサ | |
| JP2682812B2 (ja) | オペレーションの処理システム及び方法 | |
| JP3155519B2 (ja) | スーパスカラ・プロセッサでストア命令を処理する方法及び装置 | |
| JPH11296371A (ja) | アウト・オブ・オ―ダ・レジスタ動作ための装置を有するデ―タ処理システムおよびその方法 | |
| US5802340A (en) | Method and system of executing speculative store instructions in a parallel processing computer system | |
| US6134645A (en) | Instruction completion logic distributed among execution units for improving completion efficiency | |
| US6209073B1 (en) | System and method for interlocking barrier operations in load and store queues | |
| US5765017A (en) | Method and system in a data processing system for efficient management of an indication of a status of each of multiple registers | |
| JP3045964B2 (ja) | スーパスカラ・プロセッサのリネーム・バッファを効率よく使用する方法及び装置 | |
| US5850563A (en) | Processor and method for out-of-order completion of floating-point operations during load/store multiple operations | |
| US5926645A (en) | Method and system for enabling multiple store instruction completions in a processing system | |
| US5765215A (en) | Method and system for efficient rename buffer deallocation within a processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |