JP2008521307A - 2倍のダイナミックレンジを得るために用いられるスイッチング回路 - Google Patents

2倍のダイナミックレンジを得るために用いられるスイッチング回路 Download PDF

Info

Publication number
JP2008521307A
JP2008521307A JP2007542011A JP2007542011A JP2008521307A JP 2008521307 A JP2008521307 A JP 2008521307A JP 2007542011 A JP2007542011 A JP 2007542011A JP 2007542011 A JP2007542011 A JP 2007542011A JP 2008521307 A JP2008521307 A JP 2008521307A
Authority
JP
Japan
Prior art keywords
transistor
voltage
switch
vcontrol
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007542011A
Other languages
English (en)
Other versions
JP4859841B2 (ja
JP2008521307A5 (ja
Inventor
ホルヘ・ビセンテ・ブラスコ・クラレット
ホセ・ルイス・カンプス・ソリアノ
ホセ・ルイス・ゴンサレス・モレノ
フランシスコ・ホセ・アンドレス・ナバロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Diseno de Sistemas en Silicio SA
Original Assignee
Diseno de Sistemas en Silicio SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Diseno de Sistemas en Silicio SA filed Critical Diseno de Sistemas en Silicio SA
Publication of JP2008521307A publication Critical patent/JP2008521307A/ja
Publication of JP2008521307A5 publication Critical patent/JP2008521307A5/ja
Application granted granted Critical
Publication of JP4859841B2 publication Critical patent/JP4859841B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10Modifications for increasing the maximum permissible switched voltage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Electronic Switches (AREA)
  • Networks Using Active Elements (AREA)
  • Dc-Dc Converters (AREA)

Abstract

2倍のダイナミックレンジを得るために用いられるスイッチング回路であり、ソース電圧に等しいピークレベルのスイッチング信号を、トランジスタにより、ピークからピークのレベルをソースの2倍にする。この発明の回路を形成する一連のキャパシタ(11、18)、抵抗(15、16)およびインダクタ(12)により、トランジスタ(17)が信号ソース(10)および負荷(19)に接続され、そして、スイッチ回路のオフ及びオン状態を制御するために、2つのコンプリメンタリ制御電圧(13および14)が印加される。

Description

この明細書のタイトルで述べたように、この発明は、多重通信システムに適用でき、特に、出力電圧がソース電圧よりも高い通信システムに適用できる、2倍のダイナミックレンジを得るために用いられるスイッチング回路に関する。ソース電圧の2値の値までの範囲のダイナミックレンジを持つ信号は、この発明のスイッチ回路で切り換えることができる。
多くの電子装置では、負荷を信号ソースに絶縁するか、またはそれに接続する手段を持つことは有利である。これは、通信手段からの信号の抽出および注入のために、特に情報通信システムに有利である。
これらの機能は従来技術では、スイッチによって実行され、そして、それらを実行する複数の方法がMOSFETトランジスタとBJTトランジスタで公知である。
いくつかのスイッチの例は、特許 US200311787の "スイッチ制御回路"および、EP1246363の "高周波スイッチ回路およびそれを用いた通信ターミナル"に開示されており、それらを使用する際の特定の問題を解決している。カーリングの問題は、高周波スイッチのアクティブ状態での挿入ロスのバンド内で最初の特許で解決されおり、他方、2番目の特許は、例えば雷や他の電気現象による負荷における雑音のため、制御されないスイッチングの問題を解決する。これらの2つの特許のいずれも、この発明における技術的問題、つまり、ピークからピークのレベルがソースの2倍である信号のスイッチングに対し、予測も解決もしていない。
一般に、アンプに関する出力信号にはソース電圧と等しくなる最大のピークからピークのレベルがあるので、従来の公知のスイッチの複数用途で十分である。より高い電圧範囲でのスイッチングのステップは不要である。残念ながら、これは、特許WO2004/038911で説明されたパワー結合回路のようないくつかのパワー結合回路が使用される場合には、有効ではない。この場合、出力のピークからピークの電圧はソース電圧より明らかに高い。その従来技術における唯一の解決策はソース電圧を増加させることであるが、その場合、このタイプの回路の製造および使用において、より多くの出費となる。
特許 US200311787 EP1246363
この発明のスイッチ回路は、ソース電圧より高いピークからピークの電圧範囲(この範囲を2倍にする)を達成することは、前記ソース電圧を交番する必要性をもって可能にする。これは、経済性の観点から、高いパワー信号のスイッチングに対し非常に効果的な解決を含む。
目的を達成するため、および上で示した欠点を回避するため、この発明は、ソース信号(Vsource)と外部負荷(Vload)の間に位置する、3端子のトランジスタ、インダクタ、2つの抵抗および2つのキャパシタを備えるスイッチ回路からなる。この回路は、電圧ソース(Vsource)をキャパシタによってトランジスタの第1の端子に接続し、コンプリメンタリ制御電圧(VCcontrol)の入力部をインダクタにより、トランジスタの第1の端子に接続し、制御電圧(VCcontrol)の入力部を抵抗により、トランジスタの第2の端子に接続し、制御電圧(VCcontrol)の入力部を別の抵抗により、トランジスタの第3の端子に接続し、そして、トランジスタの第3の端子をキャパシタにより、負荷(Zload)に制御することに特徴付けられる。同様に、制御電圧(VControl) およびそのコンプリメンタリ電圧 (VCcontrol) が印加される。これにより、ソース電圧の範囲の2倍のダイナミックレンジのスイッチ回路が得られる。
この発明の1実施例では、使用されたトランジスタは、逆方向のバイアスBJTトランジスタであり、別の実施例では、使用されたトランジスタは、順方向のバイアスBJTトランジスタである。
この発明は、別の実施例にて、使用されたトランジスタは、NチャンネルMOSFETトランジスタであり、更に別の実施例では、使用されたトランジスタは、PチャンネルMOSFETトランジスタである。
使用されたトランジスタが、 BJT NPN または N チャンネルMOSFET トランジスタの場合、制御電圧 (VControl) が、ソース電圧の最大の限界に等しい時、コンプリメンタリ制御電圧(VCcontrol)は、ソース電圧の最低の限界に等しく、スイッチはオンになる。一方、制御電圧 (VControl) が、ソース電圧の最低の限界に等しい時、コンプリメンタリ制御電圧(VControl)は、ソース電圧の最高の限界に等しく、スイッチはオフになる。
使用されたトランジスタが、 BJT PNP または P チャンネルMOSFET トランジスタの場合、制御電圧 (VControl) が、ソース電圧の最大の限界に等しい時、コンプリメンタリ制御電圧(VControl)は、ソース電圧の最低の限界に等しく、スイッチはオフになる。一方、制御電圧 (VControl) が、ソース電圧の最低の限界に等しい時、コンプリメンタリ制御電圧(VControl)は、ソース電圧の最高の限界に等しく、スイッチはオンになる。
他方、一つの実施例では、順バイアスBJT、逆バイアスBJTまたは、MOSFETトランジスタに印加されるソースは、ユニポーラである。一方、別の実施例では、前記ソースは、バイポーラであり、どのような場合でも、回路の有用性を維持する。言い換えれば、ソース電圧範囲の2倍のダイナミックレンジのスイッチングを達成する。
以下に、この明細書のより良い理解を提供し、そして、それの不可欠の部分を形成するために、この発明の目的が説明に役立ち、かつ、限定しない方法で示されたいくつかの図面が添付される。
この発明のいくつかの実施例の説明を、図面で用いた番号に関連して行う。2倍のダイナミックレンジスイッチ回路の特定のケースを扱う前に、スイッチの機能と有用性を提示することが必要である。主な機能として、ある瞬間で切り離し、そして別の瞬間で負荷を信号ソースに接続する、スイッチの使用は周知である。図1は、理想的な電圧制御のスイッチの図である。この場合、端子1および2は、スイッチへの端子であり、端子3は、制御端子である。
このスイッチは、制御端子3の状態に依存して、2つの異なる状態がある。スイッチがオンの時、ポイント1と2との間の電位差は0であり、通過する電流(I1)は、ソース電圧および負荷に依存していずれかの値を持つ。
V1-V2=V12=0
スイッチがオフの時、電流は0であり、2つの端子間の電圧はいずれかの値を持つ。
I1=I2=0
図2は、理想的な電圧制御のスイッチの特性カーブを示す。図面中の電圧V31およびV32は、オフ値V3とオン値V3との間の値であり、これらの値から、端子1および2間の電圧V12と、ポイント1での電流I1との比を知ることができる。
上で示した理想的なスイッチへのより現実的な近似は、図3に示されるように、MOSFETトランジスタにより達成される。この図中の異なる端子の電圧および電流は、トランジスタの端子(ドレインD、ソースSおよびゲートG)の電圧に対応する。
V45 = VDS V6 = VG I4 = ID
nチャンネルMOSFETでは、スイッチオンとなるには、ゲート電圧(VG)は、ドレインまたはソースのしきい値(VT)を超過すべきである。ソース電圧(VS)が0なら、VGS>VTの時にスイッチはオンになり、VGT<VTの時はオフになる。
この場合、端子4(D)および5(S)の入力電圧範囲は、端子6(G)に適用される制御電圧に依存する。オンの時、制御電圧が+Vdd、そしてオフの時、制御電圧が-Vddと仮定すると、入力電圧範囲の最高及び最低の限界は次式で与えられる。
VDmax = +Vdd -VT
VDmin = +Vdd -VT
他方、電圧範囲の最大の限界は、スイッチがオンである状態に依存する。スイッチへの入力電圧がこの値を超過するなら、VGS > VT (vGD > VT)の状態が起こらないので、スイッチはもうオンにならない。
VGD = VG -VD > VT; オン VG = +Vdd ; +Vdd -VD>VT
他方、電圧範囲の最低の限界は、スイッチがオフである状態に依存する。スイッチへの入力電圧がこの値を超過するなら、VGS > VT (VGD < VT)の状態が起こらないので、スイッチはもうオフにならない。
VGD = VG-VD<VT; オフ VG =-Vdd ; +Vdd -VD<VT
この場合、MOSFETで実施されたスイッチの総合範囲は、 [-Vdd-VT, +Vdd - VT] (ほぼ [-Vdd, +Vdd])であり、ソースVddの2倍となっている。
図4はこのスイッチの特性カーブを示す。理解できるように、抵抗かスイッチがオンの時に0でなく、また、スイッチがオフの時に絶縁が無限でないように、理想的なスイッチと明確な相違がある。
他方、図5でわかるように、スイッチはBJTトランジスタで実施できる。この場合、異なる端子の電圧および電流は、BJTトランジスタの端子(コレクタC、エミッタEおよびベースB)の電圧に対応する。
V78 = VCE V9 = VB I7 = IC
BJTのNPNでは、スイッチがオンになるためには、ベース電圧(VB)は、エミッタまたはコレクタのしきい値電圧(VBEsat)を超過していなくてはならない。そのため、エミッタ電圧(VE)が0なら、スイッチは、VBE>VBEsat でオンとなり、そしてVBE<VBEonでオフとなる。
Vcmax = Vcc - VBCsat
Vcmin = -VBCon
最大の限界は、スイッチがオンである状態により決定される。スイッチへの入力電圧がこの値を超過したなら、VBE>VBEsatとならないので、スイッチはもはやオンにならない。
VBC = VB -VC>VBCsat ; ON VB = Vcc ; Vcc -VC> VBCsat
最低の限界は、スイッチがオフである状態により決定される。スイッチへの入力電圧がこの値未満なら、VBE<VBEon (VBC<VBCon)とならないので、スイッチはもはやオフにならない。
VBC = VB - VC <VBCon ; OFF VB = 0 ; -Vc< VBCon
従って、BJTトランジスタによる従来の既知のスイッチ回路に対しては、ユニポーラの+Vcc ソースでは、合計の範囲は、[-VBEon, Vcc-VBEsat](ほぼ [0, +Vcc])である。
この場合のスイッチの特性カーブは、図6で理解され得る。この図面は、異なるバイアス(VBE)に対するいくつかのカーブを示す。そこでは、事実上、無視できる、あるオフセット電圧のために、ソースがゼロでないという事実に気付く。更に、BJTのスイッチは、直線性でなく(このことはダイナミックレンジを制限する)、対称ではなく、そして、制御端子を通じてある電流(IB)を要求する。このため、2つの端子を通じ、スイッチへ循環する電流は、異なる(IC IE).
一般に、およびスイッチを用いる遠隔通信での使用のために、その動作にほぼ直線性を維持する設計が必要となる。このことは図7で理解でき、前記領域は、あるバイアスのトランジスタで得られたカーブに対し、四角で示される。
要するに、BJTがある典型的なスイッチ回路に対し、ソース電圧の半分に等しい最大の振幅(ピークからピークのレベルがソース電圧に等しい)の信号を切り換えることは可能である。より高い振幅がある信号のスイッチングを実行しなければならない遠隔通信で複数の用途がある。そのため、この回路を使用するためには、適切なソースが独立して備えられなくてはならず、結果、コスト増を招く。
他方、この発明の回路は、言い換えれば、2倍のダイナミックレンジスイッチは、上記の問題のすべてが、トランジスタにより、ソース電圧に等しいピークレベル(ピーク・ピーク間電圧がソースの2倍)の信号をスイッチングすることを達成することによって解決されることを可能にする。このタイプのスイッチが使用される多数の用途があるが、最も適した用途の一つは、TDD(2重時分割)技術で、広範囲およびハイパワーの信号のスイッチングである。
この発明のスイッチの回路図は図8に示される。この回路は、信号ソース(Vsource)10と外部負荷(Zload)19との間に位置する、トランジスタ17、インダクタ12、2つの抵抗15および16、および、2つのキャパシタ11および18を備える。接続を明確にするため、トランジスタ17の3端子は、この図面では、参照番号20、21および22で示される。この回路では、ソース信号(Vsource)10は、キャパシタ11により、トランジスタ17の第1の端子20に接続され、コンプリメンタリ制御電圧(オーバーラインVControl)のための入力部13は、インダクタ12によりトランジスタ17の第1の端子20に接続され、制御電圧(VControl)のための入力部は、抵抗15によりトランジスタ17の第2の端子21に接続され、制御電圧(VControl)のための入力部14は、抵抗15によりトランジスタ17の第2の端子21に接続され、制御電圧(VControl)14のための入力部は、別の抵抗16によりトランジスタ17の第3の端子22に接続され、トランジスタ17の第3の端子22はキャパシタ18により、負荷(Zload)19に接続される。
この図では、前記電圧の一方が、ソース(Vsource)の一端であり、他方の電圧がソース電圧の他方の端部である限り、制御電圧(オーバーラインVControl)13は、制御電圧(VControl)のコンプリメンタリの電圧である。
+Vccのユニポーラソース電圧(VControl)が仮定されるなら、基本的なスイッチおよびそれのオンオフ状態に対してなされた解析と同じ解析を実行できる。
制御電圧(VControl)14がソース電圧(+Vcc)の1端に等しい時にスイッチはオンになり、一方、コンプリメンタリ電圧(オーバーラインVControl)13は、前記ソースの底部の一端(0)に等しい。
この一般的な回路のように、一般的なトランジスタを、BJTかMOSFETトランジスタで置き換える複数の実施例を実行することは可能である。図8の回路の動作を説明するために、一般的なトランジスタの替わりにBJTトランジスタが使用される。この場合、この発明のスイッチ回路のBJTトランジスタの端子に直流電流での電圧は以下の通りである。
VB = +Vcc VEDC= 0 VcDC = 0
スイッチは、キャパシタ11および12により、交流電流に結合されているので、つまり、
VE = VEDC+ = (オーバーラインVCcontrol) + Vsource = Vsource
Vc = VcDC +VcAC = (オーバーラインVCcontrol) + Vsource = Vsource
なので、そのスイッチのダイナミックレンジを知るために、コレクタおよびエミッタの電圧は、それの直流(VDC) および交流(VAC)の成分に分割され得る。
両電圧は、VcEsatを無視すれば、スイッチがオンの時、等しい。スイッチのオンが維持される条件を以下に示す。
VBE > VBEsat VBEsat (VBC > VBCsat)
これらの表現から、ソースからの交流電流の入力電圧の最高限界が得られる。
VBE = VB - VE = +Vcc - Vsource > VBEsat
Vsource < +Vcc - VBEsat
従って、スイッチされる最大電圧は、ほぼ、ソース電圧 +Vccになる。一方、制御電圧VControlがソース電圧の最低限界0に等しく、かつ、オーバーラインVControl13がソース電圧の最大限界 +Vccに等しい時、スイッチはオフになる。
この場合、トランジスタの端子に現れる直流電流の電圧は、次のようになる。
VB = 0 VEDC = +Vcc
この場合、スイッチがオフの時、そのスイッチのダイナミックレンジを知るために、コレクタの直流電流のバイアスを得ることが必要となる。トランジスタがもはやオフでなく、オンになる瞬時でのこの電圧は、エミッタの電圧に等しくなる。そのため、オフ状態とオン状態との間の限界を計算するため、スイッチがオフの時、コレクタ電圧はエミッタ電圧に等しい。
オン状態の場合と同様に、コレクタおよびエミッタの電圧は、それの2つの成分、直流(VDC)および交流(VAC)、に分割され得る。
VC = VEDC + VEAC = (オーバーラインVControl) + Vsource = +Vcc + Vsource
VC = VCDC + VCAC = (オーバーラインVControl) + Vsource = +Vcc + Vsource
スイッチがオフの状態で停止しないように、以下の条件が維持されることが必要である。
VBE < VBEon (VBC < VBCon)
この条件を拡張して、ソースから来る交流入力電圧の最低の限界を得る。
VBE = VB - VE = 0 -(Vcc + Vsource) < VBEon
Vsource > -Vcc - VBEon
従って、スイッチされ得る最低電圧は、ほぼソース電圧であり、但し、負の記号(-Vcc)である。
つまり、この発明の回路をスイッチングできるソース電圧のダイナミックレンジは、[-Vcc, +Vcc] であり、これは、単一極性ではダイナミックレンジが、[0, +Vcc] であるので、ソース電圧の2倍である。このため、この発明が従来の公知のスイッチ回路に対し、ダイナミックレンジを2倍にすることを、人は理解できる。
図9は、従来のスイッチの場合と、この発明のスイッチの場合の入力電圧限界の比較を示す。双方の場合でのソースは、0から+Vccの単一極性である。この図に示されるように、従来のスイッチは、それのオンと、それのオフの限界の間の範囲を持ち、この間の範囲はソースに等しい。一方、この発明の回路では、スイッチングトランジスタのバイアスの変化を引き起こす制御信号の正確な使用により、範囲はこの値の2倍である。
他方、BJTトランジスタは、その構成のため、完全に対称性でなく、しかし、そのようなスイッチの使用に対し、バイアスの観点から対称性であると仮定できる。言い換えれば、スイッチの使用に関して、スイッチングプロセスにおいて性能に大きな違いを与えることなく、バイアスを、(従来なされたように)ベースからエミッタへ、または、ベースからコレクタへ実行できる。より良好な結果は、前記の違いは僅かであるが、一つの形態または、使用したトランジスタの特性自体への他の依存で得られる。
ベースとコレクタ間のバイアスで、スイッチがオンした時、トランジスタは、直流で(つまり、静止状態で)、逆飽和状態でバイアスされる。交流信号がソースから一旦、現れると、スイッチへの入力電圧(または、負荷内の電流の向き)に依存して交互に、トランジスタのバイアスが、逆飽和から直流飽和に変化する。後者は、ベースとエミッタ間のトランジスタの従来のバイアスを用いた場合に起こる。
図10は、この発明の2倍のダイナミックレンジを持つスイッチ回路を示し、逆バイアスのBJT NPN トランジスタ23を持つ。動作および特性は、上で示したスイッチに対するものと本質的に同じであり、スイッチのダイナミック入力範囲に関する限り、上記の数式にて、エミッタ電圧をコレクタ電圧で置き換えることにより、示されている。
図11は、この発明に基づくスイッチの別の実施例を示し、BJT NPN トランジスタ24を持ち、順方向にバイアスされる。一方、図12は、使用したトランジスタが順方向にバイアスされたBJT NPN 25である実施例を示し、そして図13は、使用したトランジスタが逆方向にバイアスされたBJT NPN 16である実施例を示す。
最後に、図14および15は、MOSFETトランジスタが使用された特定の実施例を示す。図14は、N チャンネル MOSFET トランジスタ27を有する実施例であり、図15は、P チャンネル MOSFET トランジスタ28を有する実施例である。
理想的な電圧制御のスイッチの図 理想的な電圧制御のスイッチの特性カーブの図 MOSFETトランジスタにより作られたスイッチの従来の回路図 図3に示したMOSFETのスイッチの特性カーブの図 BJTトランジスタにより実施された従来の回路図 図5に示したBJTのスイッチの特性カーブの図 あるバイアスに対するBJTのスイッチの特性カーブのリニアエリアを示す図 この発明のスイッチ回路の一般的な回路図 通常のスイッチおよびこの発明の2倍の範囲のスイッチにおけるスイッチング範囲を比較した図 使用されたトランジスタが逆バイアスBJTのNPNトランジスタである、この発明の特定の実施例を示す図 使用されたトランジスタが順バイアスBJTのNPNトランジスタである、この発明の特定の実施例を示す図 使用されたトランジスタが順バイアスBJTのPNPトランジスタである、この発明の特定の実施例を示す図 使用されたトランジスタが逆バイアスBJTのPNPトランジスタである、この発明の特定の実施例を示す図 使用されたトランジスタがNチャンネルMOSFETトランジスタである、この発明の特定の実施例を示す図 使用されたトランジスタがPチャンネルMOSFETトランジスタである、この発明の特定の実施例を示す図
符号の説明
10:信号ソース(Vsource)
11:キャパシタ
12:インダクタ
13:制御電圧(オーバーラインVControl)
14:制御電圧(VControl)
15:抵抗
16:抵抗
17:トランジスタ
18:キャパシタ
19:外部負荷(Zload)
20:第1の端子
21:第2の端子
22:第3の端子

Claims (9)

  1. 信号ソース(Vsource)(10)と、外部負荷(Zload) (19)との間に位置する3つの端子(20、21および22)を有するトランジスタ(17)と、インダクタ(12)と、2つの抵抗(15および16)とを備える、2倍のダイナミックレンジを得るためのスイッチ回路であり、
    キャパシタ(11)を通じて、信号ソース (Vsource) (10)をトランジスタの第1の端子(20)に接続し、
    インダクタ(12)を通じて、コンプリメンタリ制御電圧(13)の入力部を、トランジスタ(17)の第1の端子(20)に接続し、
    抵抗(15)を通じて、制御電圧(VControl) (14)の入力部を、トランジスタ(17)の第2の端子(21)に接続し、
    別の抵抗(16)を通じて、制御電圧(VControl) (14)の入力部を、トランジスタ(17)の第3の端子(22)に接続し、
    キャパシタ(18)を通じて、トランジスタ(17)の第3の端子(22)を負荷(Zload)に接続し、そして
    制御電圧 (VControl) (14) およびそのコンプリメンタリ制御電圧(13)をスイッチ回路に印加して、ソース電圧の2倍のレンジをスイッチングするのダイナミックレンジを達成する、2倍のダイナミックレンジを得るためのスイッチ回路。
  2. 使用されるトランジスタは、逆バイアスのBJTトランジスタである請求項1記載の2倍のダイナミックレンジを得るためのスイッチ回路。
  3. 使用されるトランジスタは、順バイアスのBJTトランジスタである請求項1記載の2倍のダイナミックレンジを得るためのスイッチ回路。
  4. 使用されるトランジスタは、NチャンネルのMOSFETトランジスタである請求項1記載の2倍のダイナミックレンジを得るためのスイッチ回路。
  5. 使用されるトランジスタは、PチャンネルのMOSFETトランジスタである請求項1記載の2倍のダイナミックレンジを得るためのスイッチ回路。
  6. トランジスタがBJT NPN または N チャンネル MOSFETのものである場合、制御電圧(VControl) (14)がソース電圧の最大の限界に等しい時、コンプリメンタリ制御電圧(オーバーラインVControl)(13)は、ソース電圧の最低の限界に等しく、スイッチはオンであり、一方、制御電圧(VControl) (14)がソース電圧の最低の限界に等しい時、コンプリメンタリ制御電圧(オーバーラインVControl)(13)は、ソース電圧の最大の限界に等しく、スイッチはオフである請求項2、3または4のいずれかに記載の2倍のダイナミックレンジを得るためのスイッチ回路。
  7. トランジスタがBJT PNP または P チャンネル MOSFETのものである場合、制御電圧(VControl) (14)がソース電圧の最大の限界に等しい時、コンプリメンタリ制御電圧(オーバーラインVControl)(13)は、ソース電圧の最低の限界に等しく、スイッチはオフであり、一方、制御電圧(VControl) (14)がソース電圧の最低の限界に等しい時、コンプリメンタリ制御電圧(オーバーラインVControl)(13)は、ソース電圧の最大の限界に等しく、スイッチはオンである請求項2、3または5のいずれかに記載の2倍のダイナミックレンジを得るためのスイッチ回路。
  8. 単一極性のソースがスイッチ回路に印加される請求項1〜7のいずれかに記載の2倍のダイナミックレンジを得るためのスイッチ回路。
  9. 2極性のソースがスイッチ回路に印加される請求項1〜7のいずれかに記載の2倍のダイナミックレンジを得るためのスイッチ回路。
JP2007542011A 2004-11-16 2005-10-26 2倍のダイナミックレンジを得るために用いられるスイッチング回路 Expired - Fee Related JP4859841B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ES200402748A ES2263357B1 (es) 2004-11-16 2004-11-16 Circuito conmutador para la obtencion de un rango dinamico duplicado.
ESP200402748 2004-11-16
PCT/ES2005/000575 WO2006053916A2 (es) 2004-11-16 2005-10-26 Circuito conmutador para la obtención de un rango dinámico duplicado

Publications (3)

Publication Number Publication Date
JP2008521307A true JP2008521307A (ja) 2008-06-19
JP2008521307A5 JP2008521307A5 (ja) 2008-12-18
JP4859841B2 JP4859841B2 (ja) 2012-01-25

Family

ID=36407502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007542011A Expired - Fee Related JP4859841B2 (ja) 2004-11-16 2005-10-26 2倍のダイナミックレンジを得るために用いられるスイッチング回路

Country Status (13)

Country Link
US (1) US7619461B2 (ja)
EP (1) EP1826903B1 (ja)
JP (1) JP4859841B2 (ja)
KR (1) KR101172043B1 (ja)
CN (1) CN101300738B (ja)
AU (1) AU2005305821A1 (ja)
BR (1) BRPI0518436A2 (ja)
CA (1) CA2588265A1 (ja)
EA (1) EA010175B1 (ja)
ES (1) ES2263357B1 (ja)
IL (1) IL183219A (ja)
TW (1) TWI369074B (ja)
WO (1) WO2006053916A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151145B2 (ja) 2006-12-26 2013-02-27 ソニー株式会社 スイッチ回路、可変コンデンサ回路およびそのic

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU438109A1 (ru) * 1973-04-24 1974-07-30 Ордена Ленина Институт Проблем Управления Ключ
JPS57173228A (en) * 1981-04-20 1982-10-25 Hitachi Ltd Mos-fet switch
JPH0773202B2 (ja) * 1989-12-28 1995-08-02 三菱電機株式会社 半導体集積回路
JP3165751B2 (ja) * 1992-10-30 2001-05-14 株式会社東芝 半導体集積回路装置
JPH0832431A (ja) * 1994-07-11 1996-02-02 Shimada Phys & Chem Ind Co Ltd 信号切換器
JP3288209B2 (ja) * 1994-12-16 2002-06-04 松下電器産業株式会社 半導体集積回路
DE19747801A1 (de) * 1997-10-30 1999-05-06 Thomson Brandt Gmbh Schaltnetzteil
CN2377552Y (zh) * 1998-11-11 2000-05-10 四川大学电子技术公司 宽范围大功率开关稳压电源
US6861828B2 (en) * 2000-02-08 2005-03-01 The Furukawa Electric Co., Ltd. Apparatus and circuit for power supply, and apparatus for controlling large current load
JP3736356B2 (ja) * 2001-02-01 2006-01-18 日本電気株式会社 高周波スイッチ回路
JP3616343B2 (ja) 2001-03-27 2005-02-02 松下電器産業株式会社 高周波スイッチ回路およびそれを用いた通信端末装置
GB0130754D0 (en) 2001-12-21 2002-02-06 Lucas Industries Ltd Switch control circuit
ES2206053A1 (es) 2002-10-24 2004-05-01 Diseño De Sistemas En Silicio, S.A. Combinador de potencia.
JP2006332416A (ja) * 2005-05-27 2006-12-07 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
WO2006053916A2 (es) 2006-05-26
TW200638677A (en) 2006-11-01
EP1826903A4 (en) 2011-05-04
EP1826903B1 (en) 2012-12-05
US20090002047A1 (en) 2009-01-01
US7619461B2 (en) 2009-11-17
CN101300738B (zh) 2011-05-04
JP4859841B2 (ja) 2012-01-25
IL183219A0 (en) 2007-10-31
TWI369074B (en) 2012-07-21
KR20070100713A (ko) 2007-10-11
KR101172043B1 (ko) 2012-08-08
WO2006053916A3 (es) 2008-06-12
EA010175B1 (ru) 2008-06-30
EA200701089A1 (ru) 2007-12-28
ES2263357A1 (es) 2006-12-01
AU2005305821A1 (en) 2006-05-26
CN101300738A (zh) 2008-11-05
EP1826903A2 (en) 2007-08-29
CA2588265A1 (en) 2006-05-26
BRPI0518436A2 (pt) 2008-11-18
ES2263357B1 (es) 2007-11-16
IL183219A (en) 2013-11-28

Similar Documents

Publication Publication Date Title
US7138846B2 (en) Field effect transistor switch circuit
US20040196089A1 (en) Switching device
CN107222177B (zh) 一种放大器漏极电源电压切换电路
EP0921624B1 (en) Device for driving self arc-extinguishing type power element
US3124758A (en) Transistor switching circuit responsive in push-pull
JP4859841B2 (ja) 2倍のダイナミックレンジを得るために用いられるスイッチング回路
JP2008521307A5 (ja)
US3895238A (en) Driver circuit for high speed gating of a field effect transistor
KR20050109544A (ko) 무선 주파수 클램핑 회로
EP0528659A1 (en) Impedance multiplier
US6958650B1 (en) Push-pull buffer/amplifier
WO2016097709A1 (en) Differential comparator
US4467226A (en) Darlington complementary circuit for preventing zero crossover distortion
KR100257637B1 (ko) 제한된 출력전류를 가진 차동증폭기
US5087837A (en) Electronic circuit with capacitively enhanced switching
US11678115B2 (en) Playback device and control method
KR20000071299A (ko) 파워 증폭기 장치
US6870389B2 (en) Differential circuit with current overshoot suppression
JP3743446B2 (ja) 低ノイズcmos型アナログスイッチ
KR900015440A (ko) 차동 증폭기
JPH04310017A (ja) スイッチ回路
JP2021100158A (ja) ダイオードスイッチ駆動回路と方法
JPH10341119A (ja) 差動増幅回路
JPH0278317A (ja) 信号切替回路
CN111464159A (zh) 一种射频开关控制电路和方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081027

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees