JP2008517511A - 信号受信機およびモバイル通信装置 - Google Patents
信号受信機およびモバイル通信装置 Download PDFInfo
- Publication number
- JP2008517511A JP2008517511A JP2007536328A JP2007536328A JP2008517511A JP 2008517511 A JP2008517511 A JP 2008517511A JP 2007536328 A JP2007536328 A JP 2007536328A JP 2007536328 A JP2007536328 A JP 2007536328A JP 2008517511 A JP2008517511 A JP 2008517511A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- filter
- analog
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
- H03M3/394—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation among different orders of the loop filter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/462—Details relating to the decimation process
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
Abstract
例えば無線フロントエンドからの、信号電力の変動を受けやすいアナログ入力信号から所望信号を分離するための信号受信処理装置である。本装置は、可変利得増幅器およびディジタル信号をディジタル信号プロセッサに供給するためのアナログ−ディジタル変換器を具え、ディジタル信号プロセッサはディジタルフィルタを含む。本装置は、アナログ−ディジタル変換器及び/又は信号システムプロセッサユニットのフィルタリング精度を入力信号の信号品質に依存して調整する制御ユニットを具える。
Description
本発明は、信号電力の変動を受けやすいアナログ入力信号を所望信号の分離のためにディジタル的に処理する信号処理装置に関する。
本発明は、更に、前記アナログ入力信号をディジタル的に処理する装置を具えるモバイル通信装置に関する。
本発明は、ディジタル信号処理のためのアナログ−ディジタル変換の分野、特に、信号受信機において、低電力消費で受信入力信号から所望信号を分離するためにダイナミックレンジを調整する技術に関する。
本発明は、更に、前記アナログ入力信号をディジタル的に処理する装置を具えるモバイル通信装置に関する。
本発明は、ディジタル信号処理のためのアナログ−ディジタル変換の分野、特に、信号受信機において、低電力消費で受信入力信号から所望信号を分離するためにダイナミックレンジを調整する技術に関する。
特許文献1に、ディジタル通信受信機装置においてアナログ−ディジタル変換器(ADC)、特にシグマ−デルタ(SΔ)型の変換器を含むプログラマブルダイナミックレンジ受信機が開示されている。このような通信システムにおいては、信号受信機装置は信号電力の変動を受けやすいアナログ入力信号を受信し、該入力信号は他の信号成分から分離すべき情報信号成分を含んでいる。低減電力消費で所要レベルの性能を提供するプログラマブルダイナミックレンジ受信機が記載されている。受信機内のシグマ−デルタADCは複数のループを具える。各ループは所定のダイナミックレンジ性能を提供する。これらのループは所要のダイナミックレンジに基づいてイネーブルまたはディセーブルすることができる。シグマ−デルタADCは可調整バイアス電流を具えるものとして設計することもできる。バイアス電流を調整することにより、最小の電力消費でシグマ−デルタADCにより所要のダイナミックレンジを与えることができる。高いダイナミックレンジが必要とされないときはシグマ−デルタADCの基準電圧を減少させることができ、これによりシグマ−デルタADCおよびサポート回路に低バイアス電流を許容することが可能になる。シグマ−デルタADCのダイナミックレンジはサンプリング周波数に比例するオーバサンプリングレシオの関数でもある。高いダイナミックレンジは高いサンプリングレシオを必要とする。高いダイナミックレンジが必要とされないときは、サンプリング周波数を下げることができる。更に、シグマ−デルタADCのダイナミックレンジは受信機装置の動作モードに依存して設定することもできる。しかし、ダイナミックレンジを調整する既知の方法は十分にフレキシブル且つ正確でなく、追加の回路を必要とする。
本発明の目的は、電力消費を低減するためにダイナミックレンジを入力信号の品質に適応させるフレキシブルな手段を有するアナログ入力信号の電力処理装置を提供することにある。
この目的のために、本発明の第1の態様によれば、頭書に記載のアナログ入力信号をディジタル的に処理する装置は、アナログ入力信号を処理すべきディジタル信号に変換するアナログ−ディジタル変換器と、前記アナログ−ディジタル変換器からのディジタル信号をディジタル的に処理するディジタル信号プロセッサとを具え、前記ディジタル信号プロセッサが、ディジタルフィルタと、前記アナログ−ディジタル変換器およびディジタル信号プロセッサユニットの少なくとも一つのフィルタリング精度を前記入力信号のシステム品質に依存して調整する制御ユニットとを具えることを特徴とする。
上記の目的のために、本発明の第2の態様によれば、頭書に記載の通信装置は、上記のアナログ入力信号をディジタル的に処理する装置と、前記アナログ入力信号を供給する受信ユニットとを具えることを特徴とする。
本願発明の手段は、入力信号の品質に適応するフィルタリング精度を与えることにより入力信号を調整する効果を奏する。これにより、弱い入力信号またはたかい雑音または妨害レベルに対して高い複雑度のフィルタリングが設定され、明確で強く高品質の入力信号に対して低複雑度のフィルタリングが設定される。高品質入力信号に対してフィルタリングに必要とされる電力量が減少する。
本発明は、以下の認識にも基づくものである。既知の解決方法では、通常、ADCの基準電圧を調整するか、マルチループシグマ−デルタADCのループをスイッチオフするか、バイアス電流またはサンプリング周波数の調整によりシグマ−デルタADCの動作速度を調整することにより信号を処理している。しかし、本発明者は、例えばADCまたはディジタル信号プロセッサ内のフィルタの次数を調整することにより、または、入力信号を表すディジタルワードのビット数を調整することによりフィルタリング精度を調整することによって、ダイナミックレンジを調整し電力消費を低減する一層フレキシブルなツールを得ることができることを確かめた。
本発明装置の一実施例では、前記アナログ−ディジタル変換器はループフィルタを具えるループを含み、前記制御ユニットは前記ループフィルタのフィルタリング精度を調整するよう構成する。特定の実施例では、前記ループフィルタは、複数のループユニットの列を具え、そのループユニットの数に関連するフィルタ次数のループフィルタを構成し、前記制御ユニットは、少なくとも1つのループユニットを活性化または不活性化することによりフィルタ次数を調整することによって前記ループフィルタのフィルタリング精度を調整するよう構成する。この実施例は、悪い入力信号状態に対処するために複雑な高次ループフィルタをアナログ−ディジタル変換器内に得ることができるが、中または高品質の入力信号に対してフィルタの次数を容易に下げることができ、電力消費を十分に低下させることができる利点を有する。
本発明装置の一実施例では、前記制御ユニットは、ディジタル信号プロセッサ内のディジタルフィルタの少なくとも1つのフィルタセクションを活性化または不活性化することによってフィルタリング精度を調整するように構成する。フィルタセクションは、ディジタル積分器、乗算器、遅延線などを具えることができる。本発明者は、ディジタル処理は全能力で動作するとき大きな電力を必要とすることを確かめた。フィルタセクションまたはフィルタリングステップを減少させると所要の処理能力が減少する。この実施例は、ディジタル信号プロセッサを低クロック速度で動作させることを可能にし、また一時的に待機モードへ切り換えることを可能にする利点を有する。
本発明デバイスの一実施例では、前記制御ユニットは、ディジタルフィルタで処理すべきディジタル信号を表すワードのビット数を調整することによってフィルタリング精度を調整するように構成する。本発明者は、ディジタル処理は全能力で動作するとき大きな電力を必要とすることを確かめた。ビット数を減少させるとディジタル信号プロセッサを低処理能力で動作させることが可能になり、所要電力消費の減少が得られ有利である。
本発明装置の他の好適実施例は従属請求項に記載されており、それらの記載をここに援用する。
本発明のこれらの特徴及び他の特徴は以下に例示する実施例及び添付図面を参照すると明らかになる。
図1は調整可能なフィルタリング精度を有する受信機装置の構成図を示す。本装置は無線周波数フロントエンド12に結合されたアンテナ11を有する。フロントエンド12からのアナログ信号は自動利得制御を有する増幅器13に供給され、この自動利得制御は、例えば増幅器13の出力にあるアナログ信号強度検出器回路で信号電力を測定することにより達成される。増幅器は増幅したアナログ信号をアナログ−ディジタル変換器14(ADC)に供給し、この変換器がディジタル信号をディジタル信号プロセッサ15に供給する。ディジタル信号プロセッサは入力端子で受信された入力信号から所望信号を分離するためにディジタルフィルタを含む。このようなディジタル化受信機構成では、AADCは希望チャネルの情報信号をディジタル領域に変換するために受信機チェーン内のどこに設けてもよい。このディジタル化はよりフレキシブルな受信機構成をもたらし、例えばチャネルフィルタリング及び復調をディジタル領域で行うことができる。図中のRFフロントエンド12は希望チャネルを含む受信無線信号をIF周波数(零であることもある)に変換し、さらに隣接チャネル及び妨害を減衰させるために増幅及びチャネルフィルタリングのような予備信号調整も行う。希望チャネルの信号強度が小さすぎるまたは大きすぎる場合には、AGC増幅器13を用いて入力信号を増幅又は減衰し、入力信号をディジタル領域に適切に変換できるように調整する。これは、希望信号をADCの最大入力レベルにできるだけ近づけて、ADCの雑音寄与分をできるだけ小さくすることを意味する。
モバイル通信用のハンドセットおよびTVなどの他の通信装置では、フィルタや増幅器などのアナログ機能ブロックをディジタル領域内に含めるためにADCをアンテナにより近い位置に移す傾向にある。このようにすると、高い集積レベルのフレキシブルなシステムが低コストで少数の構成素子で得られる。
電気通信マーケットにおける別のトレンドは、同じ受信機チップで複数の通信標準(例えばGSM,EDGE,CDMAおよびUMTS)を受信可能にすることである。異なる標準は異なる帯域幅およびダイナミックレンジ要件を有する。これらのトレンドの結果、ADCおよび後続のシステム処理はこれらの帯域幅およびダイナミックレンジ要件のすべてを処理可能にする必要がある。
更に、ADCをアンテナにより近い位置へ移すことはADCの入力ダイナミックレンジが増大する問題を生ずる。この場合、ADCは、慣例の受信機構成ではアナログプレフィルタにより除去される大きな妨害信号に対処する必要がある。自動利得制御増幅器13の範囲は限定することもでき、また可変利得制御部はADCまたはディジタル領域に移すこともできる。従って、ダイナミックレンジ要件はディジタルフィルタにも適用され、面積と電力を消費することになる。携帯電池式アプリケーション、例えば携帯電話では、待機時間を増大するために低電力消費が重要である。
上記の問題に対処する本発明の方法は、信号処理装置内の種々のフィルタの1つ以上をスケーラブルにすることにより信号処理のダイナミックレンジを適応させることにある。ADCのダイナミックレンジは、妨害が受信機チェーン内の信号完全性を損ねないとともに許容ビットエラーレートを達成できるように入力信号をディジタル領域に変換すべくフィルタリング精度を適応させることにより設定される。大きな妨害または隣接チャネルがない場合には、ADC及び/又はディジタルフィルタのダイナミックレンジが低減され、電力の節約が得られる。この場合には、希望チャネルはADCおよびディジタルフィルタリングにより容易に分離される。妨害が増大すると、ADCおよびディジタルフィルタリングがそのフルダイナミックレンジ及びフィルタ複雑性に設定され、妨害の大きさの決定後に、信号処理のダイナミックレンジが節電のために再びスケールダウされる。
問題は、信号処理のダイナミックレンジをアナログ−ディジタル変換器およびディジタル信号プロセッサにより入力信号の異なる品質にどのように適応させるかである。そのために装置は、信号処理のフィルタリング精度をアナログ−ディジタル変換器4内でアナログフィルタ制御信号17により及び/又はディジタル信号プロセッサ15内でディジタルフィルタ制御信号18により調整する制御ユーザ16を含む。制御ユニット16はディジタル信号プロセッサ15に結合され、入力信号の信号品質を表す品質信号19を受信する。信号品質は所望信号の信号電力、入力信号に対する他の信号の妨害レベル、雑音レベルなどとすることができる。制御ユニットは信号品質を検出し、後に詳述するように、1つ以上のフィルタの次数を調整することにより、あるいは、ディジタルフィルタリングの計算精度を調整することによりフィルタリング精度を調整する。AGC増幅器13も制御ユニット16からのディジタル制御信号により制御することができる点に注意されたい。フィルタリング精度を調整する第1のオプションは、アナログ−ディジタル変換器内のループフィルタの次数を調整するものである。
図2はシグマ−デルタアナログーディジタル変換器を示す。シグマ−デルタ変換器は、伝達関数Hを有するループフィルタ42、アナログ信号をサンプル周波数fsでサンプリングするサンプリングユニット43及びその後段の量子化器Qを有し、出力信号Yを出力する。サンプリング周波数fsは:
fs=OSR・2・fBW
により設定される。ここで、OSRは出力サンプルレートを示し、fBWは所要の帯域幅を示す。ループは、ディジタル−アナログ変換器(DAC)45と入力信号X及びDAC45からの帰還信号を受信する加算ノード41とを経て帰還を与える。シグマ−デルタ変調器は、図6に示すように、信号帯域幅内の量子化雑音を抑圧するノイズシェーピングをもたらし、入力信号を無傷のままにする。
fs=OSR・2・fBW
により設定される。ここで、OSRは出力サンプルレートを示し、fBWは所要の帯域幅を示す。ループは、ディジタル−アナログ変換器(DAC)45と入力信号X及びDAC45からの帰還信号を受信する加算ノード41とを経て帰還を与える。シグマ−デルタ変調器は、図6に示すように、信号帯域幅内の量子化雑音を抑圧するノイズシェーピングをもたらし、入力信号を無傷のままにする。
図3はシグマ−デルタアナログ−ディジタル変換器の詳細モデルを示す。図2と同様に、入力ノード41とループフィルタ42が設けられているが、ディジタル出力信号Yの入力ノード41への帰還は直接接続により示されている。量子化器Q47のモデルは雑音源Nおよび利得係数Cとして詳細に示されている。出力Yは:
で定義される。C・Hが十分に大きい場合、出力信号Yは入力信号Xに等しくなり、追加の雑音成分は1/H、即ち図4に特定の実施例として示されるループフィルタによりノイズシェープされる。
図4はアナログ−ディジタル変換器用の調整可能なフィルタリング精度を有するループフィルタを示す。このループフィルタは一連のループユニット、即ち直列に接続された積分器ユニット61,62,63,64を具える。各積分器ユニットの出力はそれぞれの増幅ユニット67,68,69,65を経て加算ユニット66に結合される。各増幅ユニット67,68,69,65の増幅係数はそれぞれa1,a2.a3,a4で示す。スイッチングユニット31が第2のループフィルタ遊62に結合され、第1のループユニット61の出力信号または第2のループユニット62の出力信号を第3のループユニット63の入力に切り換える。第2のスイッチングユニット32が、第2の増幅ユニット68の出力を加算ユニット66へ接続または切断すべく設けられる。両スイッチングユニット31,32は、信号品質に依存して、制御ユニット16により供給されるフィルタ精度信号により制御され、第2のループユニット62と対応するぞユニット68とをバイパスする。異なるループユニット、1つ以上の他のループユニットおよび増幅ユニットにも同様のスイッチングユニットを設けてそれぞれのループユニットを活性化及び/又は不活性化してもよい点に注意されたい。スイッチングユニットは、不活性化またはバイパスされるユニットの電力消費を実際に低減させ、好ましくは残留電力消費を零に低減させるために設けられる。
本例のループフィルタは4次のフィルタであり、図に示すような積分器とフィードフォワード係数とから成る。積分器の数はノイズシェーピングの次数を決定する。スイッチングユニットによって、フィルタの次数は、例えば上述したように3次フィルタに調整される。他のフィルタ、例えば帯域通過フィルタまたはもっと複雑なフィルタ構造を使用することもできる点に注意されたい。後に、得られる伝達関数の一例について図7を参照して説明する。
図5はループフィルタおよびシグマ−デルタ変調器の閉ループの伝達関数を示す。ループフィルタ伝達関数は明確な低域通過特性を有する上位曲線71で示されている。水平軸は周波数を示し、垂直軸は応答を示す(左垂直軸にはdB単位で利得が示されている)。4次のループフィルタは図に示すように1ディケードに対して80dBの利得差に相当する。信号伝達関数STFは曲線72で示され、
に基づく。ノイズシェーピング伝達関数NTFは曲線73で示され、
に基づく。図から明らかなように、シグマデルタ変調器はノイズシェーピングを用いて信号帯域内の量子化雑音を抑圧し、入力信号を無傷のままにする。
図6はシグマデルタ変換器の出力スペクトルを示す。水平軸は周波数を示し、垂直軸はアナログ−ディジタル変換器の応答を示す。スペクトルに対して使用される帯域幅(RBW)は10kHzである。所望情報チャネルを含む入力信号に対する上述のノイズシェーピングは変換された入力信号曲線81で示される。この場合も1ディケードに対して80dBの利得差から4次ループフィルタのノイズシェーピングが明らかである。
図7は、入力信号および種々のフィルタ精度における伝達関数を示す。シグマデルタ変調器内のるフィルタの次数は所要のダイナミックレンジに適応化される。ディジタルフィルタの伝達関数への効果は以下の通りに図に示されている。帯域幅は、下位曲線24により示される高次フィルタ、中位曲線25で示される中次数フィルタおよび上位曲線26で示される低次フィルタによって決定される。大きな矢印27は、ノイズフロアがスケールアップされ、これによりダイナミックレンジが有効に決定される効果を示している。第1の所望信号51は低品質であり、曲線24の低ノイズフロアにてダイナミックレンジ54を必要とする。第2の所望信号52は中品質であり、中位曲線25の中ノイズフロアにてダイナミックレンジ55を必要とする。第3の所望信号53は高品質であり、高位曲線26の高ノイズフロアにてダイナミックレンジ56を必要とする。従って、所望信号が十分な品質を有する場合、即ち雑音に対して十分に強い場合には、ディジタルフィルタは帯域外の妨害または隣接チャネルに対して低度の抑圧を必要とし、活性化されるフィルタは簡単化され、電力消費が低下する。
上述した方法は、帯域通過シグマデルタ変調器、ナイキスト変換器などのような他のADCトポロジを有する装置にも有効である。例えば、ADC内のフィルタは他の積分器または共振器セクションおよび調整可能な利得係数を有する他のフィードバックまたはフィードフォワードユニットを含むことができる。多くの好適なフィルタリング構造が、例えばハンドブック「Delta-Sigma Data Converters, Theory, design, and Simulation」、Steven R. Norsworthy 他、(ISBN0-7803-1045-4)から知られている。適用されたフィルタ回路のフィルタリング精度は所要の方法、例えば所要数のセクションを設定することによって、及び/又は、利得係数を調整することによって帯域通過特性を適応させることにより調整することができる。
一実施例では、シグマデルタ偏重記録担体内のループフィルタ次数または他のタイプのADC内のフィルタリング精度のスケーリングを代替的にまたは付加的に行うために、ディジタルフィルタリングを処理すべき信号の品質およびダイナミックレンジに対して調整する。ディジタルフィルタは複数のセクションおよび対応するフィルタリング係数を有する有限インパルス応答とすることができる。制御ユニット16を、セクション及び/又はフィルタ係数のビット数、即ちディジタル精度を調整することによりフィルタリング精度を調整するために設ける。伝達関数は、ディジタルフィルタ内のアクティブフィルタセクションの数を設定することにより調整できる。更に、信号値を計算するビット数を調整することもできる。実施例では、ディジタルフィルタは信号処理ソフトウエアで実現し、フィルタリング精度の調整は適切なソフトウエア関数またはパラメータ設定を選択することにより実現することができる。
例えばディジタルワードの幅を制限することによるディジタルフィルタ内の量子化雑音抑圧の低下のために、より多くの量子化雑音が信号帯域幅に折り返され、受信パスのダイナミックレンジを減少するが、高品質の入力信号に対しては妨害または隣接チャネルがないので、これは許容される。
本発明を、主として、ループフィルタを有するシグマデルタ型アナログ−ディジタル変換器に基づく実施例により説明したが、本発明は、いくつかのフィルタリング要素を有する任意のタイプのアナログ−ディジタル変換器を用いて実現できる点に注意されたい。更に、本明細書において語「具える」は他の構成要素またはステップを除外するものでなく、要素の前の語「1つの」は複数の素子の存在を除外することを意図するものでなく、また各請求項に付加された構成素子の符号は単なる参考で本願発明の範囲を限定するものではなく、また本発明はハードウエアとソフトウエアの両方で実現でき、いくつかの手段はハードウエアの同一要素で実現できる。更に、本発明は実施例にのみ限定されず、本発明は上述した構成要件の一つ一つまたはそれらの組み合わせに特徴を有する。
Claims (10)
- 信号電力の変動を受けやすいアナログ入力信号を所望信号の分離のためにディジタル的に処理する信号処理装置において、当該装置は、
アナログ入力信号を処理すべきディジタル信号に変換するアナログ−ディジタル変換器と、
前記アナログ−ディジタル変換器からのディジタル信号をディジタル的に処理するディジタル信号プロセッサとを具え、
前記ディジタル信号プロセッサが、ディジタルフィルタと、前記アナログ−ディジタル変換器およびディジタル信号プロセッサの少なくとも一つのフィルタリング精度を前記入力信号のシステム品質に依存して調整する制御ユニットとを具えることを特徴とする信号処理装置。 - 前記アナログ−ディジタル変換器は、ループフィルタを具えるループを含み、前記制御ユニットは、前記ループフィルタのフィルタリング精度を調整するように構成されていることを特徴とする請求項1記載の装置。
- 前記ループフィルタは、複数のループユニットの列を具え、そのループユニットの数に関連するフィルタ次数のループフィルタを構成し、前記制御ユニットは、少なくとも1つのループユニットを活性化または不活性化することによりフィルタ次数を調整することによって前記ループフィルタのフィルタリング精度を調整するように構成されていることを特徴とする請求項2記載の装置。
- 前記ループユニットの列は積分器およびフィードフォワードユニットを具え、前記制御ユニットは、少なくとも1つの積分器を活性化または不活性化し、次いで少なくとも1つのフィードフォワードユニットを調整するように構成されていることを特徴とする請求項3記載の装置。
- 前記アナログ−ディジタル変換器はシグマ−デルタ変換器であり、前記ループフィルタは量子化器に結合されたアナログループフィルタであることを特徴とする請求項2記載の装置。
- 前記制御ユニットは、前記ディジタル信号プロセッサ内のディジタルフィルタの少なくとも1つのフィルタセクションを活性化または不活性化することによってフィルタリング精度を調整するように構成されていることを特徴とする請求項1記載の装置。
- 前記ディジタルフィルタは、複数のセクションおよび対応するフィルタリング係数を有し、前記制御ユニットは、前記セクションの数及び/又は前記フィルタリング係数の数を調整することによってフィルタリング精度を調整するように構成されていることを特徴とする請求項6記載の装置。
- 前記制御ユニットは、前記ディジタルフィルタで処理すべきディジタル信号の値を表すワードのビット数を調整することによってフィルタリング精度を調整するように構成されていることを特徴とする請求項1記載の装置。
- 前記制御ユニットは、前記入力信号の信号品質としてシステム電力または干渉レベルを検出することを特徴とする請求項1記載の装置。
- 請求項1−9のいずれかに記載のディジタル信号処理装置と、アナログ入力信号を供給する受信ユニットとを具えることを特徴とする通信装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04300685 | 2004-10-18 | ||
PCT/IB2005/053344 WO2006043207A1 (en) | 2004-10-18 | 2005-10-11 | Signal receiver and mobile communication device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008517511A true JP2008517511A (ja) | 2008-05-22 |
Family
ID=35695672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007536328A Withdrawn JP2008517511A (ja) | 2004-10-18 | 2005-10-11 | 信号受信機およびモバイル通信装置 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7605731B2 (ja) |
EP (1) | EP1805897B1 (ja) |
JP (1) | JP2008517511A (ja) |
CN (1) | CN101044685B (ja) |
AT (1) | ATE427586T1 (ja) |
DE (1) | DE602005013687D1 (ja) |
WO (1) | WO2006043207A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0423708D0 (en) * | 2004-10-26 | 2004-11-24 | Koninkl Philips Electronics Nv | Adapting filter to detected interference level |
ATE435527T1 (de) * | 2005-12-22 | 2009-07-15 | Ericsson Telefon Ab L M | Einstellung des filters eines zeitkontinuerlichen sigma-delta wandlers |
US20080056413A1 (en) * | 2006-08-29 | 2008-03-06 | Interdigital Technology Corporation | Adaptive agc approach to maximize received signal fidelity and minimize receiver power dissipation |
US10715209B2 (en) * | 2006-11-18 | 2020-07-14 | RF Micron, Inc. | Computing device for processing environmental sensed conditions |
CN101663818B (zh) | 2007-03-27 | 2013-07-10 | 飞思卡尔半导体公司 | 用于改变动态范围的装置 |
US7755523B2 (en) * | 2007-09-24 | 2010-07-13 | Nanoamp Mobile, Inc. | ADC use with multiple signal modes |
US20110075861A1 (en) * | 2008-06-12 | 2011-03-31 | Zoran Corporation | Method and Apparatus for Controlling Audio Input Amplitude |
US8731500B2 (en) * | 2009-01-29 | 2014-05-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Automatic gain control based on bandwidth and delay spread |
US9887728B2 (en) | 2011-02-03 | 2018-02-06 | The Board Of Trustees Of The Leland Stanford Junior University | Single channel full duplex wireless communications |
US9059766B2 (en) * | 2011-07-15 | 2015-06-16 | Intel IP Corporation | System and method for controlling current to certain components of a wireless communication device |
US10243719B2 (en) | 2011-11-09 | 2019-03-26 | The Board Of Trustees Of The Leland Stanford Junior University | Self-interference cancellation for MIMO radios |
US9325432B2 (en) | 2012-02-08 | 2016-04-26 | The Board Of Trustees Of The Leland Stanford Junior University | Systems and methods for full-duplex signal shaping |
TWI500275B (zh) * | 2012-07-12 | 2015-09-11 | Issc Technologies Corp | 使用類比數位轉換器進行寬頻接收訊號強度指示偵測之電路與方法 |
US11163050B2 (en) | 2013-08-09 | 2021-11-02 | The Board Of Trustees Of The Leland Stanford Junior University | Backscatter estimation using progressive self interference cancellation |
WO2015168700A1 (en) | 2014-05-02 | 2015-11-05 | The Board Of Trustees Of The Leland Stanford Junior University | Method and apparatus for tracing motion using radio frequency signals |
US10338205B2 (en) | 2016-08-12 | 2019-07-02 | The Board Of Trustees Of The Leland Stanford Junior University | Backscatter communication among commodity WiFi radios |
CN113037308B (zh) * | 2016-10-25 | 2022-10-11 | 华为技术有限公司 | 接收机 |
CN110100464A (zh) | 2016-10-25 | 2019-08-06 | 小利兰·斯坦福大学托管委员会 | 反向散射环境ism频带信号 |
US9960785B1 (en) * | 2017-04-06 | 2018-05-01 | Analog Devices Global | Dual-input analog-to-digital converter for improved receiver gain control |
US9985646B1 (en) | 2017-10-18 | 2018-05-29 | Schweitzer Engineering Laboratories, Inc. | Analog-to-digital converter verification using quantization noise properties |
US10033400B1 (en) | 2017-10-18 | 2018-07-24 | Schweitzer Engineering Laboratories, Inc. | Analog-to-digital converter verification using quantization noise properties |
US10630309B1 (en) * | 2019-04-18 | 2020-04-21 | Uniband Electronic Corp. | Signal receiver for radio signal strength indication estimation with sub-sampling analog-to-digital converter for radio frequency signal with constant envelope modulation |
US11159133B2 (en) * | 2019-12-17 | 2021-10-26 | The Boeing Company | Buffer circuit for radio frequency signals |
CN114221655A (zh) * | 2021-12-18 | 2022-03-22 | 武汉力通通信有限公司 | 一种模数转换器 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US510722A (en) * | 1893-12-12 | Device for preventing horses from cribbing | ||
US501224A (en) * | 1893-07-11 | eickershoff | ||
US613443A (en) * | 1898-11-01 | l crumrine | ||
US645939A (en) * | 1899-08-01 | 1900-03-27 | Henry P Cayce | Sash-balance. |
US653858A (en) * | 1899-11-15 | 1900-07-17 | George M Wright | Thill-coupling. |
US5012244A (en) | 1989-10-27 | 1991-04-30 | Crystal Semiconductor Corporation | Delta-sigma modulator with oscillation detect and reset circuit |
US5107225A (en) | 1990-11-30 | 1992-04-21 | Qualcomm Incorporated | High dynamic range closed loop automatic gain control circuit |
NL9100379A (nl) * | 1991-03-01 | 1992-10-01 | Philips Nv | Sigma-deltamodulator. |
US5774522A (en) * | 1995-08-14 | 1998-06-30 | Warburton; William K. | Method and apparatus for digitally based high speed x-ray spectrometer for direct coupled use with continuous discharge preamplifiers |
US5684850A (en) * | 1995-08-14 | 1997-11-04 | William K. Warburton | Method and apparatus for digitally based high speed x-ray spectrometer |
US5940441A (en) * | 1996-10-29 | 1999-08-17 | International Business Machines Corporation | Integrated adaptive cable equalizer using a continuous-time filter |
US6005901A (en) * | 1997-02-27 | 1999-12-21 | Advanced Micro Devices | Arrangement for asynchronous decimation using a frequency ratio estimator and method thereof |
US5757301A (en) * | 1997-05-01 | 1998-05-26 | National Science Council | Instability recovery method for sigma-delta modulators |
US6134430A (en) | 1997-12-09 | 2000-10-17 | Younis; Saed G. | Programmable dynamic range receiver with adjustable dynamic range analog to digital converter |
US6023641A (en) * | 1998-04-29 | 2000-02-08 | Medtronic, Inc. | Power consumption reduction in medical devices employing multiple digital signal processors |
US6438422B1 (en) * | 1998-10-28 | 2002-08-20 | Medtronic, Inc. | Power dissipation reduction in medical devices using adiabatic logic |
US6324228B1 (en) * | 1998-12-30 | 2001-11-27 | International Business Machines Corporation | Method and apparatus for robust frequency tracking in strong channel interference using carrier signal relative strength and frequency error |
JP2000307972A (ja) * | 1999-04-26 | 2000-11-02 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2001168748A (ja) * | 1999-12-14 | 2001-06-22 | Matsushita Electric Ind Co Ltd | デジタル信号受信装置 |
US6538588B1 (en) | 2000-09-18 | 2003-03-25 | Qualcomm, Incorporated | Multi-sampling Σ-Δ analog-to-digital converter |
US6459397B1 (en) | 2000-09-29 | 2002-10-01 | National Semiconductor Corporation | Saturation compensating analog to digital converter |
US6407689B1 (en) * | 2000-11-01 | 2002-06-18 | Qualcomm, Incorporated | Method and apparatus for controlling stages of a multi-stage circuit |
JP3813125B2 (ja) * | 2001-02-08 | 2006-08-23 | アナログ デバイスズ インコーポレイテッド | 可変フルスケールを有するマルチビット・シグマデルタ・アナログ・ディジタル変換器 |
US6754610B2 (en) * | 2001-05-16 | 2004-06-22 | Raytheon Company | Digital signal processing of resolver rotor angle signals |
US6891490B2 (en) * | 2002-06-05 | 2005-05-10 | Slicex, Inc. | Analog-to-digital converter with digital signal processing functionality to emulate many different sample frequencies, resolutions, and architectures |
US7106233B2 (en) * | 2003-01-30 | 2006-09-12 | Delphi Technologies, Inc. | Integrated galvanomagnetic sensor array system |
US7218258B2 (en) * | 2004-02-05 | 2007-05-15 | Broadcom Corporation | Method and system for mixed analog-digital automatic gain control |
US7151473B2 (en) * | 2004-08-20 | 2006-12-19 | Texas Instruments Incorporated | Digital detection of blockers for wireless receiver |
JP4122325B2 (ja) * | 2004-10-01 | 2008-07-23 | 松下電器産業株式会社 | 利得制御機能付きデルタシグマ変調回路 |
US7268715B2 (en) * | 2004-10-29 | 2007-09-11 | Freescale Semiconductor, Inc. | Gain control in a signal path with sigma-delta analog-to-digital conversion |
JP2006140600A (ja) * | 2004-11-10 | 2006-06-01 | Fujitsu Ltd | シグマデルタa/d変換器 |
US7358879B2 (en) * | 2005-08-09 | 2008-04-15 | Analog Devices, Inc. | ΔΣ modulator system with start up transient suppression |
EP1913689A1 (en) * | 2005-08-12 | 2008-04-23 | Maxlinear, Inc. | Wide dynamic range amplifier gain control |
US7724090B2 (en) * | 2006-06-05 | 2010-05-25 | Mediatek Inc. | Loop control apparatus and method thereof |
-
2005
- 2005-10-11 EP EP05794372A patent/EP1805897B1/en not_active Not-in-force
- 2005-10-11 WO PCT/IB2005/053344 patent/WO2006043207A1/en active Application Filing
- 2005-10-11 JP JP2007536328A patent/JP2008517511A/ja not_active Withdrawn
- 2005-10-11 DE DE602005013687T patent/DE602005013687D1/de active Active
- 2005-10-11 CN CN2005800356585A patent/CN101044685B/zh not_active Expired - Fee Related
- 2005-10-11 AT AT05794372T patent/ATE427586T1/de not_active IP Right Cessation
- 2005-10-11 US US11/577,500 patent/US7605731B2/en active Active
- 2005-10-11 US US11/577,499 patent/US7564396B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7564396B2 (en) | 2009-07-21 |
EP1805897A1 (en) | 2007-07-11 |
WO2006043207A1 (en) | 2006-04-27 |
DE602005013687D1 (de) | 2009-05-14 |
ATE427586T1 (de) | 2009-04-15 |
CN101044685A (zh) | 2007-09-26 |
US20080218392A1 (en) | 2008-09-11 |
US7605731B2 (en) | 2009-10-20 |
EP1805897B1 (en) | 2009-04-01 |
CN101044685B (zh) | 2012-03-21 |
US20080117087A1 (en) | 2008-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008517511A (ja) | 信号受信機およびモバイル通信装置 | |
CN108023596B (zh) | 电子设备、无线通信装置和控制δ-σadc的操作的方法 | |
CN107770708B (zh) | 具有可配置的灵敏度、频率响应和噪声传递函数的数字硅麦克风 | |
JP5154659B2 (ja) | フィードバックパスにおいてビット数の減少したマルチビットシグマ・デルタ変調器 | |
JP4897825B2 (ja) | 最適内蔵フィルタ関数を有するフィードフォワードシグマ−デルタad変換器 | |
US7268715B2 (en) | Gain control in a signal path with sigma-delta analog-to-digital conversion | |
US8324969B2 (en) | Delta-sigma modulator approach to increased amplifier gain resolution | |
JP4122325B2 (ja) | 利得制御機能付きデルタシグマ変調回路 | |
EP1949539B1 (en) | A signal processing circuit comprising a sigma delta analog to digital converter | |
US6922161B2 (en) | Delta-Sigma modulator for reducing quantization noise and oversampling ratio (OSR) | |
US5896101A (en) | Wide dynamic range delta sigma A/D converter | |
US8223051B2 (en) | Multi-bit sigma-delta modulator with reduced number of bits in feedback path | |
KR20060129544A (ko) | 시그마 델타 변조기 | |
US7151473B2 (en) | Digital detection of blockers for wireless receiver | |
JP2011526453A (ja) | デルタシグマ型アナログ−デジタル変換器、無線受信機、通信装置、方法、及びコンピュータプログラム | |
JP2005519560A (ja) | フィードフォワード経路を有するデルタシグマ変調器 | |
JP3289590B2 (ja) | D級電力増幅器 | |
JP2008517510A (ja) | 信号強度インジケータ | |
US6762703B1 (en) | Sigma delta modulator | |
EP3706316A1 (en) | Sigma-delta analog to digital converter | |
CN117997348A (zh) | 模数转换电路、芯片及录音设备 | |
WO2009053949A1 (en) | Analog to digital converter with multiple modes, signal processing system and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080423 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081008 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090911 |