CN117997348A - 模数转换电路、芯片及录音设备 - Google Patents
模数转换电路、芯片及录音设备 Download PDFInfo
- Publication number
- CN117997348A CN117997348A CN202410185574.4A CN202410185574A CN117997348A CN 117997348 A CN117997348 A CN 117997348A CN 202410185574 A CN202410185574 A CN 202410185574A CN 117997348 A CN117997348 A CN 117997348A
- Authority
- CN
- China
- Prior art keywords
- signal
- digital
- analog
- dynamic
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 119
- 238000013139 quantization Methods 0.000 claims abstract description 83
- 238000012545 processing Methods 0.000 claims abstract description 34
- 238000001914 filtration Methods 0.000 claims description 47
- 230000001276 controlling effect Effects 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 12
- 238000004364 calculation method Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 230000011664 signaling Effects 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 18
- 230000005236 sound signal Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本申请公开了一种模数转换电路、芯片及录音设备,该模数转换电路包括主通路模块、动态范围增强模块和动态数模转换模块,主通路模块用于将模拟信号和模拟反馈信号转换为待处理数字信号输出至动态范围增强模块,以及根据待处理数字信号和数字增益信号得到数字信号输出;动态范围增强模块用于对待处理数字信号进行动态量化处理,得到控制信号,以及产生数字增益信号;动态数模转换模块用于根据控制信号动态控制数模转换阵列中各DAC元件的开启和关闭,产生的模拟反馈信号。本申请的模数转换电路节省掉了前置固定增益的OPA,降低了功耗,节约了成本,并且通过动态控制数模转换阵列中各DAC元件的开启和关闭,进一步降低了功耗。
Description
技术领域
本申请涉及模数转换技术领域,具体涉及一种模数转换电路、芯片及录音设备。
背景技术
目前的录音设备,大多是通过麦克风采集声音信号,然后麦克风将接收到的声音信号转换为微弱的电信号,电信号再经过可编程增益放大器(Programmable GainAmplifier,PGA)放大后,输出到模数转换器(Analog To Digital Converter,ADC)变成数字信号,最后经数字处理后变成最终的信号输出。
在整个的信号处理通路上,PGA和ADC是主要的噪声源头,影响着最终的录音性能。通常来说,低噪声的PGA相对于低噪声的ADC而言更容易实现,因此,当ADC的性能不是很高时,通过动态调节PGA的增益可以提高整体通路的性能,使得录音性能更好,但是这也会大幅度提高通路的功耗和面积。
相关技术中也可以通过调节连接在ADC输入端口处的输入电阻来实现在ADC内部进行增益调节,但是,采用这种方式时需要在麦克风和ADC之间连接一运算放大器(Operational Amplifier,OPA),通过OPA提供低阻抗的输出电阻路径,隔离麦克风的等效输出电阻对增益的影响。然而,OPA的加入同样会导致功耗的增加。
发明内容
鉴于以上问题,本申请提供一种模数转换电路、芯片及录音设备,以解决上述技术问题。
第一方面,本申请提供一种模数转换电路,该模数转换电路包括主通路模块、动态范围增强模块和动态数模转换模块,动态数模转换模块包括数模转换阵列;
主通路模块,用于将模拟信号和来自动态数模转换模块的模拟反馈信号转换为待处理数字信号输出至动态范围增强模块,以及根据待处理数字信号和来自动态范围增强模块的数字增益信号得到数字信号输出;
动态范围增强模块,用于对待处理数字信号进行动态量化处理,得到控制信号输出至动态数模转换模块,以及产生数字增益信号输出至主通路模块;
动态数模转换模块,用于根据控制信号动态控制数模转换阵列中各DAC元件的开启和关闭,将产生的模拟反馈信号输出至主通路模块。
在本申请一种可能的实现方式中,主通路模块包括环路滤波器和量化器;
环路滤波器,用于对模拟信号和模拟反馈信号进行积分滤波处理,得到第一滤波信号输出至量化器;
量化器,用于对第一滤波信号进行量化处理,得到待处理数字信号输出至动态范围增强模块。
在本申请一种可能的实现方式中,主通路模块还包括乘法器和数字滤波器;
乘法器,用于根据待处理数字信号和数字增益信号得到待调制信号输出至数字滤波器;
数字滤波器,用于对待调制信号进行滤波处理,得到数字信号。
在本申请一种可能的实现方式中,主通路模块还包括数字滤波器,数字滤波器用于对待处理数字信号和数字增益信号进行滤波处理,根据滤波处理后的待处理数字信号和数字增益信号得到数字信号。
在本申请一种可能的实现方式中,动态范围增强模块包括第二滤波单元、幅度判断单元、动态功耗控制单元、解码单元、动态量化调制单元和数字增益计算单元;
第二滤波单元,用于对待处理数字信号进行滤波处理,得到第二滤波信号输出至幅度判断单元;
幅度判断单元,用于根据预设的最大幅度阈值和迟滞幅度阈值对第二滤波信号进行幅度检测,根据幅度检测结果输出进制调节信号至动态量化调制单元,以及输出轮询数量至动态功耗控制单元,轮询数量用于表征数模转换阵列中DAC元件的轮询开启的数量,轮询数量小于或者等于数模转换阵列中DAC元件的总数量;
动态功耗控制单元,用于根据轮询数量生成第一控制信号输出至动态数模转换模块;
解码单元,用于根据预设的数据扩展位数将待处理数字信号转换为预设编码信号输出至动态量化调制单元;
动态量化调制单元,用于根据进制调节信号调节当前输出进制值,得到目标进制值,利用目标进制值对预设编码信号进行动态量化,得到开启数量,输出携带开启数量的第二控制信号至动态数模转换模块,以及输出目标进制值至数字增益计算单元,其中,开启数量小于轮询数量;
数字增益计算单元,用于根据数据扩展位数和目标进制值得到数字增益信号。
在本申请一种可能的实现方式中,幅度判断单元用于:
若在预设时长内第二滤波信号的幅度持续小于阈值差,则输出第一调节信号至动态量化调制单元,第一调节信号用于指示动态量化调制单元调大当前输出进制值,阈值差为最大幅度阈值与迟滞幅度阈值之差;
若在预设时长内第二滤波信号的幅度持续大于阈值和,则输出第二调节信号至动态量化调制单元,第二调节信号用于指示动态量化调制单元调小当前输出进制值,阈值和为最大幅度阈值与迟滞幅度阈值之和;
若在预设时长内第二滤波信号的幅度持续不小于阈值差且不大于阈值和,则输出第三调节信号至动态量化调制单元,第三调节信号用于指示动态量化调制单元维持当前输出进制值。
在本申请一种可能的实现方式中,动态范围增强模块还包括跳变幅度判断单元,跳变幅度判断单元用于:
在检测到待处理数字信号的电平跳变的幅度大于预设幅度阈值时,输出复位信号至幅度判断单元,以使幅度判断单元能基于复位信号控制动态量化调制单元复位;和/或输出复位信号至动态量化调制单元,以使动态量化调制单元能响应于复位信号复位。
在本申请一种可能的实现方式中,动态数模转换模块包括动态元素匹配单元,动态元素匹配单元用于:
根据第一控制信号确定数模转换阵列中DAC元件的关闭数量,控制数模转换阵列中相应数量的DAC元件关闭,关闭数量为数模转换阵列中DAC元件的总数量与轮询数量之差;
根据第二控制信号和动态元素匹配算法动态控制数模转换阵列中未关闭的DAC元件基于开启数量轮询开启,以选择性接入主通路模块形成模拟反馈信号。
在本申请一种可能的实现方式中,数模转换阵列包括电流源阵列、电阻阵列和电容阵列中的至少一种。
第二方面,本申请还提供一种芯片,该芯片包括芯片主体和设于芯片主体的上述的模数转换电路。
第三方面,本申请还提供一种录音设备,该录音设备包括设备主体、设于设备主体的麦克风以及上述的模数转换电路或芯片。
从以上内容可得出,本申请具有以下的有益效果:
本申请提供的模数转换电路,通过动态范围增强模块对主通路模块输出的待处理数字信号进行动态量化处理,从而得到控制信号输出至动态数模转换模块,使得动态数模转换模块可以根据该控制信号动态控制数模转换阵列中各DAC元件的开启和关闭,将产生的模拟反馈信号输出至主通路模块,实现增益调节,节省掉了前置固定增益的OPA,降低了功耗,节约了成本,并且通过动态控制数模转换阵列中各DAC元件的开启和关闭,进一步降低了功耗。
本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是相关技术中的录音设备的一种架构示意图;
图2是相关技术中的DRE模块的一种结构示意图;
图3是相关技术中的在ADC内部调节增益的一种结构示意图;
图4是本申请实施例中提供的模数转换电路的一种模块示意图;
图5是本申请实施例中提供的主通路模块的一种结构示意图;
图6是本申请实施例中提供的环路滤波器的一种结构示意图;
图7是本申请实施例中提供的环路滤波器的另一种结构示意图;
图8是本申请实施例中提供的主通路模块的另一种结构示意图;
图9是本申请实施例中提供的主通路模块的又一种结构示意图;
图10是本申请实施例中提供的动态范围增强模块的一种结构示意图;
图11是本申请实施例中提供的动态量化调制单元的一种结构示意图;
图12是本申请实施例中提供的音频信号的一种频谱对照图;
图13是本申请实施例中提供的动态范围增强模块的另一种结构示意图;
图14是本申请实施例中提供的动态数模转换模块的一种结构示意图;
图15是本申请实施例中提供的模数转换电路的一种应用场景示意图;
图16是本申请实施例中提供的模数转换电路的另一种应用场景示意图。
具体实施方式
下面详细描述本申请的实施方式,实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性地,仅用于解释本申请,而不能理解为对本申请的限制。
为了使本技术领域的人员更好地理解本申请的方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整的描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请实施例中,需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
在本申请实施例的描述中,“示例”或“例如”等词语用于表示举例、说明或描述。本申请实施例中描述为“举例”或“例如”的任何实施例或设计方案均不解释为比另一实施例或设计方案更优选或具有更多优点。使用“示例”或“例如”等词语旨在以清晰的方式呈现相对概念。
另外,本申请实施例中的“多个”是指两个或两个以上,鉴于此,本申请实施例中也可以将“多个”理解为“至少两个”。“至少一个”,可理解为一个或多个,例如理解为一个、两个或更多个。例如,包括至少一个,是指包括一个、两个或更多个,而且不限制包括的是哪几个,例如,包括A、B和C中的至少一个,那么包括的可以是A、B、C、A和B、A和C、B和C、或A和B和C。
需要说明的是,本申请实施例中,“和/或”描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,字符“/”,如无特殊说明,一般表示前后关联对象是一种“或”的关系。
需要指出的是,本申请实施例中“连接”可以理解为电连接,两个电学元件连接可以是两个电学元件之间的直接或间接连接。例如,A与B连接,既可以是A与B直接连接,也可以是A与B之间通过一个或多个其它电学元件间接连接。
在介绍本申请的模数转换电路、芯片及录音设备之前,首先介绍本申请实施例的相关背景信息。
如图1所示,图1是相关技术中的录音设备的一种架构示意图,麦克风MIC接收到声音信号产生微弱的电信号,该电信号经过可编程增益放大器(Programmable GainAmplifier,PGA)放大后,输出到模数转换器(Analog To Digital Converter,ADC)变成数字信号,然后经过数字滤波器(Digital filter)、高通滤波器(High pass filter)以及数字增益模块(Digital Gain)等数字处理后变成最终的数字信号(Digital signal)输出。可以理解,输出的数字信号可以落盘存储或者输入到其他可以处理数字信号的模块中进行后续的处理。
在图1所示的整个通路上,有两个噪声源头,分别为PGA和ADC,影响着整个通路的录音性能。低噪声的PGA相对于低噪声的ADC而言更容易实现。
因此,在ADC性能比PGA性能低的情况下,若MIC的噪声为4uV,信噪比SNR为70db,PGA的噪声为2uV,ADC的噪声为10uV。
当PGA配置为0db增益,数字模块配置为0db增益时,整体通路是0db增益,此时整个通路的最终信噪比SNR为61.3db,性能损失8.7db;
而当PGA配置为26db增益,数字模块降低26db增益时,整体通路依旧是0db增益,但此时整个通路的最终信噪比SNR为69db,性能损失1db。
由此可以知道,在整体通路增益保持0db不变的情况下,当小信号输入时,如果采用PGA的0db增益来录音,则性能损失比采用26db增益来录音的性能损失更大,录音效果也就更差。
由于MIC的输入信号一般都是小信号,因此,相关技术中在MIC信号是小信号时,采用较大的PGA增益,以提高录音性能;当MIC信号是大信号时,采用较小的PGA增益,以避免输出摆幅溢出削波。
如图2所示,根据输入信号的大小来动态调节PGA增益、并通过数字增益反向补偿增益让整体通路增益不变的前提下,提高了ADC的小信号的性能,从而提高了动态范围。因此,如图1和图2所示,在ADC性能不是很高时,通过动态范围增强(Dynamic RangeEnhancer,DRE)模块输出控制信号(DRE control signal)动态调节PGA的增益和反向调节数字增益可以提高整体通路的性能,使得录音性能更好,但是这种方式会大幅度提高整体通路的功耗和面积,对成本和功耗均不利。
为了降低成本和功耗,相关技术中也可以在ADC内部进行增益调节,例如,通过调节ADC内部的数模转换模块的电流值大小或电阻值大小来调节增益。但是,采用这种方式时,会导致ADC整体通路的传输函数大幅度改变,可能会带来稳定性的风险;同时在调节电流值大小或电阻值大小的时候,电流或电阻的变化会有建立时间的过程,建立过程中的反馈信号会有比较大的偏差,从而导致ADC输出错误的数据。
为了避免这一问题,如图3所示,相关技术中也可以通过调节连接在ADC输入端口处的输入电阻来实现在ADC内部的增益调节,但是,采用这种方式时需要在麦克风和ADC之间连接一运算放大器(Operational Amplifier,OPA),通过OPA提供低阻抗的输出电阻路径,隔离麦克风的等效输出电阻对增益的影响。如果没有前置固定增益的OPA,则ADC的输入电阻是一直变化的,会导致麦克风的信号增益出现偏离,使得DRE中数字增益和模拟增益相互匹配的功能需求非常难以实现。因此,这种方式虽然不需要PGA,但是,OPA的加入同样会导致功耗的增加。
基于此,本申请提供一种模数转换电路、芯片及录音设备,以下分别进行详细说明。
首先,本申请实施例提供一种模数转换电路,参照图4,图4是本申请实施例中提供的模数转换电路的一种模块示意图,该模数转换电路100可以包括主通路模块110、动态范围增强模块120和动态数模转换模块130,该动态数模转换模块130包括数模转换阵列1301。
其中,主通路模块110可以用于将模拟信号和来自动态数模转换模块130的模拟反馈信号转换为待处理数字信号输出至动态范围增强模块120,以及根据待处理数字信号和来自动态范围增强模块120的数字增益信号得到数字信号输出。
动态范围增强模块120可以用于对待处理数字信号进行动态量化处理,得到控制信号输出至动态数模转换模块130,以及产生数字增益信号输出至主通路模块110。
动态数模转换模块130可以用于根据控制信号动态控制数模转换阵列1301中各DAC元件的开启和关闭,将产生的模拟反馈信号输出至主通路模块110。
本申请实施例中,该模拟信号可以是来自声音采样器件例如麦克风的信号,也可以是来自内部存储器或者其他外接存储模块、信号处理模块的信号。
如图4所示,在模数转换电路100应用于录音设备时,该录音设备可以配置有用于采集声音信号的麦克风MIC,通过麦克风MIC将采集到的声音信号转换为模拟信号后输出到主通路模块110中去。
在其他的一些实施例中,模拟信号也可以由录音设备的存储器响应来自中央处理器(Central Processing Unit,CPU)或者微控制单元(Microcontroller Unit,MCU)的触发信号发送至主通路模块110。
在另外的一些实施例中,模拟信号还可以是由与录音设备连接的外接存储器或信号处理模块输出至主通路模块110的信号。
本申请实施例中的模拟信号可以是单端信号、差分信号、经隔直处理的信号或未经隔直处理的信号等。可以理解的,模拟信号的类型可以根据实际应用场景进行确定,此处不作限定。
本申请实施例中,动态数模转换模块130可以输出一模拟反馈信号至主通路模块110的输入端。可以理解的,主通路模块110可以利用该模拟反馈信号对模拟信号进行模拟增益调节。
该主通路模块110在对模拟信号进行模拟增益调节后,还可以对调节后的信号进行相应的处理,例如积分、滤波、量化等,从而可以得到待处理数字信号输出至动态范围增强模块120。
本申请实施例中,该动态范围增强模块120可以对接收到的待处理数字信号进行动态量化,根据动态量化的参数配置可以确定模拟增益以及根据模拟增益反向确定数字增益,输出控制信号至动态数模转换模块130和输出数字增益信号至主通路模块110。
动态数模转换模块130在接收到控制信号后,便可以基于该控制信号动态控制数模转换阵列1301中各DAC元件的开启和关闭,从而产生模拟反馈信号输出至主通路模块110。
可以理解的,DAC元件即为数模转换阵列1301中的每一个小单元。本实施例中,该数模转换阵列1301可以包括现有的任一种电流源阵列、电阻阵列和电容阵列中的至少一种。
举例来说,若数模转换阵列1301为电流源阵列,则DAC元件为该电流源阵列中的每一个电流源;若数模转换阵列1301为电阻阵列,则DAC元件为该电阻阵列中的每一个电阻;若数模转换阵列1301为电容阵列,则DAC元件为该电容阵列中的每一个电容;若数模转换阵列1301为电流源阵列和电阻阵列的组合,则DAC元件为电流源阵列中的每一个电流源和电阻阵列中的每一个电阻。数模转换阵列1301的选择可以根据实际应用场景进行确定,具体此处不作限定。
本申请实施例中,数字增益由动态范围增强模块120基于模拟增益反向确定,因此主通路模块110在接收到数字增益信号后,可以基于该数字增益信号对待处理数字信号进行反向数字增益调节,使得模数转换电路100的整体通路增益维持不变,提高其动态范围。
本申请实施例提供的模数转换电路100,通过动态范围增强模块120对主通路模块110输出的待处理数字信号进行动态量化处理,从而得到控制信号输出至动态数模转换模块130,使得动态数模转换模块130可以根据该控制信号动态控制数模转换阵列1301中各DAC元件的开启和关闭,将产生的模拟反馈信号输出至主通路模块110,实现增益调节,节省掉了前置固定增益的OPA,降低了功耗,节约了成本,并且通过动态控制数模转换阵列1301中各DAC元件的开启和关闭,进一步降低了功耗。
同时,相较于相关技术中DRE模块独立于ADC来说,本申请实施例的模数转换电路100包括动态范围增强模块120,也就是将DRE全部实现在模数转换电路100的内部,可以降低DRE检查通路的延时,确保更快的响应速度;并且,通过动态控制数模转换阵列1301中各DAC元件的开启和关闭,不影响输入的模拟信号的增益,模拟增益调节也主要靠动态范围增强模块120内部的数字配置参数实现,使得模拟增益和数字增益的匹配更容易实现。
接下来,继续对图4所示的各单元模块以及在实际应用中可能采用的具体实施方式进行详细阐述。
如图5所示,在本申请一些实施例中,主通路模块110可以包括环路滤波器1101和量化器1102。
其中,环路滤波器1101可以用于对模拟信号和模拟反馈信号进行积分滤波处理,得到第一滤波信号输出至量化器1102。
量化器1102可以用于对第一滤波信号进行量化处理,得到待处理数字信号输出至动态范围增强模块120。
本申请实施例中,该环路滤波器1101可以采用现有的任一种类型的环路滤波器,包括但不限于有源环路滤波器、无源环路滤波器等。该量化器1102可以采用现有的任一种类型的量化器。
如图6所示,在一实施例中,该环路滤波器1101可以包括积分器11011和其他功能模块部分11012,其中,该积分器11011可以包括第一输入电阻R3、第一电容C1和第一级运算放大器OPA1。
具体的,第一输入电阻R3连接在第一级运算放大器OPA1的同相输入端,第一电容C1连接在该第一级运算放大器OPA1的同相输入端和输出端之间,该第一级运算放大器OPA1的输出端与其他功能模块11012的输入端连接,其他功能模块11012的输出端与量化器1102的输入端连接。从而通过该积分器11011和其他功能模块11012实现对模拟信号和模拟反馈信号的积分滤波处理。
可以理解的,图6中示出的结构对应的是模拟信号为单端信号的应用场景,若模拟信号为差分信号,则如图7所示,该积分器11011还可以包括第二输入电阻R4和第二电容C2。此时,第一电容C1连接在该第一级运算放大器OPA1的同相输入端和第一输出端之间,第二输入电阻R4连接在第一级运算放大器OPA1的反相输入端,第二电容C2连接在该第一级运算放大器OPA1的反相输入端和第二输出端之间。差分的模拟信号和模拟反馈信号分别输入到该积分器11011中,通过该积分器11011和其他功能模块11012实现对差分的模拟信号和模拟反馈信号的积分滤波处理。
本申请实施例中,第一滤波信号经量化器1102量化处理后,可以产生Mbits的待处理数字信号输出至动态范围增强模块120。
如图8所示,在本申请一些实施例中,主通路模块110还可以包括乘法器1103和数字滤波器1104。
该乘法器1103可以用于根据待处理数字信号和数字增益信号得到待调制信号输出至数字滤波器1104。
数字滤波器1104可以用于对待调制信号进行滤波处理,得到数字信号输出。
本实施例中,该乘法器1103可以采用现有的任一种乘法器,数字滤波器1104可以采用现有的任一种针对于数字信号的滤波器,如图8所示,本实施例中对待处理数字信号的数字增益调节在数字滤波器1104之前进行。
如图9所示,在另一实现方式中,对待处理数字信号的数字增益调节也可以在数字滤波器1104内进行,此时,主通路模块110可以包括数字滤波器1104,该数字滤波器1104可以用于对待处理数字信号和数字增益信号进行滤波处理,根据滤波处理后的待处理数字信号和数字增益信号得到数字信号。
请参阅图10,在本申请一些实施例中,动态范围增强模块120可以包括第二滤波单元1201、幅度判断单元1202、动态功耗控制单元1203、解码单元1204、动态量化调制单元1205和数字增益计算单元1206。
其中,第二滤波单元1201可以用于对待处理数字信号进行滤波处理,得到第二滤波信号输出至幅度判断单元1202。
本申请实施例中,该第二滤波单元1201可以采用现有的任一种滤波器,在一种具体实现方式中,该第二滤波单元1201可以是级联积分-累加抽取(Cascaded Integrator-Comb decimator,CIC)滤波器,通过该CIC滤波器可以把待处理数字信号中高频的噪声能量滤除。
本实施例中,还可以通过配置寄存器的方式调节该CIC滤波器的级数和长度,从而平衡CIC滤波器的延时和滤波效果。
例如,若级数和长度设置偏小,则CIC滤波器的延时较小,响应速度较快,但可能滤波效果较差,输出的第二滤波信号的抖动较大;而若级数和长度设置偏大,则CIC滤波器的滤波效果会较好,输出的第二滤波信号的抖动较小,但延时较大,响应速度较慢。因此,CIC滤波器的级数和长度可以根据实际应用场景进行配置。
本申请实施例中,该第二滤波单元1201可以对量化器1102输出的Mbits的待处理数字信号进行滤波处理,得到滤除了高频噪声的第二滤波信号输出至幅度判断单元1202,其中,M可以是2、3、4、5等任意值。
幅度判断单元1202可以用于根据预设的最大幅度阈值、迟滞幅度阈值和预设时长对第二滤波信号进行幅度检测,根据幅度检测结果输出进制调节信号至动态量化调制单元1205,以及输出轮询数量至动态功耗控制单元1203,该轮询数量用于表征数模转换阵列1301中DAC元件的轮询开启的数量,可以理解,轮询数量小于或者等于数模转换阵列1301中DAC元件的总数量。
本实施例中,该幅度判断单元1202具体可以用于:
若在预设时长内第二滤波信号的幅度持续小于阈值差,则输出第一调节信号至动态量化调制单元1205,该第一调节信号可以用于指示动态量化调制单元1205调大当前输出进制值,该阈值差是最大幅度阈值与迟滞幅度阈值之差;
若在预设时长内第二滤波信号的幅度持续大于阈值和,则输出第二调节信号至动态量化调制单元1205,该第二调节信号可以用于指示动态量化调制单元1205调小当前输出进制值,该阈值和是最大幅度阈值与迟滞幅度阈值之和;
若在预设时长内第二滤波信号的幅度持续保持在阈值差与阈值和之间(包括阈值差以及阈值和),则输出第三调节信号至动态量化调制单元1205,该第三调节信号可以用于指示动态量化调制单元1205维持当前输出进制值。
本申请实施例中,该最大幅度阈值可以根据过往经验或多次实验结合实际应用场景进行确定,例如,该最大幅度阈值可以是-18dbFS至-6dbFS之中的任意值,迟滞幅度阈值可以是0dbFS至5dbFS之中的任意值。预设时长可以通过寄存器进行配置,例如,该预设时长可以是10μs至2s内的任意值。
举例来说,若当前输出进制值为4,预设时长为1s,最大幅度阈值为-15dbFS,迟滞幅度阈值为5dbFS,则阈值差为-20dbFS,阈值和为-10dbFS。
如果第二滤波信号的幅度在1s内始终小于-20dbFS,则幅度判断单元1202输出第一调节信号至动态量化调制单元1205,用于指示动态量化调制单元1205将当前输出进制值4调大至5(假设调节步长为1)。
如果第二滤波信号的幅度在1s内始终大于-10dbFS,则幅度判断单元1202输出第二调节信号至动态量化调制单元1205,用于指示动态量化调制单元1205将当前输出进制值4调小至3(假设调节步长为1)。
而如果第二滤波信号的幅度始终保持在-20dbFS与-10dbFS之间,则幅度判断单元1202输出第三调节信号至动态量化调制单元1205,用于指示动态量化调制单元1205维持当前输出进制值4不变。
为了能够在信号幅度变大时实现快速响应,避免因输出进制值未及时调整导致幅度太大而失真,在一实施例中,信号幅度增大时用于判断的预设时长和信号幅度减小时用于判断的预设时长可以分别设置为不同值,例如信号幅度增大时用于判断的预设时长可以设置为100μs,信号幅度减小时用于判断的预设时长可以设置为1s。
此时,如果第二滤波信号的幅度在1s内始终小于-20dbFS,则幅度判断单元1202输出第一调节信号至动态量化调制单元1205,用于指示动态量化调制单元1205将当前输出进制值4调大至5(假设调节步长为1)。
如果第二滤波信号的幅度在100μs内始终大于-10dbFS,则幅度判断单元1202输出第二调节信号至动态量化调制单元1205,用于指示动态量化调制单元1205将当前输出进制值4调小至3(假设调节步长为1),以实现快速响应。
而如果第二滤波信号的幅度始终保持在-20dbFS与-10dbFS之间,则幅度判断单元1202输出第三调节信号至动态量化调制单元1205,用于指示动态量化调制单元1205维持当前输出进制值4不变。
本实施例中,幅度判断单元1202还可以根据第二滤波信号的幅度以及变化情况,得到轮询数量输出至动态功耗控制单元1203。
举例来说,可以根据数模转换阵列1301中DAC元件的总数量将轮询数量分为4段,分别为DAC元件的总数量的1/4、1/2、3/4以及全部。相对应的,可以将第二滤波信号的幅度与DAC元件对应的多个幅度值进行比较,从而匹配不同的轮询数量。
例如,当第二滤波信号的幅度小于DAC元件全部开启时对应的总幅度的1/8时,轮询数量为DAC元件的总数量的1/4;
当第二滤波信号的幅度小于总幅度的3/8且大于或者等于总幅度的1/8时,轮询数量为DAC元件的总数量的1/2;
当第二滤波信号的幅度小于总幅度的5/8且大于或者等于总幅度的3/8时,轮询数量为DAC元件的总数量的3/4;
当第二滤波信号的幅度大于或者等于总幅度的5/8时,轮询数量为DAC元件的总数量。
本实施例中,当第二滤波信号的幅度由低到高变化且超过某一上限阈值时,幅度判断单元1202输出的轮询数量可以立即变大;而当第二滤波信号的幅度由高往低变化且越过某一下限阈值时,幅度判断单元1202可以在监测到第二滤波信号的幅度在预设时长内都持续小于该下限阈值后,再输出变小的轮询数量至动态功耗控制单元1203,从而规避短暂的信号波动所带来的不利影响。
本申请实施例中,动态功耗控制单元1203在接收到来自幅度判断单元1202的轮询数量后,可以根据该轮询数量生成第一控制信号输出至动态数模转换模块130,从而控制动态数模转换单元130中数模转换阵列1301的运行。
本申请实施例中,解码单元1204可以用于根据预设的数据扩展位数将待处理数字信号转换为预设编码信号输出至动态量化调制单元1205。
该解码单元1204可以采用现有的任意一种类型的解码器,预设的数据扩展位数可以取任意的整数值,例如0、1、2、3等,具体可以根据实际应用场景进行配置。
假设数据扩展位数取值为N,则解码单元1204可以根据数据扩展位数N来扩展量化器1102输出的Mbits待处理数字信号的位宽,从而解码单元1204输出的数据为(M+N)bits位宽。本实施例中,扩展的Nbits数据可以通过补充0、伪随机噪声或通过模拟电路产生的随机噪声来实现。
举例来说,若M为5,则量化器1102输出5bits的待处理数字信号,假设该待处理数字信号的数据大小为15(二进制表示为01111);N设置为4,添加的噪声数据的大小为5(二进制表示为0101),则解码单元1204扩展后的输出即预设编码信号为9bits,该预设编码信号的数据大小为245(二进制表示为011110101)。可以理解的,当N设为0时,则表示不对待处理数字信号进行扩展。
本申请实施例中,动态量化调制单元1205可以用于根据来自幅度判断单元1202的进制调节信号调节当前输出进制值,得到目标进制值,利用该目标进制值对来自解码单元1204的预设编码信号进行动态量化,得到开启数量,输出携带该开启数量的第二控制信号至动态数模转换模块130,以及输出目标进制值至数字增益计算单元1206,其中,该开启数量小于轮询数量。
本实施例中,该动态量化调制单元1205可以对来自解码单元1204的预设编码信号进行截取和截取误差调制。
如图11所示,该动态量化调制单元1205可以包括动态量化器12051和环路滤波器单元12052,预设编码信号X跟经过环路滤波器单元12052的信号相加后,形成输入信号U输入到动态量化器12051,该动态量化器12051根据当前输出进制值K对输入信号U进行高位截取,得到输出信号Y也就是第二控制信号送入动态数模转换模块130,该输出信号Y由输入信号U除以当前输出进制值K的结果取整所得,动态量化器12051的输入与输出之间的差值为量化误差E送入环路滤波器单元12052完成反馈。
本实施例中,可以为动态量化器12051配置一参数K作为量化用的输出进制值,K可以是大于或者等于1的任意数值,例如2、3.5、6等。
幅度判断单元1202输出的进制调节信号送入动态量化器12051,当该进度调节信号为第一调节信号时,则当前输出进制值K基于预设的调节步长增大得到目标进制值;当该进度调节信号为第二调节信号时,则当前输出进制值K基于预设的调节步长减小得到目标进制值;当该进度调节信号为第三调节信号时,则当前输出进制值K保持不变,即得到目标进制值为K。本实施例中,调节步长的大小可以通过寄存器进行配置及调节,调节步长可以是正的小数或整数,例如1、1.5、2等。
动态量化器12051根据调节后的当前输出进制值K即目标进制值K对解码单元1204送过来的(M+N)bits的数据再进行重新量化调制,改变数据的输出位宽后,得到携带有开启数量的第二控制信号输出至动态数模转换模块130。
其中,动态量化器12051的输出信号Y=fix(U/K),fix表示归0取整,例如fix(5.4)=5,fix(-3.1)=-3;量化误差E=U-Y*K,输入信号U=X+E*((1-z^-1)^n+1)。
本申请实施例中,动态量化器12051输出的Y的绝对值即为开启数量,该开启数量表示数模转换阵列1301中需要开启的DAC元件的数量。
相对于解码单元1204输出的(M+N)bits的预设编码信号,由于目标进制值K是大于或者等于1的任意数值,因此动态量化器12051输出的数据位宽降低了,相当于用更少数量的DAC元件代替了原数据所对应数量的DAC元件,等效于动态量化器12051提高了K倍的增益。
参见图12示出的频谱图,可以看到目标进制值K取不同值时数字信号的幅度变化,由图12中右上角放大的小图可以看到,随着目标进制值K的增大,数字信号的增益由-32db逐步变化为-12db。
可以理解的,本实施例中对动态量化调制单元1205的举例说明并不是动态量化调制单元1205唯一的实现方式,所有通过动态量化方式重新调节位宽来达到动态调节增益DRE的方式都应在本申请的保护范围内。
本申请实施例中,数字增益计算单元1206可以用于根据动态量化调制单元1205的目标进制值得到数字增益信号。
本实施例中,解码单元1204的数据扩展位数N可以使动态量化调制单元1205实现更为细致的量化计算,而在实际应用中,数据扩展位数N通常提前设置为一固定值。可以理解,模拟的输出增益为K,通过调节目标进制值K可以配置模拟增益,而相对应的,数字增益的计算则可以是1除以目标进制值K,即1/K,从而实现了模拟增益和数字增益的匹配,确保通路增益不变。
可以理解的,为了补偿主通路模块110的信号处理延时,在本申请一些实施例中,数字增益计算单元1206还可以配置有延时单元(图中未示出),通过该延时单元对主通路模块110的信号处理延时进行补偿,在延时补偿后再输出数字增益信号至主通路模块110,提高增益调节的精准性。
如图13所示,在本申请一些实施例中,动态范围增强模块120还可以包括跳变幅度判断单元1207,该跳变幅度判断单元1207可以用于:
在检测到待处理数字信号的电平跳变的幅度大于预设幅度阈值时,输出复位信号至幅度判断单元1202,以使幅度判断单元1202能基于复位信号控制动态量化调制单元1205复位;和/或输出复位信号至动态量化调制单元1205,以使动态量化调制单元1205能响应于复位信号复位。
本申请实施例中,该跳变幅度判断单元1207可以作为异常处理模块,如果待处理数字信号的电平跳变的幅度大于预设幅度阈值,则意味着模数转换电路100可能存在异常,此时跳变幅度判断单元1207可以输出复位信号送入幅度判断单元1202,使得幅度判断单元1202能响应于该复位信号触发动态量化调制单元1205复位,例如将目标进制值K复位为初始值等;另外,幅度判断单元1202还可以响应于该复位信号控制动态功耗控制单元1203的轮询数量变为DAC元件的总数量,以使所有的DAC元件全部启用。
在另一种实现方式中,跳变幅度判断单元1207也可以直接输出复位信号至动态量化调制单元1205,使得动态量化调制单元1205响应于该复位信号触发复位。
在又一种实现方式中,跳变幅度判断单元1207也可以同时输出复位信号至幅度判断单元1202和动态量化调制单元1205,以确保动态量化调制单元1205执行复位操作。
如图14所示,在本申请一些实施例中,动态数模转换模块130可以包括动态元素匹配单元1302,动态元素匹配单元1302可以用于:
根据第一控制信号确定数模转换阵列1301中DAC元件的关闭数量,控制数模转换阵列1301中相应数量的DAC元件关闭,该关闭数量为数模转换阵列1301中DAC元件的总数量与轮询数量之差;
根据第二控制信号和动态元素匹配算法动态控制数模转换阵列1301中未关闭的DAC元件基于开启数量轮询开启,以选择性接入主通路模块110中形成模拟反馈信号。
本申请实施例中,动态元素匹配单元1302在接收到第一控制信号后,可以根据该第一控制信号中的轮询数量确定数模转换阵列1301中DAC元件的关闭数量。举例来说,DAC元件的总数量为200,轮询数量为100,则关闭数量为100,从而动态元素匹配单元1302可以控制200个DAC元件中的其中100个关闭。
然后,根据第二控制信号和动态元素匹配算法动态控制剩余的100个未关闭的DAC元件基于开启数量例如50,轮询开启和关闭,从而每一轮时,从100个未关闭的DAC元件中选择性开启50个DAC元件接入主通路模块110形成模拟反馈信号。
本实施例中,动态元素匹配算法可以采用现有的动态元素匹配算法,动态元素匹配单元1302基于该动态元素匹配算法可以平均数模转换阵列1301中的每个DAC元件的使用频率,从而降低DAC元件之间的失配带来的性能影响。
可以理解的,当目标进制值K较大或者待处理数字信号较小时,需要开启的DAC元件的数量较少,因此,关闭数量较大,通过动态元素匹配单元1302控制不需要使用的DAC元件关闭,可以节省功耗。
在上述实施例的基础上,本申请实施例还提供一种芯片,该芯片可以包括芯片主体和设于该芯片主体的上述的模数转换电路100。
该芯片可以搭载于电子设备上,此处的电子设备包括但不限于麦克风信号采集装置、无线麦克风、具有录音功能的音箱或其他电子设备等。
该芯片因设有上述实施例的模数转换电路100,从而具有上述任一实施例中模数转换电路100具有的全部有益效果,此处不再赘述。
在上述实施例的基础上,本申请实施例还提供一种录音设备,该录音设备可以包括设备主体、设于设备主体的麦克风和上述的模数转换电路100或芯片。
该录音设备包括但不限于麦克风信号采集装置、无线麦克风、具有录音功能的音箱或其他电子设备等。
该录音设备因设有上述实施例的模数转换电路100,从而具有上述任一实施例中模数转换电路100具有的全部有益效果,此处不再赘述。
下面结合具体应用场景对本申请的模数转换电路进行详细说明。
应用场景一
参见图15示出的录音笔,该录音笔包括麦克风MIC、Σ-ΔADC以及存储器,其中Σ-ΔADC的主通路上包括环路滤波器和量化器,麦克风MIC的输出端与环路滤波器的输入端连接,量化器的输出端通过一乘法器连接数字滤波器,数字滤波器的输出端连接于该存储器。该环路滤波器包括积分器和其他功能模块,其中,该积分器包括输入端电阻(R5和R6)、积分电容(C3和C4)以及运放OPA。
Σ-ΔADC还包括动态范围增强模块和动态数模转换模块,其中,动态范围增强模块包括跳变幅度判断单元、解码器、CIC滤波器、数字增益计算单元、动态量化调制器、幅度判断单元以及动态功耗控制单元,该动态数模转换模块包括动态元素匹配单元和电流源阵列。
主通路的信号处理过程为:
麦克风MIC将采集到的声音信号转换为差分模拟音频信号输入到环路滤波器中,差分模拟音频信号中的同相模拟音频信号输入到运放OPA的同相输入端,反相模拟音频信号输入到运放OPA的反相输入端;电流源阵列产生的同相模拟反馈信号也输入到运放OPA的同相输入端,反相模拟反馈信号也输入到运放OPA的反相输入端,通过同相模拟反馈信号和反相模拟反馈信号对麦克风MIC输出的差分模拟音频信号进行增益调节。
积分器和其他功能模块对输入的信号进行积分滤波处理后,得到滤波信号输出到量化器,量化器对该滤波信号进行量化后,输出待处理数字信号到乘法器,通过数字增益计算单元输出到乘法器的数字增益信号对待处理数字信号进行数字增益调节后,得到待调制信号送入数字滤波器,经数字滤波器处理,得到最终的数字音频信号送入存储器进行落盘存储。
其中,同相模拟反馈信号、反相模拟反馈信号以及数字增益信号的产生过程为:
量化器输出的待处理数字信号经CIC滤波器滤除高频噪声后,输出滤波后的信号送入幅度判断单元,幅度判断单元根据预设的最大幅度阈值、迟滞幅度阈值和预设时长对该信号进行幅度检测,产生进制调节信号送入动态量化调制器以调节该动态量化调制器的K值,以及产生轮询数量送入动态功耗控制单元,动态功耗控制单元基于该轮询数量产生第一控制信号送入动态元素匹配单元。
量化器输出的待处理数字信号经解码器完成数据位扩展(N)和译码后,产生预设编码信号输出至动态量化调制器,动态量化调制器基于进制调节信号调节自身的K值后,用调节后的K值动态量化该预设编码信号,输出携带开启数量的第二控制信号至动态元素匹配单元,以及输出调节后的K值至数字增益计算单元。
数字增益计算单元基于来自动态量化调制器的K值,得到数字增益信号,并在对主通路的信号处理延时进行补偿后,输出该数字增益信号至乘法器。
动态元素匹配单元根据电流源阵列中电流源的总数量和第一控制信号中的轮询数量之差,得到关闭数量,从而基于该关闭数量控制电流源阵列中相应数量的电流源关闭,不使用这部分关闭的电流源。
动态元素匹配单元根据动态元素匹配算法动态控制电流源阵列中未关闭的电流源基于第二控制信号中的开启数量轮询开启,也就是选择性闭合电流源对应的开关,开关闭合后该电流源的电流则会经过开关注入到运放OPA的输入端,形成相应的模拟反馈信号。
整个过程中,跳变幅度判断单元基于预设幅度阈值对量化器输出的待处理数字信号进行异常检测,在检测到待处理数字信号的电平跳变的幅度大于该预设幅度阈值时,输出复位信号至幅度判断单元和动态量化调制器,以使幅度判断单元控制动态量化调制器复位以及使动态量化调制器响应于该复位信号复位。
应用场景二
区别于图15所示应用场景中的录音笔,本应用场景中,动态功耗控制单元可以输出第一控制信号至电流源阵列,从而直接控制电流源阵列中相应数量的电流源关闭,并同时通知动态元素匹配单元已关闭的电流源,从而动态元素匹配单元可以基于动态元素匹配算法和开启数量动态控制电流源阵列中未关闭的电流源的开关,以选择性接入相应的电流源到主通路中形成相应的模拟反馈信号,达到降低功耗的目的。
以上,仅是本申请的较佳实施例而已,并非对本申请作任何形式上的限制,虽然本申请已以较佳实施例揭示如上,然而并非用以限定本申请,任何本领域技术人员,在不脱离本申请技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本申请技术方案内容,依据本申请的技术实质对以上实施例所作的任何简介修改、等同变化与修饰,均仍属于本申请技术方案的范围内。
Claims (11)
1.一种模数转换电路,其特征在于,包括主通路模块、动态范围增强模块和动态数模转换模块,所述动态数模转换模块包括数模转换阵列;
所述主通路模块,用于将模拟信号和来自所述动态数模转换模块的模拟反馈信号转换为待处理数字信号输出至所述动态范围增强模块,以及根据所述待处理数字信号和来自所述动态范围增强模块的数字增益信号得到数字信号输出;
所述动态范围增强模块,用于对所述待处理数字信号进行动态量化处理,得到控制信号输出至所述动态数模转换模块,以及产生所述数字增益信号输出至所述主通路模块;
所述动态数模转换模块,用于根据所述控制信号动态控制所述数模转换阵列中各DAC元件的开启和关闭,将产生的所述模拟反馈信号输出至所述主通路模块。
2.根据权利要求1所述的模数转换电路,其特征在于,所述主通路模块包括环路滤波器和量化器;
所述环路滤波器,用于对所述模拟信号和所述模拟反馈信号进行积分滤波处理,得到第一滤波信号输出至所述量化器;
所述量化器,用于对所述第一滤波信号进行量化处理,得到所述待处理数字信号输出至所述动态范围增强模块。
3.根据权利要求2所述的模数转换电路,其特征在于,所述主通路模块还包括乘法器和数字滤波器;
所述乘法器,用于根据所述待处理数字信号和所述数字增益信号得到待调制信号输出至所述数字滤波器;
所述数字滤波器,用于对所述待调制信号进行滤波处理,得到所述数字信号。
4.根据权利要求2所述的模数转换电路,其特征在于,所述主通路模块还包括数字滤波器,所述数字滤波器用于对所述待处理数字信号和所述数字增益信号进行滤波处理,根据滤波处理后的待处理数字信号和数字增益信号得到所述数字信号。
5.根据权利要求1所述的模数转换电路,其特征在于,所述动态范围增强模块包括第二滤波单元、幅度判断单元、动态功耗控制单元、解码单元、动态量化调制单元和数字增益计算单元;
所述第二滤波单元,用于对所述待处理数字信号进行滤波处理,得到第二滤波信号输出至所述幅度判断单元;
所述幅度判断单元,用于根据预设的最大幅度阈值和迟滞幅度阈值对所述第二滤波信号进行幅度检测,根据幅度检测结果输出进制调节信号至所述动态量化调制单元,以及输出轮询数量至所述动态功耗控制单元,所述轮询数量用于表征所述数模转换阵列中DAC元件轮询开启的数量;
所述动态功耗控制单元,用于根据所述轮询数量生成第一控制信号输出至所述动态数模转换模块;
所述解码单元,用于根据预设的数据扩展位数将所述待处理数字信号转换为预设编码信号输出至所述动态量化调制单元;
所述动态量化调制单元,用于根据所述进制调节信号调节当前输出进制值,得到目标进制值,利用所述目标进制值对所述预设编码信号进行动态量化,得到开启数量,输出携带所述开启数量的第二控制信号至所述动态数模转换模块,以及输出所述目标进制值至所述数字增益计算单元,所述开启数量小于所述轮询数量;
所述数字增益计算单元,用于根据所述数据扩展位数和所述目标进制值得到所述数字增益信号。
6.根据权利要求5所述的模数转换电路,其特征在于,所述幅度判断单元用于:
若在预设时长内所述第二滤波信号的幅度持续小于阈值差,则输出第一调节信号至所述动态量化调制单元,所述第一调节信号用于指示所述动态量化调制单元调大所述当前输出进制值,所述阈值差为所述最大幅度阈值与所述迟滞幅度阈值之差;
若在所述预设时长内所述第二滤波信号的幅度持续大于阈值和,则输出第二调节信号至所述动态量化调制单元,所述第二调节信号用于指示所述动态量化调制单元调小所述当前输出进制值,所述阈值和为所述最大幅度阈值与所述迟滞幅度阈值之和;
若在所述预设时长内所述第二滤波信号的幅度持续不小于所述阈值差且不大于所述阈值和,则输出第三调节信号至所述动态量化调制单元,所述第三调节信号用于指示所述动态量化调制单元维持所述当前输出进制值。
7.根据权利要求5所述的模数转换电路,其特征在于,所述动态范围增强模块还包括跳变幅度判断单元,所述跳变幅度判断单元用于:
在检测到所述待处理数字信号的电平跳变的幅度大于预设幅度阈值时,输出复位信号至所述幅度判断单元,以使所述幅度判断单元能基于所述复位信号控制所述动态量化调制单元复位;和/或输出复位信号至所述动态量化调制单元,以使所述动态量化调制单元能响应于所述复位信号复位。
8.根据权利要求5所述的模数转换电路,其特征在于,所述动态数模转换模块包括动态元素匹配单元,所述动态元素匹配单元用于:
根据所述第一控制信号确定所述数模转换阵列中DAC元件的关闭数量,控制所述数模转换阵列中相应数量的DAC元件关闭,所述关闭数量为所述数模转换阵列中DAC元件的总数量与所述轮询数量之差;
根据所述第二控制信号和动态元素匹配算法动态控制所述数模转换阵列中未关闭的DAC元件基于所述开启数量轮询开启,以选择性连入所述主通路模块形成所述模拟反馈信号。
9.根据权利要求1-8任一项所述的模数转换电路,其特征在于,所述数模转换阵列包括电流源阵列、电阻阵列和电容阵列中的至少一种。
10.一种芯片,其特征在于,包括芯片主体和设于所述芯片主体的如权利要求1-9任一项所述的模数转换电路。
11.一种录音设备,其特征在于,包括设备主体、设于所述设备主体的麦克风和如权利要求1-9任一项所述的模数转换电路或如权利要求10所述的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410185574.4A CN117997348A (zh) | 2024-02-19 | 2024-02-19 | 模数转换电路、芯片及录音设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410185574.4A CN117997348A (zh) | 2024-02-19 | 2024-02-19 | 模数转换电路、芯片及录音设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117997348A true CN117997348A (zh) | 2024-05-07 |
Family
ID=90897034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410185574.4A Pending CN117997348A (zh) | 2024-02-19 | 2024-02-19 | 模数转换电路、芯片及录音设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117997348A (zh) |
-
2024
- 2024-02-19 CN CN202410185574.4A patent/CN117997348A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107770708B (zh) | 具有可配置的灵敏度、频率响应和噪声传递函数的数字硅麦克风 | |
JP4890503B2 (ja) | デルタシグマ変調器 | |
EP0308826B1 (en) | Adaptive-filter single-bit digital encoder and decoder with adaptation control circuit responsive to bitstream loading | |
US6567025B2 (en) | Multi-bit sigma-delta analog to digital converter with a variable full scale | |
US8040265B2 (en) | Down-converter and up-converter for time-encoded signals | |
US8362936B2 (en) | Circuit and method for optimizing dynamic range in a digital to analog signal path | |
US8324969B2 (en) | Delta-sigma modulator approach to increased amplifier gain resolution | |
US7253758B2 (en) | Third order sigma-delta modulator | |
US6750795B2 (en) | Gain scaling for higher signal-to-noise ratios in multistage, multi-bit delta sigma modulators | |
US5896101A (en) | Wide dynamic range delta sigma A/D converter | |
JP2008517511A (ja) | 信号受信機およびモバイル通信装置 | |
KR100508746B1 (ko) | 아날로그 프론트 엔드 회로 및 그 직류오프셋 조정방법 | |
US8169259B2 (en) | Active filter, delta-sigma modulator, and system | |
US9769550B2 (en) | Efficient digital microphone receiver process and system | |
US11600280B2 (en) | Analog-to-digital converter and method | |
CN117997348A (zh) | 模数转换电路、芯片及录音设备 | |
KR20040041094A (ko) | 피드 포워드 경로를 가지는 델타-시그마 변조기 | |
CN114095030A (zh) | 一种全差分带弦音消除的sigma-delta ADC | |
JPH11145829A (ja) | 利得制御機能を有するa/d変換器 | |
US10263633B2 (en) | Modulators | |
GB2457010A (en) | Automatic gain control for delta sigma modulators | |
CN116192152B (zh) | 音频数模转换器、电子设备、数模转换方法及存储介质 | |
JPH0629856A (ja) | オーバサンプリング方式ad変換器 | |
CN114640353A (zh) | 单比特sigma delta DAC电路 | |
US20230231572A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |