JP2008515370A - 電流モード制御ｄｃ−ｄｃコンバータ - Google Patents

Abstract

電流モード制御ＤＣ／ＤＣコンバータは、入力電圧（Ｖｂ）を受け取り、出力電圧（Ｖｏ）を供給する。制御可能なスイッチ（Ｓ１）はインダクタ（Ｌ）を通り、周期的に変化するインダクタ電流（ＩＬ）を得るためインダクタ（Ｌ）に結合される。電流モードコントローラ（１）は、誤差信号（ＥＲ）を得るため出力電圧（Ｖｏ）を基準電圧（Ｖｅｒ）と比較し（１０）、制御信号（ＣＯ；ＩＣＯ）を得るため誤差信号（ＥＲ）に伝達関数を適用する（１１）。訂正回路（７）は、修正制御信号（ＭＣＯ；ＩＭＣ）を得るため、制御信号（ＣＯ；ＩＣＯ）の元の値とインダクタ電流（ＩＬ）の平均値との差を表す訂正信号（ＩＣＲ）を制御信号（ＣＯ；ＩＣＯ）に加算する。ドライブ回路（３，４）は、検知信号（ＳＥ）のレベルが修正制御信号（ＭＣＯ；ＩＣＯ）のレベルに到達したときに制御可能なスイッチ（Ｓ１）をオフにするため（４）、インダクタ電流（ＩＬ）を表す検知信号（ＳＥ）を修正制御信号（ＭＣＯ；ＩＣＯ）と比較する。

Description

本発明は、電流モード制御ＤＣ／ＤＣコンバータ、電流モード制御ＤＣ／ＤＣコンバータを備える装置、及び、電流モード制御ＤＣ／ＤＣコンバータを制御する方法に関する。

電流モード制御ＤＣ／ＤＣコンバータにおいて、インダクタを通り、周期的に変化するインダクタ電流を生成するために制御可能なスイッチがインダクタに結合される。外側の出力電圧レギュレーションループは、制御信号を得るために処理される誤差信号を供給するため、コンバータの出力電圧から基準電圧を減算する電流モードコントローラを備える。この制御信号はインダクタ内のピーク電流の設定レベルとして使用してもよい。処理は、通常は、誤差信号を受け取り、制御信号を供給するＰＩ又はＰＩＤコントローラを備える。内側の電流レギュレーションループは、インダクタ電流を表す検知信号が設定レベルに到達したときに制御可能なスイッチをオフにする。よって、出力電圧レベルと基準電圧レベルとの差に依存する設定レベルは、インダクタを通る電流のピーク電流レベルを決定する。この検知信号を決定する、他の多くのオプションが知られている。たとえば、検知信号は変流器を用いて得られてもよいし、又は、インダクタと直列したインピーダンスの電圧として得られてもよく、この直列インピーダンスはスイッチの主電流路でもよい。

通常、スイッチは発振器によって生成されるクロックパルスによりオンにされる。スイッチのオン時間は、スイッチがクロックパルスによってオンにされた時点とインダクタ電流が設定レベルに到達した時点との時間間隔である。スイッチのオフ時間は、インダクタ電流が設定レベルに到達した時点と次のクロックパルスとの時間間隔である。繰り返し期間はオン時間とオフ時間の和である。バックコンバータでは、オン時間中は、スイッチによって入力電圧と出力電圧との間にインダクタが接続され、インダクタ電流が増加する。入力電圧はバッテリによって供給されてもよい。オフ時間中は、別のスイッチによって出力とグラウンドとの間にインダクタが接続され、インダクタ電流が減少する。たとえば、ブースト、バックブースト、チュックコンバータのようなその他の電流モード制御ＤＣ／ＤＣコンバータのトポロジーもよく知られている。

通常、スロープ補償がインダクタ電流の外乱を抑えるために必要とされる。スロープ補償は、繰り返し期間中に、時間の関数として設定レベルを変えることによって達成される。多くの場合、電流モードコントローラは、スロープ補償制御信号を得るため、制御信号から鋸歯状、パラボラ状、又は、区分的直線状のスロープ補償信号を減算する。ここで、このスロープ補償制御信号は設定レベルとして使用されるので、オフ期間は、インダクタを通るピーク電流がスロープ補償制御信号のレベルに到達した時点で始まる。

たとえば、電気通信システムにおけるような一部のアプリケーションでは、基準電圧は、実際に必要とされる送信電力に適合する、変化する出力電圧を得るために変化させられる。電力コンバータの出力電圧が基準電圧の変化を最適に追従することが重要である。従来の電流モード制御ＤＣ／ＤＣコンバータの欠点は、基準電圧の変化に反応する速度が最適ではないことである。

本発明の目的は、より高速に、出力電圧が基準電圧の変化に反応する電流モード制御ＤＣ／ＤＣコンバータを提供することである。

本発明の第１の態様は、請求項１に記載された電流モード制御ＤＣ／ＤＣコンバータを提供する。本発明の第２の態様は、請求項２４に記載された電流モード制御ＤＣ／ＤＣコンバータを備える装置を提供する。本発明の第３の態様は、請求項２６に記載された電流モード制御ＤＣ／ＤＣコンバータを制御する方法を提供する。有利な実施形態は従属請求項により明確となる。

第１の態様による電流モード制御ＤＣ／ＤＣコンバータは、インダクタと、インダクタを通り、周期的に変化するインダクタ電流を得るためにインダクタに結合される、制御可能なスイッチとを備える。電流モードコントローラは、誤差信号を得るためにコンバータの出力電圧を基準電圧と比較する。通常、電流モードコントローラは、誤差信号を得るためにコンバータの出力電圧を基準電圧から減算する。電流モードコントローラは、制御信号を得るため誤差信号に適用される伝達関数を有する。たとえば、伝達関数は、Ｐ（比例）、Ｉ（積分）、Ｄ（微分）レギュレータの任意の組み合わせである。あるいは、伝達関数はフィルタでもよい。

電流モード制御ＤＣ／ＤＣコンバータは、修正制御信号を得るために訂正信号を制御信号に加算する訂正回路をさらに備える。訂正信号は、訂正回路が存在しないときの制御信号の元のレベルと、インダクタ電流の平均値との差を表す。ドライブ回路は、検知信号のレベルが修正制御信号のレベルに到達したときに制御可能なスイッチをオフにするため、インダクタ電流を表す検知信号を修正制御信号と比較する。ここで、従来技術と対比すると、スイッチは、検知信号のレベルがインダクタ電流の平均値により近い修正制御信号のレベルに到達したときにオフにされる。したがって、制御信号は、インダクタ電流に、より近づく。スイッチが検知された電流のピーク値でオフにされること、及び／又は、スロープ補償が存在することによって、制御信号の元のレベルはインダクタ電流の平均値から外れる。

従来技術のピーク電流モード制御ＤＣ／ＤＣコンバータにおいて、スロープ補償が存在しないならば、制御信号はスイッチがオフにされるインダクタ電流のピークレベルを決定するので、制御信号はインダクタ電流のピークレベルを表す。スロープ補償が存在する場合でもなお、スロープ補償された制御信号はインダクタ電流のピークレベルを表す。したがって、制御信号は、スロープ補償信号が加算されたインダクタ電流のピーク電流を表す。これは図２に関して詳細に説明される。差動入力電圧（出力電圧レベル−基準電圧レベル、又は、その逆）から出力電圧への開ループゲインは、電流モードコントローラのトポロジーに依存する。通常、電流モードコントローラは、Ｐ、ＰＩ又はＰＩＤコントローラである。この開ループゲインの単位ゲイン周波数は、制御信号から平均出力電流への伝達に依存する。従来技術では、インダクタを通るリップル電流が平均インダクタ電流を（制御された）ピーク電流より小さくし、もし存在するならば、スロープ補償もまたピークインダクタ電流を制御信号より小さくするので、この伝達は１より小さい。さらに、負荷に対する出力に供給される平均電流は、ＤＣ−ＤＣコンバータのトポロジーに依存し、インダクタを通る平均電流より小さい場合もあるし（たとえば、ブーストコンバータ）、又は、大きい場合もある。

これに対し、本発明による電流モード制御ＤＣ／ＤＣコンバータは、制御信号を受け取り、検知レベルと比較されるべき設定レベルとして使用される修正制御信号を供給する訂正回路を備える。訂正回路は、修正制御信号を得るため訂正信号を制御信号に加算する。修正制御信号もまたインダクタ電流のピークレベルを決定するので、ここでは、制御信号は、インダクタ電流−訂正信号のピークレベルを表さなければならない。よって、訂正信号がピークインダクタ電流と平均インダクタ電流との差を表すならば、制御信号は、ピークインダクタ電流より平均インダクタ電流を表す。換言すると、差動入力電圧から出力電圧までのクローズドループに起因して、出力電圧と基準電圧との差が同じであるとき、修正制御信号は、差動入力電圧から設定レベルまでの開ループの特性に依存しない。出力電圧は、インダクタ電流の同じピーク値で同じ値に到達する必要があるので、（ここでは、修正制御信号である）設定レベルは同じでなければならない。その結果として、訂正回路が存在しないときの元の制御信号と、インダクタを通る平均電流との差を表す訂正信号を加算する訂正回路の追加により、制御信号の値がこの差の分減少する。ここでは、電流モードコントローラによって供給された制御信号は、ピークインダクタ電流及び／又はスロープ補償電流ではなく、平均インダクタ電流を表す。制御信号から平均出力電流への伝達関数は、より、単一（ｕｎｉｔｙ）に等しくなり、−３ｄＢの帯域幅は、図４に関して詳述されるように増加する。

請求項２に記載された発明による実施形態では、訂正回路は、インダクタ電流の平均値と極値との差を表す訂正信号を加算する。ここでは、ピーク電流と平均電流との差が補償されるので、制御信号は、インダクタを通る平均電流の方により等しくなる。或いは、少なくとも、この差は減少する。

請求項３に記載された発明による実施形態では、電流モード制御ＤＣ／ＤＣコンバータはバックコンバータである。訂正回路は、
（Ｖｏ＊Ｔ）／２Ｌ
のような訂正信号を生成し、ここで、ＶｏはＤＣ／ＤＣコンバータの出力電圧であり、Ｔは周期的に変化するインダクタ電流の１周期の持続時間であり、Ｌはインダクタのインダクタンスである。この訂正信号は、インダクタ内のピーク電流と平均電流との差と、スロープ補償信号スイングを補償する。

請求項４に記載された発明による実施形態では、電流モード制御ＤＣ／ＤＣコンバータは、出力電圧及び出力電流を負荷に供給する。訂正回路は、乗算された制御信号を得るため、制御信号に増倍率を乗算する乗算器をさらに備える。増倍率は、インダクタ電流の平均値と出力電流の平均値との比を表す。次に、訂正回路は、スイッチがオフにされるピークレベルを設定するために使用される修正制御信号を得るため、訂正信号を乗算された制御信号に加算する。よって、制御信号は、最初に、乗算された制御信号を得るため、インダクタを通る平均電流と出力における平均電流との比によって定義される増倍率で乗算される。次に、インダクタを通るピーク電流と平均電流との差を補償し、スロープ補償信号スイングを補償する訂正信号が、スイッチがオフにされるピークレベルを設定するために使用される修正制御信号を得るため、乗算された制御信号に加算される。このような乗算器は、バック−ブースト又はブーストコンバータのような、平均出力電流が平均インダクタ電流と等しくないＤＣ／ＤＣコンバータにおいて特に適切である。バックコンバータにおけるように、平均出力電流が平均インダクタ電流と等しい場合には、乗算器は必要とされない。

請求項５に記載された発明による実施形態では、電流モード制御ＤＣ／ＤＣコンバータは、バック−ブーストコンバータであり、増倍率は１＋Ｖｏ／Ｖｂであり、ここで、Ｖｂは入力電圧であり、Ｖｏは出力電圧である。

請求項６に記載された発明による実施形態では、バックブーストコンバータのため、訂正回路は訂正信号
（ｌｎ（１＋ｋ）−０．５＊ｋ／（１＋ｋ））＊Ｔ＊Ｖｂ／Ｌ
を生成し、ここで、ｌｎは自然対数であり、ｋ＝Ｖｏ／Ｖｂであり、Ｖｂは入力電圧であり、Ｖｏは出力電圧であり、Ｔは周期的に変化するインダクタ電流の１周期の持続時間であり、Ｌはインダクタのインダクタンスである。

請求項７に記載された発明による実施形態では、電流モード制御ＤＣ／ＤＣコンバータはブーストコンバータである。増倍率はＶｏ／Ｖｂであり、ここで、Ｖｂは入力電圧であり、Ｖｏは出力電圧である。

請求項８に記載された発明による実施形態では、ブーストコンバータのため、訂正回路は訂正信号
（Ｖｏ−Ｖｂ）＊Ｔ／２Ｌ
を生成し、ここで、Ｖｏは出力電圧であり、Ｖｂは入力電圧であり、Ｔは周期的に変化するインダクタ電流の１周期の持続時間であり、Ｌはインダクタのインダクタンスである。

請求項９に記載された発明による実施形態では、電流モード制御ＤＣ／ＤＣコンバータは、出力電圧及び出力電流を負荷に供給する。訂正回路は、乗算された修正制御信号を得るため、インダクタ電流の平均値と出力電流の平均値との比を表す増倍率を修正制御信号に乗算する乗算器をさらに備える。ドライブ回路は、検知信号のレベルが乗算された修正制御信号のレベルに到達したとき制御可能なスイッチをオフにするため、インダクタ電流を表す検知信号を乗算された修正制御信号と比較する。よって、ここでは、最初に修正制御信号を得るため訂正信号が制御信号に加算される。次に、乗算された修正制御信号を得るため修正制御信号に増倍率が乗算される。

請求項１０に記載された発明による実施形態では、電流モード制御ＤＣ／ＤＣコンバータはバックブーストコンバータである。増倍率は１＋Ｖｏ／Ｖｂであり、ここで、Ｖｂは入力電圧であり、Ｖｏは出力電圧である。

請求項１１に記載された発明による実施形態では、バックブーストコンバータのため、訂正回路は
（１／（１＋ｋ））＊（ｌｎ（１＋ｋ）−０．５＊ｋ／（１＋ｋ））＊Ｔ＊Ｖｂ／Ｌ
のような訂正信号を生成し、ここで、ｌｎは自然対数であり、ｋ＝Ｖｏ／Ｖｂであり、Ｖｏは出力電圧であり、Ｖｂは入力電圧であり、Ｔは周期的に変化するインダクタ電流の１周期の持続時間であり、Ｌはインダクタのインダクタンスである。

請求項１２に記載された発明による実施形態では、電流モード制御ＤＣ／ＤＣコンバータはブーストコンバータである。増倍率はＶｏ／Ｖｂであり、ここで、Ｖｂは入力電圧であり、Ｖｏは出力電圧である。

請求項１３に記載された発明による実施形態では、ブーストコンバータのため、訂正回路は
（Ｖｂ／Ｖｏ）＊（Ｖｏ−Ｖｂ）＊Ｔ／２Ｌ
のような訂正信号を生成し、ここで、Ｖｏは出力電圧であり、Ｖｂは入力電圧であり、Ｔは周期的に変化するインダクタ電流の１周期の持続時間であり、Ｌはインダクタのインダクタンスである。

請求項１４に記載された発明による実施形態では、電流モード制御ＤＣ／ＤＣコンバータは、前述の式において補償されるスロープ補償信号を生成するスロープ補償回路をさらに備える。このようなスロープ補償回路は、従来技術から知られている。この場合も、訂正回路は、修正制御信号を得るため訂正信号を制御信号に加算する。ここでは、訂正信号は、スイッチのスイッチオフ時点におけるスロープ補償信号のレベルと、インダクタを通るピーク電流と平均電流との差との和であるか、又は、その和を表すものである。インダクタを通るピーク電流と平均電流との差は既に考慮に入れられ、スロープ補償によって導入された付加的な減衰も除去される。その結果、制御信号はインダクタを通る平均電流を表す。

請求項１５に記載された発明による実施形態では、電流モード制御ＤＣ／ＤＣコンバータは、制御信号の最小値及び／又は最大値を制限するため制限回路を備える。ここでは、制御信号はインダクタを通る平均電流を表し、制限回路はこの平均電流を直接的に制限する。

請求項１６に記載された発明による実施形態では、信号はノードで加算される電流である。電流モードコントローラは、制御信号によって決定された制御電流をノードへ供給する制御電流源を備える。訂正回路は、訂正信号を訂正電流としてノードへ供給する電流源を備える。検知回路は、インダクタ電流を検知し、検知信号を検知電流としてノードへ供給する。制御電流及び訂正電流の極性は同じであり、検知電流の極性と反対である。よって、たとえば、検知電流がノードへ向かって流れるならば、制御電流と訂正電流の両方はノードから遠ざかる向きに流れる。ドライブ回路は、検知電流のレベルが制御電流と訂正電流の和のレベルをまたぐときを判断するためノードに結合される。検知電流がこの和をまたぐとき、スイッチはオフにされる。

請求項１７に記載された発明による実施形態では、電流モード制御ＤＣ／ＤＣコンバータは、スロープ補償電流をノードへ供給するためスロープ補償回路をさらに備える。スロープ補償電流の極性は検知電流の極性と同じである。訂正回路の電流源は、ここでは、ドライバ回路３、４が制御可能なスイッチをオフにするスイッチオフ時点ＤＴにおける上記スロープ補償信号のレベルと、インダクタを通るピーク電流と平均電流との差を表す電流との和である訂正電流を供給する。訂正電流はスロープ補償波形の時間依存性を含むべきではなく、その理由は、この時間依存性が補償波形の影響を補償し得、これは意図されないものであるからである。

請求項１８に記載された発明による実施形態では、電流モードコントローラは、誤差電圧を得るため基準電圧と出力電圧を比較するコンパレータを備える。通常、コンパレータは、誤差電圧を得るため出力電圧を基準電圧から減算する減算器である。電流モードコントローラは、制御信号を供給するため誤差信号を受け取るＰＩコントローラをさらに備える。訂正回路は、ここでは、たとえば、バックコンバータのため、実質的に（Ｔ＊Ｖｏ）／２Ｌに等しい訂正電流を供給し、ここで、Ｔはスイッチングサイクルの持続時間であり、Ｖｏは出力電圧であり、Ｌはインダクタのインダクタ値である。

請求項１９に記載された発明による実施形態では、電流モードコントローラは、積分動作を行なうよく知られたコントローラであるＩ−コントローラを備える。Ｉ−コントローラは、Ｉ−コントローラの積分動作に影響を与える入力を有する。電流モード制御ＤＣ／ＤＣコンバータは、制御電流に比例する第１電流を追加ノードへ供給する第１付加電流源と、所定の一定の第２電流を追加ノードへ供給する第２付加電流源とをさらに備える。追加ノードにおける電圧は第１電流と第２電流との差に依存する。クランプ回路は追加ノードにおける電圧を制限する。増幅器は、積分動作に影響を与えるため、追加ノードに接続された入力と、Ｉ−コントローラの入力に接続された出力とを有する。クランプ回路がノードにおける電圧を制限しない限り、差電流はクランプ回路によって吸収され、増幅器は積分動作に影響を与えない。ノードにおける電圧が制限値に到達したとき、差電流は、制御電流を制限するよう積分動作に影響を与える増幅器へ供給される。形成された閉ループは、制御電流を所定の一定の第２電流に制限する。

請求項２０に記載された発明による実施形態では、第２電流は最大電流レベルを指し示し、増幅器は第１電流が第２電流を上回るときに積分動作を減少させる。よって、制御電流の最大値は制限される。

請求項２１に記載された発明による実施形態では、第２電流は最小電流レベルを指し示し、増幅器は第１電流が第２電流を下回るときに積分動作を増大させる。よって、制御電流の最小値は制限される。

請求項２２に記載された発明による実施形態では、電流モード制御ＤＣ／ＤＣコンバータは、訂正電流に比例する第３電流を追加ノードへ供給する第３付加電流源をさらに備え、増幅器は第１電流が第２電流と第３電流の和を下回るときに積分動作を増大させる。ここでは、修正制御電流が最小値に制限される。

請求項２３に記載された発明による実施形態では、Ｉ−コントローラは、積分コンデンサを備え、増幅器の出力は積分コンデンサに接続される。

本発明のこれらの態様及びその他の態様は、後述される実施形態を参照して明白になり、説明される。

図１は従来技術の電流モード制御ＤＣ／ＤＣコンバータのブロック図である。特に、ハンドヘルド機器がバッテリ寿命を延ばすため送信電力を経済的に管理しなければならない電気通信システムでは、送信出力増幅器の電源電圧は実際の送信電力に最適に適合するように制御されるべきである。電源電圧を供給する電流モードＤＣ／ＤＣコンバータは、その出力電圧を高速かつ正確に変調できるべきである。図１及び２は、スイッチＳ１、Ｓ２とインダクタＬとを備えるバックコンバータのトポロジーを示し、図１２及び１４は、スイッチＳ１０乃至Ｓ１３と、インダクタＬとを備えるバックブーストコンバータのトポロジーを示し、図１５は、スイッチＳ２０及びＳ２１を備えるブーストコンバータを示すことに注意すべきである。以下では、電流モードＤＣ／ＤＣコンバータは、前述のコンバータトポロジーのいずれでもあり得るコンバータとみなされる。さらに、請求項中では制御可能なスイッチＳ１と呼ばれているが、これは選択されたコンバータのトポロジーに依存して上記のスイッチのうちの何れか又は何れかの組み合わせでもよく、図面中でＳ１以外の別の名前で参照されることがあることに注意すべきである。実際のコンバータのトポロジーは、コントローラのトポロジーに存在する本発明の本質には関連しない。コントローラのトポロジーは、少なくとも訂正信号ＩＣＲを制御信号ＩＣＯに加算するようになっている。訂正信号ＩＣＲは、訂正信号が存在しない場合の元の制御信号ＩＣＯと、インダクタＬを通る平均電流ＩＬＡとの差を表す。

コンバータは、コンバータの出力電圧Ｖｏと基準電圧Ｖｒとの差に依存する制御信号ＣＯを供給する電流モードコントローラ１を備える。基準電圧Ｖｒは、対応する変動出力電圧Ｖｏを得るため変化させられる。電流モードコントローラ１は、基準電圧Ｖｒと出力電圧Ｖｏとの差を表現する誤差信号ＥＲを供給するため出力電圧Ｖｏを基準電圧Ｖｒから減算する減算器（１０）を備える。電流モードコントローラ１は、制御信号ＣＯを得るため誤差信号ＥＲを処理するコントローラ１１をさらに備える。通常、コントローラ１１はＰ（比例）コントローラ、Ｉ（積分）コントローラ、ＰＩ（比例・積分）コントローラ、又は、ＰＩＤ（比例・積分・微分）コントローラである。

スロープ補償回路２は、スロープ補償制御信号ＳＣＯを得るためスロープ補償信号を制御信号ＣＯから減算する。通常、スロープ補償信号は、鋸歯状、パラボラ状、又は、区分的直線状の形状をしている。検知回路６は、スイッチＳ１を流れる電流ＩＳ１を検知する。検知回路６は、インダクタＬを通るインダクタ電流ＩＬを表す電流を検知してもよい。たとえば、検知回路６は、インダクタ電流ＩＬを直接的に検知するためインダクタＬと直列に配置され、又は、検知回路６は、（図示されるように）スイッチＳ１と直列に、又は、スイッチＳ２と直列に配置される。検知回路６がスイッチＳ１又はＳ２の一方と直列に配置されるならば、インダクタ電流ＩＬは、関連したスイッチが閉じている時間間隔中にだけ検知される。インダクタ電流ＩＬを表すべき検知信号ＳＥは、電圧として検知されてもよく、たとえば、この電圧はスイッチＳ１又はＳ２の一方の主電流路で検知される。スイッチＳ１及びＳ２はＭＯＳＦＥＴであることが好ましいが、バイポーラトランジスタ又はその他の制御可能な半導体素子を使用することもできる。

コンパレータ３は、検知信号ＳＥのレベルがスロープ補償制御信号ＳＣＯのレベルに到達したときにリセット信号ＲＳをセットリセットフリップフロップ４のリセット入力Ｒに供給するため、検知信号ＳＥをスロープ補償制御信号ＳＣＯと比較する。セットリセットフリップフロップ４の代わりに、より複雑な回路が使用されてもよい。発振器５は、セットリセットフリップフロップ４のセット入力Ｓに供給されるクロック信号ＣＬＫを生成する。セットリセットフリップフロップ４の非反転出力Ｑは、制御信号ＳＣ１をスイッチＳ１の制御入力へ供給し、セットリセットフリップフロップ４の反転出力Ｑｎは制御信号ＳＣ２をスイッチＳ２の制御入力へ供給する。しかし、同期スイッチＳ２の制御はより複雑でもよい。スイッチＳ２はダイオードであってもよい。勿論、この場合は、制御信号は必要とされない。セットリセットフリップフロップ４がコンパレータ３のリセット信号ＲＳによってリセットされるとき、スイッチＳ１は開かれ、スイッチＳ２は閉じられる。セットリセットフリップフロップ４がセット入力Ｓ上のクロックパルスＣＬＫによってセットされるとき、スイッチＳ１は閉じられ、スイッチＳ２は開かれる。

スイッチＳ１及びＳ２の主電流路は、入力電圧Ｖｂをコンバータへ供給するＤＣ電源の端子間に直列に配置される。インダクタＬは、スイッチＳ１及びＳ２の主電流路の接合部と出力電圧Ｖｏが供給されるコンバータの出力との間に配置される。平滑コンデンサＣと負荷ＬＯがコンバータの出力に並列に配置される。インダクタを通る電流はＩＬによって示される。

従来技術のバックコンバータの動作は以下の通り簡単に説明される。クロックパルスＣＬＫがセットリセットフリップフロップ４をセットすることにより始動すると仮定する。ここで、スイッチＳ１が閉じられ、スイッチＳ２が開かれ、これによりインダクタ電流ＩＬを増加させる。インダクタ電流ＩＬは、検知信号ＳＥが補償制御信号ＳＣＯと等しくなるまで増加する。ここでは、セットリセットフリップフロップ４がリセット信号ＲＳによってリセットされ、スイッチＳ１が開かれ、スイッチＳ２が閉じられる。インダクタ電流ＩＬは、セットリセットフリップフロップ４が次のクロックパルスＣＬＫによって再びセットされるまで減少する。

図２は、本発明による電流モード制御ＤＣ／ＤＣコンバータの実施形態の回路図である。本実施形態は、図１に示された従来技術のコンバータのブロック図に基づいている。図２は、電流源を使用する集積回路において可能な実装例を示す。

最初に、図１に示されたコンバータと同等の回路が説明される。訂正電流ＩＣＲを供給する電流源７０は、未だ存在しないと仮定する。電流モードコントローラ１は、同じ誤差信号ＥＲを供給するため基準電圧Ｖｒ及び出力電圧Ｖｏを受け取る同じ減算器１０を備える。コントローラ１１は、ここでは、誤差信号ＥＲから制御信号ＣＯを生成するＰ、Ｉ、ＰＩ又はＰＩＤコントローラ１１０を備える。制御信号ＣＯは、ノードＮ１から制御電流ＩＣＯを引き出すため電流源１１１を制御する。スロープ補償回路２は、スロープ補償電流ＩＳＬをノードＮ１へ供給する電流源２０を備える。検知回路６は、ここでは、インダクタ電流ＩＬを表す検知電流ＩＳＥをノードＮ１へ供給する。ノードＮ１での電圧は、電流ＩＣＯ、ＩＳＥ及びＩＳＬの和によって判断される。コンパレータ３は、ここでは、検知電流ＩＳＥのレベルが制御電流ＩＣＯとスロープ補償電流ＩＳＬとの差と等しくなるときを示すリセット信号ＲＳを供給する増幅器３０を備える。発振器５とセットリセットフリップフロップ４の両方は、図１に示された要素と同一である。さらに、スイッチＳ１、Ｓ２、インダクタＬ、コンデンサＣ、及び、負荷ＬＯによって形成されるトポロジーは図１に示されたトポロジーと同一である。知られているコンバータの集積回路への実装における動作、及び、欠点は、図３に示された信号に関して詳細に説明される。

本発明によるコンバータの実施形態では、訂正回路７が追加される。図２に示された実施形態では、訂正回路７は、ノードＮ１から訂正電流ＩＣＲを引き出す電流源７０を備える。本実施形態の動作は、図４に示された信号に関して詳細に説明される。訂正回路７の代替的な実施形態は図５及び６に関して説明される。

図３は、従来技術の電流モード制御ＤＣ／ＤＣコンバータの動作を説明する信号を示す。図３は、スイッチング期間Ｔの終了点ｔ＝Ｔにおけるインダクタ電流ＩＬのレベルが、スイッチング期間Ｔの開始点ｔ＝０におけるインダクタ電流ＩＬのレベルと同一である定常状態の状況を示す。スイッチＳ１が閉じられている期間である、時点０から時点ＤＴまでのオン期間中、スイッチＳ１を通る電流ＩＳ１は、インダクタ電流ＩＬと同一である。検知電流ＩＳＥはスイッチＳ１を通る電流ＩＳ１に比例する。制御電流ＩＣＯは、定常状態において所定の一定レベルを有する。制御電流ＩＣＯとスロープ補償電流ＩＳＬの差電流は、ＩＣＯ−ＩＳＬによって示された曲線として表されている。時点ＤＴにおいて、検知電流ＩＳＥは差電流ＩＣＯ−ＩＳＬと等しくなり、セットリセットフリップフロップ４がリセットされる。スイッチＳ１が開かれ、スイッチＳ２が閉じられる。ここでは、時点ＤＴから時点Ｔまでのオフ期間中に、インダクタ電流ＩＬは減少する。スイッチＳ１を通る電流ＩＳ１、したがって、検知電流ＩＳＥはゼロまで降下し、スロープ補償電流ＩＳＬはオフにされ（ＩＳＬ＝０）、差電流ＩＣＯ−ＩＳＬは制御電流ＩＣＯと等しくなる。実際的な実施形態では、電流は、現実の電流の拡大縮小バージョンでもよいことに注意すべきである。平均インダクタ電流ＩＬＡは破線によって示されている。バックコンバータでは、平均出力電流ＩＯＡは、平滑コンデンサＣと負荷ＬＯの並列配置に供給される電流である。この平均出力電流はスイッチング期間Ｔに亘って平均化される。スイッチＳ２をその出力に有するブーストコンバータの場合、この並列配置に供給される電流は、インダクタＬを通る平均電流ＩＬＡとは異なる。

図３から、制御電流ＩＣＯから平均出力電流ＩＯＡへのゲインが１でないことは明らかである。このことは、スロープ補償電流ＩＳＬとインダクタ電流ＩＬ上のリップルＩＲＩとによって引き起こされる。スロープ補償電流ＩＳＬは、制御電流ＩＣＯをピークインダクタ電流ＩＬＰより大きくする。リップル電流ＩＲＩは、平均インダクタ電流ＩＬＡをピークインダクタ電流ＩＬＰより小さくする。制御電流ＩＣＯから平均出力電流ＩＯＡへのゲインＡｉは、
Ａｉ＝ＩＯＡ／ＩＣＯ
である。電流モード制御ＤＣ−ＤＣバックコンバータの狭い信号帯域幅上での影響を説明するため、コントローラ１１は、入力（Ｖｒ及びＶｏ）から電流モードコントローラ１の出力（ＩＣＯ）への伝達が、
ＩＣＯ／（Ｖｒ−Ｖｏ）＝ｇＨＦ＊（１＋ｊｗτ）／ｊωｔ
であるように、ＰＩ−コントローラであることが仮定され、ここで、ｇＨＦは高周波伝達（比例部）であり、τは積分部の時定数である。

出力電圧ＶｏはコンデンサＣによってフィルタ処理され、負荷ＬＯは抵抗であるとみなされる。したがって、平均出力電流ＩＯＡから出力電圧Ｖｏへの伝達は、
Ｖｏ／ＩＯＡ＝Ｒ／（１＋ｊωＲＣ）
である。差動入力電圧Ｖｒ−Ｖｏから出力電圧Ｖｏへの開ループゲインは、よって、
Ｖｏ／（Ｖｒ−Ｖｏ）＝Ａｉ＊ｇＨＦ＊Ｒ＊（１＋ｊωτ）／（ｊωτ＊（１＋ｊωＲＣ））
である。開ループゲインは、ｆｐ＝１／（２πＲＣ）に低周波数極を、ｆｚ＝１／（２πτ）に高周波数極を有する。開ループゲインの単位ゲイン周波数は、
ｆ１＝（Ａｉ＊ｇＨＦ）／（２πＣ）
である。閉ループゲインは、開ループの単位ゲイン周波数ｆ１によって近似することができる−３ｄＢ帯域幅ｆ３を有する。このように、閉ループの−３ｄＢ帯域幅ｆ３は、出力コンデンサＣ、高周波数伝達ｇＨＦ、及び、制御電流ＩＣＯから平均出力電流ＩＯＡへの伝達のゲインＡｉに依存する。コンデンサＣと伝達ｇＨＦの値はよく知られているが、ゲインＡｉの値は１より小さく、一定ではない。Ａｉは１より小さいので、基準電圧Ｖｒから出力電圧Ｖｏへの伝達の閉ループ帯域幅は、最大可能より小さい。これはコンバータが出力における基準電圧Ｖｒの高速変動に正確に追従する可能性を制限するので不利である。

図４は、図２に示された電流モード制御ＤＣ／ＤＣコンバータの動作を説明する信号を示す。ここでは、ノードＮ１から訂正電流ＩＣＲを引き出す電流源７０を備える訂正回路７が追加されている。同じ定常状態では、同じ電流ＩＳ１がスイッチＳ１を流れるので、検知電流ＩＳＥは従来技術のコンバータの検知電流と同一である。さらに、スロープ補償電流ＩＳＬは従来技術のコンバータのスロープ補償電流と同一であると考えられる。この場合も、同じ定常状態では、ノードＮ１での総電流は、同じ時点ＤＴにおいてセットリセットフリップフロップ４のリセットを引き起こすべきである。その結果、訂正回路７を追加することの影響は、制御電流ＩＣＯが訂正電流ＩＣＲの値と共に正確に減少しなければならないということである。

よって、訂正電流ＩＣＲがスイッチオフ時点ＤＴにおけるスロープ補償電流ＩＳＬのレベルとリップル電流ＩＲＩの半分の和と等しくなるように選択されるならば、制御電流ＩＣＯは平均インダクタ電流ＩＬＡと等しくなる。その結果として、制御電流ＩＣＯから平均出力電流ＩＯＡへの伝達のゲインＡｉは１と等しくなり、基準電圧Ｖｒから出力電圧Ｖｏへの伝達の閉ループ帯域幅は、その最大値を有する。

以下では、このような訂正回路７を有するコンバータの動作が説明される。この場合も、単なる一例として、コンバータはバックコンバータであり、コントローラ１１０はＰＩコントローラである。さらに、電流源７０はノードＮ１から訂正電流ＩＣＲを引き出し、一例として、ノードＮ１から制御電流ＩＣＯを引き出す電流源１１１の近くにある。訂正電流ＩＣＲと制御電流ＩＣＯの和は、ノードＮ１から引き出された和電流ＩＭＣによって示される。スロープ補償電流ＩＳＬと検知電流ＩＳＥの和は、ノードＮ１へ向かって流れる。よって、セットリセットフリップフロップ４は、スロープ補償電流ＩＳＬが減算される和電流ＩＭＣのレベルに検知電流ＩＳＥが到達する時点ＤＴにおいてリセットされる。和電流ＩＭＣは、修正制御信号（図５及び６におけるＭＣＯ）と呼ばれることもある。

図４では、訂正電流ＩＣＲは、修正制御信号ＩＭＣが図３における制御信号ＩＣＯと同じレベルを有するような値を有すると仮定される。その結果として、図４における制御信号ＩＣＯは、平均インダクタ電流ＩＬＡ及び平均出力電流ＩＯＡと直接的に対応する。用語「対応する」は、実際の電流の拡大縮小バージョンが使用されてもよいことを示す。すべての他の面では、図４は図３と同一である。

以下の計算では、訂正電流ＩＣＲの値は、スロープ補償がパラボラ状の形状であるバックコンバータに関して決定される。図３から、制御信号ＩＣＯと平均出力電流ＩＯＡとの差は、
ＩＣＯ−ＩＯＡ＝ＩＳＬ（ＤＴ）＋ＩＲＩ／２
ということになり、ここで、ＩＳＬ（ＤＴ）は、スイッチＳ１がオフにされる時点ＤＴにおけるスロープ補償電流であり、ＩＲＩはインダクタ電流ＩＬの中のピークツーピークリップル電流である。バックコンバータのための最適スロープ補償電流ＩＳＬは、
ＩＳＬ（ｔ）＝１／２＊（ｔ／Ｔ）^２＊（Ｔ／Ｌ）＊Ｖｂ＝（ｔ^２Ｖｂ）／２ＴＬ
であり、ここで、ｔ／Ｔは持続時間がＴであるクロックサイクル中の相対位置であり、ＬはインダクタＬのインダクタ値であり、ＶｂはコンバータのＤＣ入力電圧である。この入力電圧はバッテリによって供給されてもよい。

スイッチＳ１（制御スイッチと呼ばれることもある）をオフにする時点において、スロープ補償電流ＩＳＬは、
ＩＳＬ（ＤＴ）＝１／２＊Ｄ^２＊（Ｔ／Ｌ）＊Ｖｂ
という値を有し、ここで、Ｄはデューティサイクルの定常状態値であり、損失を無視するならば、Ｖｏ／Ｖｂである。コイル電流ＩＬＡ又は出力電流ＩＯＡ上のピークツーピークリップル電流は、バックコンバータに対して、
ＩＲＩ＝ＤＴ＊（Ｖｂ−Ｖｏ）／Ｌ
である。上記式を用いて、制御電流ＩＣＯと平均出力電流ＩＯＡとの差は、
ＩＣＯ−ＩＯＡ＝ＩＳＬ（ＤＴ）＋ＩＲＩ／２＝（Ｔ＊Ｖｏ）／（２Ｌ）
である。その結果として、訂正電流ＩＣＲがこの値（Ｔ＊Ｖｏ）／（２Ｌ）を有するならば、制御電流ＩＣＯは平均インダクタ電流ＩＬＡと等しくなり、よって、平均出力電流ＩＯＡと等しくなる。訂正電流ＩＣＲは正帰還電流であることに注意すべきである。

制御電流ＩＣＯから平均出力電流ＩＯＡへの伝達を記述する電流ゲインＡｉは、ここでは、単位マグニチュードを有する。その結果として、ループの−３ｄＢ帯域幅ｆ３は、

まで増大される。さらなる利点は、−３ｄＢ帯域幅が２個のよく知られた量だけに依存することである。

バックコンバータ以外のコンバータトポロジーが使用されても、又は、ＰＩコントローラが別の挙動をしても、又は、スロープ補償が異なる形を有するか、若しくは、全く存在しない場合でも、反応速度は同様に改善される。

図５は本発明による電流モード制御ＤＣ／ＤＣコンバータの別の実施形態のブロック図である。図５は図１に示された従来技術のコンバータの適応を示す。ここでは、訂正回路７はコントローラ１１とコンパレータ３との間に挿入され、スロープ補償回路２は省略されている。オプションとして、制限回路８が制御信号ＣＯの最大値又は最小値を制限するため追加される。制御信号ＣＯは、ここでは平均出力電流ＩＯＡを表すので、制限回路８はコンバータの平均出力電流ＩＯＡを制限する。訂正回路７は制御信号ＣＯを受け取り、修正制御信号ＭＣＯをコンパレータ３へ供給する。制限回路８は図７乃至９に関してさらに説明される。

図６は本発明による電流モード制御ＤＣ／ＤＣコンバータのさらに別の実施形態のブロック図である。図６は図１に示された従来技術のコンバータの適応を示す。ここでは、訂正回路７は電流モードコントローラ１１とスロープ補償回路２との間に挿入される。この場合も、オプションとして、制限回路８が制御信号ＣＯの最大値又は最小値を制限するため追加される。訂正回路７は制御信号ＣＯを受け取り、修正制御信号ＭＣＯをスロープ補償回路２へ供給する。スロープ補償回路２は修正制御信号ＳＣＯ’をコンパレータ３へ供給する。

図７は、制御信号が最大値に制限された電流モード制御ＤＣ／ＤＣコンバータの実施形態の回路図を示す。電流モードコントローラ１は、Ｉ−コントローラ１１０と電流源１１２とを備える。よって、図１に示されたコントローラ１１は、本図７では、Ｉ−コントローラ１１０を備えることが示されている。しかし、図７では、さらに、制御信号を電流源１１２及び８１に供給するＰ−コントローラ及び／又はＤ−コントローラ（図示せず）が存在してもよい。一例として、Ｉ−コントローラ１１０の積分動作はコンデンサＣ１によって得られる。コンデンサＣ１両端間の電圧ＶＣは、制御電流ＩＣＯを得るため電流源１１２に供給され、かつ、制御電流ＩＣＯのコピー電流ＩＣＯＣを得るため制限回路８の制御源８１に供給される。コピー電流ＩＣＯＣはノードＮ２から引き出される。コピー電流ＩＣＯＣは、制御電流ＩＣＯの拡大縮小バージョンであってもよい。制限回路８は、電流源８０と、クランプ回路８２と、増幅器８３とをさらに備える。電流源８０は電流ＩＭＡＸをノードＮ２へ供給する。電流ＩＭＡＸは、コピー電流ＩＣＯＣが制限されるべき最大値を表す。クランプ回路８２は、ノードＮ２における電圧ＶＮを最大値に制限するためノードＮ２に結合される。コピー電流ＩＣＯＣが電流ＩＭＡＸを上回るならば、積分動作を減少させるため、増幅器８３の入力は電圧ＶＮを受け取り、その出力はＩ−コントローラ１１０の入力に接続される。

図７は、単なる一例として、クランプ回路８２及び増幅器８３の特定の実施形態を示す。クランプ回路８２及び増幅器８３は、常にどちらか一方だけが電流を導通するように設計される。クランプ回路８２は、ノードＮ２と、図７ではグラウンドである基準電位との間に配置された主電流路を有するＦＥＴ８２０を備える。電圧レベルＶＣＬＨを供給する電圧源８２１は、ＦＥＴ８２０の制御電極に接続される。増幅器８３は、ノードＮ２に接続された制御電極と、Ｉ−コントローラ１１０の入力Ｉ１と基準電位との間に接続された主電流路とを有するＦＥＴ８３０を備える。コピー電流ＩＣＯＣが最大電流ＩＭＡＸより小さい限り、クランプ回路８２は差電流ＩＣＬを吸収し、電圧ＶＮを最大値に制限する。コピー電流ＩＣＯＣが最大電流ＩＭＡＸより大きくなると直ちに、差電流ＩＣＬは極性を変え、電圧ＶＮが降下する。電圧ＶＮのレベルの低下に起因して、クランプ回路８２は電流吸収を停止し、増幅器８３は積分動作を減少させるためコンデンサＣ１から電流を引き出し始める。増幅器８３がアクティブ状態であるときに制限回路８によって生成される制御ループは、積分動作が最大電流ＩＭＡＸに制限されたコピー電流ＩＣＯＣを得るため影響を与えられるほど、大きな開ループ増幅率を有するように設計される。その結果として、制御電流ＩＣＯ、したがって、平均出力電流ＩＯＡも、最大値に制限される。図７の制限回路８の動作は図８に関してより詳細に説明される。

図８は制御信号の最大値への制限を説明する信号を示す。図８Ａは、コントローラ１１の差入力電圧Ｖｒ−Ｖｏ、すなわち、誤差信号ＥＲを示し、ここで、Ｖｒはコントローラ基準電圧であり、Ｖｏは基準電圧Ｖｒの変動に応じて変化すべきコンバータの出力電圧である。図８ＢはＩ−コントローラ１１０のコンデンサＣ１上の電圧ＶＣを示す。図８Ｃはコピー電流ＩＣＯＣ及び制御電流ＩＣＯを示す。コピー電流ＩＣＯＣは制御電流ＩＣＯと等しいと仮定する。しかし、実際の実装では、コピー電流は制御電流ＩＣＯの拡大縮小バージョンであってもよい。図８Ｄは差電流ＩＣＬを示し、図８ＥはノードＮ２における電圧ＶＮを示し、図８Ｆは積分コンデンサＣ１から引き出された電流ＩＡを示す。

時点ｔ０において、差入力信号Ｖｒ−Ｖｏは増加する。コントローラは開ループモードで動作中であると仮定する。Ｉ−コントローラ１１０はコンデンサＣ１を充電し始め、電圧ＶＣは増加を開始する。コントローラ１１はＰＩ−コントローラであると仮定する。制御電流ＩＣＯ及びそのコピーＩＣＯＣは、（図８ＣにおいてＰによって示されている）比例増加と、（図８ＣにおいてＩによって示されている）積分増加とを示す。差電流ＩＣＬはクランプ回路８２へ向かって流れ、電圧ＶＮはハイであり、よって、クランプ回路８２は減少する差電流ＩＣＬを吸収することが可能である。差電流ＩＣＬが減少する理由は、増加するコピー電流ＩＣＯＣが電流源８０によってノードＮ２へ供給される最大電流ＩＭＡＸに最も接近するためである。増幅器によって導通させられる電流ＩＡは、電圧ＶＮがハイレベルであるためにゼロである。

時点ｔ１において、コピー電流ＩＣＯＣは最大電流ＩＭＡＸと等しくなる。ここでは、差電流ＩＣＬはゼロになるか、又は、僅かに負になり、電圧ＶＮはローレベルまで降下する。その結果として、クランプ回路８２は導通を停止し、増幅器８３は電流ＩＡを導通し始める。ここでは、帰還ループが形成される。増幅器８３は大きな電流ゲインを有するので、コピー電流ＩＣＯＣが最大電流ＩＭＡＸと等しくなるとき、増幅器８３の入力電流を無視できるので、帰還ループ内の平衡は回復する。よって、コピー電流ＩＣＯＣは最大値ＩＭＡＸに制限される。

時点ｔ２において、差動入力電圧Ｖｒ−Ｖｏはさらに増加する。コントローラ１１の比例部は、制御電流ＩＣＯ及びそのコピーＩＣＯＣ中により高い比例電流を出力する。この付加的な電流は、余分な比例電流を補償するため電流ＩＡを増加させる増幅器８３の補償作用によって直ぐに補償されるので、図８Ｃには示されていない。この余分な電流ＩＡはノードＮ２における電圧ＶＮのさらなる減少によって得られる。

時点ｔ３において、基準電圧は入力差電圧Ｖｒ−Ｖｏが負になる程度に減少する。コントローラ１１の比例部は、制御電流ＩＣＯ及びそのコピーＩＣＯＣ中に負の比例寄与分Ｐ’を出力し、制御電流ＩＣＯ及びそのコピーＩＣＯＣの値は、ここでは、最大値ＩＭＡＸより下に直ちに降下する。電圧ＶＮは急速に上昇し、増幅器電流ＩＡは流れを停止し、クランプ回路８２は増加する差電流ＩＣＬを導通し始める。電流制限ループは、ここでは開かれ、コンデンサＣ１上の電圧ＶＣはもはや制限回路８による影響を受けなくなる。負の入力差電圧Ｖｒ−Ｖｏのため、コンデンサＣ１上の電圧ＶＣは減少し始める。

以下の検討事項は最大電流ＩＭＡＸの適切な値を選択する際に重要である。値は、好ましくは、トランジスタスイッチＳ１を通る最大電流の保護が作動される前、かつ、インダクタＬが飽和する前に、制限回路８が制御電流ＩＣＯを制限するように選択される。

制限回路８はコンデンサＣを伴うアナログ積分器に関して説明されているが、積分器はカウンタのようなデジタル回路で実現されてもよいことに注意すべきである。このときは、増幅器は、カウンタのアップダウン計数メカニズムに影響を与えることとなる。コントローラ１１は、Ｐ動作を欠いてもよく、及び／又は、Ｄ動作を含んでもよい。

さらに注意すべき点は、非常に大きな電流からスイッチＳ１及びＳ２を保護すべき既存の保護回路がコンバータの平均出力電流ＩＯＡを制限し得ないことである。その代わりに、既存の保護回路は、リップル電流が存在によって、スイッチを通る最大電流を制限する。しかし、リップル電流は出力電圧と共に変化する。リップル電流振幅は、出力電圧がバッテリ電圧Ｖｂのほぼ半分であるときに最大であり、リップル電流振幅は、出力電圧がほぼゼロボルトである場合、又は、バッテリ電圧Ｖｂに近い場合にゼロに接近している。

第１の知られている保護回路は、制御スイッチＳ１を通る電流を検知し、最大値と比較する。制御スイッチＳ１は、制御スイッチを通る電流が最大値より大きくなることが検出されたときに直ちにリセットされる。コントローラは増加する制御電流に反応し、次のスイッチングサイクルで、再び、制御スイッチを通る電流が最大値より大きくなることが検出されたときに制御スイッチＳ１が直ちにリセットされる。これは、非常に大きな電流の原因が取り除かれるまで持続する。実際には、制限ループは閉ループではなく、よって、過電流状態から回復するにはかなりの時間を要する。

第２の知られている保護回路は積分コンデンサ両端間の制御電圧を最大値に制限する。トランジスタの主電流路は積分コンデンサと並列に配置され、トランジスタの制御電極は基準電圧を受け取る。積分コンデンサ両端間の電圧が所定のレベルをまたぐとき、トランジスタは導通を開始し、コンデンサ両端間の電圧が制限される。しかし、スロープ補償信号がデューティサイクルの増加に伴って増加するので、制御スイッチＳ１によって導通可能な最大電流はデューティサイクルの増加に伴って減少する。

第３の知られている保護回路は、積分コンデンサ両端間の電圧を一時的に蓄えるバッファの出力での電圧をクランプする電圧クランプを備える。バッファの出力が制限される電圧はスロープ補償に依存する。一方、電流が制限されるレベルは、スロープ補償信号にそれほど依存しない。しかし、この従来技術は、初めに述べられた従来技術と同じ欠点があり、制御ループは制限動作中に閉じられないので、初めに述べられた従来技術に関して説明したように、積分コンデンサ上の電圧が流出する。

図９は、制御信号が最小値に制限される電流モード制御ＤＣ／ＤＣコンバータの実施形態の回路図を示す。電流モードコントローラ１は図７に示された電流モードコントローラと同一である。よって、図７に示されるように、コンデンサＣ１両端間の電圧ＶＣは、制御電流ＩＣＯを得るため電流源１１２へ供給され、制御電流ＩＣＯのコピー電流ＩＣＯＣを得るため制限回路８の制御源８１へ供給される。この場合も、コピー電流ＩＣＯＣはノードＮ２から引き出される。コピー電流ＩＣＯＣは制御電流ＩＣＯの拡大縮小バージョンでもよい。制限回路８は、電流源８０’、クランプ回路８２、及び、増幅器８３をさらに備える。電流源８０’は電流ＩＭＩＮをノードＮ２へ供給する。電流ＩＭＩＮは、コピー電流ＩＣＯＣが制限されるべき最小値を表す。クランプ回路８２は、このノードでの電圧ＶＮを最小値に制限するためノードＮ２に結合される。増幅器８３の入力は電圧ＶＮを受け取り、増幅器の出力は、コピー電流ＩＣＯＣが電流ＩＭＩＮをまたぐとき、積分動作を増大させるためＩ−コントローラ１１０の入力に接続される。

図９に示された制限回路８の動作は、図７に示された制限回路８の動作と互換性がある。簡単に説明すると、コピー電流ＩＣＯＣが最小電流ＩＭＩＮより大きい限り、ノードＮ２における電圧ＶＮはローであり、差電流ＩＣＬはクランプ回路８２によって導通させられる。増幅器８３は非アクティブ状態であり、電流ＩＡはゼロである。コピー電流ＩＣＯＣが最小電流ＩＭＩＮと等しくなるとき、電圧ＶＮが増加し、クランプ回路８２に電流の導通を停止させ、増幅器８３にキャパシタＣ１への電流の供給を開始させ、コピー電流ＩＣＯＣがさらに増加することを阻止する。

最小電流ＩＭＩＮの適切な値の選択を検討する前に、最初に、図３に関して説明したように、訂正回路７を含まない、図２の回路の動作を考慮する。この従来技術の回路では、セットリセットフリップフロップ４のリセット入力Ｒは、図３を見ると、制御スイッチＳ１を通る電流が制御電流からスロープ補償電流ＩＳＬを差し引いた差制御電流ＩＣＯ−ＩＳＬ以上になる時点ＤＴにおいてアクティブ状態（ハイ）になる。その結果、制御スイッチＳ１は非導通状態になり、スロープ補償電流源２０はスイッチがオフにされる。リセット入力Ｒが非アクティブ状態（ロー）にされることを保証するため、差制御電流ＩＣＯ−ＩＳＬは正である検知電流ＩＳＥより少なくとも大きいということが要求される。

ここでは、訂正電流ＩＣＲを供給するさらなる訂正電流源７０が、本発明に従って、図２のトポロジーに存在する場合を仮定する。制御電流ＩＣＯと修正制御電流ＩＭＣとの差は訂正電流ＩＣＲと等しい。この場合も、リセット入力Ｒが非アクティブ状態にされることを保証するため、修正制御電流ＩＭＣは正であるべきである。修正制御電流ＩＭＣがゼロより大きな最小値に制限される電流モード制御ＤＣ／ＤＣコンバータの実施形態は図１０に関して説明される。

図１０は、修正制御信号がゼロより大きな最小値に制限される電流モード制御ＤＣ／ＤＣコンバータの実施形態の回路図を示す。図１０は図９に基づいているが、第１の相違点は、訂正電流ＩＣＲを導通する電流源７０が、図２にも示されているように、電流源１１２の出力に追加されていることである。訂正電流ＩＣＲと制御電流ＩＣＯの和は修正制御電流ＩＭＣである。第２の相違点は、電流源７１が、訂正電流ＩＣＲのコピーＩＣＲＣを導通させるためノードＮ２に追加されていることである。コピー訂正電流ＩＣＲＣとコピー制御電流ＩＣＯＣの和は修正コピー電流ＩＭＣＣである。

クランプ回路８２は、修正コピー電流ＩＭＣＣがゼロより大きい最小電流ＩＭＩＮより大きい限り、電流を導通する。増幅回路８３は非アクティブ状態であるので、Ｉ−コントローラ内の積分ノードに影響を与えない。修正コピー電流ＩＭＣＣが電流源８０’によって供給された最小電流ＩＭＩＮより小さくなるとき、クランプ回路８２は導通を中止し、増幅器８３は電流ＩＡをＩ−コントローラのコンデンサＣ１へ供給し始める。その結果、コピー制御電流ＩＣＯＣは、修正コピー電流ＩＭＣＣが最小電流ＩＭＩＮのレベルに制限されるように制御される。

修正コピー電流ＩＭＣＣが最小電流ＩＭＩＮより小さくなり得ないという条件を満たすことによって、平均インダクタ電流ＩＬＡが負になる。コンバータは、平滑コンデンサＣに蓄積されたエネルギーを元の電源電圧Ｖｂに変換することが可能である。コンバータは、ここではおおよそ、出力コンデンサＣから、電源電圧Ｖｂを供給するバッテリへのブーストコンバータとして動作する。スイッチＳ１内の電流は、ここでは、負になるので、このスイッチＳ１は双方向電流能力を有するべきであることに注意すべきである。さらに、スイッチＳ２も、双方向電流能力を有するべきであり、よって、ダイオードではなく、同期スイッチであるべきである。

図１１は集積回路内に実装されたコントローラと訂正回路の実施形態の回路図を表す。集積回路内にＰＩ−コントローラを実現する魅力的な方法は、スイッチドモード電源に存在することがよくあるスプリアス信号を抑制するための同相除去による利益を最大限に得るため、完全差動回路を使用することである。ノードの同相電圧を適切な値に設定する所要の同相制御ループは図に示されていない。

トランスコンダクタンス増幅器ＴＣＡ３は、非反転入力で基準電圧を受け取り、反転入力で出力電圧Ｖｏを受け取り、出力電流をノードＮ３及びＮ４へ供給する。トランスコンダクタンス増幅器ＴＣＡ３は、ＰＩ−コントローラの高周波比例部を表すトランスコンダクタンスｇＨＦによって決まる伝達を有する。ＰＩ−コントローラの低周波数積分部は、トランスコンダクタンス増幅器ＴＣＡ１及びＴＣＡ２とコンデンサＣ１とにより生成される。トランスコンダクタンスｇＬＦ１をもつトランスコンダクタンス増幅器ＴＣＡ１は、非反転入力で基準電圧を受け取り、反転入力で出力電圧Ｖｏを受け取り、出力電流をコンデンサＣ１へ供給する。トランスコンダクタンスｇＬＦ２をもつトランスコンダクタンス増幅器ＴＣＡ２は、非反転入力と反転入力とのコンデンサＣ１両端間の電圧を受け取り、その出力電流をノードＮ３及びＮ４へ供給する。ここまで説明したコンポーネントに関する限り、従来技術のＰＩ−コントローラの魅力的なＩＣ実装が達成される。ノードＮ３及びＮ４での電流の和はＩＭＣによって示される出力電流を形成する。これらの電流ＩＭＣは、ここでは、図１の制御信号ＣＯを形成する。

この従来技術の制御信号ＣＯは、トランスコンダクタンスｇＣＯＲをもつトランスコンダクタンス増幅器ＴＣＡ４を追加することにより、図２に示された修正制御電流ＩＭＣに対応する修正制御電流ＩＭＣに変えられる。トランスコンダクタンス増幅器ＴＣＡ４は、出力電圧Ｖｏを受け取る非反転入力と、グラウンドである基準電圧に接続された反転入力とを有する。トランスコンダクタンス増幅器ＴＣＡ４は、訂正電流ＩＣＲをノードＮ３及びＮ４へ供給する。

訂正信号ＣＯの最大値を制限する制限回路８２は、ノードＮ５からノードＮ６へ最大電流ＩＭＡＸを供給する電流源８０と、トランスコンダクタンスｇＨＦをもつトランスコンダクタンス増幅器ＴＣＡ５と、トランスコンダクタンスｇＬＦ２をもつトランスコンダクタンス増幅器ＴＣＡ６と、ＦＥＴ Ｆ１及びＦ２とを備える。トランスコンダクタンス増幅器ＴＣＡ５は、非反転入力で基準電圧を受け取り、反転入力で出力電圧Ｖｏを受け取り、出力電流をノードＮ５及びＮ６へ供給する。トランスコンダクタンス増幅器ＴＣＡ６は、非反転入力と反転入力との間にあるコンデンサＣ１両端間の電圧を受け取り、その出力電流を同様にノードＮ５及びＮ６へ供給する。よって、トランスコンダクタンス増幅器ＴＣＡ５は、図７のコピー制御電流ＩＣＯＣの比例部を供給し、トランスコンダクタンス増幅器ＴＣＡ６は、コピー制御電流ＩＣＯＣの積分部を供給する。ノードＮ５とＮ６との間に配置された主電流路と、ノードＮ５に接続された制御電極とを有するＦＥＴ Ｆ１は、図７のクランプ回路８２を形成する。コンデンサＣ１と並列に配置された主電流路と、ノードＮ６に接続された制御電極とを有するＦＥＴ Ｆ２は、図７の増幅器８３を形成する。

図２及び図１０の修正電流ＩＭＣの最小値を制限する制限回路は、ノードＮ８からノードＮ７へ最小電流ＩＭＩＮを供給する電流源８０’と、トランスコンダクタンスｇＣＯＲをもつトランスコンダクタンス増幅器ＴＣＡ７と、トランスコンダクタンスｇＨＦをもつトランスコンダクタンス増幅器ＴＣＡ８と、トランスコンダクタンスｇＬＦ２をもつトランスコンダクタンス増幅器ＴＣＡ９と、ＦＥＴ Ｆ３及びＦ４とを備える。トランスコンダクタンス増幅器ＴＣＡ９は、非反転入力と反転入力との間にあるコンデンサＣ１両端間の電圧を受け取り、その出力電流を同様にノードＮ７及びＮ８へ供給する。よって、トランスコンダクタンス増幅器ＴＣＡ８は、図１０のコピー制御電流ＩＣＯＣの比例部を供給し、トランスコンダクタンス増幅器ＴＣＡ９は、コピー制御電流ＩＣＯＣの積分部を供給する。トランスコンダクタンス増幅器ＴＣＡ７は、出力電圧Ｖｏを受け取る非反転入力と、グラウンドである基準電圧に接続された反転入力とを有し、訂正電流ＩＣＲＣをノードＮ７及びＮ８へ供給する。ノードＮ７とＮ８との間に配置された主電流路と、ノードＮ７に接続された制御電極とを有するＦＥＴ Ｆ３は、図１０のクランプ回路８２を形成する。コンデンサＣ１と並列に配置された主電流路と、ノードＮ８に接続された制御電極とを有するＦＥＴ Ｆ４は、図１０の増幅器８３を形成する。

図１２は本発明による電流モード制御ＤＣ／ＤＣバックブーストコンバータの実施形態の回路図を示す。本実施形態は、図１に示された従来技術のコンバータのブロック図に基づいており、スイッチＳ１及びＳ２を備えるバックコンバータは、反転又は非反転バックブーストコンバータに置き換えられている。図１２は、電流源を使用する集積回路において、実装が可能なコントローラを伴う非反転バックブーストコンバータを示す。

非反転バックブーストコンバータは、ＤＣ入力電圧Ｖｂを受け取り、出力電圧Ｖｏを供給する。入力電圧Ｖｂはバッテリによって供給されてもよく、又は、整流された商用電源でもよい。出力電圧は、通常、平滑コンデンサＣと、給電される必要がある回路のインピーダンスを表すインピーダンスＺと、を有する負荷ＬＯに供給される。入力電圧源は入力電流Ｉｂを供給する。負荷ＬＯに供給される電流はＩｏによって示されている。バックブーストコンバータは、４個の制御可能なスイッチＳ１０乃至Ｓ１３とインダクタＬとをさらに備える。スイッチＳ１０は入力電圧源ＶｂとノードＮＡとの間に配置される。スイッチＳ１２はノードＮＡとグラウンドとの間に配置される。インダクタＬはノードＮＡとノードＮＢとの間に配置される。スイッチＳ１１はノードＮＢとグラウンドとの間に配置され、スイッチＳ１３はノードＮＢと負荷ＬＯとの間に配置される。インダクタＬはコイル又は変圧器でもよい。スイッチＳ１０乃至Ｓ１３は、それぞれ、制御信号ＳＣ１０乃至ＳＣ１３を用いて制御される。

非反転バックブーストコンバータの動作はそれ自体では当該技術分野においてよく知られているので、ごく簡単に説明される。スイッチＳ１０及びＳ１１が閉じ、同時にスイッチＳ１２及びＳ１３が開くならば、インダクタＬを通るインダクタ電流ＩＬは実質的に線形に増加する。負荷ＬＯへの電流はゼロである。スイッチＳ１２及びＳ１３が閉じ、同時にスイッチＳ１０及びＳ１１が開くならば、減少するインダクタ電流ＩＬは負荷ＬＯに供給される。最初に、図１に示されたコントローラと等価であり、電流源７１及び乗算器７２を備える訂正回路７が追加されたコントローラの部分が説明される。電流モードコントローラ１は、誤差信号ＥＲを供給するため基準電圧Ｖｒ及び出力電圧Ｖｏを受け取る減算器又はコンパレータ１０を備える。コントローラ１１は、誤差信号ＥＲから制御信号ＣＯを生成するＰ、Ｉ、ＰＩ又はＰＩＤコントローラ１１０を備える。制御信号ＣＯは制御電流ＩＣＯを引き出すため電流源１１１を制御する。

乗算器７２は、ノードＮ１から乗算された制御電流ＭＣＯを引き出すため制御電流ＩＣＯに増倍率ＭＦを乗算する。電流源７１はノードＮ１から訂正電流ＩＣＲを引き出す。電流ＭＣＯとＩＣＲの和は、修正制御電流ＩＭＣである。スロープ補償回路２は、スロープ補償電流ＩＳＬをノードＮ１へ供給する電流源２１を備える。検知回路６は、インダクタ電流ＩＬを表す検知電流ＩＳＥをノードＮ１へ供給する。

ノードＮ１での電圧は、電流ＭＣＯ、ＩＣＲ、ＩＳＥ及びＩＳＬの和によって決定される。コンパレータ３は、検知電流ＩＳＥのレベルが修正制御電流ＩＭＣとスロープ補償電流ＩＳＬとの差と等しくなるときを示すリセット信号ＲＳを供給する増幅器３０を備える。

発振器５とセットリセットフリップフロップ４は両方とも図１に示された同じ要素と同一である。しかし、ここでは、セットリセットフリップフロップ４は、その非反転出力Ｑにスイッチ信号ＳＣ１０、ＳＣ１１を供給し、その反転出力Ｑｎにスイッチ信号Ｓ１２、Ｓ１３を供給する。このコントローラの動作は図１３に示された信号に関して詳細に説明される。訂正回路７の代替的な実施形態は図１４に関して説明される。

図１３は図１２に示されたバックブーストコンバータの動作を説明する信号を表す。同じ定常状態では、同じ電流ＩＳ１がスイッチＳ１を流れるので、検知電流ＩＳＥは従来技術のコンバータの検知電流と同一である。同様に、スロープ補償電流ＩＳＬの目的は従来技術のコンバータのスロープ補償電流の目的と同一であると考えられる。この場合も、同じ定常状態では、ノードＮ１での総電流は同じ時点ＤＴにおいてセットリセットフリップフロップのリセットを引き起こすので、電流ＩＭＣは、訂正回路７が存在しないときに生成された元の制御電流ＩＣＯと同一であるはずである。その結果として、訂正回路７を追加する効果は、制御電流ＩＣＯが訂正電流ＩＣＲの値と共に、及び、増倍率ＭＦと共に正確に減少しなければならないことである。実際には、電流ＭＣＯは元の訂正電流ＩＣＯから訂正電流ＩＣＲを差し引いた電流であり、新しい制御電流ＩＣＯは増倍率ＭＦによって除算された電流ＭＣＯである。

よって、訂正電流ＩＣＲが、スイッチオフ時点ＤＴにおけるスロープ補償電流ＩＳＬのレベルと、リップル電流ＩＲＩの半分との和と等しくなるように選択されるならば、電流ＭＣＯは平均インダクタ電流ＩＬＡと等しくなる。さらに、増倍率ＭＦが平均インダクタ電流ＩＬＡと平均出力電流ＩＯＡとの比であるならば、制御電流ＩＣＯは平均出力電流ＩＯＡと等しくなる。その結果、制御電流ＩＣＯから平均出力電流ＩＯＡへの伝達のゲインＡｉは１と等しくなり、基準電圧Ｖｒから出力電圧Ｖｏへの伝達の閉ループ帯域幅はその最大値を有する。しかし、制御信号ＩＣＯが平均出力電流ＩＯＡに直接的に対応すれば十分である。用語「対応する」は実際の電流の拡大縮小バージョンが使用されてもよいことを示す。

以下では、このような訂正回路７を有するバックブーストコンバータの動作が説明される。この場合も、単なる一例として、コントローラ１１０はＰＩコントローラである。セットリセットフリップフロップ４は、スロープ補償電流ＩＳＬが減算される前の和電流ＩＭＣのレベルに検知電流ＩＳＥが到達した時点ＤＴにおいてリセットされる。和電流ＩＭＣは乗算された修正制御信号ＭＭＣとも呼ばれる。

以下の計算では、増倍率ＭＦの値及び訂正電流ＩＣＲの値は、非反転バックブーストコンバータについて決定される。

図１３から、修正制御電流ＩＭＣと平均インダクタ電流ＩＬＡとの差は、
ＩＭＣ−ＩＬＡ＝ＩＳＬ（ＤＴ）＋ＩＲＩ／２
となり、ここで、ＩＳＬ（ＤＴ）は、スイッチＳ１０及びＳ１１がオフにされる時点ＤＴにおけるスロープ補償電流であり、ＩＲＩはインダクタ電流ＩＬのピークツーピークリップル電流である。

バックブーストコンバータのための最適なスロープ補償電流ＩＳＬは、

であり、ここで、ｔ／Ｔは持続時間がＴであるクロックサイクル中の相対位置であり、ＬはインダクタＬのインダクタンス値であり、ＶｂはコンバータのＤＣ入力電圧である。

定常状態では、スイッチＳ１０及びＳ１１をオフにする時点において、スロープ補償電流ＩＳＬは、

という値を有し、ここで、Ｄはデューティサイクルの定常状態値であり、損失を無視するならば、Ｖｏ／（Ｖｏ＋Ｖｂ）である。

平均コイル電流ＩＬＡ上のピークツーピークリップル電流は、バックブーストコンバータに関して、
ＩＲＩ＝Ｄ＊Ｔ＊Ｖｂ／Ｌ
である。

上記の式を用いて、修正制御電流ＩＭＣと平均インダクタ電流ＩＬＡとの差は、

である。したがって、訂正電流ＩＣＲがこの値を取るならば、制御電流ＩＣＯは平均インダクタ電流ＩＬＡと等しくなる。訂正電流ＩＣＲは、出力電圧Ｖｏと入力電圧Ｖｂの両方に依存する正帰還電流であることに注意すべきである。

平均出力電流ＩＯＡは平均コイル電流ＩＬＡより小さい。

乗算器７２は、以下のような、入力電圧Ｖｂ及び出力電圧Ｖｏに依存する電流ゲインＭＦを有する。
ＭＦ＝１＋（Ｖｏ／Ｖｂ）

電流源７１は電圧に依存する訂正電流

を生成し、この訂正電流は乗算器７２の出力電流ＭＣＯに加算される。電流ＩＣＲは正帰還電流であり、よくあるように負帰還電流ではないことに注意すべきである。

乗算器７２の挿入と正帰還電流ＩＣＲは、コントローラがより低い制御電流ＩＣＯを生成することを可能にし、その一方で、電流制御内側のループのためのピーク電流の設定値は、ここでも元のとおりの同じ値を有し、ＩＣＯからＩＭＣ＝ＭＦ＊ＩＣＯ＋ＩＣＲに修正される。上記の式からわかるように、そして、図１３に示されているように、制御電流ＩＣＯから平均出力電流ＩＯＡへの伝達Ａｉは、ここでは、単一である。その結果、ループの−３ｄＢ帯域幅ｆ３は、

まで増加する。さらなる利点は、−３ｄＢ帯域幅が２個のよく知られた量だけに依存することである。

バックブーストコンバータ以外のコンバータトポロジーが使用されても、又は、ＰＩコントローラが別の挙動をしても、又は、スロープ補償が異なる形を有するか、若しくは、全く存在しない場合でも、反応速度は同様に改善される。

図１４は本発明による電流モード制御ＤＣ／ＤＣバックブーストコンバータの別の実施形態の回路図を表す。図１４に示されたバックブーストコンバータは、図１２に示されたバックブーストコンバータと殆ど同一である。唯一の相違は、乗算器７２が電流源７１と１１１との間ではなく、電流源７１と２１との間に配置されていることである。よって、ここでは、制御電流ＩＣＯ及び訂正電流ＩＣＲは、修正制御電流を得るため同じノードで加算される。乗算器７２は、電流ＩＭＣと一致する乗算された修正制御電流ＭＭＣを得るため電流ＭＣＯ’に増倍率ＭＦを乗算する。

増倍率ＭＦは、ここでも、図１２に関して説明されたような増倍率と同じであり、訂正電流ＩＣＲはＩＣＲ’、すなわち、

になることが必要である。得られた、内側の制御ループに対する設定電流は、ここでは、ＩＭＣ＝ＭＦ＊（ＩＣＯ＋ＩＣＲ’）である。

図１５は、バックブーストコンバータの代わりに図１２又は１４の回路図において使用される電流制御ＤＣ／ＤＣブーストコンバータの回路図を表す。図１２又は図１４におけるコントローラと同じ構造をもつコントローラがブーストコントローラと共に使用される。最初に、図１５に示されるように、バックブーストコンバータをブーストコンバータに置き換えるため変更されるべき事項が説明される。次に、コントローラがそれぞれ図１２又は図１４に示されるようなトポロジーを有するならば、増倍率ＭＦと訂正電流ＩＣＲがブーストコンバータのためどのように選択されるべきであるかが説明される。

図１２に示された非反転バックブーストコンバータから始めて、ブーストコンバータは、スイッチＳ１０を短絡で置き換え、スイッチＳ１２を省くことにより得られる。スイッチＳ１１は、ここでは、スイッチＳ２０と呼ばれ、スイッチＳ１３は、ここでは、スイッチＳ２１と呼ばれる。電流検知６は、ここでは、スイッチＳ２０と直列に配置される。スイッチＳ２０及びＳ２１をそれぞれに制御するスイッチ信号ＳＣ１０及びＳＣ１２を生成するコントローラは、図１２又は図１４の何れかに示されているトポロジーと同じトポロジーを有する。図１５に示されているようなブーストコンバータの基本的なトポロジーの動作は当該技術分野においてよく知られているので、簡単にしか説明されない。スイッチ制御信号ＳＣ１０がスイッチＳ２０を閉じ、スイッチ制御信号Ｓ１２がスイッチＳ２１を開くならば、インダクタＬを通るインダクタ電流ＩＬは増加を開始する。出力電流Ｉｏはゼロである。インダクタ電流ＩＬがコントローラ内で設定されたピークレベルに到達したとき、スイッチＳ２０が開き、スイッチＳ２１が閉じる。ここでは、減少する出力電流Ｉｏが負荷ＬＯへ流れる。発振器又はクロックジェネレータ５によって決定される次のサイクルの先頭で、スイッチＳ２０は再び閉じられ、スイッチＳ２１は再び開かれる。

修正制御電流ＩＭＣと平均コイル電流ＩＬＡとの差は、
ＩＭＣ−ＩＬＡ＝ＩＳＬ（ＤＴ）＋（ＩＲＩ／２）
であり、ここで、ＩＳＬ（ＤＴ）はスイッチングオフの時点（ｔ＝ＤＴ）におけるスロープ補償電流であり、ＩＲＩはインダクタ電流ＩＬのピークピークリップル電流振幅である。ブーストコンバータの場合、非直線に時間に依存する最適なスロープ補償電流ＩＳＬは、
ＩＳＬ（ｔ）＝（１／２）（ｔ／Ｔ）^２・（Ｔ／Ｌ）・Ｖｏ＝（ｔ^２Ｖｏ）／（２ＴＬ）
であり、ここで、ｔ／Ｔは持続時間がＴであるクロックサイクル中の相対的な位置であり、ＬはインダクタＬのインダクタンス値であり、ＶｏはＤＣ：ＤＣブーストコンバータの出力電圧の値である。制御スイッチＳ２０をオフにする時点において、スロープ補償電流ＩＳＬは、
ＩＳＬ（ＤＴ）＝（１／２）Ｄ^２・（Ｔ／Ｌ）・Ｖｏ
という値を取り、ここで、Ｄはデューティサイクルの定常状態値である。

ブーストコンバータの場合、定常状態の平均インダクタ電流ＩＬＡ上のピークピークリップル電流振幅ＩＲＩは、
ＩＲＩ＝（Ｖｂ／Ｌ）ＤＴ
である。ブーストコンバータにおけるデューティサイクルの定常状態値Ｄは、損失を無視すると、
Ｄ＝１−（Ｖｂ／Ｖｏ）
である。修正制御電流ＩＭＣと平均インダクタ電流ＩＬＡとの差は、ここでは、上記の式を組み合わせることにより見出される。
ＩＭＣ−ＩＬＡ＝ＩＳＬ（ＤＴ）＋（ＩＲＩ／２）＝（Ｔ／２Ｌ）・（Ｖｏ−Ｖｂ）
この差は、出力電圧Ｖｏと入力電圧Ｖｂとの差に線形比例する。

平均出力電流ＩＯＡは平均インダクタ電流ＩＬＡより小さい。
ＩＯＡ＝（１−Ｄ）・ＩＬＡ＝（Ｖｂ／Ｖｏ）・ＩＬＡ

最初に、図１２に示されたコントローラトポロジーに関して、乗算器７２は、入力電圧Ｖｂと出力電圧Ｖｏに依存する電流ゲインＭＦ
ＭＦ＝Ｖｏ／Ｖｂ
を有し、電流源７１は電圧に依存する訂正電流
ＩＣＲ＝（Ｔ／２Ｌ）・（Ｖｏ−Ｖｂ）
を生成し、訂正電流は乗算器７２の出力電流ＭＣＯに加算される。電流ＩＣＲは正帰還電流であり、よくあるように負帰還電流ではないことに注意すべきである。

乗算器７２の挿入と正帰還電流ＩＣＲの追加は、コントローラがより低い制御電流ＩＣＯを生成することを可能にし、その一方で、電流制御内側のループのためのピーク電流の設定値は、ここでも元のとおりの同じ値を有し、ＩＣＯからＩＭＣ＝ＭＦ＊ＩＣＯ＋ＩＣＲに修正される。上記の式からわかるように、そして、図１３に示されているように、制御電流ＩＣＯから平均出力電流ＩＯＡへの伝達Ａｉは、ここでは、単一である。

正帰還電流ＩＣＲを乗算器７２の出力電流ＭＣＯに挿入する代わりに、代替的な正帰還電流ＩＣＲ’が、図１４に示されるように、乗算器７２の入力電流ＩＣＯに加算される。よって、ここでは、制御電流ＩＣＯと訂正電流ＩＣＲ’が修正制御電流ＭＣＯ’を得るため同じノードで加算される。乗算器７２は、電流ＩＭＣと等しい乗算された修正制御電流ＭＭＣを得るため、電流ＭＣＯ’に増倍率ＭＦを乗算する。

増倍率ＭＦは、ここでも図１２に関して説明されたような増倍率と同じであり、訂正電流ＩＣＲはＩＣＲ’、すなわち、
ＩＣＲ’＝（Ｖｂ／Ｖｏ）・（Ｔ／２Ｌ）・（Ｖｏ−Ｖｂ）
になることが必要である。内側の制御ループに対して得られた設定電流は、ここでは、ＩＭＣ＝ＭＦ＊（ＩＣＯ＋ＩＣＲ’）である。

図１２に示されたコントローラのトポロジーは、図１４に示されたコントローラのトポロジーより僅かに魅力的であるが、その理由は、所要の正帰還電流ＩＣＲが非線形方程式ではなく、線形方程式によって記述されるからである。

帰還ループの安定性を考慮すると、訂正電流ＩＣＲ又はＩＣＲ’による正帰還ゲインは、ＰＩコントローラによる負帰還ゲインより弱いので、正帰還の寄与分は制御ループ安定性を危うくしない。

上記の実施形態は発明を制限するのではなく例示するものであり、また、当業者は、請求項に記載された事項の範囲を逸脱することなく、多数の代替的な実施形態を設計し得ることに注意すべきである。

たとえば、電流方向を全部反対にしてもよい。当業者であれば、ＰＭＯＳＴ ＦＥＴがＮＭＯＳＴ ＦＥＴに置き換えられるならば、及び、その逆に置き換えられるならば、示された実施形態をいかにして適応させるべきかを容易に理解するであろう。

正帰還電流ＩＣＲを加算することにより、制御電流ＩＣＯを修正制御電流ＩＭＣに変換する一般的な考え方は、バックコンバータ、非反転バックコンバータ、バックブーストコンバータ、及び、ブーストコンバータに関して図に説明されている。制御電流ＩＣＯは平滑コンデンサＣと負荷ＲＬの並列配置に供給される平均出力電流と等しくさせられた。この一般的な考え方は、たとえば、反転バックブースト、又は、チュック（Ｃｕｋ）コンバータのような他のコンバータ構造においても同様に機能する。訂正電流ＩＣＲ、及び、もし該当するならば、増倍率ＭＦの計算のため明らかにされた実施例は、特定の最適なスロープ補償電流ＩＳＬに有効であることが注意されるべきである。しかし、スロープ補償電流ＩＳＬは、上記の最適関数とは異なるかもしれない。制御電流ＩＣＯが平均出力電流ＩＯＡと最適に類似していなければならないならば、訂正電流ＩＣＲ、及び、もし該当するならば、増倍率がスロープ補償電流に適合するように決定されるべきであることは明瞭であろう。そうであるとしても、制御電流と平均出力電流との完全な類似性は、反応速度を従来技術より改善するためには必要とされない。

動詞「備える（ｃｏｍｐｒｉｓｅ）」とその活用の使用は、請求項に記載されていない要素又はステップの存在を排除しない。要素に先行する冠詞“ａ”又は“ａｎ”は、複数個のその要素の存在を排除しない。発明は、いくつかの別個の要素を備えるハードウェアを用いて、及び、適当にプログラムされたコンピュータを用いて実施されてもよい。いくつかの手段を列挙する装置クレームにおいて、これらの手段のうちのいくつかは全く同一のハードウェア要素によって具現化されてもよい。ある種の手段が相互に異なる従属請求項で挙げられるという単なる事実は、これらの手段の組み合わせを使用しても有利にならないということを示すものではない。

従来技術の電流モード制御ＤＣ／ＤＣコンバータのブロック図である。 本発明による電流モード制御ＤＣ／ＤＣバックコンバータの実施形態の回路図である。 従来技術の電流モード制御ＤＣ／ＤＣコンバータの動作を説明する図である。 図２に示された電流モード制御ＤＣ／ＤＣコンバータの動作を説明する信号を示す図である。 本発明による電流モード制御ＤＣ／ＤＣコンバータの別の実施形態のブロック図である。 本発明による電流モード制御ＤＣ／ＤＣコンバータのさらに別の実施形態のブロック図である。 制御信号が最大値に制限される電流モード制御ＤＣ／ＤＣコンバータの実施形態の回路図である。 制御信号の最大値への制限を説明する信号を示す図である。 制御信号が最小値に制限される電流モード制御ＤＣ／ＤＣコンバータの実施形態の回路図である。 修正制御信号が最小値に制限される電流モード制御ＤＣ／ＤＣコンバータの実施形態の回路図である。 集積回路に実装されたコントローラ及び訂正回路の実施形態の回路図である。 本発明による電流モード制御ＤＣ／ＤＣバックブーストコンバータの実施形態の回路図である。 図１２に示されたバックブーストコンバータの動作を説明する信号を示す図である。 本発明による電流モード制御ＤＣ／ＤＣバックブーストコンバータの別の実施形態の回路図である。 バックブーストコンバータの代わりに図１２又は１４の回路図において使用される電流モード制御ＤＣ／ＤＣブーストコンバータの回路図である。

Claims (26)

1. 出力電圧を供給するため入力電圧を受け取る電流モード制御ＤＣ／ＤＣコンバータであって、
   インダクタ、及び、前記インダクタを通り、周期的に変化するインダクタ電流を得るために前記インダクタに結合される制御可能なスイッチと、
   誤差信号を得るため前記出力電圧を基準電圧と比較し、制御信号を得るため伝達関数を前記誤差信号に適用する電流モードコントローラと、
   修正制御信号を得るため前記制御信号の元のレベルと前記インダクタ電流の平均値との差を表す訂正信号を前記制御信号に加算する訂正回路と、
   検知信号のレベルが前記修正制御信号のレベルに到達したときに前記制御可能なスイッチをオフにするため、前記インダクタ電流を表す検知信号を前記修正制御信号と比較するドライブ回路と、
   を備える、電流モード制御ＤＣ／ＤＣコンバータ。
2. 前記訂正回路が、前記インダクタ電流の前記平均値と極値との差を表す前記訂正信号を加算するようになっている、請求項１に記載の電流モード制御ＤＣ／ＤＣコンバータ。
3. バックコンバータであり、
   Ｖｏが前記出力電圧であり、Ｔが前記周期的に変化するインダクタ電流の１周期の持続時間であり、Ｌが前記インダクタのインダクタンスであるときに、
   （Ｖｏ＊Ｔ）／２Ｌ
   である前記訂正信号を生成するようになっている前記訂正回路を備える、
   請求項１に記載の電流モード制御ＤＣ／ＤＣコンバータ。
4. 前記出力電圧及び出力電流を負荷に供給し、
   前記訂正回路は、乗算された制御信号を得るため前記制御信号に増倍率を乗算する乗算器をさらに備え、
   前記増倍率は、前記インダクタ電流の平均値と前記出力電流の平均値との比を表し、
   前記訂正回路は、前記訂正信号を前記乗算された制御信号に加算するようになっている、
   請求項１に記載の電流モード制御ＤＣ／ＤＣコンバータ。
5. バック−ブーストコンバータであり、
   Ｖｂが前記入力電圧であり、Ｖｏが前記出力電圧であるときに、前記増倍率が１＋Ｖｏ／Ｖｂである、
   請求項４に記載の電流モード制御ＤＣ／ＤＣコンバータ。
6. ｌｎが自然対数であり、ｋ＝Ｖｏ／Ｖｂであり、Ｔが前記周期的に変化するインダクタ電流の１周期の持続時間であり、Ｌが前記インダクタのインダクタンスであるとき、前記訂正回路が、
   （ｌｎ（１＋ｋ）−０．５＊ｋ／（１＋ｋ））＊Ｔ＊Ｖｂ／Ｌ
   である前記訂正信号を生成するようになっている、
   請求項５に記載の電流モード制御ＤＣ／ＤＣコンバータ。
7. ブーストコンバータであり、
   Ｖｂが前記入力電圧であり、Ｖｏが前記出力電圧であるとき、前記増倍率がＶｏ／Ｖｂである、
   請求項４に記載の電流モード制御ＤＣ／ＤＣコンバータ。
8. Ｖｏが前記出力電圧であり、Ｔが前記周期的に変化するインダクタ電流の１周期の持続時間であり、Ｌが前記インダクタのインダクタンスであるとき、前記訂正回路が、
   （Ｖｏ−Ｖｂ）＊Ｔ／２Ｌ
   である前記訂正信号を生成するようになっている、
   請求項７に記載の電流モード制御ＤＣ／ＤＣコンバータ。
9. 前記出力電圧及び出力電流を負荷に供給する請求項１に記載の電流モード制御ＤＣ／ＤＣコンバータであって、
   前記訂正回路が、乗算された修正制御信号を得るため、前記修正制御信号に、前記インダクタ電流の平均値と前記出力電流の平均値との比を表す増倍率を乗算する乗算器をさらに備え、
   前記ドライブ回路が、検知信号のレベルが前記乗算された修正制御信号のレベルに到達したときに前記制御可能なスイッチをオフにするため、前記インダクタ電流を表す検知信号を前記乗算された修正制御信号と比較するようになっている、
   電流モード制御ＤＣ／ＤＣコンバータ。
10. バックブーストコンバータであり、
    Ｖｂが前記入力電圧であり、Ｖｏが前記出力電圧であるとき、前記増倍率が１＋Ｖｏ／Ｖｂである、
    請求項９に記載の電流モード制御ＤＣ／ＤＣコンバータ。
11. ｌｎが自然対数であり、ｋ＝Ｖｏ／Ｖｂであり、Ｔが前記周期的に変化するインダクタ電流の１周期の持続時間であり、Ｌが前記インダクタのインダクタンスであるとき、前記訂正回路が、
    （１／（１＋ｋ））＊（ｌｎ（１＋ｋ）−０．５＊ｋ／（１＋ｋ））＊Ｔ＊Ｖｂ／Ｌ
    である前記訂正信号を生成するようになっている、
    請求項１０に記載の電流モード制御ＤＣ／ＤＣコンバータ。
12. ブーストコンバータであり、
    Ｖｂが前記入力電圧であり、Ｖｏが前記出力電圧であるとき、前記増倍率がＶｏ／Ｖｂである、
    請求項９に記載の電流モード制御ＤＣ／ＤＣコンバータ。
13. Ｖｏが前記出力電圧であり、Ｔが前記周期的に変化するインダクタ電流の１周期の持続時間であり、Ｌが前記インダクタのインダクタンスであるとき、前記訂正回路が、
    （Ｖｂ／Ｖｏ）＊（Ｖｏ−Ｖｂ）＊Ｔ／２Ｌ
    である前記訂正信号を生成するようになっている、
    請求項１２に記載の電流モード制御ＤＣ／ＤＣコンバータ。
14. スロープ補償信号を導入するスロープ補償回路をさらに備え、
    前記訂正回路は、前記差と、前記ドライブ回路が前記制御可能なスイッチをオフにするようになっているスイッチオフ時点における前記スロープ補償信号のレベルと、の和を表す前記訂正信号を生成するようになっている、
    請求項１に記載の電流モード制御ＤＣ／ＤＣコンバータ。
15. 前記制御信号の最小値及び／又は最大値を制限する制限回路をさらに備える、請求項１に記載の電流モード制御ＤＣ／ＤＣコンバータ。
16. 前記電流モードコントローラが前記制御信号によって決定される制御電流をノードへ供給する制御電流源を備え、
    前記訂正回路は、前記訂正信号を訂正電流として前記ノード）へ供給する電流源を備え、
    検知回路は、検知電流である前記検知信号を前記ノードへ供給するため前記インダクタ電流を検知し、前記制御電流と前記訂正電流の極性は同じであり、前記検知電流の極性と反対であり、
    前記ドライブ回路は、前記ノードに結合され、前記検知電流のレベルが前記制御電流と前記訂正電流の和のレベルに到達するときを決定する、
    請求項１に記載の電流モード制御ＤＣ／ＤＣコンバータ。
17. スロープ補償電流を前記ノードへ供給する電流源を備えるスロープ補償回路をさらに備え、
    前記スロープ補償電流の極性が前記検知電流の極性と同じであり、
    前記訂正回路の前記電流源は、前記差と、前記ドライバ回路が前記制御可能なスイッチをオフにするようになっているスイッチオフ時点における前記スロープ補償電流のレベルと、の和である前記訂正電流を供給する、
    請求項１６に記載の電流モード制御ＤＣ／ＤＣコンバータ。
18. 前記電流モードコントローラが、前記誤差信号を得るため前記基準電圧と前記出力電圧を比較するコンパレータと、前記制御信号を供給するため前記誤差信号を受け取るＰＩコントローラとを備え、
    前記訂正回路は、前記訂正電流を供給するようになっている、
    請求項１７に記載の電流モード制御ＤＣ／ＤＣコンバータ。
19. 前記電流モードコントローラがＩ−コントローラの積分動作に影響を与える入力を伴うＩ−コントローラを備え、
    当該電流モード制御ＤＣ／ＤＣコンバータが、
    前記制御電流に比例する第１電流を追加ノードへ供給する第１付加電流源と、
    前記追加ノードにおける電圧が前記第１電流と第２電流との差に依存する所定の一定の第２電流を前記追加ノードへ供給する第２付加電流源と、
    前記追加ノードにおける前記電圧を制限するクランプ回路と、
    前記追加ノードに接続された入力及び前記Ｉ−コントローラの前記入力に接続された出力を有する増幅器と、
    をさらに備える、
    請求項１６に記載の電流モード制御ＤＣ／ＤＣコンバータ。
20. 前記第２電流が最大電流レベルを指し示し、
    前記増幅器は、前記第１電流が前記最大電流レベルを上回るとき、前記積分動作を減少させる、
    請求項１９に記載の電流モード制御ＤＣ／ＤＣコンバータ。
21. 前記第２電流が最小電流レベルを指し示し、
    前記増幅器は、前記第１電流が前記最小電流レベルを下回るとき、前記積分動作を増大させる、
    請求項１９に記載の電流モード制御ＤＣ／ＤＣコンバータ。
22. 前記訂正電流に比例する第３電流を前記追加ノードへ供給する第３付加電流源をさらに備え、
    前記増幅器は、前記第１電流が前記最小電流レベルと前記第３電流の和を下回るとき、前記積分動作を増大させる、
    請求項２１に記載の電流モード制御ＤＣ／ＤＣコンバータ。
23. 前記Ｉ−コントローラが積分コンデンサを備え、
    前記増幅器の出力が前記積分コンデンサに接続される、
    請求項１９に記載の電流モード制御ＤＣ／ＤＣコンバータ。
24. 電流モード制御ＤＣ／ＤＣコンバータと、前記電流モード制御ＤＣ／ＤＣコンバータによって生成された電源電圧を受け取る信号処理回路とを備える装置。
25. モバイル装置であり、
    バッテリ電圧を供給するバッテリを備え、
    前記電流モード制御ＤＣ／ＤＣコンバータが前記バッテリ電圧を前記電源電圧に変換するようになっている、
    請求項１に記載の装置。
26. インダクタに結合され、出力電圧を供給するため入力電圧を受け取る制御可能なスイッチを備える電流モード制御ＤＣ／ＤＣコンバータを制御する方法であって、
    前記インダクタを通り、周期的に変化するインダクタ電流を生成するステップと、
    誤差信号を得るため前記出力電圧を基準電圧と比較し、制御信号を得るため伝達関数を前記誤差信号に適用するステップと、
    修正制御信号を得るため前記制御信号の元のレベルと前記インダクタ電流の平均値との差を表す訂正信号を前記制御信号に加算するステップと、
    検知信号のレベルが前記修正制御信号のレベルに到達したときに前記制御可能なスイッチをオフにするため、前記インダクタ電流を表す検知信号を前記修正制御信号と比較するステップと、
    を備える方法。

Images