JP2008515335A

JP2008515335A - 縮小された領域上の増幅器の結合回路

Info

Publication number: JP2008515335A
Application number: JP2007534535A
Authority: JP
Inventors: ヨーキムニルソン，
Original assignee: テレフオンアクチーボラゲットエルエムエリクソン（パブル）
Priority date: 2004-09-30
Filing date: 2004-09-30
Publication date: 2008-05-08
Also published as: EP1794881A1; US7535304B2; US20080061882A1; WO2006036091A1

Abstract

【課題】
【解決手段】本発明は、第１（２３０）、第２（２４０）、第３（２５０）及び第４トランジスタを備え、追加的に信号の入力ポート（２２０）及び信号の出力ポート（２６０）を備える増幅器（２００、４００、５００）の結合回路を開示する。増幅器の入力ポートは、増幅器への入力信号が第１及び第４トランジスタに並列に入力され、第２及び第３トランジスタに並列に入力され、第１及び第２トランジスタからの出力が互いに直列に接続され、第４及び第３トランジスタからの信号が互いに直列に接続され、出力が、互いに並列に接続されて増幅器の前記出力ポートに接続されるように、第１、第２、第３、及び第４のトランジスタに接続される。
【選択図】図２

Description

本発明は、前記第１、第２、第３及び第４トランジスタを備え、更に信号の入力ポート及び信号の出力ポートを備える増幅器の結合回路を開示する。

例えばＭＭＩＣ（Monolithic Microwave Integrated Circuit）技術でのマイクロ波への応用として使用される高出力増幅器において、各増幅器で使用されるトランジスタの数及び配置は、増幅器を収納するのに必要な表面面積を増加させるが、それにより、チップコストは直接に使用するチップ面積に比例するので、該コストの増加の要因となる。このコストは、より高い出力レベルが使用されるのに伴い、ますます高くなる。

上記で説明するように、現在知られている増幅器と、少なくとも同じ程度の増幅度及び出力電力を提供し、しかもチップ又は基板のより少ない面積をカバーする増幅器に対する要求がある。

本発明においては、この要求は、第１、第２、第３、及び第４トランジスタを備える増幅器の結合回路を提供するものとされる。

本発明の増幅器は、追加的に、信号の入力ポートと信号の出力ポートを備え、増幅器の入力ポートは、増幅器への入力信号が第１及び第４のトランジスタに並列に入力され、第２及び第３トランジスタに並列に入力されるように、第１、第２、第３、及び第４のトランジスタに接続される。

第１及び第２トランジスタからの出力は、互いに直列に接続され、第４及び第３トランジスタからの出力も、又互いに直列に接続され、それらの出力は互いに並列に接続されてから増幅器の出力ポートに接続される。

本発明の増幅器のこの設計によれば、以下の詳細な説明から明らかにされるように、従来よりチップ表面のより効率的な使用が可能となる。

図１は、既知の技術による電力増幅器の回路１００を示す。これから分かるように、増幅器１００は、２つの”トランジスタブロック”１３０、１４０を備え、それらは互いに同じである。増幅器１００は、又信号の入力ポート１２０及び信号の出力ポート１３０を備える。

図１から分かるように、各トランジスタブロック１３０、１４０は２つのトランジスタを備え、それらは例えばＦＥＴトランジスタであるが、それらは例えばバイポーラトランジスタ等の、他の形式のトランジスタであてもよい。各ブロックの２つのトランジスタは、入力する信号が、ＦＥＴトランジスタの場合はＦＥＴのゲートである各トランジスタの入力の間で等しく分割されるように接続される。ＦＥＴの場合はドレインである各ブロックでの各トランジスタの出力も、又ブロックからの出力を形成するように接続され、その後、増幅器の出力ポート１１０に接続される。

ＦＥＴの第３ポート、すなわちソースは、図１に矢印で示すように接地に接続される。接地への接続は、直接であっても、ビアホール又は、コンデンサ、コイル、抵抗又はそれら素子の組み合わせ等の回路を介してもよい。

２つのトランジスタブロック１３０、１４０は、入力ポート１２０からの信号がフィーダ回路網の手段で分割され、基本的に１つの同じ位相で各ブロックに到達するように、信号の入力ポート１２０に接続される。２つのブロックからの出力は、各ブロック出力からポート１１まで同じである出力ネットワークを介して出力ポート１１０に接続されているので、同様に、２つのトランジスタブロック１３０、１４０から出力される信号は、増幅器の出力ポート１１０に、基本的に１つの同じ位相で到達する。

図１に示すように、ブロックの間の結合回路は、各ブロックの内部設計がうまく動作するのを考慮し、しかし必要な分配回路網及び給電回路網を考慮すると、結果としてむしろ広い回路の必要性を生み出し、チップ、支持基板の他の形の上にかなり大きな面積を要求し、それが沢山のブロックを備える回路を高価にする原因となる。

図２は、本発明による増幅器の結合回路２００を示す。図から分かるように、本発明の増幅器２００は、図１の既知の増幅器１００と同様に、第１トランジスタ２３０、第２トランジスタ２４０、第３トランジスタ２５０、及び第４トランジスタ２６０を備える。

更に増幅器２００は、信号の入力ポート２２０及び信号の出力ポート２１０を備える。図２に示すように、さらに図３でより詳細に図示するように、第１トランジスタ２３０及び第４トランジスタ２６０への入力信号は、入力ポートＰ_ｉｎが直列に接続された第１共通点３４５経由で入力され、第２トランジスタ２４０及び第３トランジスタ２５０への入力信号は、第１共通点３４５に直列に接続された第２共通点３５５経由で入力される。

このようにして、入力ポート２２０からの入力信号は、第１及び第４トランジスタ２３０、２６０の入力に並列に結合され、入力信号は第２及び第３トランジスタ２４０、２５０にも同様に入力される。

従って、図２に示すように、ＦＥＴ群のゲート群は、増幅器２００の入力ポートとして使用され、それにより、第１及び第４トランジスタ２３０、２６０のゲートは入力信号を共有し、同様に、第１及び第３トランジスタ２４０、２５０も同様である。かくして、図２に示す実施例においては、増幅器の入力２２０は、第１共通点３４５に直列に接続され、そこから、第１及び第４トランジスタが引出され、その後第２共通点３５５に接続されるが、そこからは、第２（２４０）及び第３（２５０）トランジスタが引出される。

４つのトランジスタのそれぞれのソースは、増幅器１００において説明したのと同じように、接地に接続される。この場合ドレインであるが、第１及び第２トランジスタの出力は、第１給電線２７０を経由して互いに直列に接続され、その後、増幅器２００の信号の出力ポート２１０に接続される。同様に、この場合ドレインであるが、第３及び第４トランジスタの出力は、第２給電線２８０を経由して互いに直列に接続され、その後、増幅器２００の信号の出力ポート２１０に接続される。

このようにして、第１及び第２のトランジスタの出力は、第３及び第４のトランジスタのように互いに直列に接続される。各出力の組み合わせは、増幅器の出力ポート２１０に接続される。それにより、２つのトランジスタのペアの出力、すなわち、第１と第２及び第３と第４のそれぞれが互いに並列に接続されて、増幅器の出力ポート２１０に接続される。

図４に、既知の技術による増幅器回路４００が図示されている。すなわち、この増幅器４００は図１に示すトランジスタ”ブロック”を使用する。図４から明らかなように、既知の増幅器はむしろ広がり、チップ又は他の基板の大きなスペースを占有し、ブロックからの出力を増幅器の全体出力に組み合わせ／整合する回路網４５０がとても複雑になる。既知の増幅器４００の他の欠点は、それが２^Ｘのトランジスタのみから構成される点である。

図５に、本発明の増幅器回路２００を使用した増幅器５００が図示されている。簡単な比較をおこなうため、増幅器５００は、図４に示す既知の増幅器４００と同じトランジスタの個数、例えば１６個のトランジスタを有し、そのため、本発明による４つの回路２００_１−２００_４が使用され、４つの回路２００_１−２００_４からの出力が、２つの”段階”で並列に接続される。

図５から明らかなように、本発明を使用する増幅器５００は、既知の増幅器４００より狭くなり、したがって、チップの少ない表面面積を使用する。これはまた、増幅器５００が出力側で、より簡単な帰還回路網及び組み合わせ回路網しか必要としない事実によるものである。

更に、図５の矢印Ｄで示すように、本発明を使用する増幅器を”深さ”方向に広げるのは可能であろうが、以前より既知の増幅器では不可能であろう。かくして、このように広げられた回路２００_１−２００_４は、回路２００のトランジスタと同じような形態で接続される６個のトランジスタを備えることになる。

図６は、本発明による回路の他のバージョン６００を示す。本発明の増幅器のこのバージョンにおいては、接続が少し異なり、入力する信号はやはり第１及び第４トランジスタ６３０、６６０に並列に入力されるが、この実施例においては、入力ポート６２０に入力される信号は、第１及び第４トランジスタ６３０、６６０の入力に達するまでに入力６２０で分割される。

これは、第２及び第３トランジスタ６４０、６５０も同じとなり、すなわち、それらは入力する信号に関連して並列に接続されるが、そこに達する前に入力６２０で分割された信号が届くことになる。この実施例において、第２及び第３トランジスタ６４０、６５０への入力は、第１及び第４トランジスタ６３０、６６０にそれぞれ達する分割された信号の”さらに線の先の”信号である。

本発明の先に示した実施例と同じように、増幅器６００において、第１及び第２トランジスタ６３０、６４０からの出力は、互いに直列に接続され、第３及び第４トランジスタ６５０、６６０も２番目に同様に互いに直列に接続される。かくして、２つの出力ペアが形成され、それらは互いに並列に接続されて、その後増幅器の出力に接続される。

さて、図１の既知の増幅器に戻ると、その増幅器の説明で指摘したように、その増幅器のトランジスタに入力される信号は、基本的に１つで同じ位相である。たとえば、図３を見ると、第１及び第２点３４５、３５５との間の電気的距離が入力信号に位相差を与える原因となるので、これは、本発明の増幅器には必要ない。

位相差は、増幅器で得られる可能性のある最大ゲインから僅かな偏移の原因となるだろう。もしこの位相差を補正し、増幅器の出力ポートに、全ての増幅器のトランジスタから基本的に同じ位相を得ようとすれば、位相差はむしろ簡単に補正できる。

説明してきた位相差を調整、又は補正するために、図２、３及び５に示した本発明の実施例においては、組み合わされた出力ペアの間の電気的長さは、２つの共通点３４５、３５５との間の電気的長さと基本的に同じでなければならない。

図３において、組み合わされた出力は矢印で示され、第１及び第２トランジスタの出力の間の電気的距離は、矢印３３５及び３３６の間の電気的距離とされ、第３及び第４トランジスタの出力の間の電気的距離は、矢印３６５及び３６６の間の電気的距離とされる。第１共通点は３４５として示され、第２共通点は３５５として示される。

先に述べたように、少ない又はゼロの位相差を達成するため、第１及び第２共通点３４５及び３５５との間に電気的長さは、それぞれ点３３５及び３３６との間の電気的長さ、及び点３６５及び３６６との間の電気的長さと等しいことが必要である。これは、この分野の当業者に知られている色々な方法で達成でき、その１つの方法は、機械的に長い接続部分に抵抗成分を導入することがある。同じ目的を達成する他の方法は、たとえば、この分野の当業者に知られている類似の電気的長さであり、ここではさらに詳しくは説明しない。

図３に示すように、トランジスタ出力３３６及び３６６と増幅器出力ポート２１０との間は短い距離である。これらの２つの距離は位相差を避けるためには、また同じであるべきである。

位相補償問題に関し、当業者には良く知られている方法で、対応する補償は、図６に示す実施例でなされ、それにより、第１及び第２トランジスタ及び第３及び第４トランジスタを通じての信号の”伝播”は、同じ電気的距離をカバーする。

本発明は、上記した実施例の例に制限を受けることなく、添付した請求項の範囲で自由に変形が可能である。たとえば、本発明の増幅器で採用されたトランジスタは、ＦＥＴトランジスタである必要はなく、たとえばバイポーラトランジスタのような仮想的に如何なる形式のトランジスタであってもよい。

図３を参照して、４つの全てのトランジスタに供給された信号は、点３４５及び３５５との間の導体の中間の１つの共通点から取り出すことができるだろう。

本発明は、添付した図面を参照してより詳細に説明されるものであって、図面において
従来技術の増幅器を示す図である。本発明による増幅器の結合回路を示す図である。本発明による増幅器の結合の１部詳細を拡大した図である。従来技術の増幅器の回路網を示す図である。本発明を使用した増幅器の回路網を示す図である。本発明による増幅器の結合回路の変形例を示す図である。

Claims

第１（２３０）、第２（２４０）、第３（２５０）及び第４（６０）トランジスタを備え、追加的に信号の入力ポート（２２０）及び信号の出力ポート（２１０、４１０）を備える増幅器（２００、４００、５００）の結合回路であって、
前記増幅器への入力信号が前記第１及び前記第４トランジスタに並列に入力され、
前記第２及び前記第３トランジスタに並列に入力され、
前記第１及び第２トランジスタからの出力が互いに直列に接続され、
前記第４及び第３トランジスタからの出力が互いに直列に接続され、
前記出力が、互いに並列に接続されて前記増幅器の前記出力ポートに接続されるように、前記増幅器の前記入力ポートは、前記第１、第２、第３、及び第４のトランジスタに接続されることを特徴とする増幅器（２００、４００、５００）の結合回路。
前記第１乃至第４トランジスタへの前記入力は、前記増幅器の第１共通点（３４５）からなされ、
前記第１共通点（３４５）は、前記入力信号が前記第２及び第３トランジスタに入力される第２共通点（３５５）に直列に接続される請求項１に記載の増幅器。
前記増幅器（２００、４００、５００）の前記信号の入力ポート（２２０）は、
入力信号が第１位相で前記第１及び前記第４トランジスタに入力され、第２位相で前記第２及び前記第３トランジスタに入力されるように、前記第１（２３０）、第２（２４０）、第３（２５０）及び第４（２６０）トランジスタのそれぞれに接続され、ここで、前記第１及び第２位相は互いに異なるものとされ、
前記増幅器（２００、４００）の前記信号の出力ポート（２１０、４１０）は、
前記第１、第２、第３及び第４トランジスタから出力される信号が、基本的に一つの同じ位相で前記第１、第２、第３及び第４トランジスタの前記出力ポートに到達するように、前記第１、第２、第３及び第４トランジスタに接続される請求項１又は２に記載の増幅器。
前記第１、第２、第３及び第４トランジスタからの前記信号が、
前記第１共通点から前記第２共通点までの電気的長さが、前記第１トランジスタの前記出力から前記第２トランジスタの前記出力までの電気的長さに等しく、また第３のトランジスタの前記出力から前記第４のトランジスタの前記出力までの電気的長さに等しいとの事実により、基本的に一つの同じ位相で前記増幅器の前記出力ポートに到達する請求項３に記載の増幅器（２００、４００、５００）。