JP2008515176A - ダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ - Google Patents

ダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ Download PDF

Info

Publication number
JP2008515176A
JP2008515176A JP2007532745A JP2007532745A JP2008515176A JP 2008515176 A JP2008515176 A JP 2008515176A JP 2007532745 A JP2007532745 A JP 2007532745A JP 2007532745 A JP2007532745 A JP 2007532745A JP 2008515176 A JP2008515176 A JP 2008515176A
Authority
JP
Japan
Prior art keywords
collector
base
emitter
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007532745A
Other languages
English (en)
Inventor
中明 曾
秀峰 韓
家峰 豐
天興 王
關祥 杜
飛飛 李
文山 ▲ちゃん▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Publication of JP2008515176A publication Critical patent/JP2008515176A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984Devices using spin polarized carriers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7376Resonant tunnelling transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は、ダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタに関し、基板、エミッタ、ベース、コレクタ、第1トンネルバリア層および第2トンネルバリア層とを備え、第1トンネルバリア層が、エミッタとベースの間に設けられ、第2トンネルバリア層が、ベースとコレクターの間に設けられ、かつエミッタとベース間及びベースとコレクタ間に形成されたトンネル接合の接合面積が1〜10000μmであり、前記ベースの厚さが当該層材料の電子平均自由行程に匹敵し、前記エミッタ、ベースおよびコレクタの中でただ1つの極(pole)の磁化方向が自由である。ダブルバリア構造を採用するため、ベースとコレクタの間に発生したショットキーバリアを克服している。ベース電流は変調信号であり、ベース又はコレクタの磁化方向を変えることによって、共鳴トンネリング効果を発生し、適当な条件において増幅信号が得られる。

Description

本発明は、固体スイッチ素子及び増幅素子、即ちトランジスタ、特に、ダブルバリアトンネル接合共鳴トンネリング効果に基づくスピントランジスタ素子に関する。
1988年に、磁気多層膜における巨大磁気抵抗効果(GMR)が発見されてから、物理と材料科学の研究及び応用に大きな進展があった。1993年に、ジョンソン(Johnson)は、強磁性金属エミッタと、厚さがスピンの拡散長より小さい非磁性金属ベースと、もう1つの強磁性金属コレクタからなる「強磁性金属/非磁性金属/強磁性金属」サンドイッチのオール金属スピントランジスタを提案している(M. Johnson, Science 260(1993)320)。
図1は、このオール金属スピントランジスタの概要図である。このオール金属トランジスタのスピードは、半導体Si素子と近いが、エネルギー消費が10〜20倍低く、密度が約50倍高く、且つ、耐放射線性があり、メモリ機能を備え、将来の量子コンピュータの各種ロジック回路や処理回路等を構成できる。
その後、IBM実験グループは、金属(エミッタ)/アルミナ/強磁性金属(ベース)/半導体(コレクタ)からなるモノバリア磁気トンネル接合スピントランジスタを提案している。
しかしながら、このタイプのトランジスタは、ベースとコレクタの間にショットキー(shottky)バリアがあるため、以下のような不具合がある。(1)ベース−コレクタ間ポテンシャルエネルギーに対する制御が乏しい。(2)エミッタ−ベース間電圧が低下した場合、リーク電流が大きい。(3)コレクタ電流が比較的小さい。
1997年に、ツァン(Zhang)は、理論上、磁気ダブルバリアトンネル接合においてトンネル磁気抵抗(TMR)発振現象があることを予測した(X.D. Zhang, Phys. Rev. B56(1997)5484)。2002年に、ユアサ(S.Yuasa)は、モノバリア磁気トンネル接合においてスピンポーラ共鳴トンネリング現象を発見した(S.Yuasa, Science 297(2002)234)。
ダブルバリアトンネル接合の共鳴トンネリング効果を利用して製造した共鳴トンネリングスピントランジスタは、上述のような問題を克服でき、大きなコレクタ電流、可変であるベース−コレクタ間電圧、比較的小さいリーク電流、という利点がある。同時に、磁気センサスイッチ、電流増幅素子、発振素子等に応用可能である。
しかし、ダブルバリアトンネル接合の研究が少ないため、完全なダブルバリアトンネル接合を製作することが困難であり、現時点では、ダブルバリアトンネル接合共鳴トンネリング効果に基づくスピントランジスタ素子は未だ存在していない。
本発明の目的は、既存のモノバリア磁気トンネル接合スピントランジスタがベース−コレクタ間のポテンシャルエネルギーの制御が乏しく、低いエミッタ−ベース間電圧でのリーク電流が大きく、及びコレクタ電流が比較的小さいという不具合を克服することにある。
従って、大きなコレクタ電流、可変であるベース−コレクタ間電圧、そして小さいリーク電流を有し、磁気センサスイッチ、電流増幅素子、発振素子等に応用可能である、ダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタを提供する。
本発明の目的は以下のように実現される:
図2に示すように、本発明に係るダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタは、基板1と、エミッタ3と、ベース5と、コレクタ7と、エミッタ3とベース5の間に設けられた第1トンネルバリア層4と、ベース5とコレクタ7の間に設けられた第2トンネルバリア層6とを備え、エミッタ3とベース5の間及びベース5とコレクタ7の間に形成されたトンネル接合の接合面積が1μm〜10000μmであることを特徴とする。
さらに、前記ベース5の厚さは、当該層材料の電子平均自由行程(mean free path)に匹敵している。前記エミッタ3、ベース5およびコレクタ7の中でただ1つの極(pole)の磁化方向が自由となっており、即ち、当該層の磁化の方向は印加される外部磁場によって変化する。
前記基板は、絶縁体または非絶縁体、あるいは半導体で形成される。前記絶縁体は、Al,SiO,Siなどであり、その基板の厚さは0.3mm〜5mmである。
前記非絶縁体は、Cu,Alなどである。
前記半導体は、Si,Ga,GaN,GaAs,GaAlAs,InGaAs又はInAsなどである。
前記技術手法において、基板が非絶縁体または半導体で形成された場合、基板の上には絶縁体層2が設けられ、当該絶縁体層2の厚さは10〜500nmである。前記絶縁体層2は、アルミナ(Al)、シリカ(SiO)又は窒化珪素(Si)などであり、その厚さは50〜500nmである。
前記技術手法において、さらに導電保護層8がエミッタ3、ベース5およびコレクタ7の上に設けられる。当該導電保護層8は、金、白金、銀、アルミニウム、タンタル又は耐酸化金属導電材料で形成され、その厚さは0.5〜10nmである。
前記技術手法において、前記エミッタ3は、強磁性体FM、半金属磁性体HM、磁気半導体MSC、または有機磁性体OM、半導体SC、非磁性金属材料NM、又は、金属Nb等、またはYBaCuなどのCu−Oシリーズの超伝導材料SPで形成され、その厚さは2nm〜20nmである。
前記技術手法において、前記ベース5は、強磁性体FM、半金属磁性体HM、磁気半導体MSC、または有機磁性体OM、非磁性金属材料NM、半導体SCで形成され、当該ベース5の厚さは2nm〜20nmである。
前記技術手法において、前記コレクタ7は、強磁性体FM、半金属磁性体HM、磁気半導体MSC、又は有機磁性体OM、非磁性金属材料NM、半導体SCで形成され、当該コレクタ7の厚さは2nm〜20nmである。
前記強磁性体は、Fe,Co,Ni等の3d遷移磁性金属、Sm,Gd,Nd等の希土類金属、Co−Fe,Co−Fe−B,Ni−Fe,Gd−Y等の強磁性合金などである。
前記技術手法において、強磁性の磁化方向が反強磁性層でピンニングされ、当該反強磁性層は、Ir,Fe,Rh,Pt又はPdと、Mnとの合金材料で形成され、あるいは他のCoO,NiO,PtCr等の反強磁性体で形成される。
前記半金属磁性体HMは、Fe,CrO,La0.7Sr0.3MnOやCoMnSi等のヒュスラー(Heussler)合金などである。
前記非磁性金属材料NMは、Au,Ag,Pt,Cu,Ru,Al,Cr又はこれらの合金などである。
前記磁気半導体MSCは、Fe,Co,Ni,V,MnドープのZnO,TiO,HfO,SnOなどであり、さらにMnドープのGaAs,InAs,GaN,ZnTeなどである。
前記有機磁性体OMは、メタロセン(ジシクロペンタジエン金属)高分子有機磁性体やステアリン酸マンガンなどである。
前記半導体SCは、Si,Ga,GaN,GaAs,GaAlAs,InGaAs又はInAsなどである。
前記技術手法において、前記第1トンネルバリア層4と第2トンネルバリア層6が絶縁体で形成され、当該絶縁体は、金属酸化物絶縁膜、金属窒化物絶縁膜、有機又は無機材料絶縁膜、ダイヤモンドライク(diamond-like)膜、又はEuSなどである。当該第1トンネルバリア層の厚さは0.5〜3.0nmである。第2トンネルバリア層の厚さは0.5〜4.0nmである。2つのトンネルバリア層の厚さと材料は、同一でもよく、相違してもよい。
前記技術手法において、前記金属酸化物絶縁膜および金属窒化物絶縁膜の金属は、金属元素Al,Mg,Ta,Zr,Zn,Sn,Nb,Gaから選ばれる。
当該構造におけるベースの厚さが、当該層材料の電子平均自由行程に相当しているため、電子がエミッタからコレクタにトンネリングした時、ベース5で受ける電子の散乱がかなり弱くなるため、電子のスピン位相メモリを保持できる。
以上のように構成されたダブルバリアトンネル接合共鳴トンネル効果ベースのトランジスタは、以下の原理によって動作する。
図3を例として説明すると、エミッタ3、ベース5およびコレクタ7が接地していれば、エミッタ3、ベース5、コレクタ7、第1トンネルバリア層4および第2トンネルバリア層6は熱平衡状態となる。
図4は、実施形態1のダブルバリアトンネル接合電子共鳴トンネリングの概要図であり、トンネリング電子が、エミッタ3とコレクタ7の磁化方向に対して平行または反平行の2つ状態のトンネリング過程を示している。
平行状態では、エミッタ3におけるスピン方向がコレクタ7の磁化方向と同一である多数トンネリング電子は、バリアおよび中間金属層をトンネリングできるが、コレクタ7の磁化方向と反対方向の少数スピン電子又は不純物の散乱によってスピン方向が反転した電子は、コレクタ7にトンネリングできない。この場合、コレクタ7に比較的大きな電流が流れる。
一方、反平行状態になった場合、スピン方向がコレクタ7の磁化方向と同一である少数トンネリング電子だけが、コレクタ7にトンネリングできるが、スピン方向がコレクタ7の磁化方向と反対である多数トンネリング電子は、コレクタ7にトンネリングできない。この場合、コレクタ7に比較的小さい電流が流れる。このとき、エミッタ3の磁化方向は固定され、コレクタ7の磁化方向は磁場によって変化するため、コレクタ7の磁化方向を変化させることによって、コレクタ7の電流の大きさを変調することができる。
その形成過程について、ベース電流は変調信号であり、コレクタ7の磁化方向を変化させることによって、コレクタ7の信号はベース電流の変調モ―ドと類似するように変調され、即ち、共鳴トンネリング効果を発生し、増幅信号が適当な条件で得られる。
本発明は、ダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタの製造方法を提供し、以下のステップがある。
(1)マグネトロンスパッタ装置又は他の成膜装置によって、シリコン基板1上に、厚さが4nmである非磁性金属性層NM又は半導体層SC又は磁性体層(FM,HM,MSC,OM)からなるベース5を作成する。
(2)次に、第1トンネルバリア層4および第2トンネルバリア層6を、ベース5の上に形成する。
(3)磁性体材料(強磁性体FM、又は半金属磁性体HM、磁気半導体MSC、有機磁性体OMなど)からなるエミッタ3とコレクタ7を、トンネルバリア層4,6の上に形成する。
(4)異なる保磁力の磁性体を用いてエミッタ3とコレクタ7を作成したり、又は微細加工技術でエミッタ3とコレクタ7の接合面積および形状の相対サイズを制御することによって、エミッタ3とコレクタ7が異なる反転磁場を持つようにする。これにより、一方の磁性電極の磁化方向が相対的に固定され、他方の磁性電極の磁化方向の反転が相対的に自由になる。
(5)最後に、金、白金等の耐酸化金属からなる導電保護層8が、ベース5、エミッタ3およびコレクタ7の上に設けられる。
本発明の利点は、以下のようになる。
本発明のダブルバリアトンネル接合トランジスタ素子がダブルバリア構造を採用することによって、ベースとコレクタの間に発生するショットキー(shottky)バリアを克服している。当該トランジスタは、比較的小さいリーク電流と、比較的大きいコレクタ電流を有する。同時に、この構造に基づく素子は、一定の電流又は電圧のゲインがある。即ち、小さい信号の入力でも比較的大きな出力を発生する。その際、ベース電流は変調信号であり、ベース又はコレクタの磁化方向を変えることによって、コレクタ信号はベース電流の変調モードと類似するように変調され、即ち、共鳴トンネリング効果を発生し、適当な条件で増幅信号が得られる。
以下、図面および実施形態を用いて、本発明をさらに詳細に説明する。
(実施形態1)
図3aを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。当該ダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタの構成は、厚さが0.4mmであるSi材料を基板1とし、Si基板1の上に、SiOからなる10nm厚さの絶縁層2を形成し、絶縁層2の上にエミッタ3を形成する。当該エミッタ3は、厚さが12nmである反強磁性層Ir−Mnと8nmのFeからなり、当該反強磁性層Ir−Mnは、エミッタ3の磁化方向を固定するために用いられる。
Al材料からなる第1トンネルバリア層4が、エミッタ3の上に形成される。その第1トンネルバリア層4の厚さは、1nmである。第1トンネルバリア層4の上に、厚さが8nmであるベース5が形成される。当該ベース5は、非磁性金属Cuからなる。
Al層がベース5の上に形成され、第2トンネルバリア層6として機能し、その第2トンネルバリア層6の厚さは、1.6nmである。
Co−Fe磁性体層からなるコレクタ7が、第2トンネルバリア層6の上に形成され、その厚さは8nmであり、当該コレクタ7の磁化方向は自由で、外部磁場によって変化する。
Pt又はAu材料からなる導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、導電保護層8の厚さは10nmである。
本実施形態のトランジスタにおいて、エミッタ3とベース5の間、及びベース5とコレクタ7の間に形成されたトンネル接合の接合面積の大きさは、それぞれ1μmである。
(実施形態2)
図3aを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。当該ダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタの構成は、厚さが0.6mmであるSi材料を基板1とし、Si基板1の上に、SiOからなる100nm厚の絶縁層2を形成し、絶縁層2の上にエミッタ3を形成する。当該エミッタ3は、厚さが15nmである反強磁性層Fe−Mnと4nmのLa0.7Sr0.3MnOからなり、当該エミッタ3の磁化方向は固定される。
SrTiO材料からなる第1トンネルバリア層4が、エミッタ3の上に形成される。その第1トンネルバリア層4の厚さは、1.0nmである。第1トンネルバリア層4の上に、厚さが4nmであるベース5が形成される。当該ベース5は、非磁性金属Ruからなる。
SrTiO層がベース5の上に形成され、第2トンネルバリア層6として機能し、その第2トンネルバリア層6の厚さは、1.3nmである。
La0.7Sr0.3MnO磁性体層からなるコレクタ7が、第2トンネルバリア層6の上に形成され、その厚さは4nmであり、当該コレクタ7の磁化方向は自由で、外部磁場によって変化する。
Pt又はAu材料からなる導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、導電保護層8の厚さは6nmである。
図5は、当該ダブルバリアトンネル接合電子共鳴トンネリングの概要図である。この構造において、La0.7Sr0.3MnO半金属磁性体は、100%ほどのスピン分極率があるため、エミッタ3とコレクタ7の磁化方向が平行である場合、殆どあらゆる電子がコレクタ7にトンネリングし、この時、コレクタ7には大きな電流が通過する。
これに対して、エミッタ3とコレクタ7の磁化方向が反対である場合、僅かなトンネリング電子が、散乱又は他の効果によってコレクタ7にトンネリングし、この場合、コレクタ7に比較的小さい電流が通過する。実施形態1で述べた原理と同様に、コレクタ7の磁化方向を変更することによって、エミッタ3とコレクタ7の間にトンネリング電子の共鳴トンネリングが発生し、適当の条件においてコレクタ7に増幅した電流が得られる。
本実施形態のトランジスタにおいて、エミッタ3とベース5の間、及びベース5とコレクタ7の間に形成されたトンネル接合の接合面積の大きさは、それぞれ100μmである。
(実施形態3)
図3aを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。当該ダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタの構成は、厚さが0.6mmであるSi材料を基板1とし、Si基板1の上に、SiOからなる300nm厚の絶縁層2を形成し、絶縁層2の上にエミッタ3を形成する。当該エミッタ3は、厚さが4nmであるGaMnAs磁気半導体層からなり、当該エミッタ3の磁化方向は、比較的自由であり、外部磁場によって変化可能である。
MgO材料からなる第1トンネルバリア層4が、エミッタ3の上に形成される。その第1トンネルバリア層4の厚さは、1.0nmである。第1トンネルバリア層4の上に、厚さが5nmであるベース5が形成される。当該ベース5は、非磁性金属材料Crからなる。
MgO層がベース5の上に形成され、第2トンネルバリア層6として機能し、その第2トンネルバリア層6の厚さは、1.3nmである。
GaMnAs磁気半導体層からなるコレクタ7が、第2トンネルバリア層6の上に形成され、その厚さは8nmである。厚さ20nmの反強磁性材料PtCrが、コレクタ7の上に形成され、コレクタ7の磁化方向を固定するために使用される。
Pt又はAu材料からなる導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、導電保護層8の厚さは6nmである。
本実施形態のトランジスタにおいて、エミッタ3とベース5の間、及びベース5とコレクタ7の間に形成されたトンネル接合の接合面積の大きさは、それぞれ1000μmである。
(実施形態4)
図3aを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。当該ダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタの構成は、厚さが1mmであるAl材料を基板1とし、Al基板1の上に、エミッタ3が形成される。当該エミッタ3は、厚さが15nmである反強磁性層Ir−Mnと厚さが8nmであるCo−Fe−B合金材料層からなり、当該エミッタ3の磁化方向は固定される。
MgO材料からなる第1トンネルバリア層4が、エミッタ3の上に形成される。その第1トンネルバリア層4の厚さは、1.8nmである。第1トンネルバリア層4の上に、厚さが4nmであるベース5が形成される。当該ベース5は、保磁力が比較的大きなCo−Fe磁性体層からなる。その磁化方向も比較的固定され、かつエミッタ3の磁化方向と平行である。
MgO層がベース5の上に形成され、第2トンネルバリア層6として機能し、その第2トンネルバリア層6の厚さは、2.7nmである。
保磁力が比較的小さいNi−Fe磁性体層からなるコレクタ7が、第2トンネルバリア層6の上に形成され、その厚さは8nmであり、当該コレクタ7の磁化方向は比較的自由で、外部磁場によって変化する。
Pt又はAu材料からなる導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、導電保護層8の厚さは6nmである。
このダブルバリアトンネル接合スピントランジスタの動作原理は以下とおりである。
図6は、このトランジスタのダブルバリアトンネル接合電子共鳴トンネリングの概要図である。ベース材料は磁性体であるため、その輸送特性はスピンに関係がある。従って、エミッタ3、ベース5およびコレクタ7の磁化方向が平行状態になった場合、エミッタ3において、上、中、下3つの電極の磁化方向と一致する多数電子がベース5と2つのバリア層を貫いてコレクタ7に進入する。しかし、エミッタ3において、上、中、下3つの電極の磁化方向と反対である少数電子が強い散乱作用を受けて、コレクタ7にトンネリングできない。しかしながら、この場合、コレクタ7の電流はやはり大きい。
コレクタ7の磁化方向がベース5の磁化方向と反対になった場合、エミッタ3において多数スピンバンドの電子が第1トンネルバリア層をトンネリングできるものの、コレクタ7の磁化方向と反対になるため、強い散乱作用(鏡面散乱に相当)を受けて、中間ベース5に局在化して発振が生じ、少数トンネリング電子が不純物散乱又は他の非弾性散乱作用を受けて、スピン反転が生じ、第2トンネルバリア層を通じてコレクタ7に進入する。この場合、コレクタ7の電流は比較的小さい。
前記実施形態の原理と同じように、コレクタ7の磁化方向を変えることによって、エミッタ3とコレクタ7の間にトンネリング電子の共鳴トンネリングを発生し、適当な条件においてコレクタ7に増幅した電流が得られる。
本実施形態のトランジスタにおいて、エミッタ3とベース5の間、及びベース5とコレクタ7の間に形成されたトンネル接合の接合面積の大きさは、それぞれ10000μmである。
(実施形態5)
図3aを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。当該ダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタの構成は、厚さが1mmであるSi材料を基板1とし、Si基板1の上に、エミッタ3を形成する。当該エミッタ3は、厚さが15nmである反強磁性層Ir−Mnと厚さが8nmであるLa0.7Sr0.3MnO半金属材料層からなる。当該エミッタ3の磁化方向は、固定される。
SrTiO材料からなる第1トンネルバリア層4が、エミッタ3の上に形成される。その第1トンネルバリア層4の厚さは、1.0nmである。第1トンネルバリア層4の上に、厚さが4nmであるベース5が形成される。当該ベース5は、La0.7Sr0.3MnO半金属材料層からなる。その磁化方向も比較的固定され、エミッタ3の磁化方向と平行である。
SrTiO層がベース5の上に形成され、第2トンネルバリア層6として機能し、その第2トンネルバリア層6の厚さは、1.3nmである。
保磁力が比較的小さいCoMnSi半金属材料層からなるコレクタ7が第2トンネルバリア層6の上に形成され、その厚さは4nmである。当該コレクタ7の磁化方向は比較的自由であり、外部磁場によって変えられる。
Pt又はAu材料からなる導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、導電保護層8の厚さは6nmである。
このダブルバリアトンネル接合スピントランジスタの動作原理は、実施形態4に類似している。
図7は、このトランジスタのダブルバリアトンネル接合電子共鳴トンネリングの概要図である。半金属磁性体は100%ほどのスピン分極率があるため、エミッタ3およびベース5がコレクタ7の磁化方向に平行である場合、殆どあらゆる電子がコレクタ7にトンネリングし、この時、コレクタ7には比較的大きな電流が通過する。
これに対して、エミッタ3およびベース5がコレクタ7の磁化方向と反対になった場合、僅かなトンネリング電子が散乱又は他の作用によってコレクタ7にトンネリングし、この場合、コレクタ7に小さい電流が通過する。
前記実施形態1に述べた原理と同様に、コレクタ7の磁化方向を変更することによって、エミッタ3とコレクタ7の間にトンネリング電子の共鳴トンネリングが発生し、適当な条件においてコレクタ7に増幅した電流が得られる。
(実施形態6)
図3aを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。この構成は、厚さが1mmであるSi材料を基板1とし、Si基板1の上に、SiOからなる500nm厚の絶縁層2を形成し、絶縁層2の上にエミッタ3を形成する。当該エミッタ3は、厚さが15nmである反強磁性層Ni−Mnと厚さが4nmであるCoドープのZnO磁気半導体層からなり、当該エミッタ3の磁化方向は、固定される。
ZrO材料からなる第1トンネルバリア層4が、エミッタ3の上に形成される。その第1トンネルバリア層4の厚さは、1.0nmである。第1トンネルバリア層4の上に、厚さが4nmであるベース5が形成される。当該ベース5は、CoドープのZnO磁気半導体層からなる。その磁化方向は、比較的自由であり、外部磁場によって変えられる。
ZrO層がベース5の上に形成され、第2トンネルバリア層6として機能し、その第2トンネルバリア層6の厚さは、1.3nmである。
厚さが4nmであるCoドープのZnO磁気半導体と厚さが15nmである反強磁性層Ni−Mnからなるコレクタ7が、第2トンネルバリア層6の上に形成され、該コレクタ7の磁化方向は比較的固定され、かつエミッタ3の磁化方向と平行である。
Pt又はTa材料からなる導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、導電保護層8の厚さは6nmである。
図8は、このトランジスタのダブルバリアトンネル接合電子共鳴トンネリングの概要図である。実施形態4と異なる点は、実施形態4では、コレクタ7の磁化方向を変更することによって、コレクタ7の電流を変更するのに対して、本実施形態では、エミッタ3とコレクタ7の磁化方向が比較的固定され、ベース5の磁化方向だけが自由であるため、ベース5の磁化方向を変更することによって、コレクタ7の電流を変えることができる。その動作原理は、実施形態4と同様であるため、ここで詳細な動作過程を省略する。
(実施形態7)
図3aを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。当該トランジスタの構造は、厚さが1mmであるGaAs材料を基板1とし、GaAs基板1の上に、SiOからなる260nm厚の絶縁層2を形成し、絶縁層2の上にエミッタ3を形成する。当該エミッタ3は、厚さが10nmである反強磁性層Ir−Mnと厚さが8nmであるステアリン酸マンガン有機磁性体層からなる。当該エミッタ3の磁化方向は、固定される。
Al材料からなる第1トンネルバリア層4が、エミッタ3の上に形成される。その第1トンネルバリア層4の厚さは、1.0nmである。第1トンネルバリア層4の上に、厚さが4nmであるベース5が形成される。当該ベース5は、ステアリン酸マンガン有機磁性体層からなる。その磁化方向は比較的自由で、外部磁場によって変えられる。
Al層がベース5の上に形成され、第2トンネルバリア層6として機能し、その第2トンネルバリア層6の厚さは、1.3nmである。
厚さが4nmであるステアリン酸マンガン有機磁性体層と厚さが15nmである反強磁性層Ir−Mnからなるコレクタ7が、第2トンネルバリア層6の上に形成される。当該コレクタ7の磁化方向は比較的固定され、かつエミッタ3の磁化方向と平行である。
Pt又はTa材料からなる導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、導電保護層8の厚さは6nmである。
その動作原理は、実施形態6と同様であるため、ここで詳細な動作過程を省略する。
(実施形態8)
図3aを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。当該スピントランジスタの構造は、厚さが1mmであるGaAs材料を基板1とし、GaAs基板1の上に、SiOからなる400nm厚の絶縁層2を形成し、絶縁層2の上にエミッタ3を形成する。当該エミッタ3は、厚さが10nmである反強磁性層Ir−Mn、厚さが4nmであるCo−Fe、厚さが0.9nmであるRu、および厚さが4nmであるCo−Fe−B磁性体層からなる。当該エミッタ3の磁化方向は固定される。
MgO材料からなる第1トンネルバリア層4が、エミッタ3の上に形成される。その第1トンネルバリア層4の厚さは、1.8nmである。第1トンネルバリア層4の上に、厚さが4nmであるベース5が形成される。当該ベース5は、Co−Fe−B磁性体層からなる。その磁化方向は比較的自由であり、外部磁場によって変えられる。
MgO層がベース5の上に形成され、第2トンネルバリア層6として機能し、その第2トンネルバリア層6の厚さは、2.5nmである。
厚さが4nmであるCo−Fe−B磁性体層、厚さが0.9nmであるRu、厚さが4nmであるCo−Fe、および厚さが10nmである反強磁性層Ir−Mnからなるコレクタ7が、第2トンネルバリア層6の上に形成され、当該コレクタ7の磁化方向は比較的固定され、かつエミッタ3の磁化方向と平行である。
Pt又はTa材料からなる導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、導電保護層8の厚さは6nmである。
ここで留意すべき点は、Co−Fe/Ru/Co−Fe−Bは人工反強磁性体であり、本実施形態において反強磁性体Ir−MnとCo−Fe/Ru/Co−Fe−Bは人工反強磁性体を採用して、磁気層の磁化方向を固定した点であり、この構造は交換バイアス磁場を増加させるのに有利となり、これによりトランジスタの性能を改善できる。
その動作原理は、実施形態6と同様であるため、ここで詳細な動作過程を省略する。
(実施形態9)
図3bを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。当該スピントランジスタの構造は、SiまたはGaAs半導体からなる基板1の上に、SiO又は他のAl,Si絶縁体からなる120nm厚の絶縁層2を形成する。この絶縁層は、ベース5とエミッタ3を絶縁するために使用され、当該半導体基板はエミッタ3として機能する。
Al又はMgO材料からなる第1トンネルバリア層4が、エミッタ3の上に形成される。その第1トンネルバリア層4の厚さは、1.0nmである。第1トンネルバリア層4の上に、厚さ6nmのNi−Fe磁性体層からなるベース5が形成される。当該Ni−Fe層の磁化方向は自由であり、外部磁場または電流によって変えられる。
Al又はMgO材料からなる第2トンネルバリア層6がベース5の上に形成されその第2トンネルバリア層6の厚さは、1.6nmである。
Co−Fe−B磁性体からなる厚さ6nmのコレクタ7が、第2トンネルバリア層6の上に形成され、当該層の磁化方向は、反強磁性層Fe−Mnによってピンニングされて固定される。
Au又はPt材料からなる導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、導電保護層8の厚さは6nmである。
図9は、このトランジスタのダブルバリアトンネル接合電子共鳴トンネリングの概要図である。この図は、トンネリング電子がベース5とコレクタ7の磁化方向に平行と反平行の2つの状態下のトンネリング過程を示している。
平行状態である場合、エミッタ3において、スピン方向とコレクタ7の磁化方向が同一である多数トンネリング電子が、バリアと中間ベース5をトンネリングできるが、コレクタ7の磁化方向と反対である少数スピン電子、又は不純物散乱によりスピン方向が反転した電子はコレクタ7にトンネリングできない。この場合、コレクタ7には比較的大きな電流が流れる。
一方、反平行状態になった場合、スピン方向がコレクタ7の磁化方向と同一である少数トンネリング電子だけが、コレクタ7にトンネリングできるが、スピン方向がコレクタ7の磁化方向と反対である多数トンネリング電子は、コレクタ7にトンネリングできない。この場合、コレクタ7には比較的小さい電流が流れる。同時に、コレクタ7の磁化方向が固定され、かつベース5の磁化方向が磁場によって変化するため、ベース5の磁化方向を変えることによって、コレクタ7の電流の大きさが変化する。
その形成過程は、ベース5の電流は変調信号であり、ベース5の磁化方向を変えることによって、コレクタ7の信号は、ベース5の電流の変調モデルに類似するように変調され、即ち、共鳴トンネリング効果が発生し、適当な条件において増幅信号が得られる。
(実施形態10)
図3bを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。当該スピントランジスタの構造は、SiまたはGaAs半導体からなる基板1の上に、SiO又は類似の材料からなる360nm厚の絶縁層2を形成する。絶縁層2の上に、厚さが10nmである超導体材料YBaCuからなるエミッタ3を形成する。
Al材料からなる第1トンネルバリア層4が、エミッタ3の上に形成される。その第1トンネルバリア層4の厚さは、1.0nmである。第1トンネルバリア層4の上に、厚さ3nmのSm磁性体層からなるベース5が形成される。当該Sm層の磁化方向は自由であり、外部磁場または電流によって変えられる。
Al材料からなる第2トンネルバリア層6がベース5の上に形成されその第2トンネルバリア層6の厚さは、1.6nmである。
Gd−Y磁性体からなる厚さ6nmのコレクタ7が、第2トンネルバリア層6の上に形成され、当該層の磁化方向は、反強磁性層Pd−MnまたはRh−Mnによってピンニングされて固定される。
Au又はTa材料からなる導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、導電保護層8の厚さは5nmである。
その動作原理は、実施形態9と同様であるため、ここで詳細な動作過程を省略する。
(実施形態11)
図3cを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。当該スピントランジスタの構造は、SiまたはGaAs半導体からなる基板1の上に、SiO又は類似の材料からなる360nm厚の絶縁層2を形成する。この絶縁層は、ベース5とコレクタ7を絶縁するために使用され、当該半導体基板はコレクタ7として機能する。
Al又はMgO材料からなる第1トンネルバリア層4が、コレクタ7の上に形成される。その第1トンネルバリア層4の厚さは、1.0nmである。第1トンネルバリア層4の上に、厚さ4nmのNi−Fe磁性体層からなるベース5が形成される。当該Ni−Fe層の磁化方向は自由であり、外部磁場または電流によって変えられる。
Al又はMgO材料からなる第2トンネルバリア層6がベース5の上に形成されその第2トンネルバリア層6の厚さは、1.6nmである。
Co−Fe磁性体からなる厚さ6nmのエミッタ3が、第2トンネルバリア層6の上に形成され、当該層の磁化方向は、反強磁性層Pt−Mnによってピンニングされて固定される。
Au又はPt材料からなる導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、導電保護層8の厚さは6nmである。
その動作原理は、実施形態6と同様であるため、ここで詳細な動作過程を省略する。
(実施形態12)
図3aを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。当該スピントランジスタの構造は、GaNまたはGaAs半導体からなる基板1の上に、SiO又は類似の材料からなる100nm厚の絶縁層2を形成する。絶縁層2の上に、厚さが10nmである非磁性金属Cuからなるエミッタ3を形成する。
Al又はMgO材料からなる第1トンネルバリア層4が、エミッタ3の上に形成される。その第1トンネルバリア層4の厚さは、1.0nmである。第1トンネルバリア層4の上に、厚さ5nmのCrO磁性体層からなるベース5が形成される。当該Ni−Fe層の磁化方向は自由であり、外部磁場または電流によって変えられる。
Al又はMgO材料からなる第2トンネルバリア層6がベース5の上に形成されその第2トンネルバリア層6の厚さは、1.6nmである。
CrO半金属材料からなる厚さ6nmのエミッタ3が、第2トンネルバリア層6の上に形成され、当該層の磁化方向は、反強磁性層Ni−Mnによってピンニングされて固定される。
Au又はTa材料からなる導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、導電保護層8の厚さは5nmである。
(実施形態13)
図3dを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。InGaAs半導体からなる基板1の上に、厚さ10nmのGaAsからなるベース5を形成する。
Alからなる第1トンネルバリア層4,6が、ベース5の上に形成される。厚さ8nmであるCo−Feからなるエミッタ3およびコレクタ7が第1トンネルバリア層4,6の上に形成され、その厚さは6nmである。
フォトエッチング等の微細加工技術を用いて、エミッタ3とコレクタ7の接合エリアの相対大きさを制御し、これらの反転磁場を相違させる。これにより、一方の磁性電極の磁化方向が比較的固定され、他方の磁性電極が比較的自由になる。
Au材料からなる厚さ6nmの導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、その厚さは8nmである。そのうち、エミッタ3とコレクタ7の間の距離は5μm未満である。
(実施形態14)
図3dを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。当該スピントランジスタの構造は、Si半導体からなる基板1の上に、厚さ10nmのCo−Fe−Bからなるベース5を形成する。
MgOからなる第1トンネルバリア層4,6が、ベース5の上に形成される。厚さ15nmである反強磁性材料Ir−Mnと厚さ6nmであるLa0.7Sr0.3MnOからなるエミッタ3およびコレクタ7が、第1トンネルバリア層4,6の上に形成され、反強磁性材料Ir−MnはLa0.7Sr0.3MnOの上に形成した。
フォトエッチング等の微細加工技術を用いて、エミッタ3とコレクタ7の接合エリアの相対大きさを制御する。
Au材料からなる厚さ6nmの導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、その厚さは8nmである。そのうち、エミッタ3とコレクタ7の間の距離は1μm未満である。
(実施形態15)
図3dを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。当該スピントランジスタの構造は、Si半導体からなる基板1の上に、厚さ4nmのCo−Fe−Bからなるベース5を形成する。
AlNからなる第1トンネルバリア層4,6が、ベース5の上に形成される。厚さ15nmである反強磁性材料NiOと厚さ6nmであるLa0.7Sr0.3MnOからなるエミッタ3およびコレクタ7が、第1トンネルバリア層4,6の上に形成され、反強磁性材料NiOはLa0.7Sr0.3MnOの上に形成した。
フォトエッチング等の微細加工技術を用いて、エミッタ3とコレクタ7の接合エリアの相対大きさを制御する。
Au材料からなる厚さ6nmの導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、その厚さは8nmである。
(実施形態16)
図3dを参照して、本発明のダブルバリアトンネル接合共鳴トンネリング効果のスピントランジスタが提供される。当該スピントランジスタの構造は、InAs半導体からなる基板1の上に、厚さ4nmのCo−Fe−Bからなるベース5を形成する。
EuSからなる第1トンネルバリア層4,6が、ベース5の上に形成される。厚さ15nmである反強磁性材料NiOと厚さ4nmであるMnドープHfO磁気半導体からなるエミッタ3およびコレクタ7が、第1トンネルバリア層4,6の上に形成され、反強磁性材料NiOはMnドープHfO磁気半導体の上に形成した。
フォトエッチング等の微細加工技術を用いて、エミッタ3とコレクタ7の接合エリアの相対大きさを制御する。
Au材料からなる厚さ6nmの導電保護層8が、エミッタ3、ベース5およびコレクタ7の上に設けられ、その厚さは8nmである。
以上、図面とともに本発明を充分に説明したが、留意すべきは本分野の当業者にとって、各種の変更および修正が可能である。従って、この変更および修正が本発明の範囲を逸脱しない限り、これらは全て本発明の範囲に含まれる。
「強磁性金属/非磁性金属/強磁性金属」に基づくオール金属スピントランジスタの構造概要図である。 本発明のダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタの構造概要図である。 本発明の実施形態1〜8,12のトランジスタの構造断面図である。 本発明の実施形態9,10のトランジスタの構造断面図である。 本発明の実施形態11のトランジスタの構造断面図である。 本発明の実施形態13〜16のトランジスタの構造断面図である。 実施形態1のダブルバリアトンネル接合電子共鳴トンネリングの概要図である。 実施形態2のダブルバリアトンネル接合電子共鳴トンネリングの概要図である。 実施形態4のダブルバリアトンネル接合電子共鳴トンネリングの概要図である。 実施形態5のダブルバリアトンネル接合電子共鳴トンネリングの概要図である。 実施形態9のダブルバリアトンネル接合電子共鳴トンネリングの概要図である。 実施形態10のダブルバリアトンネル接合電子共鳴トンネリングの概要図である。
符号の説明
1 基板
2 絶縁層
3 エミッタ
4 第1トンネルバリア層
5 ベース
6 第2トンネルバリア層
7 コレクタ
8 導電保護層

Claims (14)

  1. 基板(1)、エミッタ(3)、ベース(5)、コレクタ(7)および第1トンネルバリア層(4)を備え、第1トンネルバリア層(4)はエミッタ(3)とベース(5)の間に設けられたダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタにおいて、
    第2トンネルバリア層(6)をさらに含み、
    当該第2トンネルバリア層(6)は、ベース(5)とコレクタ(7)の間に設けられ、
    エミッタ(3)とベース(5)の間、及びベース(5)とコレクタ(7)の間に形成されたトンネル接合の接合面積が、1μm〜10000μmであり、
    前記ベース(5)の厚さが、当該層材料の電子平均自由行程に匹敵しており、
    前記エミッタ(3)、ベース(5)およびコレクタ(7)の中でただ1つの極(pole)の磁化方向が自由であることを特徴とするダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ。
  2. 前記基板(1)は、絶縁体または非絶縁体、あるいは半導体で形成され、その基板(1)の厚さは0.3mm〜5mmであり、
    前記絶縁体は、Al,SiO,Siを含み、
    前記非絶縁体は、Cu又はAlを含み、
    前記半導体は、Si,Ga,GaN,GaAs,GaAlAs,InGaAs又はInAsを含むことを特徴とする請求項1記載のダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ。
  3. 前記基板(1)が非絶縁体または半導体で形成された場合、基板の上には絶縁体層(2)が設けられ、当該絶縁体層(2)の厚さは10〜500nmであり、
    前記絶縁体層(2)は、Al又はSiを含み、その厚さは50〜500nmであることを特徴とする請求項2記載のダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ。
  4. 導電保護層(8)をさらに備え、
    当該導電保護層(8)は、エミッタ(3)、ベース(5)およびコレクタ(7)の上に設けられ、
    当該導電保護層(8)は、金、白金、銀、アルミニウム、タンタル又は耐酸化金属導電材料で形成され、その厚さは0.5〜10nmであることを特徴とする請求項1または3記載のダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ。
  5. 前記エミッタ(3)、ベース(5)またはコレクタ(7)は、強磁性体、半金属磁性体、磁気半導体、有機磁性体、半導体または非磁性金属材料で形成され、
    前記エミッタ(3)は、金属Nb、またはYBaCuのCu−Oシリーズの超伝導材料SPで形成され、
    前記エミッタ(3)、ベース(5)またはコレクタ(7)の厚さは、2nm〜20nmであることを特徴とする請求項1,3または4記載のダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ。
  6. 前記強磁性体は、Fe,Co,Ni等の3d遷移磁性金属、Sm,Gd,Nd等の希土類金属、Co−Fe,Co−Fe−B,Ni−Fe,Gd−Y等の強磁性合金を含むことを特徴とする請求項5記載のダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ。
  7. 前記半金属磁性体は、Fe,CrO,La0.7Sr0.3MnO又はCoMnSi等のヒュスラー(Heussler)を含むことを特徴とする請求項5記載のダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ。
  8. 前記磁気半導体は、Fe,Co,Ni,V,MnドープのZnO,TiO,HfO,SnOを含み、さらにMnドープのGaAs,InAs,GaN,ZnTeを含むことを特徴とする請求項5記載のダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ。
  9. 前記有機磁性体は、メタロセン高分子有機磁性体やステアリン酸マンガンを含むことを特徴とする請求項5記載のダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ。
  10. 前記非磁性金属材料は、Au,Ag,Pt,Cu,Ru,Al,Cr及び/又はこれらの合金を含むことを特徴とする請求項5記載のダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ。
  11. 前記半導体は、Si,Ga,GaN,GaAs,GaAlAs,InGaAs又はInAsを含むことを特徴とする請求項5記載のダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ。
  12. 前記第1トンネルバリア層(4)と第2トンネルバリア層(6)が絶縁体で形成され、
    当該絶縁体は、金属酸化物絶縁膜、金属窒化物絶縁膜、有機又は無機材料絶縁膜、ダイヤモンドライク(diamond-like)膜、又はEuSを含み、
    当該第1トンネルバリア層の厚さは0.5〜3.0nmであり、第2トンネルバリア層の厚さは0.5〜4.0nmであり、
    2つのトンネルバリア層の厚さと材料は、同一または相違していることを特徴とする請求項1または4記載のダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ。
  13. 前記金属酸化物絶縁膜および金属窒化物絶縁膜の金属は、金属元素Al,Mg,Ta,Zr,Zn,Sn,Nb又はGaから選ばれることを特徴とする請求項12記載のダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ。
  14. 前記強磁性の磁化方向が反強磁性層でピンニングされ、
    当該反強磁性層は、Ir,Fe,Rh,Pt又はPdと、Mnとの合金材料で形成され、あるいはCoO,NiO,PtCr等の反強磁性体で形成されることを特徴とする請求項6記載のダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ。
JP2007532745A 2004-09-24 2005-04-08 ダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ Withdrawn JP2008515176A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CNA2004100800164A CN1606170A (zh) 2004-09-24 2004-09-24 基于双势垒隧道结共振隧穿效应的晶体管
PCT/CN2005/000461 WO2006032180A1 (fr) 2004-09-24 2005-04-08 Transistor à effet tunnel résonant avec jonction de tunnel à double barrière

Publications (1)

Publication Number Publication Date
JP2008515176A true JP2008515176A (ja) 2008-05-08

Family

ID=34765578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007532745A Withdrawn JP2008515176A (ja) 2004-09-24 2005-04-08 ダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ

Country Status (4)

Country Link
US (1) US20080246023A1 (ja)
JP (1) JP2008515176A (ja)
CN (1) CN1606170A (ja)
WO (1) WO2006032180A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018029883A1 (ja) * 2016-08-10 2018-02-15 アルプス電気株式会社 交換結合膜ならびにこれを用いた磁気抵抗効果素子および磁気検出装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4492604B2 (ja) * 2006-11-10 2010-06-30 Tdk株式会社 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリおよびハードディスク装置
US7859798B2 (en) * 2007-02-20 2010-12-28 Tdk Corporation Magnetic thin film having non-magnetic spacer layer that is provided with SnO2 layer
CN101315948B (zh) * 2007-05-29 2010-05-26 中国科学院物理研究所 一种自旋晶体管
DE102008055100A1 (de) * 2008-12-22 2010-07-01 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Unipolarer Hetero-Junction-Sperrschicht-Transistor
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US9646869B2 (en) 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
EP2402999A1 (en) 2010-06-29 2012-01-04 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Semiconductor component, method of producing a semiconductor component, semiconductor device
EP2458620B1 (en) 2010-11-29 2021-12-01 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Fabrication of graphene electronic devices using step surface contour
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US8772848B2 (en) * 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
CN104465736B (zh) * 2014-12-08 2017-07-21 沈阳工业大学 内嵌折叠栅马鞍形绝缘隧穿增强晶体管及其制造方法
DE102015221521A1 (de) * 2015-11-03 2017-05-04 Forschungszentrum Jülich GmbH Tunneldiode und -transistor
US10170604B2 (en) * 2016-08-08 2019-01-01 Atomera Incorporated Method for making a semiconductor device including a resonant tunneling diode with electron mean free path control layers
US10418475B2 (en) * 2016-11-28 2019-09-17 Arizona Board Of Regents On Behalf Of Arizona State University Diamond based current aperture vertical transistor and methods of making and using the same
CN107425059B (zh) * 2017-06-07 2020-05-22 西安电子科技大学 Cr掺杂异质结自旋场效应晶体管及其制备方法
CN110459674B (zh) * 2019-07-30 2021-09-17 北京航空航天大学 一种磁性隧道结、制作方法、自旋二极管及存储器
CN116013961B (zh) * 2023-03-24 2023-06-02 北京大学 一种表面自氧化的氮化镓自旋注入结制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258241B2 (ja) * 1996-09-30 2002-02-18 株式会社東芝 単一電子制御磁気抵抗素子
US5757056A (en) * 1996-11-12 1998-05-26 University Of Delaware Multiple magnetic tunnel structures
JP3119207B2 (ja) * 1997-08-08 2000-12-18 日本電気株式会社 共鳴トンネルトランジスタおよびその製造方法
JP3477638B2 (ja) * 1999-07-09 2003-12-10 科学技術振興事業団 強磁性2重量子井戸トンネル磁気抵抗デバイス
JP4405103B2 (ja) * 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
US6593608B1 (en) * 2002-03-15 2003-07-15 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having double tunnel junction
US7196882B2 (en) * 2002-07-23 2007-03-27 Micron Technology, Inc. Magnetic tunnel junction device and its method of fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018029883A1 (ja) * 2016-08-10 2018-02-15 アルプス電気株式会社 交換結合膜ならびにこれを用いた磁気抵抗効果素子および磁気検出装置
CN109716548A (zh) * 2016-08-10 2019-05-03 阿尔卑斯阿尔派株式会社 交换耦合膜以及使用该交换耦合膜的磁阻效应元件及磁检测装置
CN109716548B (zh) * 2016-08-10 2022-12-06 阿尔卑斯阿尔派株式会社 交换耦合膜以及使用该交换耦合膜的磁阻效应元件及磁检测装置

Also Published As

Publication number Publication date
US20080246023A1 (en) 2008-10-09
WO2006032180A1 (fr) 2006-03-30
CN1606170A (zh) 2005-04-13

Similar Documents

Publication Publication Date Title
JP2008515176A (ja) ダブルバリアトンネル接合共鳴トンネリング効果に基づくトランジスタ
US7679155B2 (en) Multiple magneto-resistance devices based on doped magnesium oxide
US8236576B2 (en) Magnetic logic element with toroidal multiple magnetic films and a method of logic treatment using the same
US9929211B2 (en) Reducing spin pumping induced damping of a free layer of a memory device
JP6063381B2 (ja) 書込み可能な磁気素子
US7943399B2 (en) Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
JP4455558B2 (ja) スピンmosfet
JP4231506B2 (ja) 磁性スイッチ素子とそれを用いた磁気メモリ
JP2004179483A (ja) 不揮発性磁気メモリ
US6538297B2 (en) Magneto-resistive device and magneto-resistive effect type storage device
US20070064351A1 (en) Spin filter junction and method of fabricating the same
WO2012064395A1 (en) Non-volatile magnetic tunnel junction transistor
CN111384233B (zh) 巨磁致电阻器件、磁子场效应晶体管和磁子隧道结
CN101853918B (zh) 单电子磁电阻结构及其应用
US10644227B2 (en) Magnetic tunnel diode and magnetic tunnel transistor
CN101315948B (zh) 一种自旋晶体管
JP2003289163A (ja) スピンバルブトランジスタ
CN100379018C (zh) 基于双势垒隧道结共振隧穿效应的晶体管
Thompson et al. Colossal magnetoresistance, half metallicity and spin electronics
JP3592244B2 (ja) 磁気抵抗素子および磁気抵抗効果型記憶素子
JPH11289115A (ja) スピン偏極素子
Van’T Erve et al. A Highly Sensitive Spin-Valve Transistor
Ziese Department of Superconductivity and Magnetism, University of Leipzig, Linnéstraße 5, 04103 Leipzig, Germany
KR20140072983A (ko) 스핀토크를 이용한 측면형 스핀 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080401

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090402